JP2016531535A

JP2016531535A - 電気系統を保護するためのインタロック回路

Info

Publication number: JP2016531535A
Application number: JP2016516027A
Authority: JP
Inventors: ブッツマン、シュテファン
Original assignee: Samsung SDI Co Ltd
Current assignee: Samsung SDI Co Ltd
Priority date: 2013-09-24
Filing date: 2014-09-08
Publication date: 2016-10-06
Anticipated expiration: 2034-09-08
Also published as: CN105555581A; DE102013219141A1; WO2015043930A1; CN105555581B; US20160214485A1; KR101773862B1; JP6074114B2; US9550423B2; KR20160039693A

Abstract

電気的に駆動可能な車両の電気系統を保護するためのインタロック回路が提案される。インタロック回路は、導体路ループと、第１の電流源と、第１の電流ミラーと、第２の電流ミラーと、を備える。第１の電流源は、第１の電流ミラーの入力口から流れる電流を、第２の電流ミラーの入力口へと導くよう構成される。導体路ループは、第１の電流ミラーの出力口と第２の電流ミラーの出力口との間に接続される。【選択図】図４

Description

本発明は、電気的に駆動可能な車両の電気系統を保護するためのインタロック回路に関する。特に、本発明は、インタロック回路の動作時の効率改善に関する。

インタロック回路は、例えば電気的パワートレイン等の電気的システムの、高電圧保護ユニットを守るために、バッテリシステム内で利用される。インタロック回路についての他に知られた名称は、「パイロットライン」（Ｐｉｌｏｔｌｉｎｅ）という概念である。ここでは、監視すべき構成要素を通る「低電圧−導体路ループ」（Ｎｉｅｄｅｒｖｏｌｔ−Ｌｅｉｔｅｒｂａｈｎｓｃｈｌｅｉｆｅ）が敷設される。例えば上記構成要素間の接続の開放によって上記導体路ループが断線すると、導体路ループを通ってもはや電流が流れず、このことが、評価ユニットによって検出される。評価ユニットは、例えば、バッテリハウジングの内部のバッテリモジュール内に配置されうる。典型的に、この場合には所謂接触器が解放され、従って、車両内の高電圧ネットワーク全体が通電していない状態で（ｓｐａｎｎｕｎｇｓｌｏｓ）接続される。従来技術によれば、最近では、インタロック信号を生成するために電流源が益々利用されるようになっている。というのは、電流源には、電流が分かっている際には他の評価回路もインタロック回路の完全性の監視が出来るという利点があるからである。これに関して、図１は、典型的なインタロック−電流源回路１を示し、ここでは、電流源が、バイポーラトランジスタＴと、演算増幅器ＯＰと、によって実現され、電流方向が、スイッチＳ_１、Ｓ_２、Ｓ_３、Ｓ_４によって調整される。外部の構成要素が、図では、導体路ループ２内の抵抗ＺＬによって示されている。入力側では、基準電圧源Ｕ_ｒｅｆと、トランジスタＴとグランドとの間に配置されたオーム抵抗Ｒと、によって、演算増幅器ＯＰに低下した電圧が供給される。描かれた回路トポロジの欠点は、電流源Ｔでの電圧降下であり、この電圧降下によって、供給電圧が低く負荷Ｚ_Ｌが高インピーダンスである際には、動作に支障が出る。同様に、例えば出力口に対して抵抗を直列接続することによる、２つのスイッチＳ_１、Ｓ_２のための短絡に対する保護によって、必要な供給電圧Ｕ_Ｂがさらに増大することも欠点である。

上記の欠点を回避するために、電気的に駆動可能な車両の電気系統を保護するためのインタロック回路が提案される。インタロック回路は、電気系統内の高電圧構成要素の構成の保護すべき接続に伴走する導体路ループを備える。さらに、第１の電流源と、第１の電流ミラーと、第２の電流ミラーと、が設けられる。電流ミラーの構造及び機能は、回路技術分野の当業者には知られているため、詳細には検討せずに概説にとどめる。その際に、第１の電流源は、第１の電流ミラーの入力口から流れる電流を、第２の電流ミラーの入力口へ導くよう構成される。換言すれば、第１の電流源は入力側で、電流を第１の電流ミラーから「引っ張り」、この電流を第２の電流ミラーへと案内する。その際、導体路ループが、第１の電流ミラーの出力口と第２の電流ミラーの出力口との間に配置されている。換言すれば、第１の電流ミラーの入力口から流れた電流は、第２の電流ミラーの出力側を通って流れる前に、導体路ループを通って流れる。従来技術と比較すると、本発明に係るインタロック回路によって短絡電流の制限が実現されるため、導体路ループと供給電圧Ｕ_Ｂとの間の短絡によって損害が発生しない。

従属請求項によって、本発明の好適な発展形態が示される。

さらに、インタロック回路は好適に、調整器と、第１の分圧器と、第２の分圧器と、を備える。第１の分圧器と第２の分圧器とは各々、例えば、直列接続された２つのオーム抵抗を備えうる。その際に、第１の分圧器は、第１の電流ミラーの出力口と第２の電流ミラーの出力口との間の導体路ループに対して平行に配置される。特に、各分圧器の抵抗は基本的に同じ値を有しうる。さらに、第２の分圧器は、調整器のための基準値を提供するよう構成される。このことは、例えば、第２の分圧器が供給電圧Ｕ_Ｂとグランドとの間に配置されることによって行われる。第２の分圧器も、基本的に同じ大きさの２つのオーム抵抗を有しうる。調整器の入力口は、第１の分圧器と第２の分圧器との間に配置される。換言すれば、調整器の第１の入力端子は、第１の分圧器の出力口に配置され、調整器の第２の端子は、第２の分圧器の出力口に配置される。その際に、導体路ループに対して平行に配置された第１の分圧器は、通常の駆動時に僅かな損失電力しか発生しないように、特に高インピーダンスに構成される。これにより、第１の分圧器の出力口は、インタロック回路の所望の大地電位（Ｍｉｔｔｅｌｐｏｔｅｎｔｉａｌ）を調整器のために提供する。その際に、第２の分圧器で生成される電圧は、調整器のための目標値を提供するために用いられる。このように、小さな電力損失で、高電圧ネットワークを保護するためのインタロック回路の導体路ループが駆動されうる。

有利に、インタロック回路は、第２の電流源と、整流要素と、を更に備える。整流要素は、例えば、特に調整器の出力口の方へと、逆方向に方向づけられたダイオードとして構成されうる。その際に、第２の電流源は、第１の電流ミラーの出力口と導体路ループとの間に電流を供給するよう構成される。その際に、この電流源は整流要素とも電気的に接続されている。調整器の出力口も整流要素を介して、同じように第１の電流ミラーの出力口と導体路ループとの間に接続されている。その際に、調整器の出力口と第２の電流源との間、又は、調整器の出力口と導体路ループとの間には、特に電流限定要素が、例えばオーム抵抗の形態により配置されうる。これにより、調整回路は、導体ループへと流れる電流を低減することが可能であるが、当該電流を増大させることは出来ない。このことも、調整器の所望の挙動である。なぜならば、第１の電流ミラーの出力口から流れる電流は、導体路ループを通って第２の電流ミラーの出力口へと流れる電流よりも、好適に僅かにしか大きくないからである。換言すれば、本発明に基づき構成されたインタロック回路の本構成によって、第１の電流ミラーの出力口と、第２の電流ミラーの出力口とに配置された導体路ループ端子の電位が対称的に、第２の分圧器により決定された大地電位の分だけ調整される。このように、第２の電流源の供給点は、短絡の場合に自動的には供給電圧の電位にならない。従って、（例えばＡ／Ｄ変換器による）グランドに対する、第２の電流源の供給点の電圧の簡単な測定によって、第２の電流源の供給点に関して短絡が供給電圧の方向に存在するかについての簡単な診断が可能である。

さらに有利に、本発明に係るインタロック回路は、第３の電流ミラーと、第１の切り替え素子と、第２の切り替え素子と、を備える。その際に、第１の切り替え素子は、第１の電流源を、選択的に、第１の電流ミラーの入力口と第２の電流ミラーの入力口との間、又は、第１の電流ミラーの入力口と第３の電流ミラーの入力口との間、で切り替えるよう構成される。第２の切り替え素子は、第１の電流ミラーの出力口を、選択的に、第２の電流ミラーの出力口、又は、第３の電流ミラーの出力口と接続するよう構成される。第１の切り替え素子及び／又は第２の切り替え素子を適切に作動させることによって、導体路ループを通る電流の電流方向を決定するための簡単な可能性。このことによって、例えば、導体路ループの断線又は短絡をより良好に位置特定することが可能となる。

さらに好適に、導体路ループは、第２の切り替え素子と第２の電流ミラーの出力口との間で始まり、第２の切り替え素子と第３の電流ミラーの出力口との間で終わる。このようにして、第２の切り替え素子は選択的に、導体路ループの入力口と、第１の電流ミラーの出力口と、を電気的に接続し、及び／又は、導体路ループの出力口と、第１の電流ミラーの出力口と、を電気的に接続することが可能である。

その際に好適に、第１の切り替え素子及び／又は第２の切り替え素子は各々、第１のトランジスタ及び第２のトランジスタを備え、第１の切り替え素子の第１のトランジスタは、第１の電流源と第３の電流ミラーの入力口とを接続するよう構成される。第１の切り替え素子の第２のトランジスタは、第１の電流源と第２の電流ミラーの入力口を接続するよう構成される。第２の切り替え素子の第１のトランジスタは、第１の電流ミラーの出力口と第２の電流ミラーの出力口とを接続するよう構成される。最後に、第２の切り替え素子の第２のトランジスタは、第１の電流ミラーの出力口と第３の電流ミラーの出力口とを互いに接続するよう構成される。上記の電気的接続を構築するための個々のトランジスタの利用は、第１の切り替え素子及び第２の切り替え素子を実現するための、簡単で、低コストで、機能的に確実な（摩耗が発生しないため）可能性を示している。

さらに好適に、第１の電流ミラー、第２の電流ミラー、及び、第３の電流ミラーは各々、第１のトランジスタ及び第２のトランジスタを備える。この第１のトランジスタ及び第２のトランジスタは、バイポーラトランジスタとして、又は、ＭＯＳＦＥＴとして構成されうる。代替的又は追加的に、第１の切り替え素子のトランジスタ及び第２の切り替え素子のトランジスタは、バイポーラトランジスタとして、又は、ＭＯＳＦＥＴとして構成されうる。特に、ＭＯＳＦＥＴが利用される際には、電流が無視されるため、結果的に発生する電力損失が特に小さい。

更に好適に、本発明に係るインタロック回路は、第１の切り替え素子及び第２の切り替え素子を、導体路ループを通る電流方向の選択のために作動させるよう構成された電流方向制御ユニットを更に備える。換言すれば、電流方向制御ユニットは、第１の切り替え素子及び第２の切り替え素子のユニットであって、電流がそれを介して導体路ループへと第１の方向又は第２の方向に流れる上記ユニット（例えばトランジスタ）と接続されている。このようにして、導体路ループが万が一断線した際に正確にその位置を特定することが可能となる。

さらに好適に、第２の電流ミラーは、第２の変換率を有し、第３の電流ミラーは、第３の変換率を有する。このようにして、インタロック回路は、第２の電流ミラー又は第３の電流ミラーによってミラーリングされる電流を、第１の電流源を通って流れる電流の、各変換率に対応する整数倍に変更するよう構成される。その際に、特に第２の変換率と第３の変換率は、好適に同じ大きさでありうる。

第１の電流ミラーが、第２の電流ミラーの第２の変換率よりも大きく及び／又は第３の電流ミラーの第３の変換率よりも大きい第１の変換率を有する場合には、全般的に有利である。電流ミラーを利用することによって、先に挙げた変換率に考慮して、本発明に係るインタロック回路のための短絡に対する保護が、出力口に対して直列の抵抗を追加的に利用せずに行われ、これにより、必要な供給電圧が小さいままに保たれうる。

以下では、本発明の実施例が、添付の図面を用いて詳細に記載される。
インタロック回路の回路図を示す。本発明に係るインタロック回路の第１の実施例の回路図を示す。本発明に係るインタロック回路の第２の実施例の回路図を示す。本発明に係るインタロック回路の第３の実施例の回路図を示す。

図２は、インタロック回路１の本発明に係る実施例を示している。第１の電流ミラー１０は、第１のトランジスタＴ_３と第２のトランジスタＴ_４を含む。その際に、トランジスタＴ_３、Ｔ_４によって変換率ｍが実現される。換言すれば、動作時に、第１の電流源３により生成され第１のトランジスタＴ_３を流れる電流Ｉ_０は、ｍ倍に変更されて、第２のトランジスタＴ_４を通って流れる。第２の電流ミラー２０は、第１のトランジスタＴ_５と第２のトランジスタＴ_６を含む。第２の電流源２０の第１のトランジスタＴ_５にも、第１の電流源３の電流Ｉ_０が流れる。トランジスタＴ_５は、この電流Ｉ_０をｎ倍増幅させて出力側にミラーリングする。第１の電流ミラー１０の第２のトランジスタＴ_４を通って流れる出力側の電流は、第２の電流ミラー２０の第２のトランジスタＴ_６を流れる前に、導体路ループ２のインピーダンスＺ_Ｌを通って流れる。供給電圧としてのバッテリ電圧Ｕ_Ｂは、図示されたインタロック回路１に電気エネルギーを供給する。この提示された構成によって、回路上で損害が生じることなく、（冒頭部で述べたように）バッテリ電圧Ｕ_Ｂと第１の電流ミラー１０の第２のトランジスタＴ_４との間の短絡４が検出される。

図３は、インタロック回路１の図２に示した回路の発展形態を示している。従って、以下では、図２のインタロック回路１と第３に係るインタロック回路１との相違点、又は第３のインタロック回路１で拡張された点のみ記載することにする。図２の閉鎖された導体路ループ２は、オーム抵抗Ｒ_１、Ｒ_２を含む第１の分圧器により補完されている。導体路ループ２は、インピーダンスＺ_Ｌによって終端されず、従って、２つの端子ＬＩ_１、ＬＩ_２が、導体路ループ２の出力口として提供される。２つのオーム抵抗Ｒ_１、Ｒ_２の間には、調整器としての演算増幅器５の負の入力端子が接続されている。演算増幅器５の正の入力端子は、第２の分圧器の出力口と接続されており、この第２の分圧器は、バッテリ電圧Ｕ_Ｂに直列に接続された２つのオーム抵抗Ｒ_３、Ｒ_４で構成される。演算増幅器５の出力口は、電流限定要素としてのオーム抵抗Ｒ_０を介して、ダイオードＤ_０の形態による整流要素と接続されている。ダイオードＤ_０は、逆方向に、演算増幅器５の出力口へと方向付けられている。他方では、ダイオードＤ_０は、第２の電流源（図示せず）の供給点６と接続されており、この供給点６に、第１の電流ミラー１０の出力口及び導体路ループ２が合流する。

図４は、本発明に係るインタロック回路１の更なる別の実施例の回路図を示している。以下では、図２に示した構成との相違点について検討する。図２に示された構成に加えて、第１のトランジスタＴ_７及び第２のトランジスタＴ_８を備える第３の電流ミラー３０が設けられ、この第３の電流ミラー３０によって、出力電流と入力電流との間の変換率ｎ_２が実現される。第１のトランジスタＴ_１及び第２のトランジスタＴ_２を備える第１の切り替え素子５０を介して、第２の電流ミラー２０の入力口又は第３の電流ミラー３０の入力口が、選択的に、第１の電流源３と接続可能である。第１のトランジスタＴ_９及び第２のトランジスタＴ_１０を備える第２の切り替え素子６０を介して、第１の電流ミラー１０の出力口が、選択的に、第２の電流ミラー２０の出力口又は第３の電流ミラー３０の出力口と接続可能である。第２の切り替え素子６０と第２の電流ミラー２０の出力口との間、又は、第２の切り替え素子６０と第３の電流ミラー３０の出力口との間に導体路ループ２が接続され、従って、導体路ループ２の第１の端子が、第２の電流ミラーの出力口２０と接続され、導体路ループ２の第２の端子が、第３の電流ミラー３０の出力口と接続されている。第２の電流ミラー２０の変換率ｎ_１は、好適に、第３の電流ミラー３０の変換率ｎ_２と同じ大きさである。第１の切り替え素子５０及び第２の切り替え素子６０の適切な作動によって、図２に示した回路の機能に加えて、導体路ループ２を通る電流方向を予め設定することが可能であり、従って導体路ループ２の断線又は短絡をより良好に位置特定することが可能となる。

本発明に係る観点、及び、好適な実施形態を、添付の図面との関連で解説した実施例によって詳細に記載してきたが、当業者にとっては、その保護範囲が添付の請求項により定義された本発明の範囲を逸脱することなく、提示された実施例の変更及び当該実施例の組み合わせが可能である。

さらに有利に、本発明に係るインタロック回路は、第３の電流ミラーと、第１の切り替え素子と、第２の切り替え素子と、を備える。その際に、第１の切り替え素子は、第１の電流源を、選択的に、第１の電流ミラーの入力口と第２の電流ミラーの入力口との間、又は、第１の電流ミラーの入力口と第３の電流ミラーの入力口との間、で切り替えるよう構成される。第２の切り替え素子は、第１の電流ミラーの出力口を、選択的に、第２の電流ミラーの出力口、又は、第３の電流ミラーの出力口と接続するよう構成される。第１の切り替え素子及び／又は第２の切り替え素子を適切に作動させることによって、導体路ループを通る電流の電流方向を決定するための簡単な可能性が得られる。このことによって、例えば、導体路ループの断線又は短絡をより良好に位置特定することが可能となる。

Claims

電気的に駆動可能な車両の電気系統を保護するためのインタロック回路（１）であって、
‐導体路ループ（２）と、
‐第１の電流源（３）と、
‐第１の電流ミラー（１０；Ｔ_３、Ｔ_４）と、
‐第２の電流ミラー（２０；Ｔ_５、Ｔ_６）と、
を備え、
第１の電流源（３）は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の入力口から流れる電流を、前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の入力口へと導くよう構成され、
前記導体路ループは、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の出力口と前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の出力口との間に接続される、インタロック回路（１）。
前記インタロック回路は、
‐調整器（５）と、
‐第１の分圧器（Ｒ_１、Ｒ_２）と、
‐第２の分圧器（Ｒ_３、Ｒ_４）と、
を更に備え、
前記第１の分圧器（Ｒ_１、Ｒ_２）は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口と前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記出力口との間の前記導体路ループ（２）に対して平行に配置され、特に、基本的に同じ大きさの２つのオーム抵抗を備え、
前記第２の分圧器（Ｒ_３、Ｒ_４）は、前記調整器（５）のための基準値を提供するよう構成され、特に、基本的に同じ大きさの２つのオーム抵抗を備え、
前記調整器（５）の入力口は、前記第１の分圧器（Ｒ_１、Ｒ_２）と前記第２の分圧器（Ｒ_３、Ｒ_４）との間に配置される、請求項１に記載のインタロック回路。
前記インタロック回路は、
‐第２の電流源と、
‐整流要素（Ｄ_０）と、
を更に備え、
前記第２の電流源は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口と前記導体路ループ（２）との間に電流（Ｉ_０）を供給するよう構成され、
前記調整器の前記出力口も同様に、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口と前記導体路ループ（２）との間に接続され、特に、電流限定要素（Ｒ_０）が、前記調整器（５）の前記出力口と前記導体路ループ（２）との間に配置される、請求項１又は２に記載のインタロック回路。
前記インタロック回路は、
‐第３の電流ミラー（３０；Ｔ_７、Ｔ_８）と、
‐第１の切り替え素子（５０；Ｔ_１、Ｔ_２）と、
‐第２の切り替え素子（６０；Ｔ_９、Ｔ_１０）と、
を備え、
前記第１の切り替え素子（５０；Ｔ_１、Ｔ_２）は、前記第１の電流源（３）を、選択的に、
‐前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記入力口と前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記入力口との間、又は、
‐前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記入力口と前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の入力口との間、で切り替えるよう構成され、
前記第２の切り替え素子（５０；Ｔ_１、Ｔ_２）は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口を、選択的に、
前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記出力口、又は、
前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の出力口、と接続するよう構成される、請求項１〜３のいずれか１項に記載のインタロック回路。
前記導体路ループ（２）は、前記第２の切り替え素子（６０；Ｔ_９、Ｔ_１０）と前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記出力口との間で始まり、前記第２の切り替え素子（６０；Ｔ_９、Ｔ_１０）と前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の前記出力口との間で終わる、請求項４に記載のインタロック回路。
前記第１の切り替え素子（５０；Ｔ_１、Ｔ_２）及び／又は前記第２の切り替え素子（６０；Ｔ_９、Ｔ_１０）は各々、第１のトランジスタ（Ｔ_１、Ｔ_９）及び第２のトランジスタ（Ｔ_２、Ｔ_１０）を備え、
‐前記第１の切り替え素子（５０）の前記第１のトランジスタ（Ｔ_１）は、前記第１の電流源（３）と前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の前記入力口とを互いに接続するよう構成され、
‐前記第１の切り替え素子（５０）の前記第２のトランジスタ（Ｔ_２）は、前記第１の電流源（３）と前記第２の電流ミラー（２０）の前記入力口とを互いに接続するよう構成され、
‐前記第２の切り替え素子（６０）の前記第１のトランジスタ（Ｔ_９）は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口と前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記出力口とを接続するよう構成され、及び、
‐前記第２の切り替え素子（６０）の前記第２のトランジスタ（Ｔ_１０）は、前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）の前記出力口と前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の前記出力口とを接続するよう構成される、請求項４又は５のいずれか１項に記載のインタロック回路。
−前記第１の電流ミラー、前記第２の電流ミラー、及び、前記第３の電流ミラーは各々、第１のトランジスタ（Ｔ_３、Ｔ_５、Ｔ_７）及び第２のトランジスタ（Ｔ_４、Ｔ_６、Ｔ_８）を備え、前記第１のトランジスタ（Ｔ_３、Ｔ_５、Ｔ_７）及び前記第２のトランジスタ（Ｔ_４、Ｔ_６、Ｔ_８）は、バイポーラトランジスタとして、又は、ＭＯＳＦＥＴとして構成され、及び／又は、
−前記第１の切り替え素子（５０）の前記トランジスタ（Ｔ_１、Ｔ_２）及び前記第２の切り替え素子（６０）の前記トランジスタ（Ｔ_９、Ｔ_１０）は、バイポーラトランジスタとして、又は、ＭＯＳＦＥＴとして構成される、請求項４〜６のいずれか１項に記載のインタロック回路。
前記第１の切り替え素子（５０；Ｔ_１、Ｔ_２）及び前記第２の切り替え素子（６０；Ｔ_９、Ｔ_１０）を、前記導体路ループ（２）を通る電流方向の選択のために作動させるよう構成された電流方向制御ユニットを更に備える、請求項４〜７のいずれか１項に記載のインタロック回路。
前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）は、第２の変換率（ｎ_１）を有し、前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）は、第３の変換率（ｎ_２）を有し、これにより、前記インタロック回路（１）は、前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）又は前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）によってミラーリングされる電流（Ｉ_０）を、前記第１の電流源（３）を通って流れる電流（Ｉ_０）の、各前記変換率（ｎ_１、ｎ_２）に対応する整数倍に変更し、特に、前記第２の変換率（ｎ_１）と前記第３の変換率（ｎ_２）は同じ大きさである、請求項４〜８のいずれか１項に記載のインタロック回路。
前記第１の電流ミラー（１０；Ｔ_３、Ｔ_４）は、前記第２の電流ミラー（２０；Ｔ_５、Ｔ_６）の前記第２の変換率（ｎ_１）よりも大きく及び／又は前記第３の電流ミラー（３０；Ｔ_７、Ｔ_８）の前記第３の変換率（ｎ_２）よりも大きい第１の変換率（ｍ）を有する、請求項１〜９のいずれか１項に記載のインタロック回路。