JP2016528854A - センサ制御回路及び電子装置 - Google Patents

Abstract

センサ制御回路が、センサ（２０１）と、フィルタリング回路（２０２）と、バッファリング回路（２０３）と、増幅回路（２０４）とを含む。センサ（２０１）の出力端は、フィルタリング回路（２０２）の入力端に接続され、フィルタリング回路（２０２）の出力端は、バッファリング回路（２０３）の入力端に接続され、バッファリング回路（２０３）の出力端は、増幅回路（２０４）の入力端に接続される。バッファリング回路（２０３）はフィルタリング回路（２０２）と増幅回路（２０４）との間に配置されるので、センサ回路は、十分なサンプリングという長所を有する。センサ制御回路を使用する電子装置をさらに提供する。【選択図】図２

Description

本発明は、センサ技術に関し、具体的には、センサ制御回路及び電子装置に関する。

ＭＥＭＳ（微小電気機械システム）技術の発達につれ、高感度、高速応答及び低電磁干渉を理由に、ピエゾ抵抗型加速度センサが多くの分野に幅広く適用されている。一般に、このセンサの出力は比較的低い電圧信号であり、信号の低さに起因してセンサの信号が容易にノイズに埋もれてしまい、回復することができない。最初に信号を増幅した場合でも、増幅器自体がノイズを生成してこのようなノイズが増幅され、増幅信号のＳＮＲ（信号対ノイズ比）も改善されない。センサによって出力された信号の低周波ノイズは、一般に受動型ＲＣローパスフィルタを用いてフィルタ処理することによって除去される。

図１に、加速度センサの制御回路の概略図を示しており、制御回路は、加速度センサ１０１、アンチエイリアシングフィルタ１０２及び増幅器１０３を含む。加速度センサの制御回路は、加速度センサ１０１によって加速度信号を取得する加速度センサアナログフロントエンドとしても知られており、加速度センサ１０１によって出力された信号は、アンチエイリアシングフィルタ１０２によってフィルタ処理されて増幅され、この加速度信号が増幅器１０３によって増幅され、その後の動作のために構成される。加速度センサ１０１は、ピエゾ抵抗型加速度センサとすることができる。図１に示すように、ピエゾ抵抗型加速度センサのモデルは、１つの抵抗器ブリッジとして表現される。アンチエイリアシングフィルタ１０２を実現するためには、一般に連続受動型ＲＣフィルタ回路が採用される。一般に、増幅器１０３は比例増幅器回路であり、比例増幅器回路の利得は、出力フィードバック抵抗と入力フィードバック抵抗の比率によって決まる。図１において、Ｖｓｉｇは、加速度センサ１０１の信号入力端を表し、Ｋは、増幅器１０３の倍率を表す。

連続受動型ＲＣフィルタ回路では、比較的低い帯域幅を実現するために比較的大きな抵抗及び静電容量が必要であり、従って、通常は回路（チップ）の面積が広くなる。同時に、センサは常に作動状態にあり、これによって消費電力が大きくなる。信号振幅は比較的低いので、駆動回路のノイズ及び線形性のために高い要件が求められ、設計が困難である。連続能動フィルタ回路は、増幅器の使用を必要とし、大量の電流を消費し、増幅器自体の非線形性に起因して信号歪みを引き起こし、従って増幅器を設計するために高い要件が求められ、設計の困難性が増す。フィルタ回路を通過した信号が増幅器回路を通過する場合、従来の抵抗比例型増幅器回路及び切替式静電容量比例型増幅器回路は、特に増幅器自体の低周波ノイズ（１／ｆノイズ）に起因して、いずれも信号の増幅時にノイズ信号を増幅してしまい、従って増幅信号のＳＮＲが低下し、その後の信号回復の困難性が増す。さらに、受動型ＲＣフィルタ回路は、駆動能力自体を有しておらず、従って後段増幅器回路のサンプリングがさらに不十分になる。

従って、一般的に使用されているセンサ制御回路は、不十分なサンプリング、面積の広さ、消費電力の高さ、ノイズ抑圧能力の弱さ、などの問題を抱えている。

従って、センサ制御回路、及びこのセンサ制御回路を有する電子装置を提供することが必要である。

センサ制御回路が、センサと、フィルタ回路と、バッファ回路と、増幅器回路とを含み、センサの出力端は、フィルタ回路の入力端に接続され、フィルタ回路の出力端は、バッファ回路の入力端に接続され、バッファ回路の出力端は、増幅器回路の入力端に接続される。

任意に、センサ制御回路は、センサ及びフィルタ回路を間欠的に作動するように制御するよう構成されたパルス変調スイッチをさらに含む。

任意に、フィルタ回路は、アンチエイリアシング低周波フィルタである。

任意に、バッファ回路は、オフセット補償付き差動バッファ回路であり、バッファ回路は、第１の増幅器及び第２の増幅器を備え、第１の増幅器と第２の増幅器はそれぞれ負帰還の形で接続されている。

任意に、センサ制御回路は、第１の増幅器の負の入力端と出力端との間に接続された第１の静電容量と、第２の増幅器の負の入力端と出力端との間に接続された第２の静電容量とをさらに含み、第１の静電容量及び第２の静電容量は、オートゼロ構造を形成する。

任意に、バッファ回路は、高入力インピーダンス及び低出力インピーダンスを有する。

任意に、増幅器回路は、利得制御式スイッチドキャパシタ積分器回路である。

任意に、スイッチドキャパシタ積分器回路は、主増幅器、スイッチドキャパシタ積分器回路の入力端と主増幅器の入力端との間に接続されたチョッパー回路、及び／又は主増幅器の入力端と主増幅器の出力端との間に接続されたサンプリング容量を含み、チョッパー回路は、低周波ノイズと、主増幅器の入力端の入力オフセット電圧とを低減するように構成され、サンプリング容量は、主増幅器の入力端の入力オフセット電圧を低減するオートゼロ構造を形成する。

任意に、センサは加速度センサである。

電子装置が、上述したセンサ制御回路を含む。

フィルタ回路と増幅器回路との間にバッファ回路を設けることによって駆動能力をある程度高め、従ってフィルタ回路によって出力される信号が後段増幅器回路によってフルサンプリングされることを確実にすることができる。

以下、本発明の実施形態による、又は先行技術における技術的解決策をより明確に示すために、これらの実施形態又は先行技術を説明する添付図面を簡単に取り入れる。

従来の加速度センサ制御回路の概略ブロック図である。 実施形態による加速度センサ制御回路の概略ブロック図である。 図２のセンサ制御回路のセンサ及びフィルタの回路図である。 図２のセンサ制御回路のバッファ回路の回路図である。 図２のセンサ制御回路の増幅器回路の回路図である。 図５の回路のチョッパー回路の回路図である。

以下の説明では、本発明のより完全な理解をもたらすために数多くの特定の詳細を示す。しかしながら、当業者には、必ずしもこれらの特定の詳細の１つ又は２つ以上に限定されることなく本発明を実施できることが明らかであろう。その他の場合、本発明を曖昧にしないために、周知の技術的特徴については、詳細にというよりもむしろ具体的に説明していない。

しかしながら、本発明は、多くの異なる形で具体化することができ、従って本明細書で説明する実施形態に限定されるものとして解釈すべきではなく、むしろこれらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。添付図面全体を通じ、同じ要素は同じ番号によって示している。

本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」という単語を使用している場合、その文脈で明確に指摘していない限り、複数形を含むことも意図される。また、説明内で「成る（ｃｏｎｓｉｓｔ）」及び／又は「含む（ｉｎｃｌｕｄｅ）」という用語を使用している場合、特徴、整数、ステップ、動作、要素及び／又はコンポーネントの存在が特定されるが、他のあらゆる特徴、整数、ステップ、動作、要素、コンポーネント及び／又は群の存在又は追加を除外するものではないと理解されたい。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、列挙する関連項目のありとあらゆる組み合わせを含む。

本発明を完全に理解するために、以下の説明では、本発明の技術的解決策を示すために特定のステップ及び特定の構造を提供する。以下、本発明の好ましい実施形態を具体的に説明する。しかしながら、本発明は、必ずしもこれらの特定の詳細に限定されることなく実施することができる。

以下、図２〜図６を参照しながら実施形態によるセンサ制御回路について説明する。図２に示すように、実施形態によるセンサ制御回路は、センサ２０１、フィルタ回路２０２、バッファ回路２０３及び増幅器回路２０４を含む。センサ２０１の出力端は、フィルタ回路２０２の入力端に接続され、フィルタ回路２０２の出力端は、バッファ回路２０３の入力端に接続され、バッファ回路２０３の出力端は、増幅器回路２０４の入力端に接続される。図２において、Ｖｓｉｇは、センサ２０１の信号入力端を表し、Ｋは、増幅器回路２０４の増幅度を表す。

この実施形態におけるセンサ制御回路の信号処理フロー（すなわち、センサフロントエンドの信号処理フロー）としては、センサ２０１が、加速度を、加速度に比例する変動電圧に変換し、この電圧が、フィルタ回路（例えば、アンチエイリアシング低周波フィルタ回路）２０２を通過し、バッファ回路２０３を通過し、後段増幅器回路（スイッチドキャパシタ積分器回路）２０４に出力されて増幅される。この実施形態によるセンサ制御回路は、センサによって収集されたアナログ信号に増幅処理を行うために用いられる。その後、後続処理のために、増幅器回路２０４にアナログ−デジタル変換回路などの回路を接続することができる。

この実施形態では、センサ２０１を加速度センサとすることができ、さらに、センサ２０１はピエゾ抵抗型加速度センサである。当然ながら、センサ２０１は、温度センサ及び感光性センサなどの、加速度センサ以外のタイプのセンサとすることもでき、本明細書では限定しない。

１つの実施形態では、センサ２０１がピエゾ抵抗型加速度センサであり、フィルタ回路２０２がアンチエイリアシング低周波フィルタである。図３に、センサ２０１及びフィルタ回路２０２の全体的回路図を示す。センサ２０１（ピエゾ抵抗型加速度センサ）は、抵抗器ブリッジを形成する抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４を含む。フィルタ回路２０２（アンチエイリアシング低周波フィルタ）は、受動型ＲＣフィルタ回路であり、抵抗Ｒ５及びＲ６と、静電容量Ｃｆとを含む。静電容量Ｃｆは、フィルタ静電容量であり、図３のＶｃｆは、静電容量Ｃｆの両端間の電圧を表す。また、このセンサ２０１及びフィルタ回路２０２を形成する回路には、センサ２０１及びフィルタ回路２０２を制御するように構成されたパルス変調スイッチがさらに含まれる。パルス変調スイッチのオン及びオフは、スイッチの調整及び制御を行う周期パルス信号によって制御することができる。センサ２０１及びフィルタ回路２０２は、パルス変調スイッチの制御下で間欠的に作動することができる。１つの実施形態では、図３に示すように、変調スイッチが３つのスイッチＳＷ１によって構成される（周期パルス信号は図示せず）。パルス変調スイッチについては、先行技術の様々な方法を用いて実現することができ、本明細書では限定しない。

一般に、高次能動フィルタは、演算増幅器、多くの抵抗及び多くの静電容量によって構成され、その回路は複雑であり、コンポーネントの不整合によって信号歪みが生じる恐れがある。さらに、演算増幅器は、大量の電流を消費する。この実施形態では、受動型ＲＣフィルタ回路を採用しており、能動フィルタ回路を採用した場合に比べ、歪みを回避し、消費電力をさらに低減する。

この実施形態では、パルス変調スイッチが１つの周期パルス信号を用いてセンサ２０１及びフィルタ回路２０２を作動するように制御することができ、すなわちセンサ２０１及びフィルタ回路２０２は、間欠的に作動することができる。連続受動型ＲＣフィルタの帯域幅は、ｆ＝１／（２π＊Ｒ＊Ｃ）である。この実施形態は、周期パルス信号を用いてセンサ２０１及びフィルタ回路２０２の作動を制御し、（連続受動型ＲＣフィルタに比べて）同じ大きさの抵抗及び静電容量を使用することにより、消費電力を低減する（エネルギー保存）だけでなく、比較的低い帯域幅も取得する。この実施形態では、周期パルス信号のデューティ比が実際の帯域幅に影響を与える。デューティ比が低いほど、同じ帯域幅を実現するために用いられる抵抗及び静電容量も少なく、回路の面積及び消費電力も小さい。

この実施形態では、バッファ回路２０３を設けることによって駆動能力をある程度高め、フィルタ回路２０２によって出力される信号が後段増幅器回路２０４によってフルサンプリングされることを確実にすることができる。一例として、バッファ回路２０３は、オフセット補償付きのバッファ回路を採用する。図４に示すように、バッファ回路は、２つの増幅器（第１の増幅器Ａ１及び第２の増幅器Ａ２）を含み、この２つの増幅器は、図４に示すように負帰還の形でそれぞれ接続されて差動バッファ回路を構成する。センサ２０１の出力信号が差動信号であるため、２つの増幅器は、負帰還の形でそれぞれ接続されて差動バッファ回路を形成する必要がある。

さらに、第１の増幅器Ａ１の負の入力端と、第１の増幅器Ａ１の出力端との間には、第１の静電容量Ｃ１が接続される。第２の増幅器Ａ２の負の入力端と第２の増幅器Ａ２の出力端との間には、第２の静電容量Ｃ２が接続される。このような構造により、２つの増幅器（第１の増幅器Ａ１及び第１の増幅器Ａ２）のオフセット電圧は、それぞれサンプリングされて２つの静電容量（Ｃ１及びＣ２）に蓄えられ、入力信号がゼロの時にはバッファ回路の出力もゼロになる。増幅器回路のオフセット電圧の除去方法は、オートゼロ技術として知られている。すなわち、バッファ回路２０３は、オートゼロ構造を有する。一般に、バッファ回路の増幅器のオフセット電圧は、電圧及び温度によって変化し、これが主な低周波ノイズである。オフセット電圧は、信号内にドープされ、（差動回路などの）後段増幅器回路において信号と共に増幅され、最終的には、出力端における有効信号を減少させ、回路のダイナミックレンジを狭め、ＳＮＲを低下させる。この実施形態では、オートゼロ技術を用いることによってバッファ回路の増幅器回路内のオフセット電圧を除去することができ、ＳＮＲが高められる。すなわち、ノイズ抑制能力が高められる。

具体的には、バッファ回路は、増幅器Ａ１及びＡ２、６つのトランジスタＰ１、４つのトランジスタＰ２、及び２つの静電容量Ｃ１及びＣ２を含み、図４には特定の接続関係を示している。

この実施形態では、コンポーネントのパラメータが、バッファ回路の入力インピーダンスを高めて出力インピーダンスを低くするように構成される。高入力インピーダンスは、フィルタ回路２０２のフィルタ静電容量Ｃｆの電荷漏れを低減し、静電容量Ｃｆの両端間の電圧をそのままに保つことができる。低出力インピーダンスは、後段増幅器回路（集積回路）のサンプリング容量の、比較的小さな時定数を形成して、増幅器回路のサンプリング容量を１つのサンプリング周期で確実にフル充電することができる。すなわち、バッファ回路２０３は、高入力インピーダンス及び低出力インピーダンスを提供するので、フィルタ回路２０２によって出力された信号が後段増幅器回路２０４によってフルサンプリングされることを確実にすることができる。

一例として、図５に、利得制御式スイッチドキャパシタ積分器回路を採用する増幅器回路２０４を示す。図５に示すように、利得制御式スイッチドキャパシタ積分器回路は、１つの増幅器Ａ３、１２個のスイッチ、６つの静電容量（すなわちＣ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７及びＣ８），及び３つのチョッパー回路（すなわちＣＨＰ１、ＣＨＰ２及びＣＨＰ３）を含む完全な差動構造を採用し、図６には、チョッパー回路の特定の回路構成を示す。この実施形態による利得制御式スイッチドキャパシタ積分器回路は、図５に示すものと同じコンポーネント及び接続関係を含み、Ｖｉｎは、入力端を表し、Ｖｏｕｔは出力端を表す。

センサの出力信号は比較的低いので増幅する必要があり、その後、処理のためにＡ／Ｄ（アナログ−デジタル）変換回路に伝送することができる。従来の連続増幅器は、抵抗によって信号増幅を実現し、増幅器の帯域幅及びノイズのために高い要件を必要とする。同時に、増幅器自体のオフセット電圧を除去するのが困難であり、最終的にシステムのＳＮＲに影響が及ぶ。一方、この実施形態では、増幅器回路２０４は、利得制御式スイッチドキャパシタ積分器回路であり、信号利得は、静電容量比及び積分期間によって決まる。本技術における静電容量比の精度は、一般に抵抗比の精度、並びに抵抗及び静電容量の絶対精度よりも高い１‰に達することができ、電圧及び温度の変化に影響されず、従って精度の高い信号利得が得られる。この実施形態では、集積回路のクロック周期を制御することによって信号の増幅率を変化させることができ、周期が一定の時には、増幅率も一定であり、技術の変化によって影響を受けることもなく、電圧及び温度の変化によって変化することもない。

この実施形態による利得制御式スイッチドキャパシタ積分器回路では、主増幅器Ａ３がチョッピング技術を採用し、すなわち主増幅器Ａ３の前にチョッパー回路ＣＨＰ１が導入され、従って回路内の低周波ノイズ（主に１／ｆノイズ）及び入力オフセット電圧を低減することができる。チョッピング技術は変調技術であり、低周波信号を高周波信号に変調するように構成される。積分器は、それ自体がローパスネットワークと同等であるため、高周波に変調されたノイズ信号を、積分器（ローパスネットワーク）を通過する際に最終的に減衰することができる。

この実施形態では、集積容量Ｃ８は、チョッピングクロックの周波数を高めるチョッピング技術を採用せず、増幅器にチョッピングが行われるたびに静電容量Ｃ８に対して充電及び放電が繰り返されるのを避ける。ナイキストのサンプリング定理によれば、より高いノイズ信号は、より高いチョッピングクロック周波数によって変調され、最終的にはフィルタ処理によって除去することができる。

この実施形態による利得制御式スイッチドキャパシタ積分器回路は、チョッピング技術を採用することに加えてオートゼロ技術をさらに採用し、すなわち主増幅器Ａ３の入力端と主増幅器Ａ３の出力端との間に、増幅器Ａ３自体のオフセット電圧をサンプリングするために静電容量Ｃ７が接続されて、オフセット電圧をサンプリング容量Ｃ７に蓄え、入力信号がゼロの時にはバッファ回路の出力もゼロになる。この実施形態では、チョッピング技術及びオートゼロ技術という２つの技術を協働的に用いることにより、直流オフセット電圧を完全に除去するという目的が最終的に達成される。入力容量と出力容量の比率が１：１でない時には、オートゼロサンプリング容量Ｃ７を調整することによってチョッピング技術を補償することができる。

本発明の実施形態によるセンサ制御回路は、バッファ回路２０３を設けることによって駆動能力を高めることができ、後段増幅器回路２０４によって信号のフルサンプリングを確実にし、フィルタ回路２０２によって信号が出力される。センサ２０１及びフィルタ回路２０２（受動フィルタ回路）の作動時間が制御され（すなわちパルス変調スイッチによってセンサ２０１及びフィルタ回路２０２の間欠的作動が制御され）、従って同じ帯域幅条件の下で比較的少ない抵抗及び静電容量を使用することができ、このため回路面積を節約するとともに、消費電力を低減することができる。バッファ回路２０３自体にオートゼロを採用することにより、バッファ回路内の増幅器のオフセット電圧を除去し、ノイズを低減し、従って信号を回復する困難性を低下させることができる。増幅器回路２０４としてスイッチドキャパシタ集積回路を採用することにより、増幅率を容易に制御できると同時に、チョッピング技術及びオートゼロ技術を採用することによって増幅器回路２０４の増幅器内のオフセット電圧が除去されるので、ノイズを低減できるとともに、信号を回復する困難性を低下させることができる。さらに、増幅率は、電圧、温度及び技術の変化による影響を受けない。

要約すると、本発明の実施形態によるセンサ制御回路は、先行技術に比べ、フルサンプリング、狭い回路面積、低消費電力及び強力なノイズ抑圧能力などの利点を有する。

本発明の実施形態は、上述したセンサ制御回路を用いた電子装置をさらに提供する。使用するセンサ制御回路は、先行技術に比べて狭い回路面積、低消費電力及び強力なノイズ抑制能力などの利点を有するので、この電子装置も、上述した利点を有し、より優れたパフォーマンスの処理を行うことができる。

電子装置は、携帯電話機、タブレットコンピュータ、ノートブックコンピュータ、ネットブック、ゲーム機、テレビ、ＶＣＤ、ＤＶＤ（登録商標）、ナビゲーション装置、カメラ、ビデオカメラ、記録用ペン、ＭＰ３、ＭＰ４、ＰＳＰ（登録商標）及び他のいずれかの電子製品又は装置とすることができる。

本明細書では、特定の実施形態を参照しながら本発明を図示し説明したが、本発明は、図示の詳細に限定されるものではない。むしろ、特許請求の範囲の同等物の範囲内において、本発明から逸脱することなく、細部における様々な修正を行うことができる。本発明の範囲は、以下の特許請求の範囲及びその同等物の全範囲に定められる。

２０１ センサ
２０２ フィルタ回路
２０３ バッファ回路
２０４ 増幅器回路

Claims (10)

1. センサ制御回路であって、
   センサと、
   フィルタ回路と、
   バッファ回路と、
   増幅器回路と、を備え、
   前記センサの出力端は、前記フィルタ回路の入力端に接続され、前記フィルタ回路の出力端は、前記バッファ回路の入力端に接続され、前記バッファ回路の出力端は、前記増幅器回路の入力端に接続される、
   ことを特徴とするセンサ制御回路。
2. 前記センサ及び前記フィルタ回路を間欠的に作動するように制御するよう構成されたパルス変調スイッチをさらに備える、請求項１に記載のセンサ制御回路。
3. 前記フィルタ回路は、アンチエイリアシング低周波フィルタである、請求項１に記載のセンサ制御回路。
4. 前記バッファ回路は、オフセット補償付き差動バッファ回路であり、前記バッファ回路は、第１の増幅器及び第２の増幅器を備え、前記第１の増幅器と前記第２の増幅器はそれぞれ負帰還の形で接続されている、請求項１に記載のセンサ制御回路。
5. 前記第１の増幅器の負の入力端と出力端との間に接続された第１の静電容量と、前記第２の増幅器の負の入力端と出力端との間に接続された第２の静電容量とをさらに備え、前記第１の静電容量及び前記第２の静電容量は、オートゼロ構造を形成する、請求項４に記載のセンサ制御回路。
6. 前記バッファ回路は、高入力インピーダンス及び低出力インピーダンスを有する、請求項１に記載のセンサ制御回路。
7. 前記増幅器回路は、利得制御式スイッチドキャパシタ積分器回路である、請求項１に記載のセンサ制御回路。
8. 前記スイッチドキャパシタ積分器回路は、主増幅器、前記スイッチドキャパシタ積分器回路の入力端と前記主増幅器の入力端との間に接続されたチョッパー回路、及び／又は前記主増幅器の入力端と前記主増幅器の出力端との間に接続されたサンプリング容量を含み、前記チョッパー回路は、低周波ノイズと、前記主増幅器の前記入力端の入力オフセット電圧とを低減するように構成され、前記サンプリング容量は、前記主増幅器の前記入力端の前記入力オフセット電圧を低減するオートゼロ構造を形成する、請求項７に記載のセンサ制御回路。
9. 前記センサは、加速度センサである、請求項１に記載のセンサ制御回路。
10. 請求項１から請求項９のいずれか１項に記載のセンサ制御回路を備えることを特徴とする電子装置。

Images