JP2018517328A - 信号増幅回路 - Google Patents
信号増幅回路 Download PDFInfo
- Publication number
- JP2018517328A JP2018517328A JP2017553082A JP2017553082A JP2018517328A JP 2018517328 A JP2018517328 A JP 2018517328A JP 2017553082 A JP2017553082 A JP 2017553082A JP 2017553082 A JP2017553082 A JP 2017553082A JP 2018517328 A JP2018517328 A JP 2018517328A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output terminal
- input terminal
- operational amplifier
- chopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 20
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 212
- 230000001133 acceleration Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 31
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 5
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 5
- 102100031272 Calcineurin B homologous protein 2 Human genes 0.000 description 5
- 102100031077 Calcineurin B homologous protein 3 Human genes 0.000 description 5
- 241001510512 Chlamydia phage 2 Species 0.000 description 5
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 5
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 5
- 101000777239 Homo sapiens Calcineurin B homologous protein 2 Proteins 0.000 description 5
- 101000777270 Homo sapiens Calcineurin B homologous protein 3 Proteins 0.000 description 5
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 4
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/165—A filter circuit coupled to the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
信号増幅回路は、２つの入力端と２つの出力端を有し、さらに互いに逆の極性でそれぞれ２つの出力端の間に接続されるキャパシタ（Ｃ１、Ｃ２）を有するローパスフィルタ回路（１００）と、２つの入力端、第１演算増幅器（Ａ１）、第２演算増幅器（Ａ２）、２つの出力端及び複数のスイッチを有するバッファ回路（２００）と、２つの入力端、第３演算増幅器（Ａ３）、複数のキャパシタモジュール、複数のチョッパ変調器及び複数の出力端を有するスイッチトキャパシタ積分回路（３００）と、増幅前の電圧信号のＯＮ/ＯＦＦを制御するための信号スイッチ（Ｓ）とを備える。【選択図】図１
Description
本発明は、信号処理分野に関し、特に信号増幅回路に関する。
ＭＥＭＳ加速度計は、ＭＥＭＳ技術を利用して製造されたものであり、コンパクト、軽量及び低消費電力等のメリットを有するため、振動検出、方位検出、一般消費者向け応用、動作認識等の分野に幅広く適用されている。
ピエゾ抵抗型の加速度計は、ＰＺＴ（圧電セラミック）の圧電効果を利用して製造されたものである。ＰＺＴは圧力を受けると、その抵抗値が変化する。ピエゾ抵抗をブリッジ接続することによって、抵抗値の変化を電圧の変化に変換させ、そして検出、増幅及び修正を行い、最後に加速度値に対応する２値デジタル信号を出力する。加速度計から出力された誘導電圧信号は、通常、数ｍｖ又は数十ｍｖであり、非常に弱い。直接にＡＤ変換回路（ＡＤＣ）に入力されると、出力の動的範囲が狭く、出力精度が低くなる。このため、誘導電圧信号は、増幅させてからＡＤＣに入力する必要があり、最終的に誘起電圧に対応する正確なデジタル信号が得られる。
従来の加速度計のアナログフロントエンド（読出し回路）は、通常、増幅回路とＡＤＣで構成される。クロック信号を制御する高調波周波数のノイズがシステムに混入し、また環境に数多くの低周波ノイズ（例えば、音声信号）が存在しているため、除去しないと、検出する加速度信号に影響を与える。フィルタ回路を使用すると、フィルタコンデンサが使用する抵抗及びキャパシタが存在するため、チップの面積が大きくなりすぎる。また、センサは、信号処理を行う過程において、ずっと作動状態のため、消費電力が大きくなる。
フロントエンド増幅回路は、低周波の１/ｆノイズ及び入力オフセット電圧(ｏｆｆｓｅｔ)が除去されない、又は大型キャパシタを含むオートゼロ（Ａｕｔｏ−Ｚｅｒｏ）と相関２重サンプリング（ＣＤＳ）を利用するバッファ回路であるため、回路面積が大きくなり、容易に集積できない。
増幅回路自身の１/ｆノイズ及び入力オフセット電圧（ｏｆｆｓｅｔ）は、同様に、信号と同じ比例に増幅されるため、信号対雑音比が下降し、動的性能が低くなる。増幅回路の固定ゲインは、センサの異なったレンジに対して、小さい信号に対する分解能が不十分である。
このため、回路の面積が小さく、消費電力が低く、ノイズの抑止効果がよく、ゲインが可変な信号増幅回路を提供する必要がある。
信号増幅回路は、
第１入力端、第２入力端、第１スイッチ、第２スイッチ、第１可変抵抗器、第２可変抵抗器、第１キャパシタ、第２キャパシタ、第１出力端及び第２出力端を備え、第１入力端が第１スイッチと第１可変抵抗器を介して第１出力端に接続され、第２入力端が第２スイッチと第２可変抵抗器を介して第２出力端に接続され、第１キャパシタと第２キャパシタが、互いに逆の極性でそれぞれ第１出力端と第２出力端との間に接続されているローパスフィルタ回路と、
第３入力端、第４入力端、第１演算増幅器、第２演算増幅器、第３スイッチ、第４スイッチ、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ、第９スイッチ、第１０スイッチ、第１１スイッチ、第１２スイッチ、第１３スイッチ、第１４スイッチ、第３出力端と第４出力端を備え、第３入力端が第３スイッチを介して第１演算増幅器の正入力端に接続され、第３入力端が第４スイッチを介して第１演算増幅器の負入力端に接続され、第１演算増幅器の正出力端が第５スイッチを介して第３出力端に接続され、第１演算増幅器の負出力端が第６スイッチを介して第３出力端に接続され、第１演算増幅器の正入力端が第７スイッチを介して第１演算増幅器の負出力端に接続され、第１演算増幅器の負入力端が第８スイッチを介して第１演算増幅器の正出力端に接続され、第４入力端が、第９スイッチを介して第２演算増幅器の正入力端に接続され、また第１０スイッチを介して第２演算増幅器の負入力端に接続され、第２演算増幅器の正出力端が第１１スイッチを介して第４出力端に接続され、第２演算増幅器の負出力端が第１２スイッチを介して第４出力端に接続され、第２演算増幅器の正入力端が第１３スイッチを介して第２演算増幅器の負出力端に接続され、第２演算増幅器の負入力端が第１４スイッチを介して第２演算増幅器の正出力端に接続されているバッファ回路と、
第５入力端、第６入力端、第３演算増幅器、第１スイッチトキャパシタモジュール、第２スイッチトキャパシタモジュール、第３スイッチトキャパシタモジュール、第４スイッチトキャパシタモジュール、第１キャパシタモジュール、第２キャパシタモジュール、第１チョッパ変調器、第２チョッパ変調器、第３チョッパ変調器、第５出力端及び第６出力端を備え、各スイッチトキャパシタモジュールが、キャパシタと少なくとも４つのスイッチを有してスイッチトキャパシタ構造を形成し、各キャパシタモジュールが、並列に接続される可変キャパシタと少なくとも１つのスイッチを有し、各チョッパ変調器が、少なくとも４つのスイッチを有してチョッパ変調構造を形成し、第５入力端が、第１スイッチトキャパシタモジュールと第１チョッパ変調器を順次介して第３演算増幅器の正入力端に接続され、第６入力端が、第２スイッチトキャパシタモジュールと第１チョッパ変調器を順次介して第３演算増幅器の負入力端に接続され、第３演算増幅器の正入力端が、第２チョッパ変調器と第１キャパシタモジュールを順次介して第５出力端に接続され、第３演算増幅器の負入力端が、第２チョッパ変調器と第２キャパシタモジュールを順次介して第６出力端に接続され、第３演算増幅器の正入力端が、第３スイッチトキャパシタモジュールを介して第５出力端に接続され、第３演算増幅器の負入力端が、第４スイッチトキャパシタモジュールを介して第６出力端に接続され、第３演算増幅器の正出力端が、第３チョッパ変調器を介して第６出力端に接続され、第３演算増幅器の負出力端が、第３チョッパ変調器を介して第５出力端に接続されているスイッチトキャパシタ積分回路と、
第１入力端と第２入力端から増幅前の電圧信号が入力され、第１出力端が第３入力端に接続され、第２出力端が第４入力端に接続され、第３出力端が第５入力端に接続され、第４出力端が第６入力端に接続され、第５出力端と第６出力端から増幅後の電圧信号を出力するように構成され、増幅前の電圧信号のＯＮ/ＯＦＦを制御するための信号スイッチと、を備える。
第１入力端、第２入力端、第１スイッチ、第２スイッチ、第１可変抵抗器、第２可変抵抗器、第１キャパシタ、第２キャパシタ、第１出力端及び第２出力端を備え、第１入力端が第１スイッチと第１可変抵抗器を介して第１出力端に接続され、第２入力端が第２スイッチと第２可変抵抗器を介して第２出力端に接続され、第１キャパシタと第２キャパシタが、互いに逆の極性でそれぞれ第１出力端と第２出力端との間に接続されているローパスフィルタ回路と、
第３入力端、第４入力端、第１演算増幅器、第２演算増幅器、第３スイッチ、第４スイッチ、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ、第９スイッチ、第１０スイッチ、第１１スイッチ、第１２スイッチ、第１３スイッチ、第１４スイッチ、第３出力端と第４出力端を備え、第３入力端が第３スイッチを介して第１演算増幅器の正入力端に接続され、第３入力端が第４スイッチを介して第１演算増幅器の負入力端に接続され、第１演算増幅器の正出力端が第５スイッチを介して第３出力端に接続され、第１演算増幅器の負出力端が第６スイッチを介して第３出力端に接続され、第１演算増幅器の正入力端が第７スイッチを介して第１演算増幅器の負出力端に接続され、第１演算増幅器の負入力端が第８スイッチを介して第１演算増幅器の正出力端に接続され、第４入力端が、第９スイッチを介して第２演算増幅器の正入力端に接続され、また第１０スイッチを介して第２演算増幅器の負入力端に接続され、第２演算増幅器の正出力端が第１１スイッチを介して第４出力端に接続され、第２演算増幅器の負出力端が第１２スイッチを介して第４出力端に接続され、第２演算増幅器の正入力端が第１３スイッチを介して第２演算増幅器の負出力端に接続され、第２演算増幅器の負入力端が第１４スイッチを介して第２演算増幅器の正出力端に接続されているバッファ回路と、
第５入力端、第６入力端、第３演算増幅器、第１スイッチトキャパシタモジュール、第２スイッチトキャパシタモジュール、第３スイッチトキャパシタモジュール、第４スイッチトキャパシタモジュール、第１キャパシタモジュール、第２キャパシタモジュール、第１チョッパ変調器、第２チョッパ変調器、第３チョッパ変調器、第５出力端及び第６出力端を備え、各スイッチトキャパシタモジュールが、キャパシタと少なくとも４つのスイッチを有してスイッチトキャパシタ構造を形成し、各キャパシタモジュールが、並列に接続される可変キャパシタと少なくとも１つのスイッチを有し、各チョッパ変調器が、少なくとも４つのスイッチを有してチョッパ変調構造を形成し、第５入力端が、第１スイッチトキャパシタモジュールと第１チョッパ変調器を順次介して第３演算増幅器の正入力端に接続され、第６入力端が、第２スイッチトキャパシタモジュールと第１チョッパ変調器を順次介して第３演算増幅器の負入力端に接続され、第３演算増幅器の正入力端が、第２チョッパ変調器と第１キャパシタモジュールを順次介して第５出力端に接続され、第３演算増幅器の負入力端が、第２チョッパ変調器と第２キャパシタモジュールを順次介して第６出力端に接続され、第３演算増幅器の正入力端が、第３スイッチトキャパシタモジュールを介して第５出力端に接続され、第３演算増幅器の負入力端が、第４スイッチトキャパシタモジュールを介して第６出力端に接続され、第３演算増幅器の正出力端が、第３チョッパ変調器を介して第６出力端に接続され、第３演算増幅器の負出力端が、第３チョッパ変調器を介して第５出力端に接続されているスイッチトキャパシタ積分回路と、
第１入力端と第２入力端から増幅前の電圧信号が入力され、第１出力端が第３入力端に接続され、第２出力端が第４入力端に接続され、第３出力端が第５入力端に接続され、第４出力端が第６入力端に接続され、第５出力端と第６出力端から増幅後の電圧信号を出力するように構成され、増幅前の電圧信号のＯＮ/ＯＦＦを制御するための信号スイッチと、を備える。
上記信号増幅回路は、スイッチ信号、第１スイッチ、第２スイッチのＯＮ/ＯＦＦを制御することによって回路の作動状態を分割することができるため、消費電力を節約するとともに、従来と同じ大きさの抵抗とキャパシタで非常に低い低周波数帯域を得ることを実現できる。また、周波数帯域を柔軟に制御できるとともに、面積及び消費電力を節約でき、ノイズをよりよく抑止できる。また、可変抵抗を利用して周波数帯域の可変範囲を広くさせることによって、異なるレンジの小さい信号に対しても十分な分解能を有することを実現した。第１キャパシタと第２キャパシタが互いに逆の極性でそれぞれ第１出力端と第２出力端との間に接続されているため、レイアウト設計へのノイズの混入を有効に抑止することができる。
本発明の以下の図面は、本発明の一部として本発明を理解させるためのものである。図面に示す本発明の実施例及びその説明は、本発明の原理を解釈するためのものである。
以下、本発明を理解し易くするために、図面を参照して本発明をより全面的に説明する。図面は本発明の好ましい実施例を示した。しかし、本発明は、数多くの異なる形態で実施でき、本明細書に記載された実施例に限るものではない。逆に、これらの実施例を提供することは、本発明の開示内容をより明瞭且つ完全にさせるためである。
特に断りがない限り、本明細書に使用される全ての技術及び科学用語は、当業者の通常の理解と同一である。本明細書に使用される用語は、具体的な実施例を説明するためのものであり、本発明を限定する旨のものではない。本明細書に使用される用語である「及び/又は」は、１つ又は複数の関連要素に係る任意及び全ての組合せを含む。
以下の説明において、全てのスイッチは、複数組みのスイッチ信号によって制御される半導体装置スイッチであり、符号Φで各スイッチのスイッチ制御信号を表す。
図１は一実施例に係る信号増幅回路のモジュール模式図である。
図１に示すように、信号増幅回路は、ローパスフィルタ回路１００、バッファ回路２００、スイッチトキャパシタ積分回路３００、センサ４００、信号スイッチＳ、第１接続スイッチＳ１、第２接続スイッチＳ２、第３接続スイッチＳ３及び第４接続スイッチＳ４を備えている。図１には、第１接続スイッチＳ１、第２接続スイッチＳ２、第３接続スイッチＳ３及び第４接続スイッチＳ４は示されていない。
図２は一実施例に係るセンサとローパスフィルタ回路の接続模式図である。
図２に示すように、ローパスフィルタ回路１００は、第１入力端ＶＩＮ１、第２入力端ＶＩＮ２、第１スイッチＭ１、第２スイッチＭ２、第１可変抵抗器ＲＦ１、第２可変抵抗器ＲＦ２、第１キャパシタＣ１、第２キャパシタＣ２、第１出力端ＶＯ１及び第２出力端ＶＯ２を備える。
第１入力端ＶＩＮ１は、第１スイッチＭ１及び第１可変抵抗器ＲＦ１を介して第１出力端ＶＯ１に接続され、第２入力端ＶＩＮ２は、第２スイッチＭ２及び第２可変抵抗器ＲＦ２を介して第２出力端ＶＯ２に接続されている。第１キャパシタＣ１と第２キャパシタＣ２は、互いに逆の極性（上下両極板が逆に設置される）でそれぞれ第１出力端ＶＯ１と第２出力端ＶＯ２との間に接続されている。
離散系（離散システム）において、スイッチトキャパシタの周期的なサンプリングによって、信号の検出及び増幅を実現する。システムへのクロック信号を制御する高調波周波数のノイズの混入を防止するために、まずアンチエイリアスフィルタを使用して信号をフィルタリングする必要がある。また、環境において数多くの低周波ノイズ、例えば音声信号が存在しているため、除去しないと、検出する加速度信号に影響を与える。このため、信号の検出及び増幅を行う前に、ローパスフィルタ回路によってシステムの分解能を向上させる。
図３は、一実施例に係る信号スイッチのスイッチ制御信号、第１スイッチと第２スイッチのスイッチ制御信号の時系列模式図である。
図３に示すように、信号スイッチＳのスイッチ制御信号がΦｍであり、第１スイッチＭ１と第２スイッチＭ２のスイッチ制御信号がいずれもΦｎである。周期パルス信号Φｍ、Φｎでそれぞれセンサ４００とローパスフィルタ回路１００の作動を制御することによって、消費電力を節約できるとともに、従来と同じ大きさの抵抗及びキャパシタで低い周波数帯域を得られる。Ｔｓは、周期Ｔｐにおける信号スイッチＳのＯＮ時間であり、パルスのデューティ比(Ｔｓ/Ｔｐ)は、実際の周波数帯域に影響を与える。デューティ比が低くなるにつれて、同じ周波数帯域を形成するために使用される抵抗及びキャパシタの値が小さくなり、面積及び消費電力が小さくなる。
信号スイッチＳのＯＮ時間ＴｓをＮ段に分割するように設けることができ、即ちＮ×Ｔｓ’=Ｔｓである。制御信号Φｍの立ち上がりが制御信号Φｎの立ち上がりＴｄより早く、制御信号Φｍの立ち下がりが制御信号Φｎの立ち下がりＴｄより遅いように設けられている。周波数帯域は、スイッチのＯＮ時間Ｔｓと周期時間Ｔｐとの比により定められる。
第１可変抵抗器ＲＦ１と第２可変抵抗器ＲＦ２が抵抗の直並列を利用して抵抗値の変更を実現し、これによってフィルタの周波数帯域を変更する。第１キャパシタＣ１と第２キャパシタＣ２は、上下の極板が逆に接続されている２つのキャパシタであり、容量が等しく、レイアウトにおける出力差分端を対称に設けることができるため、コモンモードノイズの抑止に役立つ。
図４は一実施例に係るバッファ回路の模式図である。
図４に示すように、バッファ回路２００は、第３入力端ＶＩＮ３、第４入力端ＶＩＮ４、第１演算増幅器Ａ１、第２演算増幅器Ａ２、第３スイッチＭ３、第４スイッチＭ４、第５スイッチＭ５、第６スイッチＭ６、第７スイッチＭ７、第８スイッチＭ８、第９スイッチＭ９、第１０スイッチＭ１０、第１１スイッチＭ１１、第１２スイッチＭ１２、第１３スイッチＭ１３、第１４スイッチＭ１４、第３出力端ＶＯ３及び第４出力端ＶＯ４を備える。
第３入力端ＶＩＮ３は、第３スイッチＭ３を介して第１演算増幅器Ａ１の正入力端に接続され、第３入力端ＶＩＮ３は、第４スイッチＭ４を介して第１演算増幅器Ａ１の負入力端に接続され、第１演算増幅器Ａ１の正出力端は、第５スイッチＭ５を介して第３出力端ＶＯ３に接続され、第１演算増幅器Ａ１の負出力端は、第６スイッチＭ６を介して第３出力端ＶＯ３に接続され、第１演算増幅器Ａ１の正入力端は、第７スイッチＭ７を介して第１演算増幅器Ａ１の負出力端に接続され、第１演算増幅器Ａ１の負入力端は、第８スイッチＭ８を介して第１演算増幅器Ａ１の正出力端に接続されている。
第４入力端ＶＩＮ４は、第９スイッチＭ９を介して第２演算増幅器Ａ２の正入力端に接続され、第４入力端ＶＩＮ４は、第１０スイッチＭ１０を介して第２演算増幅器Ａ２の負入力端に接続され、第２演算増幅器Ａ２の正出力端は、第１１スイッチＭ１１を介して第４出力端ＶＯ４に接続され、第２演算増幅器Ａ２の負出力端は、第１２スイッチＭ１２を介して第４出力端ＶＯ４に接続され、第２演算増幅器Ａ２の正入力端は、第１３スイッチＭ１３を介して第２演算増幅器Ａ２の負出力端に接続され、第２演算増幅器Ａ２の負入力端は、第１４スイッチＭ１４を介して第２演算増幅器Ａ２の正出力端に接続されている。
図５は、一実施例に係るバッファ回路におけるスイッチ制御信号と出力信号の時系列模式図である。
図５に示すように、第３スイッチＭ３、第５スイッチＭ５、第８スイッチＭ８、第９スイッチＭ９、第１１スイッチＭ１１及び第１４スイッチＭ１４のスイッチ制御信号はΦ１であり、第４スイッチＭ４、第６スイッチＭ６、第７スイッチＭ７、第１０スイッチＭ１０、第１２スイッチＭ１２及び第１３スイッチＭ１３のスイッチ制御信号はΦ２であり、Φ１とΦ２は、互いに逆相の重なり合わない（ｎｏ−ｏｖｅｒｌａｐ）クロック信号である。２つのクロック信号が切り替わると、信号が演算増幅器の正入力端と負入力端との間で切り替わる。これは、チョッパ（ｃｈｏｐｐｉｎｇ）技術の特例である。
Ｖｏｓ１とＶｏｓ２は、演算増幅器の低周波の１/ｆノイズと入力オフセット電圧を表し、図５に示すように、高周波のチョッパクロック信号で高周波に変調されている。ＶＯは、Φ１の周波数と同一の周期信号であり、信号の直流成分がＶＩＮであり、信号幅がＶｏｓ１-Ｖｏｓ２である。後段増幅回路（スイッチトキャパシタ積分回路３００）は、ＶＯＵＴに対して積分を行って、Ｖｏｓ１とＶｏｓ２を除去することができるため、低周波ノイズの減少、システムの信号対雑音比の向上を実現できる。また、キャパシタを使用しないため、オートゼロ（Ａｕｔｏ−ｚｅｒｏ）技術及び相関２重サンプリング（ＣＤＳ）技術に比べて、面積を大幅に節約できる。そして、キャパシタのノイズが混入されないため、システムのノイズ性能がより高い。増幅器自身は、低ノイズの構造からなるため、高周波の熱雑音が非常に小さい。
図６は、一実施例に係るスイッチトキャパシタ積分回路の模式図であり、図７は、一実施例に係るスイッチトキャパシタ積分回路のおける各信号の時系列模式図である。
図６と図７に示すように、スイッチトキャパシタ積分回路３００は、第５入力端ＶＩＮ５、第６入力端ＶＩＮ６、第３演算増幅器Ａ３、第１スイッチトキャパシタモジュールＳＣ１、第２スイッチトキャパシタモジュールＳＣ２、第３スイッチトキャパシタモジュールＳＣ３、第４スイッチトキャパシタモジュールＳＣ４、第１キャパシタモジュールＣＦ１、第２キャパシタモジュールＣＦ２、第１チョッパ変調器ＣＨＰ１、第２チョッパ変調器ＣＨＰ２、第３チョッパ変調器ＣＨＰ３、第５出力端ＶＯ５及び第６出力端ＶＯ６を備える。
各スイッチトキャパシタモジュール（第１スイッチトキャパシタモジュールＳＣ１、第２スイッチトキャパシタモジュールＳＣ２、第３スイッチトキャパシタモジュールＳＣ３及び第４スイッチトキャパシタモジュールＳＣ４）は、キャパシタと、少なくとも４つの制御スイッチとを有してスイッチトキャパシタ構造を形成する。本実施例において、各スイッチトキャパシタモジュールは、キャパシタと、第１制御スイッチ、第２制御スイッチ、第３制御スイッチ及び第４制御スイッチとを有する。キャパシタの第１極板は、第１制御スイッチを介してスイッチトキャパシタモジュールの入力端に接続され、また第２制御スイッチを介してグランドに接続されている。キャパシタの第２極板は、第３制御スイッチを介してスイッチトキャパシタモジュールの出力端に接続され、また第４制御スイッチを介してグランドに接続されている。
第１スイッチトキャパシタモジュールＳＣ１と第２スイッチトキャパシタモジュールＳＣ２のキャパシタ容量は、いずれもＣｉであり、いずれもＣｉで表される。第１スイッチトキャパシタモジュールＳＣ１、第２スイッチトキャパシタモジュールＳＣ２は、その第１制御スイッチ及び第４制御スイッチのスイッチ制御信号がΦａ１であり、その第２制御スイッチ及び第３制御スイッチのスイッチ制御信号がΦａ２である。Φａ１とΦａ２は、互いに逆相であり、重なり合わない（ｎｏ−ｏｖｅｒｌａｐ）クロック信号である。
第３スイッチトキャパシタモジュールＳＣ３及び第４スイッチトキャパシタモジュールＳＣ４のキャパシタ容量は、いずれもＣｆｆであり、いずれもＣｆｆで表される。第３スイッチトキャパシタモジュールＳＣ３、第４スイッチトキャパシタモジュールＳＣ４は、その第１制御スイッチ及び第４制御スイッチのスイッチ制御信号がΦｂ１であり、その第２制御スイッチ及び第３制御スイッチのスイッチ制御信号がΦｂ２である。
図８は、一実施例に係る第１スイッチトキャパシタモジュール又は第２スイッチトキャパシタモジュールにおける可変キャパシタの模式図である。図８に示すように、第１スイッチトキャパシタモジュールＳＣ１及び第２スイッチトキャパシタモジュールＳＣ２におけるキャパシタは、可変キャパシタＣｉである。可変キャパシタＣｉは、複数のキャパシタ（Ｃｉ０、Ｃｉ１…Ｃｉｎ）と複数のスイッチ（ｋｉ０、ｋｉ１…ｋｉｎ）を有し、各キャパシタ（Ｃｉｎ）と各スイッチ（ｋｉｎ）とが直列に接続されてキャパシタ分岐を形成し、全てのキャパシタ分岐が並列接続されている。キャパシタ分岐のスイッチのＯＮ/ＯＦＦでキャパシタを加入することによって、可変キャパシタを実現する。
第１スイッチトキャパシタモジュールＳＣ１の可変キャパシタにおけるスイッチ（ｋｉ０、ｋｉ１…ｋｉｎ）は、第１スイッチトキャパシタモジュールＳＣ１の出力端の近くに設けられ、第２スイッチトキャパシタモジュールＳＣ２の可変キャパシタにおけるスイッチ（ｋｉ０、ｋｉ１…ｋｉｎ）は、第２スイッチトキャパシタモジュールＳＣ２の出力端の近くに設けられている。スイッチ両端の電圧値が自身の抵抗値に影響するため、スイッチを演算増幅器の入力端（第１スイッチトキャパシタモジュールＳＣ１の場合は第１スイッチトキャパシタモジュールＳＣ１の出力端であり、第２スイッチトキャパシタモジュールＳＣ２の場合は第２スイッチトキャパシタモジュールＳＣ２の出力端である）の近くに設ける必要がある。入力信号が変化しても、演算増幅器の入力端が常に同相レベルに近いため、スイッチ両端の電圧が影響を受けず、スイッチ特性が変わらず、増幅の倍数が影響を受けない。
第１スイッチトキャパシタモジュールＳＣ１におけるキャパシタＣｉの両端は、それぞれ第１接続スイッチＳ１と第２接続スイッチＳ２を介して第３スイッチトキャパシタモジュールＳＣ３におけるキャパシタＣｆｆの両端に並列に接続され、第２スイッチトキャパシタモジュールＳＣ２におけるキャパシタＣｉの両端は、それぞれ第３接続スイッチＳ３と第４接続スイッチＳ４を介して第４スイッチトキャパシタモジュールＳＣ４におけるキャパシタＣｆｆの両端に並列に接続されている。第１接続スイッチＳ１、第２接続スイッチＳ２、第３接続スイッチＳ３及び第４接続スイッチＳ４のスイッチ制御信号は、Φｐである。
図９は、一実施例に係る第１キャパシタモジュール又は第２キャパシタモジュールにおける可変キャパシタの模式図である。図９に示すように、各キャパシタモジュール（第１キャパシタモジュールＣＦ１と第２キャパシタモジュールＣＦ２）は、可変キャパシタＣｆと１つのスイッチ（その制御信号Φｒで表す）を有し、可変キャパシタＣｆとスイッチΦｒとが並列に接続されている。可変キャパシタＣｆは、複数のキャパシタ（Ｃｆ０、Ｃｆ１…Ｃｆｎ）と複数のスイッチ（ｋｆ０、ｋｆ１…ｋｆｎ）を有してもよく、各キャパシタ（Ｃｆｎ）と各スイッチ（ｋｆｎ）が直列に接続されてキャパシタ分岐を形成し、全てのキャパシタ分岐が並列接続されている。キャパシタ分岐のスイッチのＯＮ/ＯＦＦでキャパシタを加入することによって、可変キャパシタを実現する。上記と同じように、キャパシタモジュールの可変キャパシタＣｆにおけるスイッチ（ｋｆ０、ｋｆ１…ｋｆｎ）は、キャパシタモジュールの入力端の近く（演算増幅器の入力端の近くに相当）に設けられている。
各チョッパ変調器（第１チョッパ変調器ＣＨＰ１、第２チョッパ変調器ＣＨＰ２及び第３チョッパ変調器ＣＨＰ３）は、少なくとも４つのチョッパスイッチを有してチョッパ変調構造を形成する。本実施例においては、４つのチョッパスイッチを有し、それによりチョッパ変調構造を形成する。チョッパ変調器は、第１チョッパスイッチＫ１、第２チョッパスイッチＫ２、第３チョッパスイッチＫ３及び第４チョッパスイッチＫ４を有し、チョッパ変調器の第１入力端ｖｉｎ１が第１チョッパスイッチＫ１を介してチョッパ変調器の第１出力端ｖｏ１に接続され、また第２チョッパスイッチＫ２を介してチョッパ変調器の第２出力端ｖｏ２に接続され、チョッパ変調器の第２入力端ｖｉｎ２が第３チョッパスイッチＫ３を介してチョッパ変調器の第２出力端ｖｏ２に接続され、また第４チョッパスイッチＫ４を介してチョッパ変調器の第１出力端ｖｏ１に接続されている。
図１０は、一実施例に係る第１チョッパ変調器の模式図であり、図１１は、一実施例に係る第２チョッパ変調器又は第３チョッパ器の模式図である。図１０と図１１に示すように、第１チョッパ変調器ＣＨＰ１は、そのスイッチＫ１、Ｋ３のスイッチ制御信号がΦｃｈ１ａであり、Ｋ２、Ｋ４のスイッチ制御信号がΦｃｈ１ｂである。Φｃｈ１ａとΦｃｈ１ｂは、互いに逆相であり、重なり合わない（ｎｏ−ｏｖｅｒｌａｐ）クロック信号である。第２チョッパ変調器ＣＨＰ２、第３チョッパ変調器ＣＨＰ３は、それらのスイッチＫ１、Ｋ３のスイッチ制御信号がΦｃｈ２ａであり、Ｋ２、Ｋ４のスイッチ制御信号がΦｃｈ２ｂである。Φｃｈ２ａとΦｃｈ２ｂは、互いに逆相であり、重なり合わない（ｎｏ−ｏｖｅｒｌａｐ）クロック信号である。
第５入力端ＶＩＮ５は、第１スイッチトキャパシタモジュールＳＣ１、第１チョッパ変調器ＣＨＰ１を順次介して第３演算増幅器Ａ３の正入力端に接続され、第６入力端ＶＩＮ６は、第２スイッチトキャパシタモジュールＳＣ２、第１チョッパ変調器ＣＨＰ１を順次介して第３演算増幅器Ａ３の負入力端に接続されている。第３演算増幅器Ａ３の正入力端は、第２チョッパ変調器ＣＨＰ２、第１キャパシタモジュールＣＦ１を順次介して第５出力端ＶＯ５に接続され、第３演算増幅器Ａ３の負入力端は、第２チョッパ変調器ＣＨＰ２、第２キャパシタモジュールＣＦ２を順次介して第６出力端ＶＯ６に接続されている。第３演算増幅器Ａ３の正入力端は、第３スイッチトキャパシタモジュールＳＣ３を介して第５出力端ＶＯ５に接続され、第３演算増幅器Ａ３の負入力端は、第４スイッチトキャパシタモジュールＳＣ４を介して第６出力端ＶＯ６に接続されている。第３演算増幅器Ａ３の正出力端は、第３チョッパ変調器ＣＨＰ３を介して第６出力端ＶＯ６に接続され、第３演算増幅器Ａ３の負出力端は、第３チョッパ変調器ＣＨＰ３を介して第５出力端ＶＯ５に接続されている。
図１２〜図１９は、図７における各信号が制御するスイッチトキャパシタ積分回路の状態図であり、それぞれ状態１〜８に対応する。ＶｏｆｆｐとＶｏｆｆｎは、それぞれ演算増幅器の正入力端の偏差電圧と負入力端の偏差電圧である。
状態１と状態２：ＶＰ−ＶＮ＝−（Ｖｏｆｆｐ−Ｖｏｆｆｎ）
状態３：ＶＰ−ＶＮ＝Ｖｏｆｆｎ×(２×Ｃｆｆ／Ｃｆ＋１)−Ｖｏｆｆｐ×(２×Ｃｆｆ／Ｃｆ＋１)
状態４：ＶＰ−ＶＮ＝(２×Ｃｆｆ／Ｃｆ−１)×(Ｖｏｆｆｎ−Ｖｏｆｆｐ)、そしてＣｆｆ=１／２×Ｃｆになると、出力がゼロになる。
状態５：ＶＰ−ＶＮ＝Ｃｉ／Ｃｆ×(Ｖｏｆｆｐ−Ｖｏｆｆｎ)
状態６：ＶＰ−ＶＮ＝（Ｃｉ／Ｃｆ−２）×（Ｖｏｆｆｐ−Ｖｏｆｆｎ）
状態７：ＶＰ−ＶＮ＝２×（Ｖｏｆｆｎ−Ｖｏｆｆｐ）
状態８：ＶＰ−ＶＮ＝０
状態８の後に、状態５から状態８までのステップを繰り返す。積分周期を選択する場合、入力信号がなければ、必ず出力がゼロになるようにして、増幅器の入力オフセット電圧と低周波の１/ｆノイズを除去する。
状態１と状態２：ＶＰ−ＶＮ＝−（Ｖｏｆｆｐ−Ｖｏｆｆｎ）
状態３：ＶＰ−ＶＮ＝Ｖｏｆｆｎ×(２×Ｃｆｆ／Ｃｆ＋１)−Ｖｏｆｆｐ×(２×Ｃｆｆ／Ｃｆ＋１)
状態４：ＶＰ−ＶＮ＝(２×Ｃｆｆ／Ｃｆ−１)×(Ｖｏｆｆｎ−Ｖｏｆｆｐ)、そしてＣｆｆ=１／２×Ｃｆになると、出力がゼロになる。
状態５：ＶＰ−ＶＮ＝Ｃｉ／Ｃｆ×(Ｖｏｆｆｐ−Ｖｏｆｆｎ)
状態６：ＶＰ−ＶＮ＝（Ｃｉ／Ｃｆ−２）×（Ｖｏｆｆｐ−Ｖｏｆｆｎ）
状態７：ＶＰ−ＶＮ＝２×（Ｖｏｆｆｎ−Ｖｏｆｆｐ）
状態８：ＶＰ−ＶＮ＝０
状態８の後に、状態５から状態８までのステップを繰り返す。積分周期を選択する場合、入力信号がなければ、必ず出力がゼロになるようにして、増幅器の入力オフセット電圧と低周波の１/ｆノイズを除去する。
信号スイッチＳは、増幅前の電圧信号のＯＮ/ＯＦＦを制御するものである。第１入力端ＶＩＮ１と第２入力端ＶＩＮ２から増幅前の電圧信号が入力され、第１出力端ＶＯ１が第３入力端ＶＩＮ３に接続され、第２出力端ＶＯ２が第４入力端ＶＩＮ４に接続され、第３出力端ＶＯ３が第５入力端ＶＩＮ５に接続され、第４出力端ＶＯ４が第６入力端ＶＩＮ６に接続され、第５出力端ＶＯ５と第６出力端ＶＯ６が増幅後の電圧信号を出力するように構成されている。具体的には、センサ４００は、信号スイッチＳを介してグランドに接続され、またローパスフィルタ回路１００の第１入力端ＶＩＮ１と第２入力端ＶＩＮ２に接続され、自身の抵抗変化を利用して増幅前の電圧信号として差動出力電圧を出力するように構成されている。本実施例において、センサ４００は、バリスタ素子を利用するホイートストンブリッジ回路から構成される加速度センサである。
上記信号増幅回路は、例えば携帯電話、タブレット等のスマートデジタル機器に適用できる。
上記信号増幅回路は、スイッチ信号、第１スイッチ、第２スイッチのＯＮ/ＯＦＦを制御することによって回路の作動状態を分割することができるため、消費電力を節約するとともに、従来と同じ大きさの抵抗とキャパシタで非常に低い低周波数帯域を得ることを実現した。また、周波数帯域を柔軟に制御できるとともに、面積及び消費電力を節約でき、ノイズをよりよく抑止できる。また、可変抵抗を利用して周波数帯域の可変範囲を広くすることによって、異なるレンジの小さい信号に対しても十分な分解能を有することを実現した。第１キャパシタと第２キャパシタが互いに逆の極性でそれぞれ第１出力端と第２出力端との間に接続されているので、レイアウト設計へのノイズの混入を有効に抑止することができる。
２つの演算増幅器（第１演算増幅器と第２演算増幅器）により差分バッファ回路を構成するため、後段増幅回路が複数回サンプリングしてもフィルタコンデンサに蓄積された電荷に影響を与えないことを確保できる。バッファ回路の構造は、チョッパ技術（ｃｈｏｐｐｉｎｇ）を利用でき、バッファ回路におけるスイッチのＯＮ/ＯＦＦを制御することによって、１/ｆノイズと入力オフセット電圧（ｏｆｆｓｅｔ）を除去することができる。また、キャパシタの使用を回避できるため、チップ面積を減少させ、ノイズをより小さくすることができる。
スイッチトキャパシタ積分回路は、回路におけるスイッチをＯＦＦにさせることによって、主にチョッパ技術（ｃｈｏｐｐｉｎｇ）とオートゼロ（Ａｕｔｏ−Ｚｅｒｏ）を利用して、増幅器の入力オフセット電圧（ｏｆｆｓｅｔ）の除去及び１/ｆノイズの減少を実現する。また、積分周期を変更させてゲイン変化を実現することばかりではなく、入出力のキャパシタの比を調整することでゲイン可変を実現することができるので、微弱信号のノイズの抑止をより良く実現できる。入力キャパシタと出力キャパシタとの比が増加すると、増幅の倍数が増加し、プロセス変化による影響を受けず、動作電圧と温度による影響を受けないため、異なるレンジにより増幅の倍数が異なる問題を解決し、微弱信号の分解能が向上した。
以上の実施例は、本発明の幾つかの実施形態のみを示し、その説明が比較的具体的な及び詳細なものだが、本発明の保護範囲を制限するものではないと理解すべきである。無論、当業者は、本発明の技術的範囲を逸脱しない限り、幾つかの変形及び変更を実施でき、これらも本発明の保護範囲に該当する。このため、本発明の保護範囲は、添付の特許請求の範囲に準じる。
Claims (10)
- 第１入力端、第２入力端、第１スイッチ、第２スイッチ、第１可変抵抗器、第２可変抵抗器、第１キャパシタ、第２キャパシタ、第１出力端及び第２出力端を備え、前記第１入力端が前記第１スイッチと前記第１可変抵抗器を介して前記第１出力端に接続され、前記第２入力端が前記第２スイッチと前記第２可変抵抗器を介して前記第２出力端に接続され、前記第１キャパシタと前記第２キャパシタが互いに逆の極性でそれぞれ前記第１出力端と前記第２出力端との間に接続されているローパスフィルタ回路と、
第３入力端、第４入力端、第１演算増幅器、第２演算増幅器、第３スイッチ、第４スイッチ、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ、第９スイッチ、第１０スイッチ、第１１スイッチ、第１２スイッチ、第１３スイッチ、第１４スイッチ、第３出力端及び第４出力端を備え、前記第３入力端が、前記第３スイッチを介して前記第１演算増幅器の正入力端に接続され、前記第３入力端が、前記第４スイッチを介して前記第１演算増幅器の負入力端に接続され、前記第１演算増幅器の正出力端が前記第５スイッチを介して前記第３出力端に接続され、前記第１演算増幅器の負出力端が前記第６スイッチを介して前記第３出力端に接続され、前記第１演算増幅器の正入力端が前記第７スイッチを介して前記第１演算増幅器の負出力端に接続され、前記第１演算増幅器の負入力端が前記第８スイッチを介して前記第１演算増幅器の正出力端に接続され、前記第４入力端が、前記第９スイッチを介して前記第２演算増幅器の正入力端に接続され、また前記第１０スイッチを介して前記第２演算増幅器の負入力端に接続され、前記第２演算増幅器の正出力端が前記第１１スイッチを介して前記第４出力端に接続され、前記第２演算増幅器の負出力端が前記第１２スイッチを介して前記第４出力端に接続され、前記第２演算増幅器の正入力端が前記第１３スイッチを介して前記第２演算増幅器の負出力端に接続され、前記第２演算増幅器の負入力端が前記第１４スイッチを介して前記第２演算増幅器の正出力端に接続されているバッファ回路と、
第５入力端、第６入力端、第３演算増幅器、第１スイッチトキャパシタモジュール、第２スイッチトキャパシタモジュール、第３スイッチトキャパシタモジュール、第４スイッチトキャパシタモジュール、第１キャパシタモジュール、第２キャパシタモジュール、第１チョッパ変調器、第２チョッパ変調器、第３チョッパ変調器、第５出力端及び第６出力端を備え、各前記スイッチトキャパシタモジュールが、キャパシタと少なくとも４つのスイッチを有してスイッチトキャパシタ構造を形成し、各前記キャパシタモジュールが、並列に接続される可変キャパシタと少なくとも１つのスイッチを有し、各前記チョッパ変調器が、少なくとも４つのスイッチを有してチョッパ変調構造を形成し、前記第５入力端が、前記第１スイッチトキャパシタモジュールと前記第１チョッパ変調器を順次介して前記第３演算増幅器の正入力端に接続され、前記第６入力端が、前記第２スイッチトキャパシタモジュールと前記第１チョッパ変調器を順次介して前記第３演算増幅器の負入力端に接続され、前記第３演算増幅器の正入力端が、前記第２チョッパ変調器と前記第１キャパシタモジュールを順次介して前記第５出力端に接続され、前記第３演算増幅器の負入力端が、前記第２チョッパ変調器と前記第２キャパシタモジュールを順次介して前記第６出力端に接続され、前記第３演算増幅器の正入力端が、前記第３スイッチトキャパシタモジュールを介して前記第５出力端に接続され、前記第３演算増幅器の負入力端が、前記第４スイッチトキャパシタモジュールを介して前記第６出力端に接続され、前記第３演算増幅器の正出力端が、前記第３チョッパ変調器を介して前記第６出力端に接続され、前記第３演算増幅器の負出力端が、前記第３チョッパ変調器を介して前記第５出力端に接続されているスイッチトキャパシタ積分回路と、
前記第１入力端と前記第２入力端から増幅前の電圧信号が入力され、前記第１出力端が前記第３入力端に接続され、前記第２出力端が前記第４入力端に接続され、前記第３出力端が前記第５入力端に接続され、前記第４出力端が前記第６入力端に接続され、前記第５出力端と前記第６出力端から増幅後の電圧信号を出力するように構成され、増幅前の電圧信号のＯＮ/ＯＦＦを制御するための信号スイッチと、
を備えることを特徴とする信号増幅回路。 - 各スイッチトキャパシタモジュールは、キャパシタと、第１制御スイッチ、第２制御スイッチ、第３制御スイッチ及び第４制御スイッチとを有し、前記キャパシタの第１極板が、前記第１制御スイッチを介して前記スイッチトキャパシタモジュールの入力端に接続され、また前記第２制御スイッチを介してグランドに接続され、前記キャパシタの第２極板が、前記第３制御スイッチを介して前記スイッチトキャパシタモジュールの出力端に接続され、また前記第４制御スイッチを介してグランドに接続されている
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記第１スイッチトキャパシタモジュール及び前記第２スイッチトキャパシタモジュールにおけるキャパシタは、可変キャパシタである
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記信号増幅回路は、さらに第１接続スイッチ、第２接続スイッチ、第３接続スイッチ及び第４接続スイッチを備え、前記第１スイッチトキャパシタモジュールにおけるキャパシタの両端が、それぞれ前記第１接続スイッチと前記第２接続スイッチを介して前記第３スイッチトキャパシタモジュールにおけるキャパシタの両端に並列に接続され、前記第２スイッチトキャパシタモジュールにおけるキャパシタの両端が、それぞれ前記第３接続スイッチと前記第４接続スイッチを介して前記第４スイッチトキャパシタモジュールにおけるキャパシタの両端に並列に接続されている
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記可変キャパシタは、複数のキャパシタと複数のスイッチを有し、各キャパシタと各スイッチが直列に接続されてキャパシタ分岐を形成し、全てのキャパシタ分岐が並列接続されている
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記キャパシタモジュールの可変キャパシタにおけるスイッチは前記キャパシタモジュールの入力端の近くに設けられ、前記第１スイッチトキャパシタモジュールの可変キャパシタにおけるスイッチは前記第１スイッチトキャパシタモジュールの出力端の近くに設けられ、前記第２スイッチトキャパシタモジュールの可変キャパシタにおけるスイッチは前記第２スイッチトキャパシタモジュールの出力端の近くに設けられている
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記チョッパ変調器は、第１チョッパスイッチ、第２チョッパスイッチ、第３チョッパスイッチ及び第４チョッパスイッチを有し、前記チョッパ変調器の第１入力端が、前記第１チョッパスイッチを介して前記チョッパ変調器の第１出力端に接続され、また前記第２チョッパスイッチを介して前記チョッパ変調器の第２出力端に接続され、前記チョッパ変調器の第２入力端が、前記第３チョッパスイッチを介して前記チョッパ変調器の第２出力端に接続され、また前記第４チョッパスイッチを介して前記チョッパ変調器の第１出力端に接続されている
ことを特徴とする請求項１に記載の信号増幅回路。 - 信号スイッチを介してグランドに接続されるとともに、前記ローパスフィルタ回路の第１入力端と第２入力端に接続され、自身の抵抗変化を利用して増幅前の電圧信号として差動出力電圧を出力するセンサを有する
ことを特徴とする請求項１に記載の信号増幅回路。 - 前記センサは、バリスタ素子を利用するホイートストンブリッジ回路から構成される加速度センサである
ことを特徴とする請求項８に記載の信号増幅回路。 - 全ての前記スイッチは、いずれも半導体装置のスイッチであり、複数組みのスイッチ信号により制御されるように構成されている
ことを特徴とする請求項１に記載の信号増幅回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510171099.6A CN106160671B (zh) | 2015-04-10 | 2015-04-10 | 信号放大电路 |
| CN201510171099.6 | 2015-04-10 | ||
| PCT/CN2016/072813 WO2016161839A1 (zh) | 2015-04-10 | 2016-01-29 | 信号放大电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018517328A true JP2018517328A (ja) | 2018-06-28 |
| JP6476315B2 JP6476315B2 (ja) | 2019-02-27 |
Family
ID=57071647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017553082A Active JP6476315B2 (ja) | 2015-04-10 | 2016-01-29 | 信号増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10079577B2 (ja) |
| JP (1) | JP6476315B2 (ja) |
| CN (1) | CN106160671B (ja) |
| WO (1) | WO2016161839A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021038390A1 (ja) * | 2019-08-29 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその動作方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI581167B (zh) * | 2016-03-29 | 2017-05-01 | 矽創電子股份有限公司 | 雜訊抑制電路 |
| US10215653B2 (en) * | 2017-04-06 | 2019-02-26 | Nxp Usa, Inc. | Signal interface circuit and pressure sensor system including same |
| JP6981774B2 (ja) * | 2017-05-09 | 2021-12-17 | ラピスセミコンダクタ株式会社 | スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 |
| CN107332521A (zh) * | 2017-05-31 | 2017-11-07 | 苏州真感微电子科技有限公司 | 高精度、低漂移、低失调、低噪声的斩波放大器 |
| CN107395139A (zh) * | 2017-06-21 | 2017-11-24 | 北方电子研究院安徽有限公司 | 一种90°相位合成开关中频放大组件电路 |
| CN109212259B (zh) * | 2017-07-03 | 2021-06-01 | 无锡华润上华科技有限公司 | 加速度计的前端电路 |
| CN109212258B (zh) * | 2017-07-03 | 2021-04-13 | 无锡华润上华科技有限公司 | 加速度计的前端电路及加速度信号处理方法 |
| EP3432470B1 (en) * | 2017-07-20 | 2020-12-23 | ams AG | A circuit arrangement and a method for operating a circuit arrangement |
| CN112504355A (zh) * | 2020-08-25 | 2021-03-16 | 中铁七局集团电务工程有限公司 | 用于气动式张力补偿器的充气流量监测系统 |
| CN112564711B (zh) * | 2021-02-20 | 2021-06-01 | 坤元微电子(南京)有限公司 | 一种连续时间斩波Delta Sigma调制器 |
| CN114217210B (zh) * | 2021-12-15 | 2023-06-20 | 广州德芯半导体科技有限公司 | 一种生物微弱小信号的放大调理芯片系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896203U (ja) * | 1981-12-23 | 1983-06-30 | 株式会社クリエテツク | ストレンゲ−ジ用増巾器 |
| US4745594A (en) * | 1986-02-03 | 1988-05-17 | Nec Corporation | Offset-compensated switched-capacitor filter for TDM multichannel analog signals |
| JPH03181212A (ja) * | 1989-12-08 | 1991-08-07 | Ricoh Co Ltd | オフセット補償回路 |
| JPH0851328A (ja) * | 1994-08-08 | 1996-02-20 | Takumi Konishi | 小信号増幅回路 |
| US5739720A (en) * | 1995-05-23 | 1998-04-14 | Analog Devices, Inc. | Switched capacitor offset suppression |
| JP2005156251A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Works Ltd | センサ信号処理装置 |
| JP2008067050A (ja) * | 2006-09-07 | 2008-03-21 | Handotai Rikougaku Kenkyu Center:Kk | 帰還型増幅回路 |
| JP2016528854A (ja) * | 2013-12-04 | 2016-09-15 | シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド | センサ制御回路及び電子装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914479B1 (en) * | 2002-07-26 | 2005-07-05 | International Business Machines Corporation | Differential amplifier with DC offset cancellation |
| US8237509B2 (en) * | 2007-02-23 | 2012-08-07 | Qualcomm, Incorporated | Amplifier with integrated filter |
| JP5157959B2 (ja) * | 2009-02-27 | 2013-03-06 | ヤマハ株式会社 | Ｄ級増幅器 |
| EP2367285B1 (en) * | 2010-03-19 | 2016-05-11 | Nxp B.V. | A sample-and-hold amplifier |
| JP5459103B2 (ja) * | 2010-06-25 | 2014-04-02 | 住友電気工業株式会社 | 増幅回路 |
| US8319550B2 (en) * | 2011-01-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Switched-capacitor programmable-gain amplifier |
| US8179195B1 (en) * | 2011-01-24 | 2012-05-15 | Maxim Integrated Products, Inc. | Current-feedback instrumentation amplifiers |
| CN102429748B (zh) * | 2011-12-01 | 2014-06-18 | 上海理工大学 | 握速可控式的智能肌电假手控制电路 |
| CN102809671B (zh) * | 2012-08-20 | 2014-07-30 | 中国兵器工业集团第二一四研究所苏州研发中心 | 加速度传感器的单片闭环集成电路 |
-
2015
- 2015-04-10 CN CN201510171099.6A patent/CN106160671B/zh active Active
-
2016
- 2016-01-29 US US15/565,191 patent/US10079577B2/en active Active
- 2016-01-29 WO PCT/CN2016/072813 patent/WO2016161839A1/zh active Application Filing
- 2016-01-29 JP JP2017553082A patent/JP6476315B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896203U (ja) * | 1981-12-23 | 1983-06-30 | 株式会社クリエテツク | ストレンゲ−ジ用増巾器 |
| US4745594A (en) * | 1986-02-03 | 1988-05-17 | Nec Corporation | Offset-compensated switched-capacitor filter for TDM multichannel analog signals |
| JPH03181212A (ja) * | 1989-12-08 | 1991-08-07 | Ricoh Co Ltd | オフセット補償回路 |
| JPH0851328A (ja) * | 1994-08-08 | 1996-02-20 | Takumi Konishi | 小信号増幅回路 |
| US5739720A (en) * | 1995-05-23 | 1998-04-14 | Analog Devices, Inc. | Switched capacitor offset suppression |
| JP2005156251A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Works Ltd | センサ信号処理装置 |
| JP2008067050A (ja) * | 2006-09-07 | 2008-03-21 | Handotai Rikougaku Kenkyu Center:Kk | 帰還型増幅回路 |
| JP2016528854A (ja) * | 2013-12-04 | 2016-09-15 | シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド | センサ制御回路及び電子装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021038390A1 (ja) * | 2019-08-29 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその動作方法 |
| JP7538804B2 (ja) | 2019-08-29 | 2024-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10079577B2 (en) | 2018-09-18 |
| US20180175804A1 (en) | 2018-06-21 |
| CN106160671B (zh) | 2019-03-15 |
| WO2016161839A1 (zh) | 2016-10-13 |
| CN106160671A (zh) | 2016-11-23 |
| JP6476315B2 (ja) | 2019-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6476315B2 (ja) | 信号増幅回路 | |
| US20180062595A1 (en) | Semiconductor device | |
| US9172332B2 (en) | Operational amplifier circuit | |
| JP6273018B2 (ja) | センサ制御回路及び電子装置 | |
| US20200259503A1 (en) | Semiconductor device for reading and outputting signal from a sensor | |
| US7808414B2 (en) | A/D conversion circuit and electronic instrument | |
| US20230188105A1 (en) | Analog signal processing circuit and method for eliminating dc offset voltage | |
| US10461769B2 (en) | ΔΣ modulator | |
| US10511290B2 (en) | Sine-wave multiplier and input device including the same | |
| KR101397252B1 (ko) | 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치 | |
| US8653805B2 (en) | Duty ratio/voltage conversion circuit | |
| US8456337B1 (en) | System to interface analog-to-digital converters to inputs with arbitrary common-modes | |
| JP2006340046A (ja) | 可変利得回路及びそれを用いた応用装置 | |
| JP5842468B2 (ja) | スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器 | |
| JP5538465B2 (ja) | サンプル・ホールド回路 | |
| JP2020174303A (ja) | Ｄａ変換装置 | |
| JP2007129719A5 (ja) | ||
| Bergert et al. | Offset correction in dual-chopper read-out circuits for half-bridge capacitive accelerometers | |
| WO2019097871A1 (ja) | 計装アンプ | |
| WO2020090699A1 (ja) | 信号処理回路 | |
| CN101951244B (zh) | 一种失调消除的采样保持电路 | |
| JP3561612B2 (ja) | ニューロオペアンプ回路 | |
| JP5492488B2 (ja) | Ｄ級増幅器 | |
| CN117749102A (zh) | 一款伪差分电容式传感器检测电路 | |
| JP2009010510A (ja) | スイッチドキャパシタ回路及びその応用回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6476315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |