JP2016225414A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016225414A
JP2016225414A JP2015108811A JP2015108811A JP2016225414A JP 2016225414 A JP2016225414 A JP 2016225414A JP 2015108811 A JP2015108811 A JP 2015108811A JP 2015108811 A JP2015108811 A JP 2015108811A JP 2016225414 A JP2016225414 A JP 2016225414A
Authority
JP
Japan
Prior art keywords
substrate
pad
semiconductor device
semiconductor chip
connecting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015108811A
Other languages
English (en)
Other versions
JP2016225414A5 (ja
JP6392171B2 (ja
Inventor
洋弘 町田
Kiyohiro Machida
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015108811A priority Critical patent/JP6392171B2/ja
Priority to US15/155,175 priority patent/US9564421B2/en
Publication of JP2016225414A publication Critical patent/JP2016225414A/ja
Publication of JP2016225414A5 publication Critical patent/JP2016225414A5/ja
Application granted granted Critical
Publication of JP6392171B2 publication Critical patent/JP6392171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板と半導体チップとの配線距離を従来よりも短縮した半導体装置を提供する。【解決手段】本半導体装置１は、一方の面に搭載された第１の半導体チップ４０と、前記第１の半導体チップ４０の外形よりも外側に延出した第１のパッド１２と、を備えた第１の基板１０と、前記第１の基板１０の上方に積層された第２のパッド２３を備えた第２の基板２０と、前記第１の基板１０と前記第２の基板２０との間に設けられ、前記第１の基板１０と前記第２の基板２０とを電気的に接続する柱状の基板接続部材３０と、を有し、前記基板接続部材３０は、前記第１のパッド１２と前記第２のパッド２３との間に斜めに配置されて、一端が前記第１のパッド１２と接合され、他端が前記第２のパッド２３と接合されている。【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
近年、小型化や省スペース化等のため、半導体チップが埋め込まれた半導体装置が提案されている。
このような半導体装置の一例としては、半導体チップがフェイスダウン状態でフリップチップ実装された第１の基板上に、はんだボール等の基板接続部材を介して第２の基板を積層し、第１の基板と第２の基板との間を樹脂封止した構造を挙げることができる。第２の基板上には、第２の半導体チップが実装される。
特開２００３−３４７７２２号公報
ところで、上記のような半導体装置において、第１の基板と半導体チップとの間にアンダーフィル樹脂を設ける場合がある。この場合、アンダーフィル樹脂が第１の基板上において半導体チップの周囲の領域へ流動するため、アンダーフィル樹脂が流動する領域内には基板接続部材を設けることができない。その結果、基板接続部材の位置と第２の半導体チップの電極端子の位置が一致しない場合があり、この場合、第１の基板から基板接続部材を介して第２の半導体チップまで最短配線距離を得ることができず、性能低下や動作不具合等につながるおそれがある。
本発明は、上記に鑑みてなされたもので、基板と半導体チップとの配線距離を従来よりも短縮した半導体装置を提供することを課題とする。
本半導体装置は、一方の面に搭載された第１の半導体チップと、前記一方の面と前記第１の半導体チップとの間に形成されて前記第１の半導体チップの外形よりも外側に延出した樹脂と、平面視において前記樹脂の外側に配置された第１のパッドと、を備えた第１の基板と、一方の面及び前記一方の面の反対面となる他方の面を有し、前記他方の面に第２のパッドを備え、前記第２のパッド側が前記第１のパッド側と対向するように、前記第１の基板の上方に積層された第２の基板と、前記第１の基板と前記第２の基板との間に設けられ、前記第１の基板と前記第２の基板とを電気的に接続する柱状の基板接続部材と、を有し、前記第２のパッドは、平面視において、前記樹脂と全部又は一部が重複する位置に設けられ、前記基板接続部材は、前記第１のパッドと前記第２のパッドとの間に斜めに配置されて、一端が前記第１のパッドと接合され、他端が前記第２のパッドと接合されていることを要件とする。
開示の技術によれば、基板と半導体チップとの配線距離を従来よりも短縮した半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 比較例に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の奏する効果を説明する断面図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 突起部のバリエーションを例示する平面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図である。
図１を参照するに、半導体装置１は、第１の基板１０と、第２の基板２０と、基板接続部材３０と、第１の半導体チップ４０と、アンダーフィル樹脂５０と、モールド樹脂６０と、バンプ７０と、第２の半導体チップ８０と、バンプ９０とを有する。半導体装置１において、第１の基板１０の上方に基板接続部材３０を挟んで第２の基板２０が積層されている。
なお、本実施の形態では、便宜上、半導体装置１の第２の半導体チップ８０側を上側又は一方の側、バンプ７０側を下側又は他方の側とする。又、各部位の第２の半導体チップ８０側の面を一方の面又は上面、バンプ７０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を第１の基板１０の一方の面の法線方向から視ることを指し、平面形状とは対象物を第１の基板１０の一方の面の法線方向から視た形状を指すものとする。
第１の基板１０は、絶縁層１１と、配線層１２と、パッド１３と、配線層１４と、ソルダーレジスト層１５及び１６とを有する。
第１の基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、６０〜２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
配線層１２及びパッド１３は、絶縁層１１の一方の面に形成されている。パッド１３は、第１の半導体チップ４０の電極（図示せず）に形成された突起電極４５と、例えば、はんだ（図示せず）を介して、電気的に接続されている。突起電極４５としては、例えば、銅（Ｃｕ）ポストや金（Ａｕ）バンプ等を用いることができる。
配線層１２及びパッド１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及びパッド１３の厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１２は、絶縁層１１を介して、配線層１４と電気的に接続されてもよい。又、絶縁層１１の内部に他の配線層を設けて第１の基板１０を多層配線基板としてもよい。又、パッド１３は、配線層１２や配線層１４、或いは絶縁層１１の内部に設けられた他の配線層等と接続することができる。
配線層１４は、絶縁層１１の他方の面に形成されている。配線層１４の材料や厚さは、例えば、配線層１２と同様とすることができる。
ソルダーレジスト層１５は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１５は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１５の厚さは、例えば１５〜３５μｍ程度とすることができる。ソルダーレジスト層１５は、開口部１５ｘを有し、開口部１５ｘ内には配線層１２の一部が露出している。開口部１５ｘ内に露出する配線層１２は、基板接続部材３０と接続されるパッド（第１のパッド）として機能する。
ソルダーレジスト層１６は、絶縁層１１の他方の面に、配線層１４を覆うように形成されている。ソルダーレジスト層１６は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１６の厚さは、例えば１５〜３５μｍ程度とすることができる。ソルダーレジスト層１６は、開口部１６ｘを有し、開口部１６ｘ内には配線層１４の一部が露出している。開口部１６ｘ内に露出する配線層１４は、他の配線基板等と接続されるパッドとして機能する。
必要に応じ、開口部１５ｘ内に露出する配線層１２の一方の面や開口部１６ｘ内に露出する配線層１４の他方の面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
第１の基板１０の一方の面には、第１の半導体チップ４０がフェイスダウン状態で（回路形成面を第１の基板１０の一方の面に向けて）フリップチップ実装されている。
第１の半導体チップ４０の回路形成面（突起電極４５側の面）と第１の基板１０の一方の面との間にはアンダーフィル樹脂５０が充填されており、アンダーフィル樹脂５０は、第１の半導体チップ４０の外形よりも外側に延出している。アンダーフィル樹脂５０は、第１の半導体チップ４０の各側面を被覆してもよい。アンダーフィル樹脂５０の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂５０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
Ｅは、アンダーフィル樹脂５０が流動する最大領域（ブリードアウトエリア）を示している。ブリードアウトエリアＥには、パッドとなる配線層１２を露出する開口部１５ｘを設けることができないため、開口部１５ｘは平面視においてブリードアウトエリアＥの外側（アンダーフィル樹脂５０の外側）に配置されている。
第２の基板２０は、絶縁層２１と、配線層２２と、配線層２３と、ソルダーレジスト層２４及び２５とを有する。第２の基板２０は、配線層２３側が第１の基板１０の配線層１２側と対向するように、第１の基板１０の上方に積層されている。
第２の基板２０において、絶縁層２１の材料や厚さは、例えば、絶縁層１１と同様とすることができる。配線層２２は、絶縁層２１を貫通し配線層２３の一方の面を露出するビアホール２１ｘ内に充填されたビア配線（垂直配線）、及び絶縁層２１の一方の面に形成された配線パターンを含んで構成されている。配線層２２の材料や配線層２２を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。
ビアホール２１ｘは、ソルダーレジスト層２４側に開口されている開口部の径が配線層２３の一方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とされている。
配線層２３は、絶縁層２１の他方の面に形成されている。配線層２３の一方の面は、ビアホール２１ｘ内に充填された配線層２２のビア配線の下端部と接して導通している。配線層２３の材料や厚さは、例えば、配線層１２と同様とすることができる。なお、絶縁層２１の内部に他の配線層を設けて第２の基板２０を多層配線基板としてもよい。
ソルダーレジスト層２４は、絶縁層２１の一方の面に、配線層２２を覆うように形成されている。ソルダーレジスト層２４の材料や厚さは、例えば、ソルダーレジスト層１５と同様とすることができる。ソルダーレジスト層２４は、開口部２４ｘを有し、開口部２４ｘ内には配線層２２の一部が露出している。開口部２４ｘ内に露出する配線層２２は、第２の半導体チップ８０と接続されるパッドとして機能する。
ソルダーレジスト層２５は、絶縁層２１の他方の面に、配線層２３を覆うように形成されている。ソルダーレジスト層２５の材料や厚さは、例えば、ソルダーレジスト層１５と同様とすることができる。ソルダーレジスト層２５は、開口部２５ｘを有し、開口部２５ｘ内には配線層２３の一部が露出している。開口部２５ｘ内に露出する配線層２３は、基板接続部材３０と接続されるパッド（第２のパッド）として機能する。開口部２５ｘ内に露出する配線層２３は、平面視において、第２の半導体チップ８０の電極に対応する位置（重複する位置）であって、かつ、ブリードアウトエリアＥ（アンダーフィル樹脂５０）と全部又は一部が重複する位置に設けられている。
必要に応じ、開口部２４ｘ内に露出する配線層２２の一方の面や開口部２５ｘ内に露出する配線層２３の他方の面に前述の金属層を形成してもよい。又、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
基板接続部材３０は、第１の基板１０と第２の基板２０との間に配置されて、第１の基板１０と第２の基板２０とを電気的に接続する柱状の部材である。基板接続部材３０は、第１の基板１０の一方の面に対して傾斜角θ（θ<９０ｄｅｇ）で斜めに配置されている（第２の基板２０の他方の面に対しても同様）。傾斜角θは、例えば、６０〜８０ｄｅｇ程度とすることができる。なお、複数個の基板接続部材３０が、平面視において、第１の半導体チップ４０の周囲に例えばペリフェラル状に配置されているが、全ての基板接続部材３０は、上部が第１の半導体チップ４０に近づく方向に傾斜している。基板接続部材３０を傾斜して配置する技術的意義については後述する。
基板接続部材３０としては、例えば、柱状のコア３１と、コア３１の外周面を被覆するはんだめっき３２とを備えた部材を用いることができる。コア３１は、例えば、円柱状や角柱状とすることができる。基板接続部材３０は、一端が開口部１５ｘ内に露出する配線層１２と接合され、他端が開口部２５ｘ内に露出する配線層２３と接合されている。より詳しくは、はんだめっき３２が開口部１５ｘ内に露出する配線層１２上及び開口部２５ｘ内に露出する配線層２３上に延伸して、両者と接合されている。又、コア３１の一端は開口部１５ｘ内に露出する配線層１２に接し、他端は開口部２５ｘ内に露出する配線層２３に接している。これにより、第１の基板１０と第２の基板２０との間に所定の間隔を確保することができる。
コア３１の材料は、金属等の導電性材料、樹脂等の絶縁性材料の何れを用いても構わないが、金属等の導電性材料（例えば、銅）を用いると基板接続部材３０を低抵抗化できる点で好適である。はんだめっき３２の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。基板接続部材３０の径は、例えば、５０〜１００μｍ程度とすることができる。基板接続部材３０のピッチは、例えば、１５０〜２００μｍ程度とすることができる。
モールド樹脂６０は、基板接続部材３０、第１の半導体チップ４０、及びアンダーフィル樹脂５０を封止するように、第１の基板１０と第２の基板２０の夫々の対向する面の間に充填されている。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。なお、モールド樹脂６０は、本発明に係る第２の樹脂の代表的な一例である。
第１の基板１０のソルダーレジスト層１６の開口部１６ｘ内に露出する配線層１４の他方の面には、バンプ７０が形成されている。但し、バンプ７０は、必要に応じて形成すればよい。バンプ７０としては、例えば、はんだバンプを用いることができる。はんだバンプの材料としては、例えば、はんだめっき３２と同様の材料を用いることができる。
第２の基板２０の一方の面には、第２の半導体チップ８０がフェイスダウン状態で（回路形成面を第２の基板２０の一方の面に向けて）フリップチップ実装されている。バンプ９０は、第２の基板２０のソルダーレジスト層２４の開口部２４ｘ内に露出する配線層２２の一方の面と第２の半導体チップ８０の電極（図示せず）とを電気的に接続している。バンプ９０としては、例えば、はんだバンプを用いることができる。はんだバンプの材料としては、例えば、はんだめっき３２と同様の材料を用いることができる。第２の基板２０の一方の面に、更に、抵抗やコンデンサ等の表面実装部品を実装してもよい。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２〜図６は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図２（ａ）及び図２（ｂ）に示す工程では、周知の手法により第２の基板２０を作製し、第２の基板２０の開口部２５ｘ内に露出する配線層２３上に印刷法等によりはんだペースト３２ａを形成する。なお、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿う断面図であり、図２（ｂ）では図１とは上下を反転させた状態で第２の基板２０を図示している。
次に、図３（ａ）に示す工程では、複数の収容部５００ｘを備えた振込治具５００を準備し、基板接続部材３０を矢印方向に吸着して、各収容部５００ｘ内に基板接続部材３０を振り込む。なお、収容部５００ｘは、例えば、図２（ａ）に示した第２の基板２０の開口部２５ｘの一列の配列に合わせたピッチで形成されている。
次に、図３（ｂ）に示す工程では、振込治具５００を上下反転させて所定位置に移動させた後、吸着を解除して各基板接続部材３０をはんだペースト３２ａ上に落下させる。例えば、図２（ａ）に示した第２の基板２０の開口部２５ｘの紙面左側の縦一列のはんだペースト３２ａ上に略垂直状態で４個の基板接続部材３０が同時に仮固定される。
次に、図３（ｃ）に示す工程では、収容部５００ｘの下部が基板接続部材３０の上部近傍に来るように振込治具５００を所定位置まで垂直に上昇させた後、振込治具５００を矢印方向に水平に移動させる。これにより、基板接続部材３０は、下部がはんだペースト３２ａに仮固定された状態で、上部が振込治具５００と共に移動するので、第２の基板２０の他方の面（図３（ｃ）では上側の面）に対して傾斜した状態となる。その後、振込治具５００を基板接続部材３０の高さ以上の位置まで上昇させることにより、基板接続部材３０は第２の基板２０の他方の面に対して傾斜角θで傾いた状態で仮固定される。なお、振込治具５００の矢印方向への移動量は、第２の基板２０の他方の面に対する基板接続部材３０の傾斜角θに対応して適宜決定することができる。
次に、図４（ａ）に示す工程では、図２（ａ）に示した第２の基板２０の開口部２５ｘの他の列（縦及び横）に対しても図３（ａ）〜図３（ｃ）と同様の工程を実行する。これにより、全ての基板接続部材３０が第２の基板２０の他方の面に対して傾斜角θで傾いた状態で仮固定される。
なお、図３（ａ）〜図３（ｃ）の工程は一例であり、他の方法により、基板接続部材３０を第２の基板２０の他方の面に対して傾斜角θで傾いた状態で仮固定してもよい。例えば、基板接続部材３０は、図２（ａ）に示した第２の基板２０の開口部２５ｘの列ごとに配置する必要はなく、複数列を同時に配置してもよい。振込治具５００を、各列に対応した収容部５００ｘ近傍が独立して所定方向（例えば、水平面内の４方向）に移動可能な構造とすることにより、一回の動作で傾斜方向の異なる複数の基板接続部材３０を配置することが可能となる。
又、図４（ｂ）に示すように、振込治具５００とは別の傾斜用治具６００を用いて基板接続部材３０を傾斜させてもよい。この場合には、図３（ｂ）の工程ではんだペースト３２ａ上に略垂直状態に基板接続部材３０を仮固定した後、振込治具５００を基板接続部材３０の高さ以上の位置まで垂直に上昇させて第２の基板２０上から除去する。その後、図４（ｂ）に示すように、振込治具５００とは別の傾斜用治具６００を矢印方向に水平に移動させ、基板接続部材３０を第２の基板２０の他方の面に対して傾斜角θで傾いた状態で仮固定する。
次に、図４（ｃ）に示す工程では、基板接続部材３０が第２の基板２０の他方の面に対して傾斜角θで傾いて仮固定された状態で、リフロー等により基板接続部材３０を加熱し、その後常温に戻す。これにより、はんだペースト３２ａ及び基板接続部材３０のはんだめっき３２が溶融して一体化（合金化）し、その後凝固する。この際、基板接続部材３０の第２の基板２０とは反対側の端部にはんだが集まって例えばドーム状となる。第２の基板２０に基板接続部材３０を実装した後、必要に応じてフラックス洗浄を実施してもよい。
次に、図５（ａ）に示す工程では、周知の手法により第１の基板１０を作製し、第１の基板１０の一方の面に第１の半導体チップ４０をフェイスダウン状態でフリップチップ実装する。そして、第１の半導体チップ４０の回路形成面と第１の基板１０の一方の面との間にアンダーフィル樹脂５０を充填する。その後、図４（ｃ）に示す構造体を上下反転させて第１の基板１０上に配置する。この時、各基板接続部材３０の端部が、各開口部１５ｘ内に露出する配線層１２の一方の面に接する状態となる。なお、予め、各開口部１５ｘ内に露出する配線層１２の一方の面に、はんだペースト等を塗布しても構わない。
次に、図５（ｂ）に示す工程では、第１の基板１０と第２の基板２０とを基板接続部材３０を介して積層する。第１の基板１０と第２の基板２０との接続は、例えば、サーマルコンプレッション方式により行うことができる。すなわち、第１の基板１０、第２の基板２０、及び基板接続部材３０を加熱しながら第２の基板２０を第１の基板１０側に押圧する。これにより、はんだめっき３２が溶融し、基板接続部材３０の端部が各開口部１５ｘ内に露出する配線層１２の一方の面に接合される。この際、第１の基板１０と第２の基板２０との間隔を規定するための治具等を用いてもよい。
次に、図６（ａ）に示す工程では、基板接続部材３０、第１の半導体チップ４０、アンダーフィル樹脂５０を封止するように、第１の基板１０と第２の基板２０の夫々の対向する面の間にモールド樹脂６０を充填する。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂６０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。
次に、図６（ｂ）に示す工程では、第１の基板１０の開口部１６ｘ内に露出する配線層１４の他方の面にバンプ７０を形成する。又、第２の基板２０の一方の面に、バンプ９０を介して第２の半導体チップ８０をフェイスダウン状態でフリップチップ実装する。バンプ９０は、第２の基板２０の開口部２４ｘ内に露出する配線層２２の一方の面と第２の半導体チップ８０の電極（図示せず）とを電気的に接続する。これにより、図１に示す半導体装置１が完成する。
ここで、比較例を参照しながら、半導体装置１が奏する特有の効果について説明する。図７は、比較例に係る半導体装置を例示する図である。図７を参照するに、比較例に係る半導体装置１００は、基板接続部材３０が基板接続部材３００に置換された点が、半導体装置１（図１参照）と相違する。基板接続部材３００は、略球状のコア３１０の周囲をはんだめっき３２０で被覆したはんだボールである。
半導体装置１００は、半導体装置１と同様に、ブリードアウトエリアＥを有し、ブリードアウトエリアＥには基板接続部材３００を設けることができない。そのため、平面視において、第２の半導体チップ８０の電極の位置が基板接続部材３００の位置と一致していない場合には、矢印Ｒ１のような電流経路となり最短配線距離を得ることができない。その結果、伝送遅延やノイズリスクが高まり、第２の半導体チップ８０の種類によっては性能低下や動作不具合等につながる。
これに対して、図８に示すように、半導体装置１では、基板接続部材３０を所定の傾斜角θで傾いた状態で配置しているため、ブリードアウトエリアＥ上の領域を有効利用することができる。すなわち、平面視において、第２の半導体チップ８０の電極がブリードアウトエリアＥと重複する場合であっても（一部が重複する場合及び全部が重複する場合を含む）、矢印Ｒ２のような電流経路を実現可能となり、比較例よりも配線距離を短縮することができる。その結果、伝送速度の向上やノイズの低減を実現することが可能となる。
〈第２の実施の形態〉
第２の実施の形態では、基板接続部材３０の過剰な倒れを防止する突起部を設ける例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第２の実施の形態に係る半導体装置を例示する断面図である。図９を参照するに、第２の実施の形態に係る半導体装置１Ａは、第１の突起部１９及び第２の突起部２９が設けられた点が、第１の実施の形態に係る半導体装置１（図１参照）と相違する。
第１の突起部１９は、第１の基板１０の第２の基板２０側の面の（ソルダーレジスト層１５の表面の）、開口部１５ｘとアンダーフィル樹脂５０との間に、第２の基板２０側に突起して基板接続部材３０と接するように設けられている。同様に、第２の突起部２９は、第２の基板２０の第１の基板１０側の面の（ソルダーレジスト層２５の表面の）、開口部２５ｘの周囲で、平面視したときに第１の半導体チップ４０と重なる位置とは反対側にあたる位置に、第１の基板１０側に突起して基板接続部材３０と接するように設けられている。第１の突起部１９及び第２の突起部２９を設けたことにより、基板接続部材３０の過剰な倒れを防止することができる。
図１０及び図１１は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図１０（ａ）に示す工程では、周知の手法により第２の基板２０を作製する。そして、第２の基板２０のソルダーレジスト層２５の表面から突起する第２の突起部２９を設ける。第２の突起部２９は、例えば、ソルダーレジスト層２５と同様の材料を用いてフォトリソグラフィ法により形成できる。この場合は、第２の突起部２９を第２の基板２０の製造工程中に形成できるメリットがある。或いは、第２の突起部２９をエポキシ系樹脂等の絶縁性樹脂やシリコン等の無機材料を用いて印刷法やディスペンス法等により形成してもよい。この場合は、第２の基板２０を作製後、別工程で第２の突起部２９を形成することになる。
なお、第２の突起部２９は必ずしも絶縁材料から形成する必要はなく、金属等の導電材料から形成してもよい。但し、金属を用いる場合には、はんだめっき３２が濡れ広がり難い材料（すなわち、表面酸化が進み易い材料）を選択することが好ましい。
又、第２の突起部２９を、接着性を有するＢステージ状態の樹脂から形成すると好適である。後工程で基板接続部材３０が第２の突起部２９に接した際に接着されて保持力が高まり、基板接続部材３０の位置決めが更に容易になるからである。又、リフロー等により基板接続部材３０を加熱する際に、はんだめっき３２が溶融しても第２の突起部２９に接着された基板接続部材３０が自由に動くことを防止可能となり、位置決め精度を更に向上できるからである。この場合、Ｂステージ状態の樹脂は、リフロー等により基板接続部材３０を加熱する際に硬化し、基板接続部材３０の保持を継続する。
次に、図１０（ｂ）及び図１０（ｃ）に示す工程では、図３（ａ）〜図４（ｃ）と同様の工程を実施する。この際、第２の突起部２９が存在することにより、基板接続部材３０の第２の基板２０の他方の面に対する傾斜角θは第２の突起部２９により規定され、基板接続部材３０の過剰な倒れを防止することができる。又、基板接続部材３０は第２の突起部２９に接するため、基板接続部材３０の配置精度（水平方向の位置精度）を向上することができる。又、図３（ｂ）に相当する工程において、振込治具５００が下降する際に、第２の突起部２９を下側の位置決めとしても利用できる。つまり、第２の突起部２９の上面と接するまで振込治具５００を下降させればよい。
次に、図１１（ａ）に示す工程では、周知の手法により第１の基板１０を作製する。そして、第１の基板１０のソルダーレジスト層１５の表面から突起する第１の突起部１９を設ける。第１の突起部１９は、例えば、第２の突起部２９と同様の方法により形成できる。その後、第１の基板１０の一方の面に第１の半導体チップ４０をフェイスダウン状態でフリップチップ実装する。そして、第１の半導体チップ４０の回路形成面と第１の基板１０の一方の面との間にアンダーフィル樹脂５０を充填する。その後、図１０（ｃ）に示す構造体を上下反転させて第１の基板１０上に配置する。この際、第１の突起部１９及び第２の突起部２９が存在することにより、基板接続部材３０の第１の基板１０の一方の面に対する傾斜角θは第１の突起部１９及び第２の突起部２９により規定され、基板接続部材３０の過剰な倒れを防止することができる。
次に、図１１（ｂ）に示す工程では、図５（ｂ）及び図６（ａ）と同様の工程を実施する。モールド樹脂６０を充填する際に、第１の基板１０及び第２の基板２０を金型により上下から押し込む場合がある。しかし、この場合でも、基板接続部材３０が第１の突起部１９及び第２の突起部２９に接してそれ以上倒れないため、基板接続部材３０の傾斜角θを一定に保持することができる。
次に、図１１（ｂ）に示す工程の後、図６（ｂ）に示す工程と同様の工程を実施することにより、図９に示す半導体装置１Ａが完成する。この際、はんだめっき３２が融点以上の温度に加熱されたとしても、基板接続部材３０が第１の突起部１９及び第２の突起部２９に接してそれ以上倒れないため、はんだめっき３２が再溶融して基板接続部材３０の傾斜角θが変わることを防止できる。
このように、第１の突起部１９及び第２の突起部２９を設けることにより、基板接続部材３０の傾斜角θの制御精度を向上できる。又、基板接続部材３０に外力や応力、熱等が加わった際に、基板接続部材３０の傾斜角θや基板接続部材３０の水平方向の位置が変動することを防止できる。
〈突起部の形状のバリエーション〉
第２の実施の形態で示した突起部のバリエーションについて説明する。第１の突起部１９及び第２の突起部２９は、基板接続部材３０に接することで、基板接続部材３０の過剰な倒れを防止するものであるから、その目的を達成できれば如何なる形状であっても構わないが、ここで好適な例をいくつか示す。なお、ここでは、第１の突起部１９についてのみ示すが、第２の突起部２９についても同様である。
図１２は、突起部のバリエーションを例示する平面図である。なお、矢印は、基板接続部材３０の傾斜方向を示している。図１２（ａ）のように、第１の突起部１９の平面形状は、基板接続部材３０の傾斜方向に設けられた、１本の直線状の部位とすることができる。又、図１２（ｂ）のように、第１の突起部１９の平面形状は、基板接続部材３０の傾斜方向に設けられた、開口部１５ｘの外縁に沿った円環の一部からなる形状の部位であってもよい。或いは、図示はしないが、開口部１５ｘの外縁の全体を円環で囲うようにしてもよい。
又、図１２（ｃ）のように、第１の突起部１９の平面形状は、基板接続部材３０の傾斜方向に設けられた、２本の直線状の部位が所定の角度で交わった部位であってもよい。又、図１２（ｄ）のように、第１の突起部１９の平面形状は、基板接続部材３０の傾斜方向に設けられた、コの字状の部位であってもよい。又、図１２（ｅ）のように、第１の突起部１９の平面形状は、４本の直線状の部位が互いに独立して開口部１５ｘの外縁の全体を囲う形状にしてもよい。又、図１２（ｆ）のように、第１の突起部１９の平面形状は、開口部１５ｘの外縁の全体を四角環で囲う形状にしてもよい。
第１の突起部１９は、図１２（ａ）〜図１２（ｆ）の何れの平面形状であっても、或いはこれらに類する平面形状であっても、前述のように、基板接続部材３０の傾斜角θの制御精度を向上する等の効果を奏する。特に、図１２（ｂ）及び図１２（ｃ）に示す平面形状の場合には、他の場合と比べて第１の突起部１９と基板接続部材３０との接触面積が増加するため、基板接続部材３０の傾斜方向及び傾斜角をいっそう精度よく制御可能である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、第１の基板１０や第２の基板２０として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いても構わない。その際、コアレスのビルドアップ基板等を用いても構わない。或いは、第１の基板１０や第２の基板２０として、シリコン基板やセラミック基板等を用いても構わない。
又、基板接続部材３０のコア３１の上端面及び下端面は、コア３１の長手方向に対して垂直でなくても構わない。例えば、上端面及び下端面が第１の基板１０の一方の面に平行であり、長手方向が第１の基板１０の一方の面に対して傾斜した部材を用いてもよい。
又、半導体装置１等の製造工程において、基板接続部材３０を第２の基板２０に先に実装する例を示したが、基板接続部材３０を第１の基板１０に先に実装してもよい。
１、１Ａ 半導体装置
１０ 第１の基板
１１、２１ 絶縁層
１２、１４、２２、２３ 配線層
１３ パッド
１５、１６、２４、２５ ソルダーレジスト層
１５ｘ、１６ｘ、２４ｘ、２５ｘ 開口部
１９ 第１の突起部
２０ 第２の基板
２１ｘ ビアホール
２９ 第２の突起部
３０ 基板接続部材
３１ コア
３２ はんだめっき
３２ａ はんだペースト
４０ 第１の半導体チップ
４５ 突起電極
５０ アンダーフィル樹脂
６０ モールド樹脂
７０、９０ バンプ
８０ 第２の半導体チップ
５００ 振込治具
５００ｘ 収容部
６００ 傾斜用治具

Claims (10)

  1. 一方の面に搭載された第１の半導体チップと、前記一方の面と前記第１の半導体チップとの間に形成されて前記第１の半導体チップの外形よりも外側に延出した樹脂と、平面視において前記樹脂の外側に配置された第１のパッドと、を備えた第１の基板と、
    一方の面及び前記一方の面の反対面となる他方の面を有し、前記他方の面に第２のパッドを備え、前記第２のパッド側が前記第１のパッド側と対向するように、前記第１の基板の上方に積層された第２の基板と、
    前記第１の基板と前記第２の基板との間に設けられ、前記第１の基板と前記第２の基板とを電気的に接続する柱状の基板接続部材と、を有し、
    前記第２のパッドは、平面視において、前記樹脂と全部又は一部が重複する位置に設けられ、
    前記基板接続部材は、前記第１のパッドと前記第２のパッドとの間に斜めに配置されて、一端が前記第１のパッドと接合され、他端が前記第２のパッドと接合されている半導体装置。
  2. 前記基板接続部材は、柱状のコアと、前記コアの外周面を被覆するはんだめっきと、を備え、
    前記はんだめっきが前記第１のパッド上及び前記第２のパッド上に延伸して、前記第１のパッド及び前記第２のパッドと接合されている請求項１記載の半導体装置。
  3. 前記コアの一端は前記第１のパッドに接し、他端は前記第２のパッドに接している請求項２記載の半導体装置。
  4. 前記第２の基板の一方の面に第２の半導体チップが搭載され、
    前記第２のパッドと前記第２の半導体チップの電極とは、平面視したときに重なる位置に配置されており、前記第２の基板を貫通する垂直配線を介して電気的に接続されている請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記第１の基板の一方の面の、前記第１のパッドと前記樹脂との間に、前記第２の基板側に突起して前記基板接続部材と接する第１の突起部が設けられている請求項１乃至４の何れか一項記載の半導体装置。
  6. 前記第２の基板の他方の面の、前記第２のパッドの周囲で、平面視したときに前記第１の半導体チップと重なる位置とは反対側にあたる位置に、前記第１の基板側に突起して前記基板接続部材と接する第２の突起部が設けられている請求項１乃至５の何れか一項記載の半導体装置。
  7. 前記第１の基板と前記第２の基板との間に充填された第２の樹脂を有する請求項１乃至６の何れか一項記載の半導体装置。
  8. 一方の面に搭載された第１の半導体チップと、前記一方の面と前記第１の半導体チップとの間に形成されて前記第１の半導体チップの外形よりも外側に延出した樹脂と、平面視において前記樹脂の外側に配置された第１のパッドと、を備えた第１の基板を準備する工程と、
    一方の面及び前記一方の面の反対面となる他方の面を有し、前記他方の面に第２のパッドを備えた第２の基板を準備する工程と、
    前記第２のパッド側が前記第１のパッド側と対向するように、前記第１の基板の上方に前記第２の基板を積層し、前記第１の基板と前記第２の基板とを基板接続部材を介して電気的に接続する工程と、を有し、
    前記第２のパッドは、平面視において、前記樹脂と全部又は一部が重複する位置に設けられ、
    前記基板接続部材は、前記第１のパッドと前記第２のパッドとの間に斜めに配置されて、一端が前記第１のパッドと接合され、他端が前記第２のパッドと接合される半導体装置の製造方法。
  9. 前記第１の基板の一方の面の、前記第１のパッドと前記樹脂との間に、前記第２の基板側に突起して前記基板接続部材と接する第１の突起部を設ける工程を有する請求項８記載の半導体装置の製造方法。
  10. 前記第２の基板の他方の面の、前記第２のパッドの周囲で、平面視したときに前記第１の半導体チップと重なる位置とは反対側にあたる位置に、前記第１の基板側に突起して前記基板接続部材と接する第２の突起部を設ける工程を有する請求項８又は９記載の半導体装置の製造方法。
JP2015108811A 2015-05-28 2015-05-28 半導体装置及びその製造方法 Active JP6392171B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015108811A JP6392171B2 (ja) 2015-05-28 2015-05-28 半導体装置及びその製造方法
US15/155,175 US9564421B2 (en) 2015-05-28 2016-05-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015108811A JP6392171B2 (ja) 2015-05-28 2015-05-28 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016225414A true JP2016225414A (ja) 2016-12-28
JP2016225414A5 JP2016225414A5 (ja) 2018-01-25
JP6392171B2 JP6392171B2 (ja) 2018-09-19

Family

ID=57398977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015108811A Active JP6392171B2 (ja) 2015-05-28 2015-05-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9564421B2 (ja)
JP (1) JP6392171B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186329A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、電子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
WO2018230534A1 (ja) * 2017-06-16 2018-12-20 株式会社村田製作所 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法
US11569159B2 (en) * 2019-08-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with through vias
CN110782799B (zh) 2019-11-21 2022-01-04 昆山国显光电有限公司 一种显示面板及其制备方法
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042893A (ja) * 2005-08-03 2007-02-15 Murata Mfg Co Ltd セラミック基板の製造方法およびセラミック基板
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2010135671A (ja) * 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
JP2012119558A (ja) * 2010-12-02 2012-06-21 Sony Corp 半導体装置及びその製造方法
JP2014530511A (ja) * 2011-10-17 2014-11-17 インヴェンサス・コーポレイション ワイヤボンドビアを有するパッケージオンパッケージアセンブリ
JP2015508240A (ja) * 2012-02-24 2015-03-16 インヴェンサス・コーポレイション 封止面へのワイヤボンドを有するパッケージオンパッケージアセンブリのための方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
US6974330B2 (en) * 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
JP2009192309A (ja) * 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042893A (ja) * 2005-08-03 2007-02-15 Murata Mfg Co Ltd セラミック基板の製造方法およびセラミック基板
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2010135671A (ja) * 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
JP2012119558A (ja) * 2010-12-02 2012-06-21 Sony Corp 半導体装置及びその製造方法
JP2014530511A (ja) * 2011-10-17 2014-11-17 インヴェンサス・コーポレイション ワイヤボンドビアを有するパッケージオンパッケージアセンブリ
JP2015508240A (ja) * 2012-02-24 2015-03-16 インヴェンサス・コーポレイション 封止面へのワイヤボンドを有するパッケージオンパッケージアセンブリのための方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186329A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、電子装置
JP7015721B2 (ja) 2018-04-05 2022-02-03 新光電気工業株式会社 配線基板、電子装置

Also Published As

Publication number Publication date
JP6392171B2 (ja) 2018-09-19
US20160351544A1 (en) 2016-12-01
US9564421B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
JP6392171B2 (ja) 半導体装置及びその製造方法
KR102032844B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP6342794B2 (ja) 配線基板及び配線基板の製造方法
US9570414B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP6566879B2 (ja) 電子部品内蔵基板
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
JP6282454B2 (ja) 半導体パッケージの製造方法
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP4182144B2 (ja) チップ内蔵基板の製造方法
JP2013115336A (ja) 半導体装置及びその製造方法
JP2006114604A (ja) 半導体装置及びその組立方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2017028156A (ja) 実装構造体及びその製造方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2018088505A (ja) 半導体装置およびその製造方法
JP4186055B2 (ja) 電子部品装置及び電子部品の製造方法
JP2017183571A (ja) 半導体装置の製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
US20230276575A1 (en) Embedded printed circuit board
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
US10109580B2 (en) Wiring board and semiconductor device
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP3912888B2 (ja) パッケージ型半導体装置
JP5589734B2 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150