JP2016213410A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2016213410A
JP2016213410A JP2015098273A JP2015098273A JP2016213410A JP 2016213410 A JP2016213410 A JP 2016213410A JP 2015098273 A JP2015098273 A JP 2015098273A JP 2015098273 A JP2015098273 A JP 2015098273A JP 2016213410 A JP2016213410 A JP 2016213410A
Authority
JP
Japan
Prior art keywords
mass
terms
less
circuit board
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015098273A
Other languages
English (en)
Inventor
進朗 伊藤
Yukiaki Ito
進朗 伊藤
伊藤 博之
Hiroyuki Ito
博之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2015098273A priority Critical patent/JP2016213410A/ja
Publication of JP2016213410A publication Critical patent/JP2016213410A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】インターポーザ等に使用可能なセラミックス製の回路基板及び製造方法。
【解決手段】Mg、Al、Siの酸化物からなる主成分であって、MgO換算で10〜25質量%、Al23換算で15〜40質量%、SiO2換算で45〜65質量%の割合で含有する主成分と、主成分100質量%に対して、B23換算で0.1〜5質量%、CuO換算で0.1〜10質量%、Mn34換算で0〜10質量%、Bi23換算で0.1〜10質量%の副成分とを含む原料を用いて粉砕粉を得る工程(A)と、グリーンシートを得る工程(B)と、AgまたはAg合金からなる導電体ペースト付きシート成形体を得る工程(C)と、2以上の導電体ペースト付きシート成形体を積層し、ブロック積層体を得る工程(D)と、ブロック積層体を酸素濃度が2%以下の雰囲気において1000℃未満の温度で焼結し、焼結体を得る工程(E)とを包含する。
【選択図】図3

Description

本発明は、回路基板及びその製造方法に関する。
半導体集積回路素子(以下、「半導体チップ」と称する)の集積度が向上するに伴って、半導体チップとメイン基板との間において、各々の電極端子の配列ピッチ(電極中心間距離)に大きな差異が生じてきた。このため、半導体チップをメイン基板に実装する場合、両者の電気的接続を中継する「インターポーザ」が注目を集めている。
例えば、特許文献1は、「インターポーザ」として機能し得る半導体チップ搭載実装用配線基板を開示している。この実装用基板は、1層の配線を有するガラスエポキシ製リジッド基板と、2層の配線を有するフレキシブル基板とが組み合わせられた構成を有している。リジッド基板の配線は、半導体チップが有する狭ピッチの電極に接続可能な構造を有している。一方、フレキシブル基板の配線は、メイン基板(マザーボード)に実装可能な構造を有している。
特許文献2は、ガラスクロスエポキシ樹脂から形成された第1ユニット配線板および第2ユニット配線板と、シリコン基板とが組み合わせられたシリコンインターポーザ内蔵配線基板を開示している。
特開2000−353765号公報 特開2008−166327号公報
特許文献1に開示された実装用基板において、リジッド基板はガラスエポキシ製である。このため、誘電損失が大きいという課題がある。また、特許文献2のシリコンインターポーザ内蔵配線基板において、シリコン基板には、キャパシタなどの部品を内蔵させることができないという課題がある。
このため、誘電損失が小さく、部品の内蔵が可能なインターポーザを実現することが求められている。
本発明は、インターポーザ等に使用可能なセラミックス製の回路基板及びその製造方法を提供する。
本発明の回路基板の製造方法は、Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al23換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B23換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn34換算で0質量%以上10質量%以下、Bi23換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む原料を用いて粉砕粉を得る工程(A)と、前記粉砕粉を用いて複数のグリーンシートを得る工程(B)と、AgまたはAgを含む合金からなる導電体ペーストを前記グリーンシートまたは2以上のグリーンシートの成形体に付与し、導電体ペースト付きシート成形体を得る工程(C)と、2以上の前記導電体ペースト付きシート成形体を積層し、ブロック積層体を得る工程(D)と、前記ブロック積層体を酸素濃度が2%以下の雰囲気において1000℃未満の温度で焼結し、焼結体を得る工程(E)とを包含する。
前記工程(E)における前記酸素濃度は、1ppm以上1%以下であってもよい。
前記副成分において、Bの含有量は、B23換算で1.5質量%以上3.8質量%以下であり、Biの含有量は、Bi23換算で3.9質量%以上8.0質量%以下であり、BとBiの比B/Biは、B23およびBi23換算で0.3以上0.8以下であってもよい。
前記工程(A)は、前記MgO、Al23、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、仮焼体を得る仮焼工程と、前記仮焼体と、前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、混合物を粉砕することにより前記粉砕粉を得る粉砕工程とを含んでいてもよい。
前記工程(A)は、前記MgO、Al23、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、第1の仮焼体を得る第1の仮焼工程と、前記第1の仮焼体の一部と、前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、800℃以下の温度で仮焼し、第2の仮焼体を得る第2の仮焼工程と、前記100質量%の主成分に対する前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含有するように、前記第1の仮焼体の残部と第2の仮焼体とを混合し、粉砕することによって、前記粉砕粉を得る粉砕工程とを含んでいてもよい。
前記工程(A)は、前記MgO、Al2O3、SiO2換算の割合でMg、Al、Siを含む前記主成分と、前記B23、CuO、Mn34、Bi23換算の割合のB、Cu、Mn、Biを含む前記副成分とを混合し、混合粉を得る混合工程と、前記混合粉を700℃以上1250℃未満で仮焼し、仮焼体を得る仮焼工程と、前記仮焼体を粉砕し、前記粉砕粉を得る粉砕工程とを含んでいてもよい。
本発明の回路基板は、Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al23換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B23換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn34換算で0質量%以上10質量%以下、Bi23換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む組成を有するセラミックスからなるセラミックス基板と、前記セラミックス基板中に形成されたAgまたはAgを含む合金からなる内部導電体とを備え、前記内部導電体のAg拡散量が1.3原子%未満である。
前記セラミックスの比誘電率は、5.5以下であり、f・Q値が10THz以上であり、焼結体密度が2.4g/cm3以上であり、25℃以上400℃以下の範囲における熱膨張係数が4.5ppm/℃以下であってもよい。
本発明によれば、導電体の劣化や拡散による誘電特性の劣化がなく、低誘電率、高f・Q値、低熱膨張係数を有する回路基板と、その製造方法が得られる。
図1は、回路基板の一実施形態の断面を示す模式図である。 図2Aは、図1に示す回路基板の表側からみた平面図である。 図2Bは、図1に示す回路基板の裏側からみた平面図である。 図3は、回路基板の製造方法の一実施形態を示すフローチャートである。 図4Aは、図3に示すフローチャートの工程Aの一例を示す詳細なフローチャートである。 図4Bは、図3に示すフローチャートの工程Aの他の一例を示す詳細なフローチャートである。 図4Cは、図3に示すフローチャートの工程Aの他の一例を示す詳細なフローチャートである。 図5Aは、図3の製造方法における工程を示す回路基板の断面図である。 図5Bは、図3の製造方法における工程を示す回路基板の断面図である。 図6は、図3の製造方法における工程を示す回路基板の断面図である。 図7は、実施例の試料による熱膨張係数の温度依存性を示す図である。 図8Aは、実施例の試料におけるAg層部分の断面SEM像である。 図8Bは、比較例の試料におけるAg層部分の断面SEM像である。 図9は、焼結時の雰囲気中の酸素濃度を変えて作製した試料における10μmの位置でのAg拡散量を示す図である。 図10Aは、第2の方法(分割仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、焼結体密度の酸素濃度依存性を示している。 図10Bは、第2の方法(分割仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、比誘電率の酸素濃度依存性を示している。 図10Cは、第2の方法(分割仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、f・Q値の酸素濃度依存性を示している。 図11Aは、第3の方法(一括仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、焼結体密度の酸素濃度依存性を示している。 図11Bは、第3の方法(一括仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、比誘電率の酸素濃度依存性を示している。 図11Cは、第3の方法(一括仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料における、f・Q値の酸素濃度依存性を示している。 図12Aは、Agを含むセラミックスにおける比誘電率の焼結温度依存性を示している。 図12Bは、Agを含むセラミックスにおけるf・Q値の焼結温度依存性を示している。 図13Aは、第2の方法(分割仮焼)を用い、第1の仮焼体の量を異ならせて作製した試料における、焼結体密度の焼結温度依存性を示している。 図13Bは、第2の方法(分割仮焼)を用い、第1の仮焼体の量を異ならせて作製した試料における、比誘電率の焼結温度依存性を示している。 図13Cは、第2の方法(分割仮焼)を用い、第1の仮焼体の量を異ならせて作製した試料における、f・Q値の焼結温度依存性を示している。
本願発明者はインターポーザに適したセラミックス(磁器組成物と表現することもある。)製の回路基板を詳細に検討した。インターポーザには、配線パターンが設けられるため、低温同時焼成セラミックス(LTCC)によって、インターポーザ用の回路基板を作製することが考えられる。以下、低温同時焼成セラミックスからなる基板をLTCC基板とも呼ぶ。LTCC基板は、一般にガラスエポキシ基板(ガラスとエポキシ樹脂の複合材料)や、シリコン基板や、ガラス基板等と比べて低誘電損失であり、かつ、配線パターンとなる内部導電体を同時に焼成できることから、コンデンサやインダクタを基板内部に形成できるため、小型化が図れる。また、回路基板内にその他の受動素子を内蔵させることも可能である。
しかし、本願発明者の検討によれば、従来のLTCC基板用のセラミックスは、一般に5〜12ppm/℃程度の熱膨張係数を有している。この値は、半導体であるSiなどの材料の熱膨張係数よりも大きい。このため、リフローによって、回路基板に半導体チップ等の部品を接合する場合、リフロー中の回路基板の温度上昇、もしくはリフロー後に回路基板の温度が低下することによって、半導体チップと回路基板との熱膨張係数との差によって回路基板が反ったり、半導体チップが回路基板から剥がれる、半導体チップと回路基板との接続が断線する等の問題が生じることが分かった。
本願発明者はこのような問題に鑑み、低熱膨張係数、低損失であるインターポーザ用回路基板を想到した。しかし、本発明はインターポーザ用に限定されるものではない。
(回路基板の構造)
図1は、本実施形態による回路基板10の模式的な断面図である。回路基板10は、セラミックス基板11と内部導電体12とを備える。セラミックス基板11は板形状を有しており、表面11xおよび裏面11yを有する。セラミックス基板11は、例えば、複数のセラミックスグリーンシートが積層され、焼結することによって形成されている。より具体的には、セラミックス基板11は表面セラミックス層11a、裏面セラミックス層11cおよび1以上の中間セラミックス層11bを含む。これらの層は一体的に焼結しているため、明瞭な層界面を有していない場合がある。
内部導電体12はセラミックス基板11の内部に位置しており、セラミックス基板11の表面11xおよび裏面11yにおいて露出している。図2Aおよび図2Bは、セラミックス基板11の表面11xおよび裏面11yを示す平面図である。内部導電体12は、表面11xにおいて露出した部分が表面電極13を構成し、裏面11yにおいて露出した部分が裏面電極14を構成している。図2Aおよび図2Bに示すように、たとえば、表面11xのある2つの表面電極13の中心間距離Px1は、裏面11yにおける対応する裏面電極14の中心間距離Py1よりも短い。ここで対応とは、表面電極13と裏面電極14とが電気的に接続されている関係をいう。他の一対の表面電極13の中心間距離Px2も、裏面11yにおける対応する裏面電極14の中心間距離Py2よりも短い。
回路基板10は、インターポーザ等として用いられる。具体的には、セラミックス基板11の表面11xの表面電極13には半導体チップの端子が半田もしくは導電性接着剤などによって接続される。一方裏面11yの裏面電極14は、他の回路基板の表面電極と半田もしくは導電性接着剤などによって接続される。以下、セラミックス基板11および内部導電体12を詳細に説明する。
(セラミックスの組成)
セラミックス基板11は、主成分および副成分を含むセラミックスからなる。セラミックスの主成分はMg、Al、Siの酸化物を含む。より具体的には、主成分は、Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10〜25質量%、Al23換算で15〜40質量%、SiO2換算で45〜65質量%の割合で含有する。ここで、「10〜25質量%」は10質量%以上、25質量%以下の範囲を示す。以下、分かりやすさのため、数値範囲を「〜」で示す場合がある。
主成分は上述する組成を有することが好ましい。この理由は、例えば、本出願人による特許第4645935号公報に実験結果とともに示されている。要約すると以下の通りである。
MgがMgO換算で10質量%より少ないと、1000℃以下の低温焼成において緻密な焼結体が得られず、セラミックス基板として十分に高い強度が得られにくくなる。また、25質量%より多いと、同様に1000℃以下の低温焼成において、焼結時にコーディエライト結晶以外の結晶相が析出するようになり、低い比誘電率および高いf・Q値が得られにくくなる。特にMg含有量が多い場合、比誘電率の高いエンスタタイト(MgO・SiO2)の析出量が多くなり、低い比誘電率が得られにくくなる。
AlがAl23換算で15質量%より少ないと、1000℃以下の低温焼成において、焼結時に析出するコーディエライト結晶比率が少なくなり 、低い比誘電率および高いf・Q値が得られにくくなる。また、40質量%より多いと、融点の高いスピネル相(MgAl24)が析出しやすくなるために1000℃以下の低温焼成において緻密な焼結体が得られにくくなり、セラミックス基板として十分に高い強度が得られにくくなる。
SiがSiO2換算で45質量%より少ないと、1000℃以下の低温焼成において、緻密な焼結体が得られにくくなり、セラミックス基板として十分に高い強度が得られにくくなる。また、65質量%より多いと、同様に1000℃以下の低温焼成において、焼結時に析出するコーディエライト結晶の比率が少なくなり 、低い比誘電率および高いf・Q値が得られにくくなる。また、焼結体密度が低下して緻密なセラミックス基板が得られにくくなる。
また、副成分は、100質量%の主成分に対して、B23換算で0.1〜5質量%、CuO換算で0.1〜10質量%、Mn34換算で0〜10質量%、Bi23換算で0.1〜10質量%の割合でB、Cu、Mn、Biを含有する。
Bは低温焼成促進の効果を奏する。Bが、B23換算で0.1質量%より少ないと、1000℃以下の低温焼成においては焼結が不十分であり緻密なセラミックス基板が得られにくくなる。また、5質量%より多いと、f・Q値が低下し低損失な磁器組成物が得られにくくなる。このためBの含有比率は、B23換算で0.1〜5質量%であるのが好ましい。より好ましくは1.5〜3.8質量%である。
Cuは低温焼成促進の効果および焼結時のコーディエライトの結晶相の析出を促進する効果を奏する。CuがCuO換算で0.1質量%より少ないと、1000℃以下の低温焼成において、緻密なセラミックス基板が得られにくくなり、さらにコーディエライトの結晶相が析出しにくくなる。また、10質量%より多いと、f・Q値が低下し、低損失な磁器組成物が得られにくくなる。このためCuの含有比率は、CuO換算で0.1〜10質量%であることが好ましい。より好ましくは0.5〜5質量%である。
Mnもまた低温焼成促進の効果および焼結時のコーディエライトの結晶化を促進する効果を奏する。MnがMn34換算で10質量%より多いと、f・Q値が低下し低損失なセラミックス基板が得られにくくなる。このためMnの含有比率は、Mn34換算で0〜10質量%であることが好ましい。より好ましくは1〜5質量%である 。
BiはBと同じく低温焼成促進の効果を奏する。BiがBi23換算で0.1質量%より少ないと、1000℃以下の低温焼成においては焼結が不十分であり、緻密なセラミックス基板が得られにくくなる。また10質量%より多いと、比誘電率が大きくなり、f・Q値が低下するため、低誘電率で低損失なセラミックス基板が得られにくくなる。このためBiの含有比率は、Bi23換算で0.1〜10質量%であることが好ましい。より好ましくは0.5〜10質量%であり、さらに好ましくは3.9〜8.0質量%である。
また、BとBiは両方を含有することにより焼結体密度が高くなりやすいため好ましい。特に好ましい比率として、Biに対するBの比B/Biは、それぞれBi23およびB23換算で、0.3以上0.8以下であることが好ましい。B/Biが0.3未満である場合、f・Q値および焼結体密度が低下する。また、B/Biが0.8より大きい場合、焼結体密度が低下する。
以下において説明するように、主成分がコーディエライト結晶を構成する。一般に、主成分として酸化物のSiO2、Al23、MgOのみを配合し焼成する場合、1300℃以上に加熱しないとコーディエライトが生成しない。しかし、本実施形態では、副成分に含まれる特にBおよびBiが、セラミックスの緻密化を促進する。特にBおよびBiおよびCuが、1000℃以下の低温でもコーディエライトを主成分とするセラミックスを合成しやすくしている。
また、セラミックス基板11のセラミックスは、上述した主成分および副成分以外に、ZrO2、Y23、などを含んでいてもよい。
(セラミックス結晶構造)
セラミックス基板を構成しているセラミックスは、コーディエライト結晶を主相として含む。コーディエライトは、2MgO・2Al23・5SiO2で示される(Mg2Al3(AlSi518)とも示される)組成を有し、斜方晶系または六方晶系の結晶構造を備えている。コーディエライトは、およそ0.1〜1.5ppm/℃程度の熱膨張係数を有するため、コーディエライトを主相とするセラミックスは小さい熱膨張係数を有する。
(セラミックスの物性)
本発明のセラミックス基板を構成するセラミックスの熱膨張係数、比誘電率、誘電損失は小さい。具体的には、このセラミックスの熱膨張係数は、25℃以上400℃以下の範囲において、4.5ppm/℃以下であり、比誘電率は5.5以下である。また、損失を示す誘電正接の逆数であるQ値と周波数との積であるf・Q値が10THz以上である。さらに、セラミックスの焼結体密度が2.4g/cm3以上である。
(セラミックス結晶構造と物性との関係)
特に、結晶相と誘電特性の関係について以下に考察する。当該組成領域でコーディエライト以外に析出しうる結晶相としては例えばエンスタタイト(MgSiO3)やスピネル(MgAl24)、フォルステライト(Mg2SiO4)や未反応のアルミナ等がある。また、ボールミルを用いた原料混合工程もしくは粉砕工程においてジルコニアボールを使用する場合、それがコンタミとして混入し、焼成過程でジルコン(ZrSiO4)を形成し得る。これらの結晶相は、コーディエライトと比べて比誘電率が高く、また熱膨張係数も大きい。これらが過剰に析出すると比誘電率や熱膨張係数の値が大きくなってしまうため、これらの析出を抑制するように組成条件やプロセス条件を選定するのが好ましい。言い換えると、比誘電率と熱膨張係数が所望の範囲を満たすのであれば、本発明のセラミックス基板を構成するセラミックスにおいて、これらの析出物が共存していても良い。また、副成分がその主たる組成比率として存在している粒界相成分については、コーディエライト結晶相に対して適切な量を存在させると緻密な焼結体が得られやすくなるが、過剰に存在させると低損失なコーディエライト結晶相に対する高損失な粒界相成分の比率増加の影響が大きくなり、f・Q値が低下する可能性が考えられる。そのため、比誘電率とf・Q値と熱膨張係数が所望の物性値を満たす範囲で、良好な焼結性を得るためにも副成分が主たる組成比率として存在する粒界相成分は一定範囲の比率で存在させるほうが望ましい。コーディエライトの結晶構造の一部をCuやMnなどの副成分が置換していても良い。また所望の熱膨張係数および誘電特性が得られる範囲に於いて主成分や副成分以外の成分を含んでも良い。
セラミックス基板を構成するセラミックスがこのような物性を備えていることにより、回路基板を例えばインターポーザ等に好適に用いることができる。
(内部導電体)
内部導電体12は、AgまたはAgを含む合金からなる。一般にLTCC基板の電極としては、Au、Ag、Cu等が用いられるが、焼結時に電極が酸化したり、電極材料が拡散しやすい。例えば、特開2000−281436号公報は、BaO−Al23−SiO2系低温焼成セラミックスと銅系の導電パターンとを有するセラミックス多層基板を開示している。この文献によれば、銅の酸化による導電パターンの電気特性の低下を抑制するため、還元性雰囲気で焼成することを開示している。特開2012−240890号公報はBaO−Al23−SiO2系低温焼成セラミックスと銀系の導電パターンとを有するセラミックス多層基板を開示している。この文献によれば、焼成時の銀の液相への溶出を抑制するために、酸化銀を添加することを開示している。
本願発明者の詳細な検討の結果、本発明の回路基板を構成するコーディエライトを主相とするセラミックスにおいても、Agの拡散が生じることが分かった。このため、以下において詳細に説明するように、本実施形態の回路基板を作製する場合、焼結雰囲気の酸素濃度を大気中の酸素濃度よりも低減させ、Agの拡散を抑制する。このため、本発明の回路基板において、内部導電体から10μm以上離れた位置でのセラミックス中のAg拡散量は1.3原子%以下であり、より好ましくは0.5原子%以下、特に好ましくは0.25原子%以下である。
(回路基板の製造方法)
以下、回路基板の製造方法を説明する。
図3および図4Aから図4Cは、本発明の回路基板の製造方法の一実施形態を示すフローチャートである。図5A、図5B、図6は、本発明の回路基板の製造方法の一実施形態を示す工程による回路基板の断面図である。以下、本実施形態の製造方法を工程順に説明する。
(A)原料の粉砕粉の用意
図3に示すように、まず、主成分および副成分を含む粉砕粉を用意(ステップA)する。この工程には、3つの方法がある。
<第1の方法>
第1の方法により粉砕粉を得るフローチャートを図4Aに示す。まず、主成分の素原料を調製する(ステップA11)。具体的には、主成分となる、Mg、Al、Siの酸化物を素原料として用意し、Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10〜25質量%、Al23換算で15〜40質量%、SiO2換算で45〜65質量%の割合で、Mg、Al、Siの酸化物を秤量する。Mg、Al、Siの酸化物には、MgO、Al23、SiO2を用いることができる。また、MgCO3、Mg(OH)2、SiO2・nH2O等、これらの元素を含む他の化合物やこれらの元素の他の酸化状態の酸化物を用いてもよい。
秤量した主成分の酸化物を混合し、仮焼する(ステップA12)。例えば、秤量した主成分の酸化物に分散媒として水等の適当な液体を加え、ボールミル等で混合し、スラリーを得る。得られたスラリーを加熱によって乾燥させ、らいかい機で解砕する。解砕粉をアルミナ製のるつぼに入れ、大気中900℃以上1200℃未満の温度で仮焼し、仮焼体を得る。
副成分の素原料を調製する(ステップA13)。具体的には、B、Cu、Mn、Biをそれぞれ含有する素原料を用意し、主成分100質量%に対して、B23換算で0.1〜5質量%、CuO換算で0.1〜10質量%、Mn34換算で0〜10質量%、Bi23換算で0.1〜10質量%の割合でB、Cu、Mn、Biを含有する素原料を秤量する。B、Cu、Mn、Biを含有する素原料として、H3BO3、Bi23、CuO、Mn34、MnOx等、これらの元素を含む他の化合物やこれらの元素の他の酸化状態の酸化物を用いても良い。
調製した副成分素原料と、主成分の仮焼体と、水等の液体とをボールミルに加え、混合及び粉砕する。その後混合粉砕粉を乾燥させて粉砕粉を得る。
第1の方法によれば、主成分のみから仮焼体を形成するため、副成分の組成が異なるセラミックスを製造することが容易であり、副成分の調整によって、特性の異なるセラミックスを製造することが比較的容易である。
<第2の方法>
第2の方法により粉砕粉を得るフローチャートを図4Bに示す。まず、第1の方法と同様、主成分の素原料を調製し(ステップA21)、仮焼を行うことによって、第1の仮焼体を得る(ステップA22)。また、副成分の素原料を調製する(ステップA23)。
第1の仮焼体の一部と調製した副成分の素原料とを混合し、仮焼を行い、第2の仮焼体を得る(ステップA24)。第1の仮焼体の一部と調製した副成分の素原料とを混合するとは、すなわち、ステップA22で得られた第1の仮焼体の全体の0〜25質量%と、ステップA23で調製した副成分の素原料の全部とを混合することである。また、仮焼は、大気中300℃〜800℃の温度で行う。
次に、ステップA24で得られた第2の仮焼体と、ステップA22で得られ、ステップA24で一部使用した第1の仮焼体の残部とを混合し、それぞれの仮焼体の粉砕粉を得る(ステップA25)。ここで、第一の仮焼体の残部と、第2の仮焼体とを混合して得た粉砕粉の組成は、全体で主成分とその主成分を100質量%とする副成分との組成となっている。
第2の方法によれば、第1の仮焼体の一部と副成分の素原料とを混合し、仮焼を行うことによって、高い濃度で副成分が含まれる状態で主成分の一部が仮焼される。このため、第2の仮焼体は、主成分の素原料を含み、500℃程度の比較的低い温度でガラス化できる。このガラス化した第2の仮焼体と第1の仮焼体の残部とを混合粉砕することによって、ガラス相が分散した粉砕粉を得ることでき、コーディエライト結晶を含む焼結体を形成する際、より低温で緻密かつ所望の誘電特性が得られやすくなる。一方、第1の仮焼体を含まない場合は、含む場合と比べて若干焼結温度が高温化するが1000℃未満で所望の特性が得られる。また、副成分を予め仮焼反応を進めておくことで、粉砕時の原料偏析による焼結体特性のばらつきが出にくくなる。
<第3の方法>
第3の方法により粉砕粉を得るフローチャートを図4Cに示す。まず、第1の方法と同様、主成分の素原料を調製する(ステップA31)。また、副成分の素原料を調製する(ステップA32)。
次に、調製した主成分の素原料および副成分の素原料を混合し、仮焼を行い、仮焼体を得る(ステップA33)。仮焼は、大気中700℃以上1250℃未満の温度で行う。その後、仮焼体を粉砕することによって仮焼体の粉砕粉を得る(ステップA34)。
第3の方法によれば、主成分および副成分の素原料を一括して混合でき、仮焼が1回ですむため、製造工程を簡略にすることができる。また、仮焼による予備拡散反応と混合・粉砕に拠る分散処理を経てより均一な組成分布を有するグリーンシートを得ることができ、組成や密度ばらつきの少ないセラミックスからなる回路基板を得やすくなる。
(B)グリーンシートの形成
仮焼体の粉砕粉と水などの液体とバインダーと可塑剤を混合し、スラリーを得る。図5Aに示すように、スラリーからドクターブレード法などによって、複数のグリーンシート20を作製する(ステップB)。粉砕粉は乾燥させると凝集するため、乾燥させずに粉砕粉のスラリーに直接所定量のバインダや可塑剤を混合してグリーンシート用のスラリーとしても良い。
(C)電極付きシート成形体の作製
グリーンシート20に内部導電体ペーストを付与し、導電体ペースト付きシート成形体を得る(ステップC)。図5Bに示すように、例えば、3枚のグリーンシート20を積層し、シート成形体20’を得る。その後、必要に応じて、応力緩和のための熱処理を行った後、シート成形体20’にビア及び/又はスルーホール24を形成し、ビア及び/又はスルーホール24の内部を内部導電体ペースト25で充填する。これにより導電体ペースト25が付与された導電体ペースト付きシート成形体21が得られる。
同様の工程によって、シート成形体21とはビア及び/又はスルーホールの位置が異なる導電体ペースト付きシート成形体22を得る。また、グリーンシート20にビア及び/又はスルーホール24を設け、内部に導電体ペースト25を充填するとともに、グリーンシートの表面に導電体ペーストのパターン26を形成する。これにより、導電体ペースト25が付与された導電体ペースト付きシート成形体23が得られる。導電体ペースト付きシート成形体23は複数形成して、積層しても良く、さらにC(キャパシタ)やL(コイル)回路を導体パターンで形成したり、またバリスタなどの素子を形成しても良い。
(D)ブロック積層体の形成
図6に示すように、導電体ペースト付きシート成形体21、22、23を導電体ペーストが接続するように積層し、ブロック積層体27を得る。このとき焼結時の膨張収縮を抑制するために、例えばブロック積層体の上面及び/または下面に拘束層を設けるなどして、焼結中の基板面内方向への寸法変化を抑制しても良い。
(E)ブロック積層体の焼結
ブロック積層体27を焼結し、焼結体を得る(ステップE)。具体的には、酸素濃度が2%以下である雰囲気において、ブロック積層体27を800℃以上1000℃未満の温度で焼結する。これにより、主成分がコーディエライト結晶として析出したセラミックスおよびセラミックスの内部に内部導電体を含む焼結体が得られる。好ましくは、焼結温度は、850℃以上960℃以下であり、より好ましく850℃以上930℃以下である。
得られた焼結体をそのまま回路基板として用いてもよいし、表面のセラミックス層28および裏面のセラミックス層29を研削および研磨によって除去し、表面の平坦化および平滑化をおこなってもよい。これにより図1に示す回路基板10を得ることができる。
(製造方法と酸素濃度)
焼結時の雰囲気中の酸素濃度は低い方がAgの拡散を抑制することができる。酸素濃度は0%でもよい。しかし、焼結時の炉からの脱ガス、使用するガスの純度等によって、雰囲気中の酸素濃度を0%に近い小さな値にすることは一般に容易ではない。これに対し、例えば、1ppmの酸素濃度の雰囲気は、一般的な焼成炉に付属の雰囲気制御装置を用い、実現し得る。より安価な装置であれば10ppm程度に制御可能である。このため、焼結時の雰囲気中の酸素濃度は1ppm以上2%以下であることが好ましい。これにより、回路基板の製造コストを低減することが可能となる。より好ましくは、酸素濃度は1ppm以上1%以下、さらに好ましくは1ppm以上0.5%以下、さらに好ましくは1ppm以上0.1%以下である。
酸素濃度が2%以下である場合、内部導電体周辺へのAgの拡散を抑制でき、特にAg導電体から10μm以上離れた位置でのAg拡散量を、誘電特性を劣化させることなく含有させることが可能なAg拡散量である1.3原子%以下に抑えることができる。本願発明者の実験によれば、実際のAg拡散量は10μm離れた位置までの最大値で1.3原子%程度である。このため、酸素濃度が2%である雰囲気で焼結を行っても、配線間の最大Ag濃度は1.3原子%以下となり、所望の誘電特性を有する回路基板が実現し得る。
また、Agの拡散しやすさは原料の粉砕粉を用意するプロセス条件によっても異なる。以下の実施例で詳細に説明するように、第2の方法で作製した粉砕粉を用いた場合にはAgが比較的拡散しやすいのに対し、第3の方法で作製した粉砕粉を用いた場合にはAgの拡散が抑制されやすい。そのため、第2の方法と比べて、第3の方法の場合には高い酸素濃度で焼成してもAgの拡散を抑制することができるため好ましい。例えば、Ag導電体から10μm離れた位置でのAg拡散量を対比すると、第2の方法では酸素濃度を2%以下にしたとき1.3原子%となるのに対し、第3の方法では酸素濃度は4%以下とすれば足りる。さらに、第2の方法では酸素濃度を0.1%以下にするとAg拡散量は0.5原子%以下に抑えられるのに対し、第3の方法では酸素濃度を1%以下とすれば足りることが分かった。
ここでAg拡散量をAg導電体から10μm離れた位置で規定する理由を説明する。近年、LTCC回路基板のさらなる高密度実装化やキャパシタ容量の高容量化のため、配線間距離を30〜50μmとする微細高密度配線技術やシート厚みを30〜50μmに薄層化する技術が開発されてきている。配線間距離が30μmである回路基板において、隣り合う2つの配線からAgがセラミックス中に拡散する場合、Agの拡散距離が15μm以上であれば、配線間の中央域に双方の配線から拡散したAgの濃度の高い部分が生じ得る。この場合、回路基板の誘電特性が劣化したり、配線の短絡が生じる可能性がある。このような特性の劣化を引き起こさないためには、少なくとも配線から10μmの位置において、短絡や誘電特性の劣化を引き起こし得るAg量の半分以下にAgの拡散量を抑制すれば、15μmの位置、つまり、配線間の中央域での最大Ag量を短絡や誘電特性の劣化を引き起こし得ない程度に抑制することができる。
将来的には、さらに狭い配線間隔の回路基板が実現され得る。例えば配線間隔が20μmの回路基板など、隣接する配線の両方からのAg拡散が影響することも考えられる。その場合、Ag拡散量は、Ag導電体から10μm離れた位置において、0.5原子%の半分、すなわち0.25原子%以下に抑えるほうが好ましい。この時、第2の方法では酸素濃度を0.1%以下にし、第3の方法では酸素濃度を0.5%以下とすれば良い。
(実施例)
種々の条件でセラミックス基板を作製し、特性を評価した結果を説明する。前述したように、本発明の回路基板に用いるセラミックスの主成分の組成及び好ましい組成比については、本出願人による特許第4645935号公報に説明されている。このため、以下においては、主として、内部導電体を形成した場合の特性および低温焼成のための副成分について実験を示す。
(1)試料の作製
以下の手順により、回路基板に相当する試料を作製した。原料の粉砕粉を得る方法として第2の方法および第3の方法を用いた。
<第2の方法(分割仮焼)による回路基板の作製>
まず第2の方法を用いて、原料の粉砕粉を作製した(ステップA)。主成分の素原料となるMgO、Al23、SiO2粉末を、下記表1に示す質量比に従って秤量(ステップA21)し、純水と一緒に、ボールミルで40時間混合をおこなった。混合スラリーを加熱乾燥した後、らいかい機で解砕し、アルミナ製容器に入れ大気雰囲気中1100℃で2時間仮焼し、第1の仮焼体を得た(ステップA22)。
次に、副成分の素原料となるH3BO3、Bi23、CuO、Mn34を表1に示す質量比で秤量し(ステップA23)、さらに第1の仮焼体の一部を表1に示す質量比に従って秤量し、純水と一緒に、ボールミルで20時間混合をおこなった。混合スラリーを加熱乾燥した後、らいかい機で解砕し、アルミナ製容器に入れ大気雰囲気中600℃で2時間仮焼し、第2の仮焼体を得た(ステップA24)。その後、得られた第2の仮焼体と第1の仮焼体の残部とを表1に示す割合で秤量し、エタノール・ブタノール混合溶媒とともにボールミルに入れ46時間粉砕し、加熱乾燥した後、粉砕粉を得た(ステップA25)。表1では、各ステップで配合比質量%が100となるように示しているが、ステップA25にて得た粉砕粉の組成は、全体で主成分とその主成分を100質量%とする副成分との組成となるよう配合されている。具体的には、ステップA25において、主成分を100質量%とした場合、B23換算で2.5質量%、CuO換算で3.7質量%、Mn34換算で1.2質量%、Bi23換算で6.2質量%のB、Cu、Mn、Biを含有する副成分を配合している。
Figure 2016213410
次に、粉砕粉52.2質量%に対して、エタノール・ブタノール混合液36.6質量%、ポリビニルブチラール6.6質量%、ジ−2−エチルヘキシルフタレート4.6質量%を混合しスラリーを得た。得られたスラリーからドクターブレード法を用いて100μmの厚さのグリーンシートを得た(ステップB)。
グリーンシートを40mm×40mm大きさに切断し、4枚のグリーンシートを積層し、シート成形体を得た。2つのシート成形体の間に、40×5mmの帯状Agシート(厚み50μm)を挿入し、全てを重ねて85℃で加温しながら圧着させ、ブロック積層体を形成した(ステップD)。
ブロック積層体を50ppm〜20.4%の酸素濃度を有する雰囲気下で900℃、2時間保持することにより焼結体を得た(ステップE)。酸素濃度は、空気に窒素ガスを混合することによって調製した。酸素濃度を調製したガスを、炉内流入させ、焼結時の酸素濃度を調製した。これにより回路基板の試料が作製された。
<第3の方法(一括仮焼)による回路基板の作製>
主成分の素原料となるMgO、Al23、SiO2と副成分素原料となるH3BO3、Bi23、CuO、Mn34を以下の表2に示す質量比に従って秤量し(ステップA31、A32)、エタノール・ブタノール混合溶媒と一緒に、ボールミルで40時間混合をおこなった。混合スラリーを加熱乾燥した後、らいかい機で解砕し、アルミナ製容器に入れ大気雰囲気中1050℃で2時間仮焼した(ステップA33)。その後、得られた仮焼体とエタノール・ブタノール混合溶媒とをボールミルに入れ46時間粉砕し、加熱乾燥した後、粉砕粉を得た(ステップA34)。
Figure 2016213410
以下第2の方法による回路基板の製造と同様の方法によって、粉砕粉を用いて、ブロック積層体を作製し、焼結することによって回路基板の試料を作製した。
(2)試料の評価
得られた焼結体の寸法と質量から焼結体密度を求めた。円柱共振器法によって、共振周波数f0と無負荷Q値Q0を求めた。焼結体の寸法とf0、Q0から比誘電率εrおよび誘電損失係数tanδの逆数とf0の積であるf・Q値を算出した。共振周波数は12〜17GHzであった。
焼結時の酸素濃度を50ppmとした試料について、熱膨張係数をJIS R3102に準拠した評価方法にて、MACサイエンス(2015年現在Netzsch)製のDilatometer TD5010Sを用いて、25℃から600℃までの範囲で測定した。
焼結時の雰囲気中の酸素濃度を表3に示すように異ならせて試料を作製し、Ag拡散量を測定した。Ag拡散量は日立ハイテクノロジーズ製S−4500のSEMとそれに付属されたEDAX製(2015年現在アメテック製)エネルギー分散型X線分光装置HIT S4800により測定した。具体的には、Ag導電体から10μm離れた位置において、45μm(Ag導電体に平行な方向)×7.5μm(Ag導電体に垂直な方向)エリアを設定し、エリア内における定量分析を行った。分析値は酸素およびホウ素を除いた主成分および副成分およびAgの原子比で出力した。
Figure 2016213410
(3)結果
図7に得られた試料の熱膨張係数を測定した結果を示す。図7から分かるように、温度の上昇に伴い熱膨張係数も大きくなるが、600℃以下の温度範囲では、第3の方法(一括仮焼)および第2の方法(分割仮焼)のいずれの方法によっても、熱膨張係数は、従来のLTCC基板に比べて半導体であるSiの熱膨張係数に近く、4.5ppm/℃以下である。特に、400℃まで熱膨張係数が単調に増加し、400℃でも2〜2.4ppm/℃で、600℃となっても3.0ppm/℃以下である。したがって、本実施形態の回路基板をインターポーザとして用いた場合、リフローによって、回路基板に半導体チップ等の部品を接合しても、半導体チップと回路基板との熱膨張係数との差が小さいため、回路基板が反ったり、半導体チップが回路基板から剥がれたり、半導体チップと回路基板との接続が断線することが抑制できるため好ましい。
図8Aは、0.2%の酸素濃度中で焼結した試料のセラミックス基板11中に設けられた内部導電体12(Ag)部分の断面SEM像であり、図8Bは参考のため、大気中で焼結した試料のセラミックス基板11中に設けられた内部導電体12の断面SEM像である。焼結前の内部導電体12の厚さは50μmであり、0.2%の酸素濃度中で焼結した試料では、内部導電体の厚さは、約40μmである。これに対し、大気中で焼結した試料では、内部導電体の厚さは約30μm程度である。これは、内部導電体12であるAgの一部が内部導電体12の周りのセラミックス基板11へ拡散し、拡散相11’を形成しているからである。内部導電体12の厚さが小さくなると、電流が流れにくくなり、伝送損失が発生する。また、Agが拡散した拡散相11’は、誘電特性が変化している。
図9及び表3は、焼結時の雰囲気中の酸素濃度を変えて作製した試料におけるAg拡散量を示している。図9から、酸素濃度が2%以下であれば、Agの拡散量は1.3原子%程度以下であり、小さい。これに対し酸素濃度が20%、つまり、大気とほぼ同程度の酸素濃度で焼結を行った場合、Agの拡散量は大幅に増大する。
また、図9および表3から分かるように、Agの拡散量は、原料の仮焼体の製造方法によっても異なる。第3の方法は第2の方法に比べて、Agの拡散を抑制することができる。Ag拡散量を1.3原子%以下にしたい場合、第2の方法では、酸素濃度を2%以下にすればよく、第3の方法では、4%以下にすればよいことが分かる。また、Ag拡散量を0.5原子%以下にしたい場合、第2の方法では、酸素濃度を0.1%以下にすればよく、第3の方法では、1%以下にすればよいことが分かる。 図10A、図10B、図10Cは、第2の方法(分割仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料の焼結体密度、比誘電率εr、f・Q値の酸素濃度依存性を示している。同様に、図11A、図11B、図11Cは、第3の方法(一括仮焼)を用い、焼結時の雰囲気中の酸素濃度を異ならせて作製した試料の焼結体密度、比誘電率εr、f・Q値の酸素濃度依存性を示している。これらの結果から、第2の方法および第3の方法のいずれを用いても、焼結時の雰囲気中の酸素濃度が2%以下であれば、セラミックスの緻密性および誘電体特性に大きな影響が生じないことが分かる。具体的には、焼結体密度が2.4g/cm3以上であり、比誘電率が5.5以下であり、f・Q値が10THz以上であるセラミックスが得られることが分かった。
Agが拡散したセラミックスの誘電体特性を検討するため、上述の試料の製造方法と同様の方法を用い、主成分にAg粉を0.5、1.3、2.5原子%添加したセラミックスを作製し、884、898、930、950、975℃で焼結し得られた焼結体の誘電体特性を測定した。図12Aおよび図12Bに、比誘電率εrおよびf・Q値を示す。図12Aおよび図12Bから、Agの含有量が、1.3原子%以下であれば、比誘電率の増大およびf・Q値の低下は、小さいことが分かる。この結果は上述の通り実施例の結果と符合する。さらに、Agの含有量が0.5原子%以下である場合、比誘電率εrおよびf・Q値の数値が0原子%の場合に近く、さらにその変化の仕方もほぼ同様であることが分かった。
以上の結果から、焼結時の雰囲気中の酸素濃度を2%以下に、好ましくは1%以下とすることにより、導電体の劣化や拡散を抑制し、低熱膨張係数、低誘電率かつ高f・Q値の回路基板を実現することができることが分かった。また、回路基板は低温で焼結可能であり、設定すべき酸素濃度は一般的なLTCC製造プロセスに使用される炉等の設備を用い、容易に設定し得る。このため、低コストで回路基板を製造することが可能である。
(4)B/Bi比の検討
焼結体は、BおよびBiの両方を含有することにより高い焼結体密度を得やすく、好ましい誘電特性を得られやすい。副成分として含まれるBとBiとの比と誘電体特性との関係を調べるため、副成分の添加量を表4に示すように異ならせることによって、B/Bi比が、それぞれB23およびBi23換算で0.17、0.31、0.40、0.75、2.50である試料1〜6を第1の方法で作製し、誘電体特性を調べた。焼結温度は、各試料が焼結する温度を選択した。
Figure 2016213410
表4から分かるように、この表から、B/Bi比が、それぞれB23およびBi23換算で0.31未満である場合、焼結温度が低くなるにつれて焼結体密度が低下する。これは、B/Bi比が小さいことによって、低温でガラス化しにくくなると考えられる。またf・Q値が小さい。一方、B/Bi比が、それぞれB23およびBi23換算で0.75より大きい場合、焼結体密度が低下する。
これらの結果から、B/Bi比は、それぞれB23およびBi23換算でおよそ0.3以上0.8以下が好ましいことが分かる。また、この時Bの含有量は、主成分を100%に対してB23換算で1.5〜3.8質量%であり、Biの含有量は、Bi23換算で3.9〜8.0質量%とすることが良い。
第2、及び、第3の方法で試料を作製し、BとBiとの比と誘電体特性との関係を調べたところ、同様の結果が得られた。したがって、第2および第3の方法で回路基板を製造する場合にも、同様にB/Bi比が、焼結体密度、比誘電率およびfQ値に影響するため、上述したB/Bi比を用いることが好ましいと考えられる。
(5)第2の方法(分割仮焼)における第1の仮焼体の添加量の検討
第2の方法を用いる場合に、副成分と添加する第1の仮焼体の好ましい添加比率を検討した。
第2の方法において、副成分と添加する第1の仮焼体の量が、0、8.3、16.6、24.9質量%である試料を作製し、誘電体特性を調べた。
図13A、図13B、図13Cは、第1の仮焼体の量が、0、8.3、16.6、24.9質量%である場合の焼結体密度、比誘電率εr、f・Q値の焼結温度依存性を示している。これらの図から、第1の仮焼体の量が10質量%以下である場合、900℃以下の低温焼成条件でf・Q値が低下することが分かった。これは、第1の仮焼体の量が少なくなることにより、第2の仮焼体中に低温でガラス化した部分が少なくなり、低温で良好な誘電体特性が得にくくなるからと考えられる。これらの結果から、導電体と同時に焼結可能な温度で安定して所望の特性を得るためには、第1の仮焼体の量は、16〜25質量%が好ましいことが分かる。
本発明の回路基板は、種々の用途回路基板に好適に用いられる。特にインターポーザ等に好適に用いることが可能である。
10 回路基板
11 セラミックス基板
11x 表面
11y 裏面
12 内部導電体
13 表面電極
14 裏面電極
20 グリーンシート
20’ シート成形体
21、22、23 導電体ペースト付きシート成形体
24 ビア及び/又はスルーホール
25 内部導電体ペースト
26 パターン
27 ブロック積層体
28 セラミックス層
29 セラミックス層

Claims (8)

  1. Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al23換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B23換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn34換算で0質量%以上10質量%以下、Bi23換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む原料を用いて粉砕粉を得る工程(A)と、
    前記粉砕粉を用いて複数のグリーンシートを得る工程(B)と、
    AgまたはAgを含む合金からなる導電体ペーストを前記グリーンシートまたは2以上のグリーンシートの成形体に付与し、導電体ペースト付きシート成形体を得る工程(C)と、
    2以上の前記導電体ペースト付きシート成形体を積層し、ブロック積層体を得る工程(D)と、
    前記ブロック積層体を酸素濃度が2%以下の雰囲気において1000℃未満の温度で焼結し、焼結体を得る工程(E)と、
    を包含する回路基板の製造方法。
  2. 前記工程(E)における前記酸素濃度は、1ppm以上1%以下である請求項1に記載の回路基板の製造方法。
  3. 前記副成分において、Bの含有量は、B23換算で1.5質量%以上3.8質量%以下であり、Biの含有量は、Bi23換算で3.9質量%以上8.0質量%以下であり、BとBiの比B/Biは、B23およびBi23換算で0.3以上0.8以下である請求項1または2に記載の回路基板の製造方法。
  4. 前記工程(A)は、
    前記MgO、Al2O3、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、仮焼体を得る仮焼工程と、
    前記仮焼体と、前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、混合物を粉砕することにより前記粉砕粉を得る粉砕工程と
    を含む請求項1から3のいずれかに記載の回路基板の製造方法。
  5. 前記工程(A)は、
    前記MgO、Al2O3、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、第1の仮焼体を得る第1の仮焼工程と、
    前記第1の仮焼体の一部と、前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、800℃以下の温度で仮焼し、第2の仮焼体を得る第2の仮焼工程と、
    前記100質量%の主成分に対する前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含有するように、前記第1の仮焼体の残部と第2の仮焼体とを混合し、粉砕することによって、前記粉砕粉を得る粉砕工程と
    を含む請求項1から3のいずれかに記載の回路基板の製造方法。
  6. 前記工程(A)は、
    前記MgO、Al2O3、SiO2換算の割合のMg、Al、Siを含む前記主成分と、前記B23、CuO、Mn34、Bi23換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、混合粉を得る混合工程と、
    前記混合粉を700℃以上1250℃未満で仮焼し、仮焼体を得る仮焼工程と、
    前記仮焼体を粉砕し、前記粉砕粉を得る粉砕工程と、
    を含む請求項1から3のいずれかに記載の回路基板の製造方法。
  7. Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al23、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al23換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B23換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn34換算で0質量%以上10質量%以下、Bi23換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む組成を有するセラミックスからなるセラミックス基板と、
    前記セラミックス基板中に形成されたAgまたはAgを含む合金からなる内部導電体と、
    を備え、
    前記内部導電体のAg拡散量が1.3原子%以下である、回路基板。
  8. 前記セラミックスの比誘電率は、5.5以下であり
    f・Q値が10THz以上であり、
    焼結体密度が2.4g/cm3以上であり、
    25℃以上400℃以下の範囲における熱膨張係数が4.5ppm/℃以下である請求項7に記載の回路基板。
JP2015098273A 2015-05-13 2015-05-13 回路基板およびその製造方法 Pending JP2016213410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015098273A JP2016213410A (ja) 2015-05-13 2015-05-13 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015098273A JP2016213410A (ja) 2015-05-13 2015-05-13 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016213410A true JP2016213410A (ja) 2016-12-15

Family

ID=57550109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015098273A Pending JP2016213410A (ja) 2015-05-13 2015-05-13 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2016213410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066914A1 (ja) * 2018-09-26 2020-04-02 京セラ株式会社 コーディエライト質セラミックスおよび望遠鏡用部材

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
JPH03197355A (ja) * 1989-12-25 1991-08-28 Mitsubishi Electric Corp セラミツク基板用組成物
JP2002080274A (ja) * 2000-09-08 2002-03-19 Natl Science Council Of Roc 電子回路デバイス及びその製造方法
JP2004111895A (ja) * 2002-07-25 2004-04-08 Murata Mfg Co Ltd 積層型圧電部品の製造方法、及び積層型電子部品
JP2005136303A (ja) * 2003-10-31 2005-05-26 Hitachi Metals Ltd 多層セラミック基板の製造方法
JP2006093525A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法およびそれを用いたセラミック多層基板並びにパワーアンプモジュール
JP4645935B2 (ja) * 2004-03-24 2011-03-09 日立金属株式会社 低温焼成磁器組成物およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
JPH03197355A (ja) * 1989-12-25 1991-08-28 Mitsubishi Electric Corp セラミツク基板用組成物
JP2002080274A (ja) * 2000-09-08 2002-03-19 Natl Science Council Of Roc 電子回路デバイス及びその製造方法
JP2004111895A (ja) * 2002-07-25 2004-04-08 Murata Mfg Co Ltd 積層型圧電部品の製造方法、及び積層型電子部品
JP2005136303A (ja) * 2003-10-31 2005-05-26 Hitachi Metals Ltd 多層セラミック基板の製造方法
JP4645935B2 (ja) * 2004-03-24 2011-03-09 日立金属株式会社 低温焼成磁器組成物およびその製造方法
JP2006093525A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法およびそれを用いたセラミック多層基板並びにパワーアンプモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066914A1 (ja) * 2018-09-26 2020-04-02 京セラ株式会社 コーディエライト質セラミックスおよび望遠鏡用部材
CN112739662A (zh) * 2018-09-26 2021-04-30 京瓷株式会社 堇青石质陶瓷和望远镜用构件
JPWO2020066914A1 (ja) * 2018-09-26 2021-09-02 京セラ株式会社 コーディエライト質セラミックスおよび望遠鏡用部材
JP7019830B2 (ja) 2018-09-26 2022-02-15 京セラ株式会社 コーディエライト質セラミックスおよび望遠鏡用部材
CN112739662B (zh) * 2018-09-26 2022-10-25 京瓷株式会社 堇青石质陶瓷和望远镜用构件

Similar Documents

Publication Publication Date Title
JP5645136B2 (ja) 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法
JP4720829B2 (ja) 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
JP5321066B2 (ja) セラミック組成物およびセラミック基板
US11420905B2 (en) Ceramic substrate and production method for same
JP2009088089A (ja) セラミック多層基板
JP3687443B2 (ja) 低温焼成セラミック組成物及びセラミック多層基板
CN115119394A (zh) 层叠体以及电子部件
WO2010092969A1 (ja) 低温焼結セラミック材料およびセラミック基板
JP6728859B2 (ja) セラミック基板およびその製造方法
JPWO2015040949A1 (ja) アルミナ質セラミック配線基板及びその製造方法
US7056853B2 (en) Oxide ceramic material, ceramic substrate employing the same, ceramic laminate device, and power amplifier module
JP5527053B2 (ja) 誘電体磁器、誘電体磁器の製造方法及び電子部品
JP2016213410A (ja) 回路基板およびその製造方法
JP2012051750A (ja) 誘電体磁器組成物の製造方法および積層型セラミック電子部品
JP7206156B2 (ja) アルミナ質焼結体及び配線基板
JP4337818B2 (ja) 磁器組成物
JP2006093003A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP2006089319A (ja) フェライトおよびガラスセラミック基板
JP4281549B2 (ja) 誘電体磁器組成物およびこれを用いた積層セラミック部品
JPH02230798A (ja) 複合積層セラミック部品
JP4534413B2 (ja) 高周波部品用低誘電率磁器組成物の製造方法
JP4442077B2 (ja) 高周波部品用磁器組成物
JP4174668B2 (ja) 誘電体磁器組成物、並びにその製造方法、それを用いた誘電体磁器及び積層セラミック部品
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板
JP2003226572A (ja) 低誘電率磁器組成物とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190115