JP2016213410A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP2016213410A JP2016213410A JP2015098273A JP2015098273A JP2016213410A JP 2016213410 A JP2016213410 A JP 2016213410A JP 2015098273 A JP2015098273 A JP 2015098273A JP 2015098273 A JP2015098273 A JP 2015098273A JP 2016213410 A JP2016213410 A JP 2016213410A
- Authority
- JP
- Japan
- Prior art keywords
- mass
- terms
- less
- circuit board
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】Mg、Al、Siの酸化物からなる主成分であって、MgO換算で10〜25質量%、Al2O3換算で15〜40質量%、SiO2換算で45〜65質量%の割合で含有する主成分と、主成分100質量%に対して、B2O3換算で0.1〜5質量%、CuO換算で0.1〜10質量%、Mn3O4換算で0〜10質量%、Bi2O3換算で0.1〜10質量%の副成分とを含む原料を用いて粉砕粉を得る工程(A)と、グリーンシートを得る工程(B)と、AgまたはAg合金からなる導電体ペースト付きシート成形体を得る工程(C)と、2以上の導電体ペースト付きシート成形体を積層し、ブロック積層体を得る工程(D)と、ブロック積層体を酸素濃度が2%以下の雰囲気において1000℃未満の温度で焼結し、焼結体を得る工程(E)とを包含する。
【選択図】図3
Description
図1は、本実施形態による回路基板10の模式的な断面図である。回路基板10は、セラミックス基板11と内部導電体12とを備える。セラミックス基板11は板形状を有しており、表面11xおよび裏面11yを有する。セラミックス基板11は、例えば、複数のセラミックスグリーンシートが積層され、焼結することによって形成されている。より具体的には、セラミックス基板11は表面セラミックス層11a、裏面セラミックス層11cおよび1以上の中間セラミックス層11bを含む。これらの層は一体的に焼結しているため、明瞭な層界面を有していない場合がある。
セラミックス基板11は、主成分および副成分を含むセラミックスからなる。セラミックスの主成分はMg、Al、Siの酸化物を含む。より具体的には、主成分は、Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al2O3、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10〜25質量%、Al2O3換算で15〜40質量%、SiO2換算で45〜65質量%の割合で含有する。ここで、「10〜25質量%」は10質量%以上、25質量%以下の範囲を示す。以下、分かりやすさのため、数値範囲を「〜」で示す場合がある。
セラミックス基板を構成しているセラミックスは、コーディエライト結晶を主相として含む。コーディエライトは、2MgO・2Al2O3・5SiO2で示される(Mg2Al3(AlSi5O18)とも示される)組成を有し、斜方晶系または六方晶系の結晶構造を備えている。コーディエライトは、およそ0.1〜1.5ppm/℃程度の熱膨張係数を有するため、コーディエライトを主相とするセラミックスは小さい熱膨張係数を有する。
本発明のセラミックス基板を構成するセラミックスの熱膨張係数、比誘電率、誘電損失は小さい。具体的には、このセラミックスの熱膨張係数は、25℃以上400℃以下の範囲において、4.5ppm/℃以下であり、比誘電率は5.5以下である。また、損失を示す誘電正接の逆数であるQ値と周波数との積であるf・Q値が10THz以上である。さらに、セラミックスの焼結体密度が2.4g/cm3以上である。
特に、結晶相と誘電特性の関係について以下に考察する。当該組成領域でコーディエライト以外に析出しうる結晶相としては例えばエンスタタイト(MgSiO3)やスピネル(MgAl2O4)、フォルステライト(Mg2SiO4)や未反応のアルミナ等がある。また、ボールミルを用いた原料混合工程もしくは粉砕工程においてジルコニアボールを使用する場合、それがコンタミとして混入し、焼成過程でジルコン(ZrSiO4)を形成し得る。これらの結晶相は、コーディエライトと比べて比誘電率が高く、また熱膨張係数も大きい。これらが過剰に析出すると比誘電率や熱膨張係数の値が大きくなってしまうため、これらの析出を抑制するように組成条件やプロセス条件を選定するのが好ましい。言い換えると、比誘電率と熱膨張係数が所望の範囲を満たすのであれば、本発明のセラミックス基板を構成するセラミックスにおいて、これらの析出物が共存していても良い。また、副成分がその主たる組成比率として存在している粒界相成分については、コーディエライト結晶相に対して適切な量を存在させると緻密な焼結体が得られやすくなるが、過剰に存在させると低損失なコーディエライト結晶相に対する高損失な粒界相成分の比率増加の影響が大きくなり、f・Q値が低下する可能性が考えられる。そのため、比誘電率とf・Q値と熱膨張係数が所望の物性値を満たす範囲で、良好な焼結性を得るためにも副成分が主たる組成比率として存在する粒界相成分は一定範囲の比率で存在させるほうが望ましい。コーディエライトの結晶構造の一部をCuやMnなどの副成分が置換していても良い。また所望の熱膨張係数および誘電特性が得られる範囲に於いて主成分や副成分以外の成分を含んでも良い。
内部導電体12は、AgまたはAgを含む合金からなる。一般にLTCC基板の電極としては、Au、Ag、Cu等が用いられるが、焼結時に電極が酸化したり、電極材料が拡散しやすい。例えば、特開2000−281436号公報は、BaO−Al2O3−SiO2系低温焼成セラミックスと銅系の導電パターンとを有するセラミックス多層基板を開示している。この文献によれば、銅の酸化による導電パターンの電気特性の低下を抑制するため、還元性雰囲気で焼成することを開示している。特開2012−240890号公報はBaO−Al2O3−SiO2系低温焼成セラミックスと銀系の導電パターンとを有するセラミックス多層基板を開示している。この文献によれば、焼成時の銀の液相への溶出を抑制するために、酸化銀を添加することを開示している。
以下、回路基板の製造方法を説明する。
図3に示すように、まず、主成分および副成分を含む粉砕粉を用意(ステップA)する。この工程には、3つの方法がある。
第1の方法により粉砕粉を得るフローチャートを図4Aに示す。まず、主成分の素原料を調製する(ステップA11)。具体的には、主成分となる、Mg、Al、Siの酸化物を素原料として用意し、Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al2O3、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10〜25質量%、Al2O3換算で15〜40質量%、SiO2換算で45〜65質量%の割合で、Mg、Al、Siの酸化物を秤量する。Mg、Al、Siの酸化物には、MgO、Al2O3、SiO2を用いることができる。また、MgCO3、Mg(OH)2、SiO2・nH2O等、これらの元素を含む他の化合物やこれらの元素の他の酸化状態の酸化物を用いてもよい。
第2の方法により粉砕粉を得るフローチャートを図4Bに示す。まず、第1の方法と同様、主成分の素原料を調製し(ステップA21)、仮焼を行うことによって、第1の仮焼体を得る(ステップA22)。また、副成分の素原料を調製する(ステップA23)。
第3の方法により粉砕粉を得るフローチャートを図4Cに示す。まず、第1の方法と同様、主成分の素原料を調製する(ステップA31)。また、副成分の素原料を調製する(ステップA32)。
仮焼体の粉砕粉と水などの液体とバインダーと可塑剤を混合し、スラリーを得る。図5Aに示すように、スラリーからドクターブレード法などによって、複数のグリーンシート20を作製する(ステップB)。粉砕粉は乾燥させると凝集するため、乾燥させずに粉砕粉のスラリーに直接所定量のバインダや可塑剤を混合してグリーンシート用のスラリーとしても良い。
グリーンシート20に内部導電体ペーストを付与し、導電体ペースト付きシート成形体を得る(ステップC)。図5Bに示すように、例えば、3枚のグリーンシート20を積層し、シート成形体20’を得る。その後、必要に応じて、応力緩和のための熱処理を行った後、シート成形体20’にビア及び/又はスルーホール24を形成し、ビア及び/又はスルーホール24の内部を内部導電体ペースト25で充填する。これにより導電体ペースト25が付与された導電体ペースト付きシート成形体21が得られる。
図6に示すように、導電体ペースト付きシート成形体21、22、23を導電体ペーストが接続するように積層し、ブロック積層体27を得る。このとき焼結時の膨張収縮を抑制するために、例えばブロック積層体の上面及び/または下面に拘束層を設けるなどして、焼結中の基板面内方向への寸法変化を抑制しても良い。
ブロック積層体27を焼結し、焼結体を得る(ステップE)。具体的には、酸素濃度が2%以下である雰囲気において、ブロック積層体27を800℃以上1000℃未満の温度で焼結する。これにより、主成分がコーディエライト結晶として析出したセラミックスおよびセラミックスの内部に内部導電体を含む焼結体が得られる。好ましくは、焼結温度は、850℃以上960℃以下であり、より好ましく850℃以上930℃以下である。
焼結時の雰囲気中の酸素濃度は低い方がAgの拡散を抑制することができる。酸素濃度は0%でもよい。しかし、焼結時の炉からの脱ガス、使用するガスの純度等によって、雰囲気中の酸素濃度を0%に近い小さな値にすることは一般に容易ではない。これに対し、例えば、1ppmの酸素濃度の雰囲気は、一般的な焼成炉に付属の雰囲気制御装置を用い、実現し得る。より安価な装置であれば10ppm程度に制御可能である。このため、焼結時の雰囲気中の酸素濃度は1ppm以上2%以下であることが好ましい。これにより、回路基板の製造コストを低減することが可能となる。より好ましくは、酸素濃度は1ppm以上1%以下、さらに好ましくは1ppm以上0.5%以下、さらに好ましくは1ppm以上0.1%以下である。
種々の条件でセラミックス基板を作製し、特性を評価した結果を説明する。前述したように、本発明の回路基板に用いるセラミックスの主成分の組成及び好ましい組成比については、本出願人による特許第4645935号公報に説明されている。このため、以下においては、主として、内部導電体を形成した場合の特性および低温焼成のための副成分について実験を示す。
以下の手順により、回路基板に相当する試料を作製した。原料の粉砕粉を得る方法として第2の方法および第3の方法を用いた。
まず第2の方法を用いて、原料の粉砕粉を作製した(ステップA)。主成分の素原料となるMgO、Al2O3、SiO2粉末を、下記表1に示す質量比に従って秤量(ステップA21)し、純水と一緒に、ボールミルで40時間混合をおこなった。混合スラリーを加熱乾燥した後、らいかい機で解砕し、アルミナ製容器に入れ大気雰囲気中1100℃で2時間仮焼し、第1の仮焼体を得た(ステップA22)。
主成分の素原料となるMgO、Al2O3、SiO2と副成分素原料となるH3BO3、Bi2O3、CuO、Mn3O4を以下の表2に示す質量比に従って秤量し(ステップA31、A32)、エタノール・ブタノール混合溶媒と一緒に、ボールミルで40時間混合をおこなった。混合スラリーを加熱乾燥した後、らいかい機で解砕し、アルミナ製容器に入れ大気雰囲気中1050℃で2時間仮焼した(ステップA33)。その後、得られた仮焼体とエタノール・ブタノール混合溶媒とをボールミルに入れ46時間粉砕し、加熱乾燥した後、粉砕粉を得た(ステップA34)。
得られた焼結体の寸法と質量から焼結体密度を求めた。円柱共振器法によって、共振周波数f0と無負荷Q値Q0を求めた。焼結体の寸法とf0、Q0から比誘電率εrおよび誘電損失係数tanδの逆数とf0の積であるf・Q値を算出した。共振周波数は12〜17GHzであった。
図7に得られた試料の熱膨張係数を測定した結果を示す。図7から分かるように、温度の上昇に伴い熱膨張係数も大きくなるが、600℃以下の温度範囲では、第3の方法(一括仮焼)および第2の方法(分割仮焼)のいずれの方法によっても、熱膨張係数は、従来のLTCC基板に比べて半導体であるSiの熱膨張係数に近く、4.5ppm/℃以下である。特に、400℃まで熱膨張係数が単調に増加し、400℃でも2〜2.4ppm/℃で、600℃となっても3.0ppm/℃以下である。したがって、本実施形態の回路基板をインターポーザとして用いた場合、リフローによって、回路基板に半導体チップ等の部品を接合しても、半導体チップと回路基板との熱膨張係数との差が小さいため、回路基板が反ったり、半導体チップが回路基板から剥がれたり、半導体チップと回路基板との接続が断線することが抑制できるため好ましい。
焼結体は、BおよびBiの両方を含有することにより高い焼結体密度を得やすく、好ましい誘電特性を得られやすい。副成分として含まれるBとBiとの比と誘電体特性との関係を調べるため、副成分の添加量を表4に示すように異ならせることによって、B/Bi比が、それぞれB2O3およびBi2O3換算で0.17、0.31、0.40、0.75、2.50である試料1〜6を第1の方法で作製し、誘電体特性を調べた。焼結温度は、各試料が焼結する温度を選択した。
第2の方法を用いる場合に、副成分と添加する第1の仮焼体の好ましい添加比率を検討した。
11 セラミックス基板
11x 表面
11y 裏面
12 内部導電体
13 表面電極
14 裏面電極
20 グリーンシート
20’ シート成形体
21、22、23 導電体ペースト付きシート成形体
24 ビア及び/又はスルーホール
25 内部導電体ペースト
26 パターン
27 ブロック積層体
28 セラミックス層
29 セラミックス層
Claims (8)
- Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al2O3、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al2O3換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B2O3換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn3O4換算で0質量%以上10質量%以下、Bi2O3換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む原料を用いて粉砕粉を得る工程(A)と、
前記粉砕粉を用いて複数のグリーンシートを得る工程(B)と、
AgまたはAgを含む合金からなる導電体ペーストを前記グリーンシートまたは2以上のグリーンシートの成形体に付与し、導電体ペースト付きシート成形体を得る工程(C)と、
2以上の前記導電体ペースト付きシート成形体を積層し、ブロック積層体を得る工程(D)と、
前記ブロック積層体を酸素濃度が2%以下の雰囲気において1000℃未満の温度で焼結し、焼結体を得る工程(E)と、
を包含する回路基板の製造方法。 - 前記工程(E)における前記酸素濃度は、1ppm以上1%以下である請求項1に記載の回路基板の製造方法。
- 前記副成分において、Bの含有量は、B2O3換算で1.5質量%以上3.8質量%以下であり、Biの含有量は、Bi2O3換算で3.9質量%以上8.0質量%以下であり、BとBiの比B/Biは、B2O3およびBi2O3換算で0.3以上0.8以下である請求項1または2に記載の回路基板の製造方法。
- 前記工程(A)は、
前記MgO、Al2O3、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、仮焼体を得る仮焼工程と、
前記仮焼体と、前記B2O3、CuO、Mn3O4、Bi2O3換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、混合物を粉砕することにより前記粉砕粉を得る粉砕工程と
を含む請求項1から3のいずれかに記載の回路基板の製造方法。 - 前記工程(A)は、
前記MgO、Al2O3、SiO2換算の割合でMg、Al、Siを含む前記主成分を、900℃以上1200℃未満の温度で仮焼し、第1の仮焼体を得る第1の仮焼工程と、
前記第1の仮焼体の一部と、前記B2O3、CuO、Mn3O4、Bi2O3換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、800℃以下の温度で仮焼し、第2の仮焼体を得る第2の仮焼工程と、
前記100質量%の主成分に対する前記B2O3、CuO、Mn3O4、Bi2O3換算の割合でB、Cu、Mn、Biを含有するように、前記第1の仮焼体の残部と第2の仮焼体とを混合し、粉砕することによって、前記粉砕粉を得る粉砕工程と
を含む請求項1から3のいずれかに記載の回路基板の製造方法。 - 前記工程(A)は、
前記MgO、Al2O3、SiO2換算の割合のMg、Al、Siを含む前記主成分と、前記B2O3、CuO、Mn3O4、Bi2O3換算の割合でB、Cu、Mn、Biを含む前記副成分とを混合し、混合粉を得る混合工程と、
前記混合粉を700℃以上1250℃未満で仮焼し、仮焼体を得る仮焼工程と、
前記仮焼体を粉砕し、前記粉砕粉を得る粉砕工程と、
を含む請求項1から3のいずれかに記載の回路基板の製造方法。 - Mg、Al、Siの酸化物からなる主成分であって、前記Mg、Al、Siの酸化物中のMg、Al、Siを、それぞれMgO、Al2O3、SiO2に換算し、足し合わせた合計質量に対して、MgO換算で10質量%以上25質量%以下、Al2O3換算で15質量%以上40質量%以下、SiO2換算で45質量%以上65質量%以下の割合で含有する主成分と、前記主成分100質量%に対して、B2O3換算で0.1質量%以上5質量%以下、CuO換算で0.1質量%以上10質量%以下、Mn3O4換算で0質量%以上10質量%以下、Bi2O3換算で0.1質量%以上10質量%以下の割合でB、Cu、Mn、Biを含有する副成分とを含む組成を有するセラミックスからなるセラミックス基板と、
前記セラミックス基板中に形成されたAgまたはAgを含む合金からなる内部導電体と、
を備え、
前記内部導電体のAg拡散量が1.3原子%以下である、回路基板。 - 前記セラミックスの比誘電率は、5.5以下であり
f・Q値が10THz以上であり、
焼結体密度が2.4g/cm3以上であり、
25℃以上400℃以下の範囲における熱膨張係数が4.5ppm/℃以下である請求項7に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015098273A JP2016213410A (ja) | 2015-05-13 | 2015-05-13 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015098273A JP2016213410A (ja) | 2015-05-13 | 2015-05-13 | 回路基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016213410A true JP2016213410A (ja) | 2016-12-15 |
Family
ID=57550109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015098273A Pending JP2016213410A (ja) | 2015-05-13 | 2015-05-13 | 回路基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016213410A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020066914A1 (ja) * | 2018-09-26 | 2020-04-02 | 京セラ株式会社 | コーディエライト質セラミックスおよび望遠鏡用部材 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122598A (ja) * | 1988-10-31 | 1990-05-10 | Taiyo Yuden Co Ltd | セラミック多層配線基板とその製造方法 |
JPH03197355A (ja) * | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | セラミツク基板用組成物 |
JP2002080274A (ja) * | 2000-09-08 | 2002-03-19 | Natl Science Council Of Roc | 電子回路デバイス及びその製造方法 |
JP2004111895A (ja) * | 2002-07-25 | 2004-04-08 | Murata Mfg Co Ltd | 積層型圧電部品の製造方法、及び積層型電子部品 |
JP2005136303A (ja) * | 2003-10-31 | 2005-05-26 | Hitachi Metals Ltd | 多層セラミック基板の製造方法 |
JP2006093525A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法およびそれを用いたセラミック多層基板並びにパワーアンプモジュール |
JP4645935B2 (ja) * | 2004-03-24 | 2011-03-09 | 日立金属株式会社 | 低温焼成磁器組成物およびその製造方法 |
-
2015
- 2015-05-13 JP JP2015098273A patent/JP2016213410A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122598A (ja) * | 1988-10-31 | 1990-05-10 | Taiyo Yuden Co Ltd | セラミック多層配線基板とその製造方法 |
JPH03197355A (ja) * | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | セラミツク基板用組成物 |
JP2002080274A (ja) * | 2000-09-08 | 2002-03-19 | Natl Science Council Of Roc | 電子回路デバイス及びその製造方法 |
JP2004111895A (ja) * | 2002-07-25 | 2004-04-08 | Murata Mfg Co Ltd | 積層型圧電部品の製造方法、及び積層型電子部品 |
JP2005136303A (ja) * | 2003-10-31 | 2005-05-26 | Hitachi Metals Ltd | 多層セラミック基板の製造方法 |
JP4645935B2 (ja) * | 2004-03-24 | 2011-03-09 | 日立金属株式会社 | 低温焼成磁器組成物およびその製造方法 |
JP2006093525A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法およびそれを用いたセラミック多層基板並びにパワーアンプモジュール |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020066914A1 (ja) * | 2018-09-26 | 2020-04-02 | 京セラ株式会社 | コーディエライト質セラミックスおよび望遠鏡用部材 |
CN112739662A (zh) * | 2018-09-26 | 2021-04-30 | 京瓷株式会社 | 堇青石质陶瓷和望远镜用构件 |
JPWO2020066914A1 (ja) * | 2018-09-26 | 2021-09-02 | 京セラ株式会社 | コーディエライト質セラミックスおよび望遠鏡用部材 |
JP7019830B2 (ja) | 2018-09-26 | 2022-02-15 | 京セラ株式会社 | コーディエライト質セラミックスおよび望遠鏡用部材 |
CN112739662B (zh) * | 2018-09-26 | 2022-10-25 | 京瓷株式会社 | 堇青石质陶瓷和望远镜用构件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5645136B2 (ja) | 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法 | |
JP4720829B2 (ja) | 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法 | |
JP5321066B2 (ja) | セラミック組成物およびセラミック基板 | |
US11420905B2 (en) | Ceramic substrate and production method for same | |
JP2009088089A (ja) | セラミック多層基板 | |
JP3687443B2 (ja) | 低温焼成セラミック組成物及びセラミック多層基板 | |
CN115119394A (zh) | 层叠体以及电子部件 | |
WO2010092969A1 (ja) | 低温焼結セラミック材料およびセラミック基板 | |
JP6728859B2 (ja) | セラミック基板およびその製造方法 | |
JPWO2015040949A1 (ja) | アルミナ質セラミック配線基板及びその製造方法 | |
US7056853B2 (en) | Oxide ceramic material, ceramic substrate employing the same, ceramic laminate device, and power amplifier module | |
JP5527053B2 (ja) | 誘電体磁器、誘電体磁器の製造方法及び電子部品 | |
JP2016213410A (ja) | 回路基板およびその製造方法 | |
JP2012051750A (ja) | 誘電体磁器組成物の製造方法および積層型セラミック電子部品 | |
JP7206156B2 (ja) | アルミナ質焼結体及び配線基板 | |
JP4337818B2 (ja) | 磁器組成物 | |
JP2006093003A (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
JP2006089319A (ja) | フェライトおよびガラスセラミック基板 | |
JP4281549B2 (ja) | 誘電体磁器組成物およびこれを用いた積層セラミック部品 | |
JPH02230798A (ja) | 複合積層セラミック部品 | |
JP4534413B2 (ja) | 高周波部品用低誘電率磁器組成物の製造方法 | |
JP4442077B2 (ja) | 高周波部品用磁器組成物 | |
JP4174668B2 (ja) | 誘電体磁器組成物、並びにその製造方法、それを用いた誘電体磁器及び積層セラミック部品 | |
JP4129384B2 (ja) | 誘電体磁器およびそれを用いた多層配線基板 | |
JP2003226572A (ja) | 低誘電率磁器組成物とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190115 |