JP2016207794A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2016207794A
JP2016207794A JP2015086436A JP2015086436A JP2016207794A JP 2016207794 A JP2016207794 A JP 2016207794A JP 2015086436 A JP2015086436 A JP 2015086436A JP 2015086436 A JP2015086436 A JP 2015086436A JP 2016207794 A JP2016207794 A JP 2016207794A
Authority
JP
Japan
Prior art keywords
wiring board
connector
connection pad
layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015086436A
Other languages
English (en)
Other versions
JP6533089B2 (ja
Inventor
仁田尾　智広
Tomohiro Nitao
智広 仁田尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015086436A priority Critical patent/JP6533089B2/ja
Publication of JP2016207794A publication Critical patent/JP2016207794A/ja
Application granted granted Critical
Publication of JP6533089B2 publication Critical patent/JP6533089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】コネクタ接続パッドに剥がれが発生することのない接続信頼性に優れる配線基板を提供すること。【解決手段】複数の絶縁層１が積層されて成る絶縁基体の表面に、挿抜コネクタ１３が半田接続されるコネクタ接続パッド６を形成する銅箔から成る表層導体層２Ａが埋入されて成る配線基板１０であって、表層導体層２Ａは、絶縁基体の表面に埋入された側の主面が多数の突起部Ｐを有するマット面から成り、突起部Ｐの先端部に括れ部Ｃと該括れ部Ｃよりも径大の頂部Ｔとを形成する電解銅めっきが被着されていることを特徴とする配線基板である。【選択図】図２

Description

本発明は、挿抜コネクタが半田接続されるコネクタ接続パッドを備えた配線基板に関するものである。
表面に銅箔から成る配線導体が転写法により埋入された樹脂系材料から成る絶縁層を上下に複数積層するとともに、絶縁層を挟んで上下に位置する配線導体同士を導電ペーストの硬化物から成るビア導体により接続して成る多層構造の配線基板が知られている。
このような配線基板においては、絶縁層との密着強度を高めるために、配線導体の主面が粗化されている。特に表層の配線導体においては、埋入される側の主面をマット面として大きな密着強度が得られるようにしている。
ところで、このような配線基板は、例えば半導体集積回路素子等の半導体素子を搭載するための配線基板として用いられる。半導体素子を搭載するために用いられる配線基板においては、上面に多数の半導体素子接続パッドが形成されている。半導体素子接続パッドには、半導体素子の電極端子が半田を介してフリップチップ接続される。半導体素子の電極端子を半導体素子接続パッドに半田接続することにより半導体素子が配線基板に搭載される。
また、配線基板の下面には、外部接続パッドが形成されている。外部接続パッドは、電子装置を構成する回路基板の配線導体に半田を介して接続される。配線基板に半導体素子を搭載後、外部接続パッドを回路基板の配線導体に半田接続することにより半導体素子が回路基板に電気的に接続される。
このような配線基板は、その上面にさらにコネクタ接続パッドを備える場合がある。このコネクタ接続パッドには、例えば挿抜コネクタが半田接続される。この挿抜コネクタを介して配線基板に搭載する半導体素子が別の回路基板に電気的に接続される。
しかしながら、コネクタ接続パッドに半田接続された挿抜コネクタの噛み合いが固かったり、引っ掛かりがあったりすると、コネクタの挿抜の際にコネクタ接続パッドに極めて大きな力が加わってしまう。その結果、コネクタ接続パッドに剥がれが発生し、コネクタを介した外部との電気接続が良好に行われなくなってしまうことがあった。
特開平１１−３４０３６７号公報
本発明は、コネクタ接続パッドに挿抜コネクタが半田接続された後、コネクタの挿抜が繰り返し行われたとしても、コネクタ接続パッドに剥がれが発生することのない接続信頼性に優れる配線基板を提供することを課題とする。
本発明の配線基板は、複数の絶縁層が積層されて成る絶縁基体の表面に、挿抜コネクタが半田接続されるコネクタ接続パッド形成する銅箔から成る表層導体が埋入されて成る配線基板であって、前記表層導体は、前記絶縁基体の表面に埋入された側の主面が多数の突起部を有するマット面から成り、前記突起部の先端部に括れ部と該括れ部よりも径大の頂部とを形成する電解銅めっきが被着されていることを特徴とするものである。
本発明の配線基板によれば、コネクタ接続パッドを形成する表層導体層は、絶縁基体の表面に埋入された側の主面が多数の突起部を有するマット面から成り、突起部の先端部に括れ部と径大の頂部とが形成されていることから、この括れ部および頂部によりコネクタ接続パッドと絶縁基体とが強固に係止される。そのため、コネクタ接続パッドに挿抜コネクタを半田接続した後、コネクタの挿抜が繰り返し行われたとしても、コネクタ接続パッドが絶縁基体から剥離することを有効に防止することができる。
図１は、本発明の配線基板の一実施形態例を示す概略断面図である。 図２は、図１に示す配線基板の要部拡大断面図である。 図３は、図２に示す断面形状を形成する方法を説明するための模式図である。
図１に本発明の一実施形態例を概略断面図で示す。本例の配線基板１０は、主として絶縁層１と導体層２とビア導体３とから成る。絶縁層１は、導体層２およびビア導体３を支持する絶縁基体を形成する。導体層２およびビア導体３は、配線導体を形成する。
絶縁層１は、例えば、ガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた樹脂系の電気絶縁材料から成る。絶縁層１の厚みは、１００〜２００μｍ程度である。
導体層２は、銅箔から成る。導体層２の厚みは、１０〜２０μｍ程度である。導体層２は、絶縁層１のいずれかの表面に埋入されている。導体層２には、表層導体層２Ａと内層導体層２Ｂとがある。表層導体層２Ａは、絶縁層１に埋入されている側の主面がマット面となっている。内層導体層２Ｂは、絶縁層１に埋入されている側の主面が粗化されたシャイニー面となっている。
ビア導体３は、導電性ペーストの硬化物から成る。ビア導体３は、絶縁層１に穿孔されたビアホール内に充填されている。ビア導体３の直径は、５０〜１５０μｍ程度である。
配線基板１０の上面中央部には、表層導体層２Ａから成る多数の半導体素子接続パッド４が配設されている。半導体素子接続パッド４の直径は、１００〜２００μｍ程度である。半導体素子接続パッド４の配列ピッチは、１５０〜２５０μｍ程度である。この半導体素子接続パッド４には、半導体素子Ｓの電極端子Ｔが半田を介して接続される。
配線基板１０の下面には、表層導体層２Ａから成る多数の外部接続パッド５が配設されている。外部接続パッド５の直径は、３００〜６００μｍ程度である。外部接続パッド５の配列ピッチは、４００〜１０００μｍ程度である。この外部接続パッド５は、外部電気回路基板の配線導体に半田を介して接続される。
配線基板１０は、その上面に表層導体層２Ａから成るコネクタ接続パッド６を備えている。このコネクタ接続パッド６には、挿抜コネクタＣが半田接続される。この挿抜コネクタＣを介して半導体素子Ｓが別の回路基板と電気的に接続される。
本例の配線基板１０においては、上述したように、表層導体層２Ａは、絶縁層１に埋入された側の主面がマット面となっている。このマット面は図２に示すように、多数の突起部Ｐを有している。マット面の最大高さＲｚは、４〜７μｍである。マット面の最大高さＲｚが４μｍ未満の場合、表層導体層２Ａと絶縁層１との密着力が低いものなる傾向にあり、７μｍを超えると、微細な表層導体層２Ａを形成することが困難となる傾向にある。また、マット面のピークカウントは１５以上である。マット面のピークカウントが１５未満の場合、表層導体層２Ａと絶縁層１との密着力が低いものとなる傾向にある。
さらに、本例の配線基板１０においては、コネクタ接続パッド６を形成する表層導体層２Ａのマット面における突起部Ｐの先端部に括れ部と径大の頂部とを形成する電解銅めっきが被着されている。括れ部Ｃの直径は１〜３μｍであり、頂部Ｔの直径は、３〜６μｍである。頂部Ｔの直径は、括れ部Ｃの直径よりも２〜５μｍ径大となっている。
このように、本例の配線基板１０によれば、コネクタ接続パッド６を形成する表層導体層２Ａは、絶縁基体の表面に埋入された側の主面が多数の突起部Ｐを有するマット面から成り、突起部Ｐの先端部に括れ部Ｃと径大の頂部Ｔとが形成されていることから、この括れ部Ｃおよび頂部Ｔによりコネクタ接続パッド６と絶縁基体とが強固に係止される。そのため、コネクタ接続パッド６に挿抜コネクタ１３を半田接続した後、コネクタの挿抜が繰り返し行われたとしても、コネクタ接続パッド６が絶縁基体から剥離することを有効に防止することができる。
なお、表層導体層２Ａのマット面における突起部Ｐの先端部に括れ部Ｃと径大の頂部Ｔとを形成するには、図３（ａ）に模式図で示すように、表層導体層２Ａに突起部Ｐの最大高さＲｚが４〜７μｍのマット面を形成した後、図３（ｂ）に示すように、電解めっき装置の陽極Ａからの電解を突起部Ｐの先端部に集中させて電解銅めっきを施し、図３（ｃ）に示すように、突起部Ｐの先端部に括れ部Ｃおよび径大の頂部Ｔを形成する方法が採用される。この場合、突起部Ｐの高さが高い程、突起部Ｐの先端部に電界が集中しやすくなるとともに、マット面と電解銅めっき装置の陽極Ａとの距離が小さい程、突起部Ｐの先端部に電界が集中しやすくなる。
１ 絶縁層
２ 導体層
２Ａ 表層導体層
６ コネクタ接続パッド
１３ 挿抜コネクタ
Ｃ 括れ部
Ｐ 突起部
Ｔ 頂部

Claims (1)

  1. 複数の絶縁層が積層されて成る絶縁基体の表面に、挿抜コネクタが半田接続されるコネクタ接続パッドを形成する銅箔から成る表層導体層が埋入されて成る配線基板であって、前記表層導体層は、前記絶縁基体の表面に埋入された側の主面が多数の突起部を有するマット面から成り、前記突起部の先端部に括れ部と該括れ部よりも径大の頂部とを形成する電解銅めっきが被着されていることを特徴とする配線基板。
JP2015086436A 2015-04-21 2015-04-21 配線基板 Active JP6533089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015086436A JP6533089B2 (ja) 2015-04-21 2015-04-21 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015086436A JP6533089B2 (ja) 2015-04-21 2015-04-21 配線基板

Publications (2)

Publication Number Publication Date
JP2016207794A true JP2016207794A (ja) 2016-12-08
JP6533089B2 JP6533089B2 (ja) 2019-06-19

Family

ID=57490207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015086436A Active JP6533089B2 (ja) 2015-04-21 2015-04-21 配線基板

Country Status (1)

Country Link
JP (1) JP6533089B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340367A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004152904A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2004319976A (ja) * 2003-03-28 2004-11-11 Matsushita Electric Ind Co Ltd 転写シート及びそれを用いた配線基板とその製造方法
JP2009206514A (ja) * 2008-02-28 2009-09-10 Ls Mtron Ltd プリント回路用銅箔及びその表面処理方法、並びにメッキ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340367A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004152904A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2004319976A (ja) * 2003-03-28 2004-11-11 Matsushita Electric Ind Co Ltd 転写シート及びそれを用いた配線基板とその製造方法
JP2009206514A (ja) * 2008-02-28 2009-09-10 Ls Mtron Ltd プリント回路用銅箔及びその表面処理方法、並びにメッキ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2022054298A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6533089B2 (ja) 2019-06-19

Similar Documents

Publication Publication Date Title
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2008177554A (ja) 多層配線基板、及び多層配線基板埋込用の給電構造体
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN108811323B (zh) 印刷电路板及其制造方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP2008130722A (ja) 固体電解コンデンサ内蔵回路基板とその製造方法
JP6533089B2 (ja) 配線基板
JP2016100352A (ja) プリント配線板およびその製造方法
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2015026774A (ja) 配線基板の製造方法
JP2017011215A (ja) インターポーザ及びそれを用いた電子装置
JP2005158903A (ja) 固体電解コンデンサ
JP6215784B2 (ja) 配線基板
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6082284B2 (ja) 配線基板及びその製造方法
JP5997197B2 (ja) 配線基板
JP2015070105A (ja) 配線基板の製造方法
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP2014179518A (ja) 多層配線基板、及び部品実装多層配線基板
JP5753521B2 (ja) 配線基板の製造方法
KR102177019B1 (ko) 인쇄회로기판의 양면 패터닝 구조
JP5959562B2 (ja) 配線基板
JP2003249760A (ja) 配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190523

R150 Certificate of patent or registration of utility model

Ref document number: 6533089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150