JP2014179518A - 多層配線基板、及び部品実装多層配線基板 - Google Patents

多層配線基板、及び部品実装多層配線基板 Download PDF

Info

Publication number
JP2014179518A
JP2014179518A JP2013053419A JP2013053419A JP2014179518A JP 2014179518 A JP2014179518 A JP 2014179518A JP 2013053419 A JP2013053419 A JP 2013053419A JP 2013053419 A JP2013053419 A JP 2013053419A JP 2014179518 A JP2014179518 A JP 2014179518A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
disposed
solder layer
conductive post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013053419A
Other languages
English (en)
Inventor
Toru Serizawa
徹 芹澤
Ryohei Kasai
諒平 葛西
Osamu Shimada
修 島田
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013053419A priority Critical patent/JP2014179518A/ja
Publication of JP2014179518A publication Critical patent/JP2014179518A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】子部品の広範囲に亘る適用性を維持した上で接続信頼性に優れ、高密度化及び高機能化を図ることが可能な多層配線基板、及び当該多層配線基板を用いた部品実装多層配線基板を低コストで提供する。
【解決方法】複数の配線層と、それぞれが前記複数の配線層間を電気的に分離するようにして配設された複数の絶縁層と、前記複数の配線層を電気的に接続するための層間接続体とを具え、前記複数の配線層の表面に位置する配線層は複数の電極ランドを含み、当該複数のランド上には導電性ポストが配設され、当該導電性ポストの上面にははんだ層が配設されるようにして、多層配線基板を構成する。
【選択図】図1

Description

本発明は、携帯電話機器の分野や電子機器の分野において好適に用いることのできる多層配線基板、及び部品実装多層配線基板に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度化、高機能化への対応が要求されている。このような観点から、近年において多層配線基板が実用化されるに至っている。多層配線基板によれば、実装する回路部品、すなわち電子部品を電気的に接続するに際して表面配線等を使用する必要がなく、内部配線を経由して行うことができる。
したがって、電子部品を高密度に配設することができ、また、種々の電子部品を配設することができるので、モジュールの高密度化及び高機能化に寄与することができる。
一方、このようなモジュールにおいては、上記電子部品の多層配線基板への接続信頼性が問題となる場合がある。かかる観点より、特許文献1においては、電子部品側に金属ピラーを配設するとともに、当該金属ピラーの上面にはんだ層を形成し、金属ピラー及びはんだ層を介して基板側に実装する技術が開示されている。また、特許文献2においては、基板側に銅ポストを形成するとともに、この銅ポストの上面を粗化することによって、電子部品側の酸化被膜を破壊して電気的接続を向上させる技術が開示されている。
しかしながら、特許文献1に記載の技術では、電子部品側に金属ピラーを配設するために使用できる電子部品の種類が限定されてしまい、適用性に劣るという問題があった。また、電子部品側に金属ピラーを配設することから、配設工程が煩雑化してしまい、製造コストが増大してしまうという問題があった。
また、特許文献2に記載の技術では、基板と電子部品との電気的接続を金属圧接によって行うため、熱ストレスに対する耐性が低く、接合信頼性を十分に高めることができないという問題があった。
特開平9−97791号 特開2000−269269号
本発明は、電子部品の広範囲に亘る適用性を維持した上で接続信頼性に優れ、高密度化及び高機能化を図ることが可能な多層配線基板、及び当該多層配線基板を用いた部品実装多層配線基板を低コストで提供することを目的とする。
上記目的を達成すべく、本発明は、
複数の配線層と、
それぞれが前記複数の配線層間を電気的に分離するようにして配設された複数の絶縁層と、
前記複数の配線層を電気的に接続するための層間接続体とを具え、
前記複数の配線層の表面に位置する配線層は複数の電極ランドを含み、当該複数のランド上には導電性ポストが配設され、当該導電性ポストの上面にははんだ層が配設されていることを特徴とする、多層配線基板に関する。
また、本発明は、
複数の配線層と、それぞれが前記複数の配線層間を電気的に分離するようにして配設された複数の絶縁層と、前記複数の配線層を電気的に接続するための層間接続体とを有し、前記複数の配線層の表面に位置する配線層は複数の電極ランドを含み、当該複数のランド上には導電性ポストが配設され、当該導電性ポストの上面にははんだ層が配設された多層配線基板と、
前記はんだ層を介して実装された電子部品と、
を具えることを特徴とする、部品実装多層配線基板に関する。
本発明によれば、電極ランドに導電性ポストを配設し、さらに当該導電性ポストの上面にはんだ層を配設して多層配線基板を形成し、当該多層配線基板上に、上記導電性ポスト及びはんだ層を介して電子部品を接続するようにしている。したがって、電子部品側に金属ピラーやはんだ層を配設する場合に比較して、使用できる電子部品の種類が拡大し、適用性に劣るという問題を回避することができる。例えば、電子部品によっては金属ピラーやはんだ層を形成することが困難な場合があるが、本発明によれば、このような問題を回避することができる。また、電子部品側に金属ピラーを配設することから、配設工程が煩雑化してしまい、製造コストが増大してしまうという問題もない。
さらに、本発明によれば、多層配線基板側に配設したはんだ層を介して電子部品との電気的接続を行い、はんだ層が熱ストレスによる多層配線基板の反りや電子部品の反りを吸収するので、熱ストレスに対する耐性を向上させることができ、接合信頼性を十分に高めることができる。
また、本発明によれば、多層配線基板側に導電性ポストを介してはんだ層を形成していることから、電子部品を実装するに際しては、通常のリフローのみでなく高速実装が可能なマウンタを使用することができ、生産性を向上できるという作用効果をも得ることができる。
本発明の一態様において、導電性ポストは導電性ペーストあるいはめっき銅などの金属から形成することができる。この場合、導電性ポストを印刷法やディスペンス法等により簡易に形成することができるので、多層配線基板及び部品実装多層配線基板の製造コストをより低減することができる。
また、特に導電性ポストを導電性ペーストから構成した場合、導電性ポストとはんだ層との間に金属膜を配設することが好ましい。導電性ペーストは樹脂材を含むため、このような導電性ペーストからなる導電性ポストの上面にはんだ層を配設した際、当該はんだ層との濡れ性が悪くなって、導電性ポストとはんだ層との密着性が劣化してしまう場合がある。
しかしながら、上記のように、金属膜を形成することにより、はんだ層は金属材料からなる金属膜上に配設されるようになるので、はんだ層の濡れ性が向上することになり、導電性ポストとはんだ層との密着性を間接的に向上させることができる。したがって、はんだ層が導電性ポストから剥離してしまうようなことがない。
なお、本発明の部品実装多層配線基板においては、電子部品と多層配線基板との間に介在するはんだ層は、例えば導電性ポストの側面を覆い、実装された電子部品へ向けてテーパー状に広がるようになる。したがって、はんだ層と導電性ポストとの密着性及び接合強度、並びにはんだ層と電子部品との密着性及び接合強度が向上するので、電子部品と多層配線基板との密着性及び接合強度が向上するようになる。
以上、本発明によれば、電子部品の広範囲に亘る適用性を維持した上で接続信頼性に優れ、高密度化及び高機能化を図ることが可能な多層配線基板、及び当該多層配線基板を用いた部品実装多層配線基板を低コストで提供することができる。
実施形態の多層配線基板の概略構成を示す断面図である。 実施形態の部品実装多層配線基板の概略構成を示す断面図である。 本実施形態の変形例に関する部分拡大図である。
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。
図1は、本実施形態の多層配線基板の概略構成を示す断面図であり、図2は、本実施形態の部品実装多層配線基板の概略構成を示す断面図である。
なお、図1及び図2では、本実施形態の特徴を明確にすべく、保護層として機能するレジスト層等の記載は省略している。
図1に示すように、本実施形態の多層配線基板10は、上から順に第1の配線層11、第2の配線層12、第3の配線層13及び第4の配線層14が形成され、第1の配線層11及び第2の配線層12間を電気的に絶縁するための第1の絶縁層21、第2の配線層22及び第3の配線層23間を電気的に絶縁するための第2の絶縁層22、並びに第3の配線層13及び第4の配線層14間を電気的に絶縁するための第3の絶縁層23が形成されている。
また、第1の配線層11及び第2の配線層12間は、第1の絶縁層21を貫通するようにして形成された第1の層間接続体31によって電気的に接続され、第2の配線層12及び第3の配線層13間は、第2の絶縁層22を貫通するようにして形成された第2の層間接続体32によって電気的に接続され、第3の配線層13及び第4の配線層14間は、第3の絶縁層23を貫通するようにして形成された第3の層間接続体33によって電気的に接続されている。
本実施形態において、多層配線基板10の表面に位置する第1の配線層11は複数の電極ランド31aを形成している。
また、電極ランド31a上には導電性ポスト41が配設され、当該導電性ポスト41上にははんだ層42が配設されている。導電性ポスト41の形状は特に限定されるものではなく、主としてその製造方法に依存して円錐台形状等の形状を呈する。
さらに、導電性ポスト41は、例えば銀ペーストや銅ペーストなどから構成することができ、この場合、印刷法やディスペンス法等により簡易に形成することができるので、多層配線基板10及び以下に説明する部品実装多層配線基板50の製造コストをより低減することができる。
但し、導電性ポスト41を構成する材料は、上述のような導電性ペーストに限られるものではなく、めっき銅などの金属、その他の汎用の部材及び方法によって製造することができる。
また、多層配線基板10の、導電性ポスト41を形成する以前までのアセンブリは、公知の方法、例えばBit(ビー・スクエア・イット:登録商標)等の方法で形成することができる。
図2に示すように、本実施形態の部品実装多層配線基板50は、図1に示す多層配線基板10のはんだ層42上に電子部品51及び52が実装されている。実装に際しては、電子部品51及び52の電極部分が、はんだ層42と接触するようにして行う。
なお、図2から明らかなように、多層配線基板10のはんだ層42上に電子部品51及び52を実装した場合、はんだ層42は例えばリフロー等に際して、導電性ポスト41の側面を覆い、実装された電子部品51及び52へ向けてテーパー状に広がるようになる。
本実施形態の多層配線基板10及び部品実装多層配線基板50においては、電極ランド31aに導電性ポスト41を配設し、さらに導電性ポスト41の上面にはんだ層42を配設し、導電性ポスト41及びはんだ層42を介して電子部品51及び52を接続するようにしている。したがって、電子部品側に金属ピラーやはんだ層を配設する場合に比較して、使用できる電子部品51及び52の種類が拡大し、適用性に劣るという問題を回避することができる。
例えば、電子部品によっては金属ピラーやはんだ層を形成することが困難な場合があるが、本実施形態によれば、このような問題を回避することができる。また、電子部品側に金属ピラーを配設することから、配設工程が煩雑化してしまい、製造コストが増大してしまうという問題もない。
さらに、本実施形態によれば、多層配線基板10側に配設したはんだ層42を介して電子部品51及び52との電気的接続を行うので、はんだ層42が熱ストレスによる多層配線基板10の反りや電子部品51及び52の反りを吸収し、熱ストレスに対する耐性を向上させることができ、電子部品51及び52の、多層配線基板10に対する接合信頼性を十分に高めることができる。
また、導電性ポスト41を導電性ペーストから構成しているので、多層配線基板10や電子部品51及び52の反りを吸収し、これら多層配線基板10及び電子部品51,52に負荷される加圧時、熱サイクル時の応力を緩和することができる。
さらに、本実施形態によれば、多層配線基板10側に導電性ポスト41を介してはんだ層42を形成していることから、電子部品51及び52を実装するに際しては、通常のリフローのみでなく高速実装が可能なマウンタを使用することができ、部品実装多層配線基板20の生産性を向上できるという作用効果をも得ることができる。
なお、上述したように、部品実装多層配線基板50においては、電子部品51及び52と多層配線基板10との間に介在するはんだ層42は、導電性ポスト41の側面を覆い、実装された電子部品51及び52へ向けてテーパー状に広がるようになる。したがって、はんだ層42と導電性ポストとの密着性及び接合強度、並びにはんだ層42と電子部品51及び52との密着性及び接合強度が向上するので、電子部品51及び52と多層配線基板10との密着性、すなわち接合強度が向上するようになる。
図3は、本実施形態の多層配線基板10の変形例であり、本変形例の特徴部分である導電性ポスト及びはんだ層の部分を拡大して示す断面図である。なお、図1に示す多層配線基板10の構成要素と類似あるいは同一の構成要素については、同一の符号を用いている。
本変形例では、導電性ポスト41とはんだ層42との間に金属膜43を配設している。したがって、特に導電性ポスト41を導電性ペーストから構成する場合において、当該導電性ペーストは樹脂材を含むため、このような導電性ペーストからなる導電性ポスト41の上面にはんだ層42を配設した際、はんだ層42との濡れ性が悪くなって、導電性ポスト41とはんだ層42との密着性が劣化してしまう場合がある。
しかしながら、本変形例では、導電性ポスト41とはんだ層42との間に金属膜45を形成しているので、はんだ層42は金属材料からなる金属膜45上に配設されるようになる。したがって、はんだ層42の濡れ性が向上することになり、導電性ポスト41とはんだ層42との密着性を間接的に向上させることができる。したがって、はんだ層42が導電性ポスト41から剥離してしまうようなことがない。
なお、金属膜45の厚さは、例えばはんだ層42の厚さの1/2〜1/100程度とすることができる。これによって、上述した金属膜45の作用効果をより顕著に奏することができるようになる。また、金属膜45は、Ni/AuあるいはCr/Au等の複数層構造も可能である。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
なお、本実施形態では、多層配線基板10の配線層の数を4としたが、当該配線層の数は必要に応じて任意の数とすることができる。
10 多層配線基板
11 第1の配線層
11a 電極ランド
12 第2の配線層
13 第3の配線層
14 第4の配線層
21 第1の絶縁層
22 第2の絶縁層
23 第3の絶縁層
31 第1の層間接続体
32 第2の層間接続体
33 第3の層間接続体
41 導電性ポスト
42 はんだ層
51,52 電子部品

Claims (8)

  1. 複数の配線層と、
    それぞれが前記複数の配線層間を電気的に分離するようにして配設された複数の絶縁層と、
    前記複数の絶縁層を貫通して前記複数の配線層を電気的に接続するための層間接続体とを具え、
    前記複数の配線層の表面に位置する配線層は複数の電極ランドを含み、当該複数のランド上には導電性ポストが配設され、当該導電性ポストの上面にははんだ層が配設されていることを特徴とする、多層配線基板。
  2. 前記導電性ポストは導電性ペーストからなることを特徴とする、請求項1に記載の多層配線基板。
  3. 前記導電性ポストは金属からなることを特徴とする、請求項1に記載の多層配線基板。
  4. 前記導電性ポストと前記はんだ層との間に、金属膜が配設されていることを特徴とする、請求項2に記載の多層配線基板。
  5. 複数の配線層と、それぞれが前記複数の配線層間を電気的に分離するようにして配設された複数の絶縁層と、前記複数の配線層を電気的に接続するための層間接続体とを有し、前記複数の配線層の表面に位置する配線層は複数の電極ランドを含み、当該複数のランド上には導電性ポストが配設され、当該導電性ポストの上面にははんだ層が配設された多層配線基板と、
    前記はんだ層を介して実装された電子部品と、
    を具えることを特徴とする、部品実装多層配線基板。
  6. 前記導電性ポストは導電性ペーストからなることを特徴とする、請求項5に記載の部品実装多層配線基板。
  7. 前記導電性ポストと前記はんだ層との間に、金属膜が配設されていることを特徴とする、請求項5に記載の部品実装多層配線基板。
  8. 前記はんだ層は、前記導電性ポストの側面を覆い、前記実装された電子部品へ向けてテーパー状に広がっていることを特徴とする、請求項5〜7のいずれか一に記載の部品実装多層配線基板。
JP2013053419A 2013-03-15 2013-03-15 多層配線基板、及び部品実装多層配線基板 Pending JP2014179518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013053419A JP2014179518A (ja) 2013-03-15 2013-03-15 多層配線基板、及び部品実装多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013053419A JP2014179518A (ja) 2013-03-15 2013-03-15 多層配線基板、及び部品実装多層配線基板

Publications (1)

Publication Number Publication Date
JP2014179518A true JP2014179518A (ja) 2014-09-25

Family

ID=51699160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013053419A Pending JP2014179518A (ja) 2013-03-15 2013-03-15 多層配線基板、及び部品実装多層配線基板

Country Status (1)

Country Link
JP (1) JP2014179518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658142B2 (en) 2019-09-10 2023-05-23 AT&SAustria Technologie & Systemtechnik AG Connection arrangement, component carrier and method of forming a component carrier structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658142B2 (en) 2019-09-10 2023-05-23 AT&SAustria Technologie & Systemtechnik AG Connection arrangement, component carrier and method of forming a component carrier structure

Similar Documents

Publication Publication Date Title
US20140041907A1 (en) Core substrate and printed circuit board using the same
US11723153B2 (en) Printed circuit board and method of fabricating the same
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
JPWO2008066028A1 (ja) 受動部品内蔵インターポーザ
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
KR20090062555A (ko) 인쇄회로기판 제조방법
JP2014179518A (ja) 多層配線基板、及び部品実装多層配線基板
KR20150094795A (ko) 인쇄회로기판
CN213126630U (zh) 树脂基板以及电子设备
JP6105517B2 (ja) 配線基板
CN103857210A (zh) 承载电路板、承载电路板的制作方法及封装结构
US10653015B2 (en) Multilayer circuit board and method of manufacturing the same
JP2016100352A (ja) プリント配線板およびその製造方法
JP2016051747A (ja) 配線基板
JP5997197B2 (ja) 配線基板
JP5959562B2 (ja) 配線基板
JP2010278032A (ja) 表面実装型コンデンサ
JP5997200B2 (ja) 配線基板
JP2012080050A (ja) フレキシブル配線板の製造方法
KR20220146383A (ko) 반도체 패키지
JP2020077781A (ja) 電子部品及び電子部品の製造方法
JP2013219291A (ja) 電子モジュール