JP2016201449A - 固体撮像装置および固体撮像装置の製造方法 - Google Patents
固体撮像装置および固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2016201449A JP2016201449A JP2015080232A JP2015080232A JP2016201449A JP 2016201449 A JP2016201449 A JP 2016201449A JP 2015080232 A JP2015080232 A JP 2015080232A JP 2015080232 A JP2015080232 A JP 2015080232A JP 2016201449 A JP2016201449 A JP 2016201449A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- insulating film
- electrode
- film
- storage electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 107
- 238000003860 storage Methods 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 42
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 13
- 230000003321 amplification Effects 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14667—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
- H10K39/32—Organic image sensors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】光電変換膜内に蓄積されたる電荷の転送効率を向上させることが可能な固体撮像装置を提供する。【解決手段】半導体基板上に設けられた光電変換膜と、前記光電変換膜の一部分の下に設けられた蓄積電極と、前記蓄積電極の上および側壁を覆うように前記光電変換膜下に設けられた絶縁膜と、前記光電変換膜の他の部分と前記絶縁膜との間に設けられた転送電極と、前記光電変換膜上に設けられた上部電極とを備える。【選択図】図１
Description
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
固体撮像装置では、感度を向上させるために、信号読み出し回路が設けられた半導体基板上に光電変換膜を積層したものがある。この時、ｋＴＣノイズを低減するため、光電変換膜下に蓄積電極を設け、光電変換膜で光電変換された電荷を光電変換膜内に蓄積する方法があった。
本発明の一つの実施形態は、光電変換膜内に蓄積された電荷の転送効率を向上させることが可能な固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、半導体基板上に設けられた光電変換膜と、前記光電変換膜の一部分の下に設けられた蓄積電極と、前記蓄積電極の上および側壁を覆うように前記光電変換膜下に設けられた絶縁膜と、前記光電変換膜の他の部分と前記絶縁膜との間に設けられた転送電極と、前記光電変換膜上に設けられた上部電極とを備える。
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１（ａ）は、第１実施形態に係る固体撮像装置の画素の概略構成を示す断面図、図１（ｂ）は、図１（ａ）の光電変換膜の蓄積時および転送時のポテンシャル分布を示す図である。なお、図１（ｂ）のＰ１は、電荷蓄積時の光電変換膜１１のポテンシャル分布、Ｐ２は、間隔ＧＡが小さい時の電荷転送時の光電変換膜１１のポテンシャル分布、Ｐ３は、間隔ＧＡが大きい時の電荷転送時の光電変換膜１１のポテンシャル分布である。
図１（ａ）において、固体撮像装置には、信号読み出し回路Ｂ１および光電変換部Ｂ２が設けられている。光電変換部Ｂ２は信号読み出し回路Ｂ１上に積層されている。信号読み出し回路Ｂ１には半導体基板１が設けられている。半導体基板１にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２が形成されることでアクティブ領域が分離されている。なお、半導体基板１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣ、ＧａＡｌＡｓ、ＧａＩｎＡｓＰなどを用いることができる。半導体基板１のアクティブ領域には不純物拡散層３が形成され、不純物拡散層３間のチャネル領域上にはゲート絶縁膜４Ａ、５Ａをそれぞれ介してゲート電極４Ｂ、５Ｂが形成されている。ゲート電極４Ｂ、５Ｂ上には層間絶縁膜６が形成され、層間絶縁膜６には段差ＤＡ１が形成されている。なお、ＳＴＩ２、ゲート絶縁膜４Ａ、５Ａおよび層間絶縁膜６の材料は、例えば、ＳｉＯ２などを用いることができる。ゲート電極４Ｂ、５Ｂの材料は、例えば、多結晶シリコンなどを用いることができる。
図１（ａ）は、第１実施形態に係る固体撮像装置の画素の概略構成を示す断面図、図１（ｂ）は、図１（ａ）の光電変換膜の蓄積時および転送時のポテンシャル分布を示す図である。なお、図１（ｂ）のＰ１は、電荷蓄積時の光電変換膜１１のポテンシャル分布、Ｐ２は、間隔ＧＡが小さい時の電荷転送時の光電変換膜１１のポテンシャル分布、Ｐ３は、間隔ＧＡが大きい時の電荷転送時の光電変換膜１１のポテンシャル分布である。
図１（ａ）において、固体撮像装置には、信号読み出し回路Ｂ１および光電変換部Ｂ２が設けられている。光電変換部Ｂ２は信号読み出し回路Ｂ１上に積層されている。信号読み出し回路Ｂ１には半導体基板１が設けられている。半導体基板１にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２が形成されることでアクティブ領域が分離されている。なお、半導体基板１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣ、ＧａＡｌＡｓ、ＧａＩｎＡｓＰなどを用いることができる。半導体基板１のアクティブ領域には不純物拡散層３が形成され、不純物拡散層３間のチャネル領域上にはゲート絶縁膜４Ａ、５Ａをそれぞれ介してゲート電極４Ｂ、５Ｂが形成されている。ゲート電極４Ｂ、５Ｂ上には層間絶縁膜６が形成され、層間絶縁膜６には段差ＤＡ１が形成されている。なお、ＳＴＩ２、ゲート絶縁膜４Ａ、５Ａおよび層間絶縁膜６の材料は、例えば、ＳｉＯ２などを用いることができる。ゲート電極４Ｂ、５Ｂの材料は、例えば、多結晶シリコンなどを用いることができる。
一方、光電変換部Ｂ２において、層間絶縁膜６の上段には、段差ＤＡ１を覆うように蓄積電極７が形成されている。蓄積電極７には、層間絶縁膜６の段差ＤＡ１が反映された段差ＤＡ２が形成されている。蓄積電極７上および層間絶縁膜６の下段には、段差ＤＡ２を覆うように絶縁膜９が形成されている。なお、絶縁膜９の膜厚は１０〜１００ｎｍ程度に設定することができる。絶縁膜９の下段には、転送電極１０が形成されている。この時、蓄積電極７と転送電極１０との間の水平方向の間隔ＧＡは、蓄積電極７の側壁における絶縁膜９の膜厚で自己整合的に規定することができる。層間絶縁膜６の下段、すなわち蓄積電極７の下段において、転送電極１０は蓄積電極７上にオーバーラップすることができる。転送電極１０下において、層間絶縁膜６および絶縁膜９にはコンタクトプラグ８が埋め込まれている。そして、転送電極１０は、コンタクトプラグ８を介して後述するフローティングディフュージョンとなる不純物拡散層３に接続されている。なお、絶縁膜９の表面に対する転送電極１０の段差は、光電変換膜１１の膜厚の１／２以下に設定することができる。
絶縁膜９および転送電極１０上には、光電変換膜１１が設けられている。すなわち、光電変換膜１１の一部分の下に、絶縁膜９を介して蓄積電極７が設けられ、光電変換膜１１の他の部分の下に転送電極１０が設けられている。なお、蓄積電極７は光電変換膜１１と対向する上段が、光電変換膜１１で光電変換された電荷を実効的に蓄積させる部分として機能する。光電変換膜１１上には、上部電極１２が設けられている。蓄積電極７、転送電極１０および上部電極１２の材料は、例えば、ＩＴＯ、ＳｎＯ２またはＺｎＯなどの透明電極材を用いることができる。蓄積電極７と転送電極１０との材料は互いに異なっていてもよい。この時、蓄積電極７は転送電極１０よりも入射波長域において光学的透過率を高くすることができる。光電変換膜１１の材料は、例えば、入射波長域に感度のある有機膜を用いることができる。コンタクトプラグ８の材料は、例えば、不純物添加多結晶シリコンであってもよいし、ＡｌまたはＣｕなどの金属であってもよい。
そして、電荷蓄積時では、上部電極１２＜転送電極１０＜蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。この時、図１（ｂ）のＰ１に示すように、蓄積電極７上では転送電極１０上に比べて光電変換膜１１のポテンシャルが高くなる。そして、入射光ＬＩが光電変換膜１１に入射すると、入射光ＬＩが電荷ｅ-に変換され、蓄積電極７上の光電変換膜１１に蓄積される。
絶縁膜９および転送電極１０上には、光電変換膜１１が設けられている。すなわち、光電変換膜１１の一部分の下に、絶縁膜９を介して蓄積電極７が設けられ、光電変換膜１１の他の部分の下に転送電極１０が設けられている。なお、蓄積電極７は光電変換膜１１と対向する上段が、光電変換膜１１で光電変換された電荷を実効的に蓄積させる部分として機能する。光電変換膜１１上には、上部電極１２が設けられている。蓄積電極７、転送電極１０および上部電極１２の材料は、例えば、ＩＴＯ、ＳｎＯ２またはＺｎＯなどの透明電極材を用いることができる。蓄積電極７と転送電極１０との材料は互いに異なっていてもよい。この時、蓄積電極７は転送電極１０よりも入射波長域において光学的透過率を高くすることができる。光電変換膜１１の材料は、例えば、入射波長域に感度のある有機膜を用いることができる。コンタクトプラグ８の材料は、例えば、不純物添加多結晶シリコンであってもよいし、ＡｌまたはＣｕなどの金属であってもよい。
そして、電荷蓄積時では、上部電極１２＜転送電極１０＜蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。この時、図１（ｂ）のＰ１に示すように、蓄積電極７上では転送電極１０上に比べて光電変換膜１１のポテンシャルが高くなる。そして、入射光ＬＩが光電変換膜１１に入射すると、入射光ＬＩが電荷ｅ-に変換され、蓄積電極７上の光電変換膜１１に蓄積される。
電荷転送時では、上部電極１２＜蓄積電極７＜転送電極１０という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。この時、図１（ｂ）のＰ２に示すように、蓄積電極７上では転送電極１０上に比べて光電変換膜１１のポテンシャルが低くなる。このため、蓄積電極７上の光電変換膜１１に蓄積されていた電荷ｅ-が転送電極１０に転送され、コンタクトプラグ８を介して不純物拡散層３に転送される。この時、間隔ＧＡが大きいと、図１（ｂ）のＰ３に示すように、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生し、光電変換膜１１から転送電極１０への電荷ｅ-の転送が不完全になる。一方、間隔ＧＡが小さいと、図１（ｂ）のＰ２に示すように、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生せず、光電変換膜１１から転送電極１０に電荷ｅ-を完全転送することが可能となる。このため、間隔ＧＡが小さい場合は大きい場合に比べて残像や熱雑音を低減することができる。
ここで、蓄積電極７の側壁における絶縁膜９の膜厚で蓄積電極７（の実効的に機能する部分）と転送電極１０との間の間隔ＧＡを自己整合的に規定することにより、間隔ＧＡをマスク合わせで調整した場合に比べて、間隔ＧＡのばらつきを抑えつつ、間隔ＧＡを小さくすることができる。このため、電荷転送時に、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止することができ、図１（ｂ）のＰ２のポテンシャル分布を得ることができる。
なお、図１（ａ）では、転送電極１０が蓄積電極７上にオーバーラップする構成について示したが、転送電極１０が蓄積電極７上にオーバーラップしていない構造であってもよい。また、層間絶縁膜６および蓄積電極７に段差が形成されない構造であってもよい。
入射光ＬＩにより変換された電荷のうち信号として利用するのは、上述したようにｅ-（電子）でもよいが、ｈ-（正孔）であってもよい。入射光ＬＩにより変換された電荷ｈ-を信号電荷として用いる場合には、上部電極１２、蓄積電極７、転送電極１０の電位関係は、以下のようにすればよい。すなわち、電荷蓄積時では、上部電極１２＞転送電極１０＞蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。 また電荷転送時では、上部電極１２＞蓄積電極７＞転送電極１０という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定されればよい。
ここで、蓄積電極７の側壁における絶縁膜９の膜厚で蓄積電極７（の実効的に機能する部分）と転送電極１０との間の間隔ＧＡを自己整合的に規定することにより、間隔ＧＡをマスク合わせで調整した場合に比べて、間隔ＧＡのばらつきを抑えつつ、間隔ＧＡを小さくすることができる。このため、電荷転送時に、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止することができ、図１（ｂ）のＰ２のポテンシャル分布を得ることができる。
なお、図１（ａ）では、転送電極１０が蓄積電極７上にオーバーラップする構成について示したが、転送電極１０が蓄積電極７上にオーバーラップしていない構造であってもよい。また、層間絶縁膜６および蓄積電極７に段差が形成されない構造であってもよい。
入射光ＬＩにより変換された電荷のうち信号として利用するのは、上述したようにｅ-（電子）でもよいが、ｈ-（正孔）であってもよい。入射光ＬＩにより変換された電荷ｈ-を信号電荷として用いる場合には、上部電極１２、蓄積電極７、転送電極１０の電位関係は、以下のようにすればよい。すなわち、電荷蓄積時では、上部電極１２＞転送電極１０＞蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。 また電荷転送時では、上部電極１２＞蓄積電極７＞転送電極１０という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定されればよい。
図２は、第１実施形態に係る固体撮像装置の画素の回路構成を示す図である。
図２において、信号読み出し回路Ｂ１には、行選択トランジスタＴＡ、増幅トランジスタＴＧおよびリセットトランジスタＴＲが設けられている。また、増幅トランジスタＴＧとリセットトランジスタＴＲとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。フローティングディフュージョンＦＤは容量Ｃを介して接地されている。
図２において、信号読み出し回路Ｂ１には、行選択トランジスタＴＡ、増幅トランジスタＴＧおよびリセットトランジスタＴＲが設けられている。また、増幅トランジスタＴＧとリセットトランジスタＴＲとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。フローティングディフュージョンＦＤは容量Ｃを介して接地されている。
リセットトランジスタＴＲのソースは、フローティングディフュージョンＦＤに接続され、リセットトランジスタＴＲのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴＡのドレインは、増幅トランジスタＴＧのソースに接続され、行選択トランジスタＴＡのソースは、垂直信号線ＶＯに接続されている。増幅トランジスタＴＧのドレインは、電源電位ＶＤＤに接続され、増幅トランジスタＴＧのゲートは、フローティングディフュージョンＦＤに接続されている。フローティングディフュージョンＦＤは転送電極１０に接続されている。なお、図１（ａ）のゲート電極４ＢはリセットトランジスタＴＲ、図１（ａ）のゲート電極５Ｂは行選択トランジスタＴＡに用いることができる。
そして、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、行選択トランジスタＴＡがオンすることで画素が行方向に選択される。そして、光電変換膜１１に蓄積されていた電荷が転送電極１０を介してフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映される。
そして、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、行選択トランジスタＴＡがオンすることで画素が行方向に選択される。そして、光電変換膜１１に蓄積されていた電荷が転送電極１０を介してフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映される。
（第２実施形態）
図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｃ）、図５（ａ）および図５（ｂ）は、第２実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。なお、図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｃ）、図５（ａ）および図５（ｂ）では、図１（ａ）の光電変換部Ｂ２の製造方法について示した。
図３（ａ）において、ＣＶＤなどの方法で図１（ａ）の半導体基板１上に層間絶縁膜６を形成する。
次に、図３（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜６を選択的に薄膜化することにより、層間絶縁膜６に段差ＤＡ１を形成する。次に、図３（ｃ）に示すように、ＣＶＤなどの方法で層間絶縁膜６上に透明電極材を形成する。そして、フォトリソグラフィ技術およびドライエッチング技術またはウェットエッチング技術を用いて透明電極材をパターニングすることにより、層間絶縁膜６の上段に蓄積電極７を形成する。この時、蓄積電極７は段差ＤＡ１を覆うように配置し、段差ＤＡ１が反映された段差ＤＡ２を蓄積電極７に形成することができる。
次に、図３（ｄ）に示すように、ＣＶＤなどの方法で蓄積電極７上および層間絶縁膜６の下段に絶縁膜９を形成する。
次に、図４（ａ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜６および絶縁膜９をパターニングすることにより、層間絶縁膜６および絶縁膜９に開口部ＫＡを形成する。
次に、図４（ｂ）に示すように、開口部ＫＡにコンタクトプラグ８を埋め込む。次に、ＣＶＤなどの方法でコンタクトプラグ８上および絶縁膜９上に透明電極材１０Ａを堆積する。
次に、図４（ｃ）に示すように、ＣＭＰなどの方法で絶縁膜９が露出するまで透明電極材１０Ａを薄膜化することにより、コンタクトプラグ８上および絶縁膜９の下段に転送電極１０を形成する。
次に、図５（ａ）に示すように、ＣＶＤなどの方法で絶縁膜９上および転送電極１０上に光電変換膜１１を形成する。
次に、図５（ｂ）に示すように、ＣＶＤなどの方法で光電変換膜１１上に上部電極１２を形成する。
図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｃ）、図５（ａ）および図５（ｂ）は、第２実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。なお、図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｃ）、図５（ａ）および図５（ｂ）では、図１（ａ）の光電変換部Ｂ２の製造方法について示した。
図３（ａ）において、ＣＶＤなどの方法で図１（ａ）の半導体基板１上に層間絶縁膜６を形成する。
次に、図３（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜６を選択的に薄膜化することにより、層間絶縁膜６に段差ＤＡ１を形成する。次に、図３（ｃ）に示すように、ＣＶＤなどの方法で層間絶縁膜６上に透明電極材を形成する。そして、フォトリソグラフィ技術およびドライエッチング技術またはウェットエッチング技術を用いて透明電極材をパターニングすることにより、層間絶縁膜６の上段に蓄積電極７を形成する。この時、蓄積電極７は段差ＤＡ１を覆うように配置し、段差ＤＡ１が反映された段差ＤＡ２を蓄積電極７に形成することができる。
次に、図３（ｄ）に示すように、ＣＶＤなどの方法で蓄積電極７上および層間絶縁膜６の下段に絶縁膜９を形成する。
次に、図４（ａ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜６および絶縁膜９をパターニングすることにより、層間絶縁膜６および絶縁膜９に開口部ＫＡを形成する。
次に、図４（ｂ）に示すように、開口部ＫＡにコンタクトプラグ８を埋め込む。次に、ＣＶＤなどの方法でコンタクトプラグ８上および絶縁膜９上に透明電極材１０Ａを堆積する。
次に、図４（ｃ）に示すように、ＣＭＰなどの方法で絶縁膜９が露出するまで透明電極材１０Ａを薄膜化することにより、コンタクトプラグ８上および絶縁膜９の下段に転送電極１０を形成する。
次に、図５（ａ）に示すように、ＣＶＤなどの方法で絶縁膜９上および転送電極１０上に光電変換膜１１を形成する。
次に、図５（ｂ）に示すように、ＣＶＤなどの方法で光電変換膜１１上に上部電極１２を形成する。
ここで、蓄積電極７に段差ＤＡ２を設けることにより、蓄積電極７と転送電極１０とをオーバーラップさせつつ、蓄積電極７の側壁の絶縁膜９の膜厚で蓄積電極７と転送電極１０との間隔ＧＡを規定することができる。このため、蓄積電極７と転送電極１０との間隔ＧＡを規定するために、マスク合わせを不要とすることができ、間隔ＧＡのばらつきを抑えつつ、間隔ＧＡを小さくすることができる。この時、絶縁膜９の膜厚はマスク合わせの間隔より１／２〜１／１０程度に設定することができる。また、マスク合わせズレが４０〜６０ｎｍ程度あるのに対して、絶縁膜９の膜厚のばらつきは１〜１０ｎｍ程度に抑えることができる。
（第３実施形態）
図６は、第３実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図６において、この構成では、図１の信号読み出し回路Ｂ１の代わりに信号読み出し回路Ｂ１´が設けられている。信号読み出し回路Ｂ１´には、光電変換層１３およびカラーフィルタ１４が信号読み出し回路Ｂ１に追加されている。光電変換層１３は半導体基板１内に形成されている。この時、半導体基板１の導電型がＰ型であるとすると、光電変換層１３の導電型はＮ型に設定することでフォトダイオードを構成することができる。光電変換層１３上にはカラーフィルタ１４が配置されている。カラーフィルタ１４は層間絶縁膜６内に埋め込むことができる。カラーフィルタ１４の通過波長域を青色または赤色に設定した場合、光電変換膜１１は緑色に感度を持たせることができる。
そして、入射光ＬＩが光電変換膜１１に入射すると、緑色光が電荷ｅ-に変換され、蓄積電極７上の光電変換膜１１に蓄積される。また、入射光ＬＩのうち赤色光および青色光は光電変換膜１１を透過し、カラーフィルタ１４にて赤色光または青色光が選択される。そして、選択された赤色光または青色光は光電変換層１３に入射し、電荷ｅ-に変換された後、光電変換層１３に蓄積される。
図６は、第３実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図６において、この構成では、図１の信号読み出し回路Ｂ１の代わりに信号読み出し回路Ｂ１´が設けられている。信号読み出し回路Ｂ１´には、光電変換層１３およびカラーフィルタ１４が信号読み出し回路Ｂ１に追加されている。光電変換層１３は半導体基板１内に形成されている。この時、半導体基板１の導電型がＰ型であるとすると、光電変換層１３の導電型はＮ型に設定することでフォトダイオードを構成することができる。光電変換層１３上にはカラーフィルタ１４が配置されている。カラーフィルタ１４は層間絶縁膜６内に埋め込むことができる。カラーフィルタ１４の通過波長域を青色または赤色に設定した場合、光電変換膜１１は緑色に感度を持たせることができる。
そして、入射光ＬＩが光電変換膜１１に入射すると、緑色光が電荷ｅ-に変換され、蓄積電極７上の光電変換膜１１に蓄積される。また、入射光ＬＩのうち赤色光および青色光は光電変換膜１１を透過し、カラーフィルタ１４にて赤色光または青色光が選択される。そして、選択された赤色光または青色光は光電変換層１３に入射し、電荷ｅ-に変換された後、光電変換層１３に蓄積される。
図７（ａ）は、第３実施形態に係る固体撮像装置の画素の回路構成を示す図、図７（ｂ１）および図７（ｂ２）は、第３実施形態に係る固体撮像装置の画素のその他の回路構成を示す図である。
図７（ａ）において、信号読み出し回路Ｂ１´には、読み出しトランジスタＴＤおよびフォトダイオードＰＤが信号読み出し回路Ｂ１に追加されている。フォトダイオードＰＤは読み出しトランジスタＴＤを介してフローティングディフュージョンＦＤに接続されている。
そして、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、行選択トランジスタＴＡがオンすることで画素が行方向に選択される。そして、光電変換膜１１に蓄積されていた電荷が転送電極１０を介してフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映され、光電変換膜１１に蓄積されていた電荷が読み出される。その後、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、読み出しトランジスタＴＤがオンすることで、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映され、フォトダイオードＰＤに蓄積されていた電荷が読み出される。
図７（ａ）において、信号読み出し回路Ｂ１´には、読み出しトランジスタＴＤおよびフォトダイオードＰＤが信号読み出し回路Ｂ１に追加されている。フォトダイオードＰＤは読み出しトランジスタＴＤを介してフローティングディフュージョンＦＤに接続されている。
そして、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、行選択トランジスタＴＡがオンすることで画素が行方向に選択される。そして、光電変換膜１１に蓄積されていた電荷が転送電極１０を介してフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映され、光電変換膜１１に蓄積されていた電荷が読み出される。その後、リセットトランジスタＴＲがオンすることでフローティングディフュージョンＦＤの電位がリセットされる。そして、読み出しトランジスタＴＤがオンすることで、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、この時のフローティングディフュージョンＦＤの電位に応じて増幅トランジスタＴＧのゲートが駆動されることで、フローティングディフュージョンＦＤの電位が垂直信号線ＶＯの電位に反映され、フォトダイオードＰＤに蓄積されていた電荷が読み出される。
信号読み出し回路Ｂ１´の回路構成は、図７（ａ）のように光電変換膜１１からの信号を読み出す回路とフォトダイオードＰＤからの信号を読み出す回路を共通としてもよいし、また、図７（ｂ１）および図７（ｂ２）のように、光電変換膜１１からの信号を読み出す回路とフォトダイオードＰＤからの信号を読み出す回路をそれぞれ個別に設けてもよい。
この時、図７（ｂ１）に示すように、光電変換膜１１からの信号を読み出す回路には、行選択トランジスタＴＡ１、増幅トランジスタＴＧ１およびリセットトランジスタＴＲ１が設けられる。フローティングディフュージョンＦＤ１は容量Ｃ１を介して接地される。フォトダイオードＰＤからの信号を読み出す回路には、図７（ｂ２）に示すように、読み出しトランジスタＴＤ、行選択トランジスタＴＡ２、増幅トランジスタＴＧ２およびリセットトランジスタＴＲ２が設けられる。フローティングディフュージョンＦＤ２は容量Ｃ２を介して接地される。
ここで、フォトダイオードＰＤ上に光電変換膜１１を積層することにより、各画素におけるフォトダイオードＰＤおよび光電変換膜１１の面積を増大させることができる。このため、チップサイズの増大を伴うことなく、固体撮像装置の感度を向上させることができる。
また、カラーフィルタ１４を層間絶縁膜６内に埋め込むことにより、フォトダイオードＰＤ上に光電変換膜１１を積層させた場合においても、蓄積電極７の側壁における絶縁膜９の膜厚で蓄積電極７と転送電極１０との間の間隔ＧＡを自己整合的に規定することができる。このため、電荷転送時に、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止することができ、画質を向上させることができる。
この時、図７（ｂ１）に示すように、光電変換膜１１からの信号を読み出す回路には、行選択トランジスタＴＡ１、増幅トランジスタＴＧ１およびリセットトランジスタＴＲ１が設けられる。フローティングディフュージョンＦＤ１は容量Ｃ１を介して接地される。フォトダイオードＰＤからの信号を読み出す回路には、図７（ｂ２）に示すように、読み出しトランジスタＴＤ、行選択トランジスタＴＡ２、増幅トランジスタＴＧ２およびリセットトランジスタＴＲ２が設けられる。フローティングディフュージョンＦＤ２は容量Ｃ２を介して接地される。
ここで、フォトダイオードＰＤ上に光電変換膜１１を積層することにより、各画素におけるフォトダイオードＰＤおよび光電変換膜１１の面積を増大させることができる。このため、チップサイズの増大を伴うことなく、固体撮像装置の感度を向上させることができる。
また、カラーフィルタ１４を層間絶縁膜６内に埋め込むことにより、フォトダイオードＰＤ上に光電変換膜１１を積層させた場合においても、蓄積電極７の側壁における絶縁膜９の膜厚で蓄積電極７と転送電極１０との間の間隔ＧＡを自己整合的に規定することができる。このため、電荷転送時に、転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止することができ、画質を向上させることができる。
（第４実施形態）
図８は、第４実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図８において、この構成では、図１の光電変換部Ｂ２の代わりに光電変換部Ｂ２´が設けられている。光電変換部Ｂ２´には、有機膜１５が光電変換部Ｂ２に追加されている。有機膜１５は、光電変換膜１１よりも電荷の移動度が高い。有機膜１５は絶縁膜９および転送電極１０上に配置され、有機膜１５上に光電変換膜１１が配置されている。
そして、電荷蓄積時では、上部電極１２＜転送電極１０＜蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。そして、入射光ＬＩが光電変換膜１１に入射すると、入射光ＬＩが電荷ｅ-に変換され、蓄積電極７上の有機膜１５に蓄積される。
電荷転送時では、上部電極１２＜蓄積電極７＜転送電極１０という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。そして、蓄積電極７上の有機膜１５に蓄積されていた電荷ｅ-が転送電極１０に転送され、コンタクトプラグ８を介して不純物拡散層３に転送される。
ここで、光電変換膜１１下に有機膜１５がある場合、有機膜１５がない場合に比べて、電荷の転送時間を短くすることができる。このため、信号読み出しを高速化することが可能となり、フレームレートを高くすることができる。
なお、光電変換部Ｂ２´において、有機膜１５の代わりにその他の材料、例えば酸化物半導体からなる電荷の移動度の高い膜を設けてもよい。また、入射光ＬＩにより変換された電荷のうち信号として利用するのは、ｅ-（電子）でもよいしｈ-（正孔）でもよい。
図８は、第４実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図８において、この構成では、図１の光電変換部Ｂ２の代わりに光電変換部Ｂ２´が設けられている。光電変換部Ｂ２´には、有機膜１５が光電変換部Ｂ２に追加されている。有機膜１５は、光電変換膜１１よりも電荷の移動度が高い。有機膜１５は絶縁膜９および転送電極１０上に配置され、有機膜１５上に光電変換膜１１が配置されている。
そして、電荷蓄積時では、上部電極１２＜転送電極１０＜蓄積電極７という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。そして、入射光ＬＩが光電変換膜１１に入射すると、入射光ＬＩが電荷ｅ-に変換され、蓄積電極７上の有機膜１５に蓄積される。
電荷転送時では、上部電極１２＜蓄積電極７＜転送電極１０という関係を満たすように、上部電極１２、転送電極１０および蓄積電極７の電位が設定される。そして、蓄積電極７上の有機膜１５に蓄積されていた電荷ｅ-が転送電極１０に転送され、コンタクトプラグ８を介して不純物拡散層３に転送される。
ここで、光電変換膜１１下に有機膜１５がある場合、有機膜１５がない場合に比べて、電荷の転送時間を短くすることができる。このため、信号読み出しを高速化することが可能となり、フレームレートを高くすることができる。
なお、光電変換部Ｂ２´において、有機膜１５の代わりにその他の材料、例えば酸化物半導体からなる電荷の移動度の高い膜を設けてもよい。また、入射光ＬＩにより変換された電荷のうち信号として利用するのは、ｅ-（電子）でもよいしｈ-（正孔）でもよい。
（第５実施形態）
図９は、第５実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図９において、この構成では、図８の光電変換部Ｂ２´の代わりに光電変換部Ｂ２Ａが設けられている。光電変換部Ｂ２Ａには、絶縁膜９の代わりに絶縁膜９Ａが設けられている。絶縁膜９Ａは、蓄積電極７の側壁の膜厚Ｌ２に比べて蓄積電極７上の膜厚Ｌ１の方が薄い。ここで、蓄積電極７上の膜厚Ｌ１を薄くすることにより、蓄積電極７の容量を増大させることができる。このため、光電変換膜１１の電荷蓄積量を増大させることが可能となり、飽和信号量を増大させることができる。なお、蓄積電極７の側壁の絶縁膜９Ａの膜厚Ｌ２に比べて蓄積電極７上の絶縁膜９Ａの膜厚Ｌ１を薄くする方法としては、例えば、ＣＭＰなどの方法にて蓄積電極７上の絶縁膜９Ａをエッチバックする方法を挙げることができる。
図９は、第５実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図９において、この構成では、図８の光電変換部Ｂ２´の代わりに光電変換部Ｂ２Ａが設けられている。光電変換部Ｂ２Ａには、絶縁膜９の代わりに絶縁膜９Ａが設けられている。絶縁膜９Ａは、蓄積電極７の側壁の膜厚Ｌ２に比べて蓄積電極７上の膜厚Ｌ１の方が薄い。ここで、蓄積電極７上の膜厚Ｌ１を薄くすることにより、蓄積電極７の容量を増大させることができる。このため、光電変換膜１１の電荷蓄積量を増大させることが可能となり、飽和信号量を増大させることができる。なお、蓄積電極７の側壁の絶縁膜９Ａの膜厚Ｌ２に比べて蓄積電極７上の絶縁膜９Ａの膜厚Ｌ１を薄くする方法としては、例えば、ＣＭＰなどの方法にて蓄積電極７上の絶縁膜９Ａをエッチバックする方法を挙げることができる。
（第６実施形態）
図１０は、第６実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図１０において、この構成では、図８の光電変換部Ｂ２´の代わりに光電変換部Ｂ２Ｂが設けられている。光電変換部Ｂ２Ｂには、絶縁膜９の代わりに絶縁膜９Ｂが設けられている。絶縁膜９Ｂは、蓄積電極７上の膜厚Ｌ１に比べて蓄積電極７の側壁の膜厚Ｌ２の方が薄い。ここで、蓄積電極７の側壁の膜厚Ｌ２を薄くすることにより、蓄積電極７と転送電極１０との間の間隔ＧＡを小さくすることができる。このため、電荷転送時に転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止するために、蓄積電極７に印加される電圧を低減することができ、消費電力を低減することができる。
なお、蓄積電極７上の絶縁膜９Ｂの膜厚Ｌ１に比べて蓄積電極７の側壁の絶縁膜９Ｂの膜厚Ｌ２を薄くする方法としては、例えば、ステップカバレッジが悪い成膜条件にて絶縁膜９Ｂを成膜する方法を挙げることができる。また、図８〜図１０では、図１の信号読み出し回路Ｂ１を設けた構成について示したが、図６の信号読み出し回路Ｂ１´を設けるようにしてもよい。
また、図９および図１０において、光電変換部Ｂ２Ａ、Ｂ２Ｂに有機膜１５を追加することなく、図１（ａ）の光電変換部Ｂ２のように光電変換膜１１が単独で形成されてもよい。
図１０は、第６実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。
図１０において、この構成では、図８の光電変換部Ｂ２´の代わりに光電変換部Ｂ２Ｂが設けられている。光電変換部Ｂ２Ｂには、絶縁膜９の代わりに絶縁膜９Ｂが設けられている。絶縁膜９Ｂは、蓄積電極７上の膜厚Ｌ１に比べて蓄積電極７の側壁の膜厚Ｌ２の方が薄い。ここで、蓄積電極７の側壁の膜厚Ｌ２を薄くすることにより、蓄積電極７と転送電極１０との間の間隔ＧＡを小さくすることができる。このため、電荷転送時に転送電極１０と蓄積電極７との境界にポテンシャルバリアが発生するのを防止するために、蓄積電極７に印加される電圧を低減することができ、消費電力を低減することができる。
なお、蓄積電極７上の絶縁膜９Ｂの膜厚Ｌ１に比べて蓄積電極７の側壁の絶縁膜９Ｂの膜厚Ｌ２を薄くする方法としては、例えば、ステップカバレッジが悪い成膜条件にて絶縁膜９Ｂを成膜する方法を挙げることができる。また、図８〜図１０では、図１の信号読み出し回路Ｂ１を設けた構成について示したが、図６の信号読み出し回路Ｂ１´を設けるようにしてもよい。
また、図９および図１０において、光電変換部Ｂ２Ａ、Ｂ２Ｂに有機膜１５を追加することなく、図１（ａ）の光電変換部Ｂ２のように光電変換膜１１が単独で形成されてもよい。
（第７実施形態）
図１１は、第７実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。なお、図１１では、図１（ａ）の信号読み出し回路Ｂ１は省略した。
図１１において、層間絶縁膜２６上には蓄積電極２７が形成され、蓄積電極２７上には絶縁膜２９が形成されている。蓄積電極２７および絶縁膜２９の側壁には側壁絶縁膜３４が形成されている。なお、側壁絶縁膜３４の膜厚は１０〜１００ｎｍ程度に設定することができる。側壁絶縁膜３４を間にして蓄積電極２７に隣接して転送電極３０が層間絶縁膜２６上に形成されている。この時、蓄積電極２７と転送電極３０との間の水平方向の間隔ＧＡは、側壁絶縁膜３４の膜厚で自己整合的に規定することができる。転送電極３０下において、層間絶縁膜２６にはコンタクトプラグ２８が埋め込まれている。絶縁膜２９、側壁絶縁膜３４および転送電極３０上には、光電変換膜３１が設けられている。
すなわち、光電変換膜３１の一部分の下に、絶縁膜２９を介して蓄積電極２７が設けられ、光電変換膜３１の他の部分の下に転送電極３０が設けられている。光電変換膜３１上には、上部電極３２が設けられている。なお、光電変換部において、図１１に示されるように光電変換膜３１よりも電荷の移動度が高い有機膜３３が光電変換膜３１と併用されてもよいし、図１（ａ）の光電変換部Ｂ２のように光電変換膜３１が単独で形成されてもよい。
ここで、側壁絶縁膜３４の膜厚で蓄積電極２７と転送電極３０との間の間隔ＧＡを自己整合的に規定することにより、間隔ＧＡをマスク合わせで調整した場合に比べて、間隔ＧＡのばらつきを抑えつつ、間隔ＧＡを小さくすることができる。また、蓄積電極２７および絶縁膜２９の側壁に側壁絶縁膜３４を形成することにより、蓄積電極２７の側壁に絶縁膜を形成するために、層間絶縁膜２６に段差を設ける必要がなくなり、層間絶縁膜２６の加工にかかる手間をなくすことができる。なお、蓄積電極２７上の絶縁膜２９の膜厚は、図９と同様に蓄積電極２７の側壁絶縁膜３４の膜厚より薄くてもよいし、図１０と同様に蓄積電極２７の側壁絶縁膜３４の膜厚より厚くてもよい。
図１１は、第７実施形態に係る固体撮像装置の画素の概略構成を示す断面図である。なお、図１１では、図１（ａ）の信号読み出し回路Ｂ１は省略した。
図１１において、層間絶縁膜２６上には蓄積電極２７が形成され、蓄積電極２７上には絶縁膜２９が形成されている。蓄積電極２７および絶縁膜２９の側壁には側壁絶縁膜３４が形成されている。なお、側壁絶縁膜３４の膜厚は１０〜１００ｎｍ程度に設定することができる。側壁絶縁膜３４を間にして蓄積電極２７に隣接して転送電極３０が層間絶縁膜２６上に形成されている。この時、蓄積電極２７と転送電極３０との間の水平方向の間隔ＧＡは、側壁絶縁膜３４の膜厚で自己整合的に規定することができる。転送電極３０下において、層間絶縁膜２６にはコンタクトプラグ２８が埋め込まれている。絶縁膜２９、側壁絶縁膜３４および転送電極３０上には、光電変換膜３１が設けられている。
すなわち、光電変換膜３１の一部分の下に、絶縁膜２９を介して蓄積電極２７が設けられ、光電変換膜３１の他の部分の下に転送電極３０が設けられている。光電変換膜３１上には、上部電極３２が設けられている。なお、光電変換部において、図１１に示されるように光電変換膜３１よりも電荷の移動度が高い有機膜３３が光電変換膜３１と併用されてもよいし、図１（ａ）の光電変換部Ｂ２のように光電変換膜３１が単独で形成されてもよい。
ここで、側壁絶縁膜３４の膜厚で蓄積電極２７と転送電極３０との間の間隔ＧＡを自己整合的に規定することにより、間隔ＧＡをマスク合わせで調整した場合に比べて、間隔ＧＡのばらつきを抑えつつ、間隔ＧＡを小さくすることができる。また、蓄積電極２７および絶縁膜２９の側壁に側壁絶縁膜３４を形成することにより、蓄積電極２７の側壁に絶縁膜を形成するために、層間絶縁膜２６に段差を設ける必要がなくなり、層間絶縁膜２６の加工にかかる手間をなくすことができる。なお、蓄積電極２７上の絶縁膜２９の膜厚は、図９と同様に蓄積電極２７の側壁絶縁膜３４の膜厚より薄くてもよいし、図１０と同様に蓄積電極２７の側壁絶縁膜３４の膜厚より厚くてもよい。
（第８実施形態）
図１２（ａ）〜図１２（ｅ）および図１３（ａ）〜図１３（ｄ）は、第８実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。
図１２（ａ）において、ＣＶＤなどの方法で層間絶縁膜２６上に透明電極材および絶縁材を形成する。フォトリソグラフィ技術およびドライエッチング技術を用いて透明電極材および絶縁材をパターニングすることにより、蓄積電極２７および絶縁膜２９を形成する。そして、図１２（ｂ）に示すように、ＣＶＤなどの方法で層間絶縁膜２６および絶縁膜２９上に絶縁材３４Ａを堆積する。
次に、図１２（ｃ）に示すように、異方性エッチングにて層間絶縁膜２６が露出するまでその絶縁材３４Ａを薄膜化することにより、蓄積電極２７および絶縁膜２９の側壁に側壁絶縁膜３４を形成する。
次に、図１２（ｄ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜２６をパターニングすることにより、層間絶縁膜２６に開口部ＫＡを形成する。そして、図１２（ｅ）に示すように、開口部ＫＡにコンタクトプラグ２８を埋め込む。
次に、図１３（ａ）に示すように、ＣＶＤなどの方法で層間絶縁膜２６、絶縁膜２９、コンタクトプラグ２８および側壁絶縁膜３４上に透明電極材３０Ａを堆積する。そして、ＣＭＰなどの方法で透明電極材３０Ａを平坦化する。
次に、図１３（ｂ）に示すように、異方性エッチングなどの方法にて透明電極材３０Ａを選択的に薄膜化することにより、層間絶縁膜２６およびコンタクトプラグ２８上に転送電極３０を形成する。
次に、図１３（ｃ）に示すように、ＣＶＤなどの方法で絶縁膜２９、側壁絶縁膜３４および転送電極３０上に光電変換膜３１を形成する。この時、光電変換膜３１よりも電荷の移動度が高い有機膜３３を形成するようにしてもよい。
次に、図１３（ｄ）に示すように、ＣＶＤなどの方法で光電変換膜３１上に上部電極３２を形成する。
図１２（ａ）〜図１２（ｅ）および図１３（ａ）〜図１３（ｄ）は、第８実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。
図１２（ａ）において、ＣＶＤなどの方法で層間絶縁膜２６上に透明電極材および絶縁材を形成する。フォトリソグラフィ技術およびドライエッチング技術を用いて透明電極材および絶縁材をパターニングすることにより、蓄積電極２７および絶縁膜２９を形成する。そして、図１２（ｂ）に示すように、ＣＶＤなどの方法で層間絶縁膜２６および絶縁膜２９上に絶縁材３４Ａを堆積する。
次に、図１２（ｃ）に示すように、異方性エッチングにて層間絶縁膜２６が露出するまでその絶縁材３４Ａを薄膜化することにより、蓄積電極２７および絶縁膜２９の側壁に側壁絶縁膜３４を形成する。
次に、図１２（ｄ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜２６をパターニングすることにより、層間絶縁膜２６に開口部ＫＡを形成する。そして、図１２（ｅ）に示すように、開口部ＫＡにコンタクトプラグ２８を埋め込む。
次に、図１３（ａ）に示すように、ＣＶＤなどの方法で層間絶縁膜２６、絶縁膜２９、コンタクトプラグ２８および側壁絶縁膜３４上に透明電極材３０Ａを堆積する。そして、ＣＭＰなどの方法で透明電極材３０Ａを平坦化する。
次に、図１３（ｂ）に示すように、異方性エッチングなどの方法にて透明電極材３０Ａを選択的に薄膜化することにより、層間絶縁膜２６およびコンタクトプラグ２８上に転送電極３０を形成する。
次に、図１３（ｃ）に示すように、ＣＶＤなどの方法で絶縁膜２９、側壁絶縁膜３４および転送電極３０上に光電変換膜３１を形成する。この時、光電変換膜３１よりも電荷の移動度が高い有機膜３３を形成するようにしてもよい。
次に、図１３（ｄ）に示すように、ＣＶＤなどの方法で光電変換膜３１上に上部電極３２を形成する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板、２ ＳＴＩ、３ 不純物拡散層、４Ａ、５Ａ ゲート絶縁膜、４Ｂ、５Ｂ ゲート電極、６ 層間絶縁膜、７、２７ 蓄積電極、８、２８ コンタクトプラグ、９、２９ 絶縁膜、１０、３０ 転送電極、１１、３１ 光電変換膜、１２、３２ 上部電極、３４ 側壁絶縁膜
Claims (5)
- 半導体基板上に設けられた光電変換膜と、
前記光電変換膜の一部分の下に設けられた蓄積電極と、
前記光電変換膜と前記蓄積電極との間に設けられた第１絶縁膜と、
前記光電変換膜の他の部分の下に設けられた転送電極と、
前記光電変換膜上に設けられた上部電極と、
前記蓄積電極の側壁に設けられた第２絶縁膜とを備え、
前記蓄積電極と前記転送電極との間の水平方向の間隔が前記第２絶縁膜の膜厚で規定されている固体撮像装置。 - 半導体基板上に設けられた光電変換膜と、
前記光電変換膜の一部分の下に設けられた蓄積電極と、
前記蓄積電極の上および側壁を覆うように前記光電変換膜下に設けられた絶縁膜と、
前記光電変換膜の他の部分と前記絶縁膜との間に設けられた転送電極と、
前記光電変換膜上に設けられた上部電極とを備える固体撮像装置。 - 前記蓄積電極は前記転送電極よりも入射波長域において光学的透過率が高い請求項１または２に記載の固体撮像装置。
- 前記光電変換膜下に設けられ、前記光電変換膜よりも電荷の移動度が高い膜を備える請求項１から３のいずれか１項に記載の固体撮像装置。
- 半導体基板上に蓄積電極を形成し、
前記蓄積電極の側壁に絶縁膜を形成し、
前記絶縁膜を介して前記蓄積電極と隔てられた転送電極を形成し、
前記蓄積電極および前記転送電極上に光電変換膜を形成し、
前記光電変換膜上に上部電極を形成する固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015080232A JP2016201449A (ja) | 2015-04-09 | 2015-04-09 | 固体撮像装置および固体撮像装置の製造方法 |
| US14/741,863 US20160301882A1 (en) | 2015-04-09 | 2015-06-17 | Solid-state imaging device and method of manufacturing the solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015080232A JP2016201449A (ja) | 2015-04-09 | 2015-04-09 | 固体撮像装置および固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016201449A true JP2016201449A (ja) | 2016-12-01 |
Family
ID=57111438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015080232A Pending JP2016201449A (ja) | 2015-04-09 | 2015-04-09 | 固体撮像装置および固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160301882A1 (ja) |
| JP (1) | JP2016201449A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017098533A (ja) * | 2015-11-18 | 2017-06-01 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | イメージセンサ及びこれを含む電子装置 |
| WO2018066256A1 (ja) * | 2016-10-05 | 2018-04-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
| WO2018163720A1 (ja) * | 2017-03-10 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| WO2018235895A1 (ja) * | 2017-06-21 | 2018-12-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| JP2019009437A (ja) * | 2017-06-21 | 2019-01-17 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| WO2019035270A1 (ja) * | 2017-08-16 | 2019-02-21 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| WO2019039013A1 (ja) * | 2017-08-22 | 2019-02-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
| WO2019044464A1 (ja) * | 2017-08-31 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および固体撮像装置の制御方法 |
| WO2019044103A1 (ja) * | 2017-08-31 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| WO2019058994A1 (ja) * | 2017-09-20 | 2019-03-28 | ソニー株式会社 | 光電変換素子および撮像装置 |
| JPWO2018110072A1 (ja) * | 2016-12-16 | 2019-10-31 | ソニー株式会社 | 撮像素子、積層型撮像素子及び撮像装置、並びに、撮像素子の製造方法 |
| KR20200036816A (ko) * | 2017-08-16 | 2020-04-07 | 소니 주식회사 | 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 |
| JP2020188269A (ja) * | 2016-03-01 | 2020-11-19 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法 |
| WO2022102404A1 (ja) * | 2020-11-12 | 2022-05-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器および固体撮像素子の制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020203249A1 (ja) * | 2019-03-29 | 2020-10-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
-
2015
- 2015-04-09 JP JP2015080232A patent/JP2016201449A/ja active Pending
- 2015-06-17 US US14/741,863 patent/US20160301882A1/en not_active Abandoned
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017098533A (ja) * | 2015-11-18 | 2017-06-01 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | イメージセンサ及びこれを含む電子装置 |
| JP7125832B2 (ja) | 2015-11-18 | 2022-08-25 | 三星電子株式会社 | イメージセンサ及びこれを含む電子装置 |
| JP6992851B2 (ja) | 2016-03-01 | 2022-01-13 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法 |
| JP2020188269A (ja) * | 2016-03-01 | 2020-11-19 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法 |
| US10903278B2 (en) | 2016-10-05 | 2021-01-26 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and solid-state imaging apparatus having a photoelectric conversion layer and a pair of electrodes |
| WO2018066256A1 (ja) * | 2016-10-05 | 2018-04-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
| JP7033548B2 (ja) | 2016-12-16 | 2022-03-10 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び撮像装置 |
| JP2022066292A (ja) * | 2016-12-16 | 2022-04-28 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び撮像装置、並びに、撮像素子の製造方法 |
| JP7244692B2 (ja) | 2016-12-16 | 2023-03-22 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び撮像装置、並びに、撮像素子の製造方法 |
| JPWO2018110072A1 (ja) * | 2016-12-16 | 2019-10-31 | ソニー株式会社 | 撮像素子、積層型撮像素子及び撮像装置、並びに、撮像素子の製造方法 |
| US11495762B2 (en) | 2016-12-16 | 2022-11-08 | Sony Corporation | Imaging element, stacked-type imaging element, imaging apparatus, and manufacturing method of imaging element |
| US11290668B2 (en) | 2017-03-10 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Imaging element and imaging apparatus |
| WO2018163720A1 (ja) * | 2017-03-10 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| US11670659B2 (en) | 2017-06-21 | 2023-06-06 | Sony Semiconductor Solutions Corporation | Imaging element, stacked imaging element, and solid-state imaging apparatus |
| JP2019009437A (ja) * | 2017-06-21 | 2019-01-17 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| JP7099073B2 (ja) | 2017-06-21 | 2022-07-12 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| WO2018235895A1 (ja) * | 2017-06-21 | 2018-12-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| JPWO2019035270A1 (ja) * | 2017-08-16 | 2020-10-01 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| KR20200036816A (ko) * | 2017-08-16 | 2020-04-07 | 소니 주식회사 | 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 |
| KR102552757B1 (ko) | 2017-08-16 | 2023-07-07 | 소니그룹주식회사 | 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 |
| WO2019035270A1 (ja) * | 2017-08-16 | 2019-02-21 | ソニー株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| US11743614B2 (en) | 2017-08-22 | 2023-08-29 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus with a charge storage unit electrically connected to each of a lower electrode of a phase difference detection pixel, an adjacent pixel and a normal pixel via a capacitance, wherein the capacitance connected to the adjacent pixel is greater than a capacitance connected to the normal pixel |
| WO2019039013A1 (ja) * | 2017-08-22 | 2019-02-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
| US11509846B2 (en) | 2017-08-22 | 2022-11-22 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus for miniturization of pixels and improving light detection sensitivity |
| WO2019044103A1 (ja) * | 2017-08-31 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| JP7164532B2 (ja) | 2017-08-31 | 2022-11-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| US11445135B2 (en) | 2017-08-31 | 2022-09-13 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and method of controlling solid-state imaging device |
| JPWO2019044103A1 (ja) * | 2017-08-31 | 2020-10-15 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| US11621290B2 (en) | 2017-08-31 | 2023-04-04 | Sony Semiconductor Solutions Corporation | Imaging element, laminated imaging element, and solid-state imaging device |
| KR20200043999A (ko) * | 2017-08-31 | 2020-04-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 |
| WO2019044464A1 (ja) * | 2017-08-31 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および固体撮像装置の制御方法 |
| KR102582171B1 (ko) * | 2017-08-31 | 2023-09-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 |
| US11792541B2 (en) | 2017-08-31 | 2023-10-17 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and method of controlling solid-state imaging device |
| WO2019058994A1 (ja) * | 2017-09-20 | 2019-03-28 | ソニー株式会社 | 光電変換素子および撮像装置 |
| WO2022102404A1 (ja) * | 2020-11-12 | 2022-05-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器および固体撮像素子の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160301882A1 (en) | 2016-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016201449A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| US11832463B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| US10134792B2 (en) | Semiconductor devices | |
| US8368784B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| US8618460B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| US11374047B2 (en) | Image sensor | |
| US20130001730A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
| US10586824B2 (en) | Image sensor | |
| JP2011159757A (ja) | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 | |
| JP2013012551A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| TW201222802A (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus | |
| WO2015198878A1 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| US8338868B2 (en) | Shared photodiode image sensor | |
| JP2010182789A (ja) | 固体撮像素子、撮像装置、固体撮像素子の製造方法 | |
| WO2017028546A1 (zh) | 具有三维晶体管结构的背照式图像传感器及其形成方法 | |
| US8129765B2 (en) | CMOS image sensor with photo-detector protecting layers | |
| TW201628176A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
| US9379151B1 (en) | Image sensor device with white pixel improvement | |
| US10411052B2 (en) | Image sensor | |
| JP2007234787A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |