JP2016201402A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】カラー画像信号を生成する撮像装置において、撮像素子に入射した光を十分利用し、感度を向上させる
【解決手段】ベイヤー配列の光電変換膜６０Ｂ、６０Ｇ、６０Ｒを設けたイメージセンサ２３２において、同一光路上の画素領域に、ベイヤー配列された光電変換膜６０Ｂ、６０Ｇ、６０Ｒを透過した光成分を受光するｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒを設けるように、不純物濃度プロファイルをシリコン基板２７０に形成する。また、ｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒに蓄積された電荷を読み出す第２読み出し回路を形成する。
【選択図】図８

Description

本発明は、撮像装置に関し、特に、カラー画像信号生成処理に関する。

半導体基板上に光電変換膜を積層し、画素ごとにＲ，Ｇ，Ｂの光電変換特性（光吸収特性）を変えた撮像素子が知られている（特許文献１参照）。そこでは、シリコン基板に対し画素位置に合わせて第１電極層が形成され、カルコパイライト系化合物半導体から成る光電変換膜を、第１電極層の上に積層配置する。光電変換膜の光電効果によって光電荷（電子−正孔対）が生じると、光電荷は第１電極層に転送、蓄積され、第１電極層に形成されたゲートＭＯＳなどを通じて読み出し回路へ送られる。

光電変換膜のエネルギーバンドギャップは、Ｂの光を吸収する光電変換膜が最も大きく、Ｇ，Ｒの光を吸収する光電変換膜の順になる。そのため、Ｂの光を吸収する画素では、Ｂ成分の光のみ吸収されてＲ，Ｇ成分の光は光電変換膜を透過する。Ｇの画素では、Ｂ成分、Ｇ成分の光が吸収されるが、Ｒ成分は透過される。Ｒの画素では、Ｒ、Ｇ、Ｂすべての成分が吸収される。Ｇの画素にはＢ成分の光、Ｒの画素にはＧおよびＢ成分の光がカットされないため、色演算処理（デモザイク処理）を実行して本来のＲ，Ｇ，Ｂの色信号を得る。

特開２０１１−１４６６３５号公報

このようなタイプの撮像素子の場合、撮像素子に入射した光をできるだけ利用して感度を向上させることが望ましい。しかしながら、光電変換膜を透過した色成分の光によって生じる電荷は基板側で不要電荷として蓄積され、却って混色の要因となって色再現性を低下させる。

したがって、光電変換膜を透過した光も十分利用し、入射した光の利用効率を高めることによって、さらに感度を向上させることが求められる。

本発明の撮像装置は、半導体基板に対し２次元配列されていて、互いに分光感度特性の異なる複数の表面側光電変換部と、半導体基板内において複数の光電変換部それぞれに対し同一光路上に配置され、複数の光電変換部を透過した光を光電変換する複数の内部光電変換部と、複数の表面側光電変換部および複数の内部光電変換部において生じた光電荷を読み出す信号読み出し部とを備える。例えば、エネルギーバンドギャップに基づいて分光する光電変換膜をそれぞれ有する撮像素子と画像処理装置によって構成される。

また、本発明の撮像装置は、複数の表面側光電変換部のうち隣接する表面側光電変換部の出力信号の差分に基づいて、第１の色信号を生成し、また、複数の内部光電変換部のうち隣接する内部光電変換部の出力信号の差分に基づいて、第２の色信号を生成する画像信号処理部とを備え、画像信号処理部が、第１および第２の色信号に基づいてカラー画像信号を生成する。

撮像装置は、半導体基板内に設けられていて、表面側光電変換部において生じた電荷を蓄積する表面側電荷蓄積部と、半導体基板内に設けられていて、内部光電変換部において生じた電荷を蓄積する内部電荷蓄積部とをさらに備えることが可能である。

例えば、複数の表面側光電変換部を、Ｂの光を光電変換し、Ｇ，Ｒの光を透過させる第１の光電変換部と、ＧとＢの光を光電変換し、Ｒの光を透過させる第２の光電変換部と、Ｒ，Ｇ，Ｂの光を光電変換する第３の光電変換で構成し、第１〜第３の光電変換部を、第２の光電変換部を市松状に配置するように画素色配列することが可能である。この場合、画像信号処理部が、Ｒ，Ｇ，Ｂの色信号を第１の色信号として生成し、Ｒ，Ｇの色信号を第２の色信号として生成すればよい。信号読み出し部は、第３の光電変換部を透過した光を光電変換する第３の内側光電変換部から、ＩＲ（赤外）に応じた光の信号を読み出すことが可能である。また、一例として、複数の表面側光電変換部を、Ｂの光を光電変換し、Ｇ，Ｒの光を透過させる第１の光電変換部と、ＧとＢの光を光電変換し、Ｒの光を透過させる第２の光電変換部と、Ｒ，Ｇ，Ｂの光を光電変換する第３の光電変換部と、Ｒ，Ｇ，Ｂの光を透過させる第４の光電変換部で構成し、第１〜第４の光電変換部を、第４の光電変換部を市松状に配置するように画素色配列させることが可能である。この場合、画像信号処理部が、Ｒ，Ｇ，Ｂの色信号を第１の色信号として生成し、Ｒ，Ｇ，Ｂの色信号を第２の色信号として生成することが可能である。

本発明の他の態様における撮像素子は、半導体基板に設けられ、互いに分光感度特性の異なる複数の光電変換膜と、半導体基板内において光電変換膜において生じた光電荷を蓄積する複数の表面側電荷蓄積部と、半導体基板内において、複数の光電変換膜それぞれに対し同一光路上に配置され、複数の光電変換膜を透過した光を光電変換し、蓄積する複数の内部光電変換電荷蓄積部と、複数の表面側電荷蓄積部から電荷を出力する出力ゲートと、複数の内部光電変換電荷蓄積部から電荷を出力する出力ゲートとを備える。

撮像素子は、表面側電荷蓄積部と内部光電変換蓄積部との間に、内部光電変換蓄積部において生成された電荷の表面側電荷蓄積部への移動を抑制する電荷移動抑制部を備えてもよい。例えば、半導体基板が、複数の表面側電荷蓄積部と、電荷移動抑制部と、内部光電変換電荷蓄積部とを形成する不純物濃度プロファイルを有し、複数の光電変換膜の配列位置に応じた半導体基板の画素領域が、同じ不純物濃度プロファイルを形成している。あるいは、半導体基板が、複数の表面側電荷蓄積部と、電荷移動抑制部と、内部光電変換電荷蓄積部とを形成する不純物濃度プロファイルを有し、複数の光電変換膜の配列位置に応じた半導体基板の画素領域が、互いに異なる不純物濃度プロファイルを形成することができる。

本発明によれば、撮像素子に入射した光を十分利用して、感度を向上させることができる。

第１の実施形態であるデジタルカメラのブロック図である。 イメージセンサの概略的断面図である。 イメージセンサの画素配列を示した図である。 光電変換膜のエネルギーギャップバンドの相違を示した図である。 光電変換膜の分光感度特性を示した図である。 １つの画素の概略的断面図を示した図である。 第２の実施形態におけるイメージセンサの概略的断面図である。 第３の実施形態におけるイメージセンサの概略的断面図である。 第３の実施形態における電荷の読み出し回路を示した図である。 第３の実施形態における画素配列を示した図である。 第４の実施形態におけるイメージセンサの概略的断面図である。 第４の実施形態における画素配列を示した図である。 第５の実施形態におけるイメージセンサの概略的断面図である。

以下では、図面を参照して本実施形態であるデジタルカメラについて説明する。図１は、第１の実施形態であるデジタルカメラのブロック図である。

デジタルカメラ１０は、ここではミラーレスタイプのデジタルカメラとして構成されており、カメラ本体３０と、カメラ本体３０に着脱自在な交換レンズ２０とを備える。ＣＰＵを含むシステムコントロール回路４０は、レリーズボタン、モード選択ダイヤル（いずれも図示せず）などに対する入力操作に従い、露出制御回路５６、画像信号処理回路３４などに制御信号を出力し、露出制御、記録動作、再生表示動作などカメラ全体の動作制御を行う。カメラ動作制御のプログラムは、図示しないＲＯＭなどの記録媒体に記憶されている。

撮影光学系２２は、被写体からの光をイメージセンサ３２に結像し、これによって被写体像がイメージセンサ３２に形成される。イメージセンサ３２は、ここでは（Ｍ×Ｎ）の画素配列をさせたＣＭＯＳ型イメージセンサによって構成されており、Ｒ，Ｇ，Ｂの光に関して分光感度特性（分光透過特性）の異なる光電変換膜（受光画素）をベイヤー方式に従って積層配置させている。

撮影モードにおいては、スルー画像をＬＣＤなどの表示器５０に表示するため、１フィールド又は１フレーム分の画素信号が所定の時間間隔でイメージセンサ３２から読み出される。撮像素子駆動回路３６によってイメージセンサ３２を駆動することにより読み出された画素信号は、ＡＦＥ回路（図示せず）などを経由して画像処理回路３４に送られる。

画像処理回路３４では、色補間処理、ガンマ補正処理、ホワイトバランス調整などが、画素信号に対して施される。これにより、原色（Ｒ，Ｇ，Ｂ）のカラー画像信号が生成される。システムコントロール回路４０は、カラー画像信号に対して表示処理を実行し、スルー画像を表示器５０に表示する。

操作スイッチ群５２によってレリーズボタンの半押しが検出されると、コントラスト式ＡＦ処理に従った焦点調節が実行される。レンズＣＰＵ２８は、カメラ本体３０の露出制御回路５６からの指令に基づきレンズ駆動機構２６を制御し、レンズ駆動機構２６は、レンズＣＰＵ２８からの制御信号に従って撮影光学系２２のフォーカシングレンズを光軸方向に沿って移動させる。また、レリーズボタンが半押しされると、測光センサ３８が被写体の明るさを検出し、システムコントロール回路４０は露出値（シャッタスピード、絞り値、感度など）を算出する。

レリーズボタンが全押しされると、露出制御回路５６は、図示しないシャッタ、絞り２４などを駆動し、露出制御する。これにより、１フレーム分の画素信号がイメージセンサ３２から読み出される。画像処理回路３４は、読み出された１フレーム分の画素信号に基づいて静止画像データを生成する。静止画像データは、圧縮あるいは非圧縮状態で着脱自在な画像メモリ（メモリカードなど）５４に記録される。再生モードが設定されると、記録画像が表示器５０に再生表示される。

図２は、イメージセンサの概略的断面図である。

イメージセンサ３２は、シリコン基板上に光電変換膜（光導電膜）を積層した積層型固体撮像素子として構成されており、２次元配列された光電変換膜が光学フィルタ（カラーフィルタアレイ）の代わりに分光機能を有する。イメージセンサ３２は、ここではｎ型シリコン基板７０に基づいて形成されていて、シリコン基板７０は、光電変換膜を中心とする画素領域、すなわち光電変換膜を通る光の同一光路上に沿って不純物濃度プロファイルをもつ。

具体的には、シリコン基板７０のベース部分７２に対し、不純物がドーピングされたｎ型ウェル７４が、画素領域に従って形成されている。ｎ型ウェル７４の上にはｐ型ウェル７６が形成されており、さらにｐ型ウェル７６の上には、ｎ型ウェル（以下、第１電極層という）７１が形成されている。

第１電極層７１に積層配置されたｐ型の光電変換膜６０Ｒ、６０Ｇ、６０Ｂは、例えば、従来知られた成膜方法（エピタキシャル成長方法など）によって形成可能である。光電変換膜６０Ｒ、６０Ｇ、６０Ｂは、互いに分光感度特性が異なるカルコパイライト系化合物半導体（例えば、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン（ＣｕＡｌＧａＩｎＳＳｅ）系混晶）によって構成されている。光電変換膜６０Ｒ，６０Ｇ、６０Ｂの上には、透明な電極材料（例えば、ＩＴＯ、酸化亜鉛など）から成る第２電極層６４が形成される。

第１電極層７１はｐ型ウェル７６の一部領域に形成されており、読み出し回路（ここでは図示せず）と接続されるゲートＭＯＳ８４がｐ型ウェル７６で構成される基板表面部分に形成されている。また、リセット機能を有する読み出し用電極８２が、第１電極層７１の端部に形成されている。なお、第２電極層６４およびｐ型ウェル７６はＧＮＤに接続されており、ｎ型ベース部分７２は電源（＞ＧＮＤ）に接続されている。

ｎ型ベース部分７２の上に積層されるｎ型ウェル７４、ｐ型ウェル７６、第１電極層（ｎ型ウェル）７１は、例えばイオン注入によって形成される。すなわち、Ｂ（ホウ素）、Ｐ（リン）などのイオンをシリコン基板に対して打ち込み、不純物をドーピングすることによって形成される。イオン注入以外の方法によっても、このようなｎ型ウェル７４、ｐ型ウェル７６、第１電極層（ｎ型ウェル）７１の積層構造で表される不純物濃度プロファイルを形成することが可能である。

第１電極層（ｎ型ウェル）７１、ｐ型ウェル７６、ｎ型ウェル７４それぞれの基板光電変換膜側表面からの深さ（イオン注入深さ）は、光電変換膜６０Ｒ、６０Ｇ，６０Ｂの画素領域に対して同じであり、各画素領域における不純物濃度プロファイルは等しい。

図３は、イメージセンサの画素配列を示した図である。図４は、光電変換膜のエネルギーギャップバンドの相違を示した図である。図５は、光電変換膜の分光感度特性を示した図である。図３〜５を用いて、Ｒ，Ｇ，Ｂのカラー画像信号生成について説明する。

光電変換膜６０Ｒ、６０Ｇ、６０Ｂは、入射した光のうち自身のエネルギーバンドギャップより大きいエネルギーをもつ特定波長域の光を吸収する一方、エネルギーバンドギャップよりも小さいエネルギーをもった波長の光を透過させる。吸収された色成分の光により、光電荷（電子と正孔の対）が生成される。

光電変換膜６０Ｒ，６０Ｇ、６０Ｂは、光の分光感度特性が互いに異なるエネルギーバンドギャップを有し、光電変換膜６０Ｂが最も大きく、光電変換膜６０Ｇ、光電変換膜６０Ｒの順になっている。したがって、光電変換膜６０Ｂの場合、Ｂ成分の光が吸収される一方、Ｇ，Ｒ成分の光は透過する。また、光電変換膜６０Ｇの場合、Ｂ成分、Ｇ成分の光を吸収し、Ｒ成分の光は透過する。光電変換膜６０Ｒの場合、Ｒ，Ｇ，Ｂすべての光を吸収する（図４、５参照）。

このような分光感度特性をもつ光電変換膜６０Ｒ、６０Ｂ、６０Ｇは、例えば夫々、ｐ−ＣｕＧａ_0.52Ｉｎ_0.48Ｓ₂、ｐ−ＣｕＡｌ_0.24Ｇａ_0.23Ｉｎ_0.53Ｓ₂、ｐ−ＣｕＡｌ_0.36Ｇａ_0.64Ｓ_1.28Ｓｅ_0.72といったカルコパイライト系混晶から成る化合物半導体によって構成される。

図３に示すように、光電変換膜６０Ｒ、６０Ｇ，６０Ｂは、ベイヤー方式に従って第１電極層７１上にそれぞれ配置されている。すなわち、光電変換膜６０Ｇが市松状配置となるように、２つの光電変換膜６０Ｇ、それぞれ１つの光電変換膜６０Ｒ，６０Ｂをブロックとして配列させている。ここでは、光電変換膜６０Ｒ、６０Ｇ，６０Ｂによって構成される画素を、それぞれ「ｒ画素」、「ｇ画素」、「ｂ画素」とする。

図５に示す分光感度特性により、ｒ画素の出力信号からｇ画素の出力信号を減じることにより、Ｒの色信号が得られる。同様に、ｇ画素の出力信号からｂ画素の出力信号を減じることにより、Ｇに応じた色信号が得られる。ｂ画素については、そのままＢの色信号が得られる。そのため、ｒ、ｇ、ｂ各画素に対し、隣接画素の色信号に基づいた色演算処理（色補間処理）を行うことにより、Ｒ，Ｇ，Ｂのカラー画像信号を得る。

図６は、ｂ画素の概略的断面図を示した図である。図６を用いて、光が入射したときの電荷蓄積および不要電荷の混入抑止について説明する。

上述したように、光電変換膜６０Ｂに光が入射すると、Ｂに応じた光が吸収されて光電荷（吸収光電荷）、すなわち光電子と光正孔が生成される。光正孔は、第２電極層６４を通じてＧＮＤに排出される。また、光電子は、ｐ型の光電変換膜６０Ｂとは反対側のシリコン基板側、すなわち第１電極層７１にエネルギー準位の差で移動し、第１電極層７１に蓄積される。蓄積電荷は、ゲートＭＯＳ８４を介して読み出し回路に読み出される。

一方、光電変換膜６０Ｂを透過するＧ成分とＢ成分の光は、シリコン基板７０側に入射する。ｎ型ウェル７４まで透過光が到達すると、ｎ型ウェル７４のエネルギーバンドギャップ特性によって透過光が吸収され、光電荷（透過光電荷）すなわち正孔と電子が生成される。ｎ型ウェル７４において生成された電子は不要電子であり、仮に第１電極層７１に混入すると、光電変換膜６０Ｂによって吸収すべき色成分とは異なる光の電荷を読み出すことになり、混色の原因となる。

しかしながら、ｐ型ウェル７６の電位障壁、すなわちｎ型ウェル７４とｐ型ウェル７６の電位差によって、不要電子は電源に接続されたｎ型ベース部分（ウェル）７２から排除することができる。ｒ画素、ｇ画素についても、同様に不要電子の混入が防止される。なお、生成された正孔はＧＮＤに接続されたｐ型ウェル７６から排出される。

不要電子混入を防ぐｐ型ウェル７６の深さＤは、第１電極層（ｎ型ウェル）７１に光電変換膜６０Ｂにおいて生成された電荷を十分蓄積できるような有効な深さｄをもたせることなどを考慮し、できる限り浅くなるように設定すればよい（例えば、０．２〜０．５μｍ）。一方、深さ方向に不純物濃度（密度）を徐々に小さくする、すなわち深さ方向にエネルギー準位を徐々に下げるような不純物濃度プロファイルを形成してもよい。

このように本実施形態によれば、互いに異なる分光感度特性を有する光電変換膜６０Ｒ，６０Ｇ，６０Ｂをベイヤー配列させた積層型のイメージセンサ３２において、半導体基板７０のｎ型ベース部分７２に対し、ｎ型ウェル７４、ｐ型ウェル７６、そしてｎ型ウェルである第１電極層７１を、画素形成領域に合わせて層状に形成する。

ｎ型ウェル７４、ｐ型ウェル７６、第１電極層７１を形成し、第１電極層７１において電荷蓄積を可能にする有効な表面側からの深さを持たせるように不純物濃度プロファイルをｎ型シリコン基板７０に対して形成することにより、ｎ型ウェル７４で生じた電荷が第１電極層７１へ移動するのを抑えることができる。また、ｎ型ウェル７４、ｐ型ウェル７６、第１電極層７１の構成（深さ）が、光電変換膜６０Ｒ，６０Ｇ，６０Ｂいずれも同じであるため、ｒ画素、ｇ画素、ｂ画素を同時に形成することが可能となり、プロセス工程を抑えるこができる。

画素の配列構成については、ベイヤー方式以外の配列にすることも可能である。また、同じ分光感度特性を有する光電変換膜を２次元配列してもよい。また、図６に示すようなｎ型ウェル７４、ｐ型ウェル７６、ｎ型ウェル７１の積層構造に限定されず、電荷蓄積部となる第１電極層７１と混色成分となる光電荷が生成される半導体基板部分の間に、電位障壁によって第１電極層７１への光電子移動を抑えるような層を任意の深さに設ければよい。

本実施形態では、光電子を読み出す構成であるが、光正孔を光信号として読み出す構成にしてもよい。この場合、半導体のｎ型、ｐ型を逆極性にし、ｎ型ウェルによって不要電荷移動を抑制する層を形成してもよい。読み出し回路の電源電圧の正負も逆にする。また、ｂ画素、ｇ画素、ｒ画素の光電変換膜は、例えば、ｎ−ＣｕＡｌ_0.36Ｇａ_0.64Ｓ_1.28Ｓｅ_0.72，ｎ−ＣｕＡｌ_0.24Ｇａ_0.23Ｉｎ_0.53Ｓ₂、ｎ−ＣｕＧａ_0.52Ｉｎ_0.48Ｓ₂といったカルコパイライト系混晶をそれぞれ用いればよい。

次に、図７を用いて、第２の実施形態について説明する。第２の実施形態では、混色成分となる光電荷の移動を抑止するウェルの深さが、画素ごとに異なる。それ以外の構成については、実質的に第１の実施形態と同じである。

図７は、第２の実施形態におけるイメージセンサの概略的断面図である。

イメージセンサ１３２は、第１の実施形態と同様、ｒ画素、ｇ画素、ｂ画素をベイヤー方式に従って配列させた構造であり、ｂ画素については、ｎ型ベース部分７２の上に、ｎ型ウェル７４Ｂ、ｐ型ウェル７６Ｂ、そしてｎ型ウェルである第１電極層７１が形成されている。また、ｇ画素についても、ｎ型ベース部分（ウェル）７２の上に対し、ｎ型ウェル７４Ｇ、ｐ型ウェル７６Ｇ、そしてｎ型ウェルである第１電極層７１が形成されている。一方、ｒ画素については、ｂ画素、ｇ画素のようにｎ型ベース部分７２の上にｎ型ウェルを形成していない。なお、ｎ型ウェルを形成することも可能である。

ｇ画素のｐ型ウェル７６Ｇの基板表面からの深さＤＧは、ｂ画素のｐ型ウェル７６Ｂの深さＤＢよりも深い。したがって、ｂ画素のｐ型ウェル７６Ｂの深さは、ｇ画素のｐ型ウェル７６Ｇよりも浅くなる。ｒ画素のｐ型ウェル７６Ｒは、ｎ型ベース部分７２にまで達する深さＤＲを有し、ｇ画素のｐ型ウェル７６Ｇの深さＤＧよりも深い。ｐ型ウェル７６Ｂ、７６Ｇ，７６Ｒの深さＤＢ、ＤＧ、ＤＲは、例えば、０．５〜１μｍ、１〜２μｍ、２〜３μｍ程度にそれぞれ定めることが可能である。

ｇ画素の光電変換膜６０Ｇは、Ｂ、Ｇに応じた光成分を吸収する分光感度特性を有するが、すべてのＢ，Ｇ成分を吸収できず、一部のＢ、Ｇに応じた光成分が透過する場合がある。光電変換膜６０Ｇを透過した光がｎ型ウェルの第１電極層７１を超えてｐ型ウェル７６Ｇに入射すると、エネルギーバンドキャップによって光電荷が生成される。

一般的に、シリコン半導体などは光の吸収率が表面からの深さに応じて異なり、深くなるにつれてＢの光成分、Ｇの光成分、Ｒの光成分の吸収係数が順に大きくなっていく。したがって、図７に示すように、ｇ画素のｐ型ウェル７６Ｇの深さＤＧをできるだけ深くすることにより、光電変換膜６０Ｇを透過したＢ、Ｇ成分の光がｐ型ウェル７６Ｇに吸収され、光電荷が生成される。生成された光電子は、その上の第１電極層７１に移動し、蓄積される。

一方、ｐ型ウェル７６Ｇの深さＤＧは、Ｒの光成分を吸収する深さにまで到達していない。そのため、ｎ型ウェル７４Ｇで生成された不要な電子は、ｐ型ウェル７６Ｇの電位障壁によって第１電極層７１へ移動せず、ｎ型ベース部分７２から排除される。

このようなｐ型ウェル７６Ｇの深さ設定により、光電変換膜６０Ｇを透過した光についても、色信号生成に必要となるＢ、Ｇ成分の電荷が回収され、第１電極層７１に蓄積される。一方、色信号生成に不要なＲ成分の電荷は回収されない深さ調整をしているため、第１電極層７１に混入しない。さらに、ｒ画素については、深さＤＲをもつｐ型ウェル７６Ｒを形成することにより、光電変換膜６０Ｒを透過したＲ，Ｇ，Ｂ成分の光をすべて回収して第１電極層７１に蓄積させることが可能となる。

このように第２の実施形態によれば、ｂ画素、ｇ画素、ｒ画素のｐ型ウェル７６Ｂ、ｐ型ウェル７６Ｇ、ｐ型ウェル７６Ｒの深さＤＢ、ＤＧ、ＤＲが互いに異なるように不純物濃度プロファイルを形成している。これによって、光電変換膜で吸収できず透過した色信号生成に必要な光成分をｐ型ウェルにおいて吸収し、電荷を読み出すことができ、光電変換率の向上、すなわち感度向上を図ることができる。一方、不要な光成分の電荷については、その深さ調整によって、基板ベース部分から確実に排除することができる。

次に、図８〜１０を用いて、第３の実施形態について説明する。第３の実施形態では、不要電子としてシリコン基板から排除していた光電荷を回収し、Ｒ，Ｇ，Ｂのカラー画像信号生成に利用する。それ以外の構成については、実質的に第１の実施形態と同じである。

図８は、第３の実施形態におけるイメージセンサの概略的断面図である。図９は、第３の実施形態における電荷の読み出し回路を示した図である。図１０は、第３の実施形態における画素配列を示した図である。なお、図１０では、光電変換膜とｎ型ウェルにおける画素配列を示すと同時に、光電変換膜の色信号出力と透過光成分の光が吸収されるｎ型ウェルの出力色信号も合わせて示している。

イメージセンサ２３２は、ｐ型シリコン基板２７０に基づいて形成されている。ｐ型ベース部分２７２の上には、ｎ型ウェル７４Ｂ、７４Ｇ、７４Ｒがｂ画素、ｇ画素、ｒ画素の画素領域にそれぞれ形成されている。ｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒの一部は、シリコン基板２７０の光電変換膜側表面を形成しており、ｂ画素、ｇ画素、ｒ画素の画素領域間には、ｐ型ウェル７７が形成されている。ｐ型ウェル７７には、ゲートＭＯＳ９２が形成されている。なお、ｐ型ベース部分２７２はＧＮＤに接続されている。

図９には、各画素に対する第１読み出し回路２１０、第２読み出し回路２２０が図示されている。第１読み出し回路２１０は、光電変換膜６０Ｂ、６０Ｇ，６０Ｒに第１電極層７１およびゲートＭＯＳ８４を介して接続されたフローティングディフージョン部ＦＤ、リセットトランジスタＭ１、増幅トランジスタＭ２、選択トランジスタＭ３とを備える。第１電極層７１において蓄積された光電荷は、ゲートＭＯＳ８４を介して第１読み出し回路２１０へ読み出される。読み出された電荷は、フローティングディフュージョン部ＦＤに転送されて電圧変換される。そして、電圧信号がアンプＭ２において増幅され、選択トランジスタＭ３を通じて出力ラインに出力される。

第２読み出し回路２２０も、第１読み出し回路２１０同様、フローティングディフージョン部ＦＤ’、リセットトランジスタＭ１’、増幅トランジスタＭ２’、選択トランジスタＭ３’とを備える。光電変換膜６０Ｂ、６０Ｇ，６０Ｒを透過した光がｎ型ウェル７４Ｂ、７４Ｇ、７４Ｒに入射すると、エネルギーバンドギャップによる光電変換によって光電荷が生成される。

基板ベース部分２７２がｐ型であるため、生成された光電荷はｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒに蓄積される。ｎ型ウェル７４に蓄積された光電荷は、ゲートＭＯＳ９２を介して第２読み出し回路２２０へ出力される。読み出された電荷は、同じようにフローティングディフュージョン部ＦＤ’、アンプＭ２’、選択トランジスタＭ３’を経由して出力ラインに出力される。

基板表面に形成された光電変換膜６０Ｇ、６０Ｂ，６０Ｒと基板内部に形成されたｎ型ウェル７４Ｇ、７４Ｂ、７４Ｒは、ともに光を吸収して光電荷を生成することから、イメージセンサ２３２は２つの光電変換層、すなわち画素を積層した構造をもっているといえる。一方、光電変換膜６０Ｇ、６０Ｂ，６０Ｒによって生成された光電荷はその下の第１電極層７１（ｎ型ウェル）において蓄積される一方、ｎ型ウェル７４Ｇ、７４Ｂ、７４Ｒによって生成された光電荷は、ｎ型ウェル７４Ｇ、７４Ｂ、７４Ｒに蓄積される。

ｎ型ウェル７４Ｇ、７４Ｂ、７４Ｒからの出力信号、光電変換膜６０Ｇ、６０Ｂ，６０Ｒからの主力信号が画像処理回路３４へ送られると、Ｒ，Ｇ，Ｂのカラー画像信号を生成する色演算処理が実行される。以下、詳述する。

上述したように、光電変換膜６０Ｒ、６０Ｇ、６０Ｂから出力される色信号ｒ、ｇ、ｂは、図５に示す分光感度特性に従って以下の式で表される出力信号となる。すなわち、全波長域の光成分から図５に示す分光感度特性によって吸収される光成分を差し引いた色成分の信号となる。ただし、ｒ画素、ｇ画素、ｂ画素の色信号を、同じ符号ｒ、ｇ、ｂで表している。

ｒ＝Ｂ＋Ｇ＋Ｒ
ｇ＝Ｂ＋Ｇ
ｂ＝Ｂ
・・・・（１）

図１０に示すように、画素配列２３２Ａがベイヤー配列に従っていることから、隣接画素の色信号の差分をとることにより、Ｒ，Ｇ，Ｂの色信号を以下の式で求めることができる。これにより、光電変換膜６０Ｒ、６０Ｇ、６０Ｂから出力される色信号に基づいて、Ｒ，Ｇ，Ｂの色信号（第１の色信号）が生成される。（２）式によって生成されるＲ，Ｇ，Ｂについては、画素配列２３２Ａの各画素の色信号とする。

Ｒ＝ｒ−ｇ
Ｇ＝ｇ−ｂ
Ｂ＝ｂ
・・・・（２）

一方、画素配列２３２Ｂを構成する画素を、画素配列２３２Ａに対応させて符号「ｒ’、ｇ’、ｂ’」で表すと、ｎ型ウェル７４Ｒ、７４Ｇ、７４Ｂの出力色信号ｒ’、ｇ’、ｂ’（第２の色信号）は、以下の式によって表される。ただし、ｎ型ウェル７４Ｒ、７４Ｇ、７４Ｂの色信号を、同じ符号ｒ’、ｇ’、ｂ’で表す。また、ＩＲは赤外波長域の光成分を示す。

ｒ’＝ＩＲ
ｇ’＝Ｒ＋ＩＲ
ｂ’＝Ｇ＋Ｒ＋ＩＲ
・・・・（３）

したがって、画素配列２３２Ｂもベイヤー配列に従っていることから、隣接画素の差分をとることにより、Ｒ、Ｇ、ＩＲは以下の式によって表される。（４）式で得られるＲ，Ｇの色信号を、画素配列２３２Ｂの各画素の色信号とする。

Ｒ＝ｇ’−ｒ’
Ｇ＝ｂ’−ｇ’
ＩＲ＝ｒ’
・・・・（４）

（２）、（４）式に基づいてＲ，Ｇ，Ｂの色信号が求められると、公知のマトリクス演算によって輝度、色差信号Ｙ、Ｃｂ、Ｃｒを求めることができる。一方、（４）式で求められるＩＲの色信号は、ホワイトバランス調整処理時の光源判別等に利用することが可能である。

なお、ｎ型ウェル７４Ｂ、７４Ｇ，７４ＲからＢの色信号を得ることはできないため、（２）式のＢの色信号を適宜増幅処理してＲ，Ｇの色信号出力レベルに合わせる。または、Ｒ、Ｇの色信号について、ノイズ成分を押させてＳＮ比を改善することを考慮し、（２）、（４）式で求められるＲ，Ｇの色信号に対して加算平均処理し、出力レベルを調整するようにしてもよい。

このように第３の実施形態によれば、ベイヤー配列の光電変換膜６０Ｂ、６０Ｇ、６０Ｒを設けたイメージセンサ２３２において、同一光路上の画素領域に、前記ベイヤー配列された光電変換膜６０Ｂ、６０Ｇ、６０Ｒを透過した光成分を受光するｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒを設けるように不純物濃度プロファイルがシリコン基板２７０に形成されている。また、ｎ型ウェル７４Ｂ、７４Ｇ，７４Ｒに蓄積された電荷を読み出す第２読み出し回路２２０が形成されている。

そして、ベイヤー配列に従って隣接画素の色信号の差分を求めることで、画素配列２３２ＡからＲ，Ｇ，Ｂの色信号が生成され、画素配列２３２ＢからＲ，Ｇの色信号が生成される。そしてこれらＲ，Ｇ，Ｂの色信号から、Ｒ，Ｇ，Ｂのカラー画像信号が生成される。

互いの画素が対向するように基板表面側の光電変換層と基板内部の光電変換層とを配置したことにより、各光電変換膜を透過した光についても、カラー画像信号生成に再利用することが可能となり、光の利用効率を向上することができ感度向上を図ることができる。また、第１の実施形態同様、ｐ型ウェル７６Ｂ、７６Ｇ，７６Ｒが電位障壁となって、不要電荷が第１電極層７１に移動するのを抑えることができるので、混色が低減できることによって色再現性を高めることができる。

なお、ｇ画素、ｂ画素、ｒ画素以外の分光感度特性を有する複数の画素をベイヤー配列あるいはそれ以外の配列で構成してもよい。エネルギーバンドギャップに従って透過する光に基づいた色信号が、互いに隣接する画素間で差分をとるとＲ、Ｇ，Ｂなどの色信号を得ることができればよい。また、エネルギーバンドギャップに従って分光する光電変換膜を半導体に積層させた構成に限定されない。

本実施形態では、ｎ側ウェルにおいて透過光が光電変換されるとともに、生成された光電荷が蓄積されるが、電荷蓄積部分を別構成にしてもよい。また、電位障壁によって不要電子の第１電極層への移動を抑止するような電位（不純物濃度）プロファイルにすることによって、ｐ型ウェルを設けない構成にしてもよい。

次に、図１１、１２を用いて、第４の実施形態について説明する。第４の実施形態では、ダミーの光電変換膜を備えた画素を加えて、カラー画像信号を生成する。それ以外の構成については、第３の実施形態と実質的に同じである。

図１１は、第４の実施形態におけるイメージセンサの概略的断面図である。図１２は、画素配列を示した図であるとともに、光電変換膜の色信号出力と透過光成分の光が吸収されるｎ型ウェルにおける出力色信号とを示している。

図１１に示すｗ画素は、ＳｉＯ₂の透明絶縁膜などで構成される光電変換膜６０Ｗを備えている。光電変換膜６０Ｗに入射した光はすべて光電変換膜６０Ｗ透過し、下部のｎ型ウェル７４Ｗに入射すると、光電変換によって光電荷が生成される。

図１２に示すように、イメージセンサ３３２は、ｒ画素、ｇ画素、ｂ画素、ｗ画素をベイヤー配列に類似した画素色配列にした構成であり、ｗ画素を市松状（正方状）に配置し、ｒ画素、ｇ画素、２つのｗ画素によって構成されるブロックと、ｂ画素、ｇ画素、２つのｗ画素で構成されるブロックとを交互に配置している。また、第３の実施形態同様、光電変換膜で構成される画素配列３３２Ａの光電変換層と、ｎ型ウェル７４で構成される画素配列３３２Ｂの光電変換層とを積層させた構造になっている。

光電変換膜６０Ｒ、６０Ｇ、６０Ｂ、６０Ｗから出力される色信号ｒ、ｇ、ｂ、ｗは、以下の式によって表される。

ｒ＝Ｂ＋Ｇ＋Ｒ
ｇ＝Ｂ＋Ｇ
ｂ＝Ｂ
ｗ＝０
・・・・・（５）

画素色配列に従って隣接画素の色信号の差分をとることにより、Ｒ，Ｇ，Ｂの色信号を以下の式で求めることができる。

Ｒ＝ｒ−ｇ
Ｇ＝ｇ−ｂ
Ｂ＝ｂ
・・・・・（６）

一方、ｎ型ウェル７４Ｒ、７４Ｇ、７４Ｂ、７４Ｗにおいて生成される色信号ｒ’、ｇ’、ｂ’、ｗ’は、以下の式で求めることができる。ただし、画素配列３３２Ａに合わせてｎ型ウェル７４の色信号を同じ符号ｒ’、ｇ’、ｂ’、ｗ’とで表す。また、ＩＲは赤外波長域の光成分を示す。

ｒ’＝ＩＲ
ｇ’＝Ｒ＋ＩＲ
ｂ’＝Ｇ＋Ｒ＋ＩＲ
ｗ’＝Ｂ＋Ｇ＋Ｒ＋ＩＲ
・・・・・（７）

そして、画素色配列に従って隣接画素の差分をとることにより、Ｒ、Ｇ、Ｂ、ＩＲは以下の式によって求めることができる。

Ｒ＝ｇ’−ｒ’
Ｇ＝ｂ’−ｇ’
Ｂ＝ｗ’−ｂ’
ＩＲ＝ｒ’
・・・・・（８）

光電変換膜によるＲ，Ｇ，Ｂの色信号と、ｎ型ウェルによるＲ，Ｇ，Ｂの色信号は、それぞれ加算もしくは加算平均され、Ｒ，Ｇ，Ｂのカラー画像信号が生成される。また、マトリクス演算によって輝度、色差信号Ｙ、Ｃｂ、Ｃｒを生成することが可能である。

このように第４の実施形態によれば、ダミー光電変換膜としてｗ画素を加えてｇ画素、ｂ画素、ｒ画素、ｗ画素をベイヤー配列に類似する画素色配列にし、隣接画素の色信号の差分をとることにより、Ｒ，Ｇ，Ｂのカラー画像信号を生成することができる。特に、ｎ型ウェル７４Ｂ、７４Ｇ、７４Ｒ、７４Ｗからの出力信号に基づいてＢの信号を得ることが可能となり、Ｂ信号の感度も向上させることができる。なお、ｗ画素をダミー光電変換膜とする代わりに、赤外光成分まで吸収する化合物半導体材料または超格子構造によって光電変換膜を形成してもよい。

次に、図１３を用いて、第５の実施形態を説明する。第５の実施形態では、第２、第３の実施形態との組み合わせであり、ｐ型ウェルに蓄積される光電荷を読み出す読み出し回路（第３の実施形態）を設ける一方、電位障壁となるｐ型ウェルの深さを調整する。

図１３は、第５の実施形態におけるイメージセンサの概略的断面図である。図１３に示すように、イメージセンサ４３２は、ｐ型シリコン基板４７０に基づいて成形されている。ｂ画素、ｇ画素、ｒ画素のｐ型ウェル深さＤＢ、ＤＧ、ＤＲが、順に深くなるように定められている。これによって、第１電極層７１で本来吸収すべき波長域の光成分が第１電極層７１を透過しても、ｐ型ウェル７６Ｂ、７６Ｇ，７６Ｒにおいて光電荷が生成され、光電荷が第１電極層７１に移動して読み出される。

さらに、第１電極層７１を透過してｎ型ウェル７４Ｒ，７４Ｇ，７４Ｂに到達した光から光電荷が生成されると、ゲートＭＯＳ９２を通じて読み出される。これにより、上述した演算式に基づいてＲ，Ｇ，Ｂの色信号を生成することができる。

ｒ画素については、ｂ画素、ｇ画素のようにｐ型ウェル下方にｎ型ウェルが形成されていないが、ゲートＭＯＳ９２は設けられている。これによって、第１電極層付近における不純物濃度プロファイルを各画素共通とすることができ、電荷転送に関する画素間の特性差を小さくすることが可能となる。

なお、第３の実施形態の図８に示したように、ｎ型ウェルを形成してもよい。この場合、ｐ型ウェル７６Ｒの深さＤＲを、ｐ型ウェル７６Ｇの深さ７６Ｇよりも深くし、Ｒ成分の光まで吸収できる深さに設定するのがよい。これよって、ｎ型ウェルにまで到達した透過光から赤外線（ＩＲ）の光電荷が蓄積され、ゲートＭＯＳ９２によって読み出すことができる。

第１〜第５の実施形態では、デジタルカメラについて説明しているが、デジタルカメラ以外の撮像装置（携帯電話、スマートフォンなど）にも適用することが可能である。また、撮像素子を設けた撮像部分と画像処理装置が一体的でなく分離した構成にも適用することができる。

１０ デジタルカメラ（撮像装置）
３２ イメージセンサ（撮像素子）
３４ 画像処理回路（画像信号処理部）
４０ システムコントロール回路
６０Ｒ 光電変換膜（第１の光電変換膜、表現側光電変換部）
６０Ｇ 光電変換膜（第２の光電変換膜、表現側光電変換部）
６０Ｂ 光電変換膜（第３の光電変換膜、表現側光電変換部）
６０Ｗ 光電変換膜（第４の光電変換膜、表現側光電変換部）
７０ シリコン基板（半導体基板）
７１ ｎ型ウェル／第１電極層（電荷蓄積部）
７２ ベース部分（内部光電変換蓄積部）
７４ ｎ型ウェル（内部光電変換部、内部電荷蓄積部、内部光電変換蓄積部）
７４Ｒ ｎ型ウェル（第３の内側光電変換部）

Claims (11)

1. 半導体基板に対して２次元配列されていて、互いに分光感度特性の異なる複数の表面側光電変換部と、
   前記半導体基板内において前記複数の光電変換部それぞれに対し同一光路上に配置され、前記複数の光電変換部を透過した光を光電変換する複数の内部光電変換部と、
   前記複数の表面側光電変換部および前記複数の内部光電変換部において生じた光電荷を読み出す信号読み出し部と、
   前記複数の表面側光電変換部のうち隣接する表面側光電変換部の出力信号の差分に基づいて、第１の色信号を生成し、また、前記複数の内部光電変換部のうち隣接する内部光電変換部の出力信号の差分に基づいて、第２の色信号を生成する画像信号処理部とを備え、
   前記画像信号処理部が、第１および第２の色信号に基づいてカラー画像信号を生成することを特徴とする撮像装置。
2. 前記半導体基板内に設けられていて、前記表面側光電変換部において生じた電荷を蓄積する表面側電荷蓄積部と、
   前記半導体基板内に設けられていて、前記内部光電変換部において生じた電荷を蓄積する内部電荷蓄積部と
   をさらに備えることを特徴とする請求項１に記載の撮像装置。
3. 前記複数の表面側光電変換部が、
   Ｂの光を光電変換し、Ｇ，Ｒの光を透過させる第１の光電変換部と、
   ＧとＢの光を光電変換し、Ｒの光を透過させる第２の光電変換部と、
   Ｒ，Ｇ，Ｂの光を光電変換する第３の光電変換部とを備え、
   前記第１〜第３の光電変換部が、前記第２の光電変換部を市松状に配置するように配列されており、
   前記画像信号処理部が、Ｒ，Ｇ，Ｂの色信号を第１の色信号として生成し、Ｒ，Ｇの色信号を第２の色信号として生成することを特徴とする請求項１乃至２のいずれかに記載の撮像装置。
4. 前記複数の表面側光電変換部が、
   Ｂの光を光電変換し、Ｇ，Ｒの光を透過させる第１の光電変換部と、
   ＧとＢの光を光電変換し、Ｒの光を透過させる第２の光電変換部と、
   Ｒ，Ｇ，Ｂの光を光電変換する第３の光電変換部と、
   Ｒ，Ｇ，Ｂの光を透過させる第４の光電変換部とを備え、
   前記第１〜第４の光電変換部が、前記第４の光電変換部を市松状に配置するように配列されており、
   前記画像信号処理部が、Ｒ，Ｇ，Ｂの色信号を第１の色信号として生成し、Ｒ，Ｇ，Ｂの色信号を第２の色信号として生成することを特徴とする請求項１乃至２のいずれかに記載の撮像装置。
5. 前記信号読み出し部が、前記第３の光電変換部を透過した光を光電変換する第３の内側光電変換部から、ＩＲ（赤外）に応じた光の信号を読み出すことを特徴とする請求項３乃至４のいずれかに記載の撮像装置。
6. 前記複数の光電変換部が、エネルギーバンドギャップに基づいて分光する光電変換膜をそれぞれ有することを特徴とする請求項１乃至５のいずれかに記載の撮像装置。
7. 半導体基板に設けられ、互いに分光感度特性の異なる複数の光電変換膜と、
   前記半導体基板内において前記光電変換膜において生じた光電荷を蓄積する複数の表面側電荷蓄積部と、
   前記半導体基板内において、前記複数の光電変換膜それぞれに対し同一光路上に配置され、前記複数の光電変換膜を透過した光を光電変換し、蓄積する複数の内部光電変換電荷蓄積部と、
   前記複数の表面側電荷蓄積部から電荷を出力する出力ゲートと、
   前記複数の内部光電変換電荷蓄積部から電荷を出力する出力ゲートと
   を備えたことを特徴とする撮像素子。
8. 前記表面側電荷蓄積部と前記内部光電変換電荷蓄積部との間に、前記内部光電変換電荷蓄積部において生成された電荷の前記表面側電荷蓄積部への移動を抑制する電荷移動抑制部を備えていることを特徴とする請求項７に記載の撮像素子。
9. 前記半導体基板が、前記複数の表面側電荷蓄積部と、前記電荷移動抑制部と、前記内部光電変換電荷蓄積部とを形成する不純物濃度プロファイルを有し、
   前記複数の光電変換膜の配列位置に応じた前記半導体基板の画素領域が、同じ不純物濃度プロファイルを形成していることを特徴とする請求項８に記載の撮像素子。
10. 前記半導体基板が、前記複数の表面側電荷蓄積部と、前記電荷移動抑制部と、前記内部光電変換電荷蓄積部とを形成する不純物濃度プロファイルを有し、
    前記複数の光電変換膜の配列位置に応じた前記半導体基板の画素領域が、互いに異なる不純物濃度プロファイルを形成していることを特徴とする請求項８に記載の撮像素子。
11. 請求項７に記載された撮像素子に接続される画像処理装置であって、
    前記複数の光電変換膜のうち隣接する光電変換膜の出力信号の差分に基づいて、第１の色信号を生成し、また、前記複数の内部光電変換電荷蓄積部のうち隣接する内部光電変換電荷蓄積部の出力信号の差分に基づいて、第２の色信号を生成する画像信号処理部を備え、
    前記画像信号処理部が、第１および第２の色信号に基づいてカラー画像信号を生成することを特徴とする画像処理装置。

Images