JP2016171269A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2016171269A
JP2016171269A JP2015051584A JP2015051584A JP2016171269A JP 2016171269 A JP2016171269 A JP 2016171269A JP 2015051584 A JP2015051584 A JP 2015051584A JP 2015051584 A JP2015051584 A JP 2015051584A JP 2016171269 A JP2016171269 A JP 2016171269A
Authority
JP
Japan
Prior art keywords
insulating substrate
power semiconductor
semiconductor device
insulating
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015051584A
Other languages
English (en)
Other versions
JP6320331B2 (ja
Inventor
賢太 中原
Kenta Nakahara
賢太 中原
吉田　博
Hiroshi Yoshida
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015051584A priority Critical patent/JP6320331B2/ja
Priority to US14/925,444 priority patent/US9412679B1/en
Priority to DE102016202067.6A priority patent/DE102016202067B4/de
Priority to CN201610150847.7A priority patent/CN105990277B/zh
Publication of JP2016171269A publication Critical patent/JP2016171269A/ja
Application granted granted Critical
Publication of JP6320331B2 publication Critical patent/JP6320331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】熱伝導層が絶縁基板と冷却装置との間から外へ押し出されることを防止する。
【解決手段】絶縁基板１０は、金属から作られ放熱面ＳＲを成すベース部１１と、絶縁層１２と、回路パターン２とを有する。絶縁基板１０は室温において放熱面に凸形状の反りを有する。電力用半導体素子３は回路パターン２上に実装されている。封止材７の厚さは絶縁基板１０の厚さよりも大きい。封止材７の線膨張係数は、絶縁基板１０の実装面ＳＭの面内方向における絶縁基板１０の線膨張係数よりも大きい。熱伝導層２０は、ベース部１１の放熱面ＳＲ上に設けられており、室温において固体状であり、室温よりも高い相転移温度以上において液状である。
【選択図】図１

Description

本発明は、電力用半導体装置に関し、特に、冷却装置によって冷却される放熱面を有する電力用半導体装置に関するものである。
特開２０１２−１９１０１０号公報（特許文献１）によれば、電力用半導体素子を搭載した半導体装置が開示されている。半導体装置は、半導体素子で発生した熱を放熱するため、熱伝導ペーストが塗布された冷却フィンに取付けられ、ボルトで固定されて使用される。
特開２０１２−１９１０１０号公報
上記半導体装置において、熱伝導ペーストを介して冷却フィンが取り付けられる放熱面の温度は、電力用半導体素子の動作状態などによって大きく変化し得る。これにともなって、放熱面の反り形状が変化することにより、熱伝導ペーストが冷却面と冷却フィンとの間から外へ押し出される現象が生じ得る。この現象は、グリースのポンプアウトとも称される。ヒートサイクル下でポンプアウトが繰り返されれば、放熱面と冷却フィンとの間の熱抵抗が大きくなることにより、電力用半導体装置の放熱特性が大きく劣化する。
本発明は以上のような課題を解決するためになされたものであり、その目的は、ヒートサイクル下において、熱伝導層が絶縁基板と冷却装置との間から外へ押し出されることを防止することができる電力用半導体装置を提供することである。
本発明の電力用半導体装置は、筐体と、少なくとも１つの絶縁基板と、少なくとも１つの電力用半導体素子と、少なくとも１つの配線部と、複数の電極と、封止材と、熱伝導層とを有する。絶縁基板は筐体に取り付けられている。絶縁基板は、放熱面と、放熱面と反対の実装面とを有する。絶縁基板は室温において放熱面に凸形状の反りを有する。実装面は筐体内に収められている。絶縁基板は、ベース部と、絶縁層と、回路パターンとを有する。ベース部は金属から作られている。ベース部は放熱面を成している。絶縁層はベース部上に設けられている。回路パターンは絶縁層上に設けられている。回路パターンは実装面を成している。電力用半導体素子は絶縁基板の回路パターン上に実装されている。配線部は、絶縁基板の回路パターンのうち電力用半導体素子から離れた部分と、電力用半導体素子との間をつないでいる。電極は、筐体に取り付けられており、絶縁基板の回路パターンおよび電力用半導体素子の少なくともいずれかと電気的に接続されている。封止材は筐体内において絶縁基板上で電力用半導体素子を封止している。封止材の厚さは絶縁基板の厚さよりも大きい。封止材の線膨張係数は、絶縁基板の実装面の面内方向における絶縁基板の線膨張係数よりも大きい。熱伝導層は、放熱面上に設けられており、室温において固体状であり、室温よりも高い相転移温度以上において液状である。
本発明によれば、電力用半導体素子からの熱に起因した温度上昇により熱伝導層が液状化される際に、十分に厚い封止材が絶縁基板の線膨張係数よりも大きい線膨張係数を有することにより、絶縁基板の放熱面の凸形状が緩和される。これにより、液状化された熱伝導層が絶縁基板の中央に集められるので、熱伝導層が絶縁基板と冷却装置との間に保持される。また温度が低下することで絶縁基板の放熱面の形状が元の凸形状に戻る際には、熱伝導層が流動性を喪失することにより、熱伝導層が絶縁基板と冷却装置との間から外へ押し出されることが防止される。以上から、ヒートサイクル下において、熱伝導層が絶縁基板と冷却装置との間から外へ押し出されることが防止される。
本発明の実施の形態１における電力用半導体装置の構成を概略的に示す断面図である。 図１の電力用半導体装置に冷却装置が設けられたものの構成を概略的に示す断面図である。 本発明の実施の形態２における電力用半導体装置の構成を概略的に示す平面図である。 図３の線ＩＶ−ＩＶに沿う概略的な断面図である。 図３の回路図である。 図３の変形例を示す平面図である。 図６の回路図である。 本発明の実施の形態３における電力用半導体装置の構成を概略的に示す平面図である。 図８の変形例を示す平面図である。 本発明の実施の形態４における電力用半導体装置の構成を概略的に示す平面図である。 図１０の回路図である。 図１０の変形例を示す平面図である。 図１２の回路図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１を参照して、パワーモジュール１０１（電力用半導体装置）は、筐体１と、絶縁基板１０と、電力用半導体素子３と、金属ワイヤ４（配線部）と、電極５と、封止材７と、熱伝導層２０とを有する。
筐体１は絶縁体から作られている。筐体１には、パワーモジュール１０１の外周に沿って配置された貫通孔ＨＬが設けられている。
絶縁基板１０は筐体１に取り付けられている。この取り付けは、たとえば、接着剤６を用いた接合により行い得る。絶縁基板１０は、放熱面ＳＲと、放熱面ＳＲと反対の実装面ＳＭとを有する。実装面ＳＭは筐体１内に収められている。
具体的には、絶縁基板１０は、ベース板１１（ベース部）と、絶縁シート１２（絶縁層）と、回路パターン２とを有する。ベース板１１と、絶縁シート１２と、回路パターン２とは一体化されている。
ベース板１１は放熱面ＳＲを成している。ベース板１１は金属から作られている。ベース板１１の金属は、高い熱伝導性を有することが好ましい。本実施の形態の例においては、ベース板１１は、線膨張係数１７ｐｐｍを有する銅から作られた厚さ２ｍｍの板である。
絶縁シート１２はベース板１１上に設けられている。絶縁シート１２の材料は、高い絶縁性を有することが好ましい。本実施の形態の例においては、絶縁シート１２は、エポキシ樹脂から作られた厚さ０．１ｍｍのシートである。
回路パターン２は絶縁シート１２上に設けられている。回路パターン２は実装面ＳＭを成している。回路パターン２は、高い熱伝導性を有する金属から作られていることが好ましい。本実施の形態の例においては、回路パターン２は、線膨張係数１７ｐｐｍを有する銅から作られた厚さ０．５ｍｍのパターンである。
絶縁シート１２としての厚さ０．１ｍｍのエポキシ樹脂シートによる絶縁基板１０の線膨張係数への寄与は、ベース板１１としての厚さ２ｍｍの銅板および回路パターン２としての厚さ０．５ｍｍの銅層による寄与に比して十分に小さい。よって本実施の形態において、絶縁基板１０の実装面ＳＭの面内方向における絶縁基板１０の線膨張係数は、ベース板１１および回路パターンの線膨張係数である１７ｐｐｍにほぼ等しい。
絶縁基板１０は室温（２５℃程度）において放熱面ＳＲに凸形状の反りを有する。また絶縁基板１０は、電力用半導体素子３の動作温度の上限において、放熱面ＳＲに凹形状の反りを有する。放熱面ＳＲの形状が凸形状から凹形状へ変化する温度は、好ましくは定常動作時の動作温度よりも低く、本実施の形態においては１２５℃であるとする。
電力用半導体素子３は絶縁基板１０の回路パターン２上に実装されている。電力用半導体素子３は、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタ素子である。
金属ワイヤ４は、絶縁基板１０の回路パターン２のうち電力用半導体素子３から離れた部分と、電力用半導体素子３との間をつないでいる。
電極５は、パワーモジュール１０１の外部との電気的接続のためのものである。電極５は、筐体１に取り付けられており、筐体１上において露出されている。電極５は、絶縁基板１０の回路パターン２および電力用半導体素子３の少なくともいずれかと金属ワイヤ４によって電気的に接続されている。
封止材７は筐体１内において絶縁基板１０上で電力用半導体素子３を封止している。封止材７は、絶縁体から作られており、例えば、樹脂またはゲルから作られている。封止材７の厚さは絶縁基板１０の厚さよりも大きく、本実施の形態の例においては１０ｍｍである。封止材７の線膨張係数は、実装面ＳＭの面内方向における絶縁基板１０の線膨張係数よりも大きく、本実施の形態の例においては１９ｐｐｍである。また封止材７の線膨張係数は、実装面ＳＭの面内方向における絶縁基板１０の線膨張係数の１．５倍以下である。
熱伝導層２０は放熱面ＳＲ上に設けられている。熱伝導層２０は、相転移型熱伝導材から作られており、室温において固体状であり、室温よりも高い相転移温度以上において液状である。ここで「固体状」はゴム状を意味し得るものであり、また「液状」はグリース状を意味し得る。相転移温度は、パワーモジュール１０１の動作温度の上限よりも低く、好ましくは定常動作時の動作温度よりも低い。また相転移温度は、室温よりも十分に高いことが好ましく、たとえば４０℃以上が好ましい。本実施の形態においては相転移温度４５℃を有する相転移型熱伝導材が用いられるものとする。このような相転移型熱伝導材としては、たとえば、ヘンケル社の商品名「ＬＯＣＴＩＴＥ ＴＣＰ ４０００ ＰＭ」が用いられ得る。
なお熱伝導層２０の形成は、たとえば、次のように行われる。まず相転移型熱伝導材と溶剤とを含むペーストが準備される。次にベース板１１上にペーストが塗布される。ペースト中の溶剤を気化させることにより熱伝導層２０が形成される。
図２を参照して、冷却装置付きパワーモジュール２０１（電力用半導体装置）は、パワーモジュール１０１と、冷却フィン５１（冷却装置）と、ネジ５２（取付具）とを有する。冷却フィン５１は熱伝導層２０を介して放熱面ＳＲ上に接している。ネジ５２は、筐体１の貫通孔ＨＬを通って冷却フィン５１にねじこまれている。ネジ５２の軸力により、冷却フィン５１が熱伝導層２０を介して絶縁基板１０に押し付けられている。
本実施の形態においては、冷却装置付きパワーモジュール２０１の動作開始によって絶縁基板１０の温度が４５℃程度まで上昇すると、熱伝導層２０がグリース状になり始め、１２５℃程度まで上昇すると放熱面ＳＲの形状が凸形状から凹形状へと変化する。その後、絶縁基板１０の温度は冷却装置付きパワーモジュール２０１の動作温度の上限まで上昇し得る。その間、放熱面ＳＲは凹形状を有する。冷却装置付きパワーモジュール２０１の動作停止によって絶縁基板１０の温度が１２５℃程度まで下降すると、放熱面ＳＲの形状が凹形状から凸形状へと変化していき、４５℃へ下降すると熱伝導層２０がグリース状からゴム状に変化していく。
本実施の形態によれば、電力用半導体素子３からの熱に起因した温度上昇により熱伝導層２０が液状化される際に、十分に厚い封止材７が絶縁基板１０の線膨張係数よりも大きい線膨張係数を有することにより、絶縁基板１０の放熱面ＳＲの凸形状が緩和される。これにより、液状化された熱伝導層２０が絶縁基板１０の中央に集められるので、熱伝導層２０が絶縁基板１０と冷却装置との間に保持される。また温度が低下することで絶縁基板１０の放熱面ＳＲの形状が元の凸形状に戻っていく際に、熱伝導層２０が流動性を喪失することにより、熱伝導層２０が絶縁基板１０と冷却装置との間から外へ押し出されることが防止される。以上から、ヒートサイクル下において、熱伝導層２０が絶縁基板１０と冷却フィン５１との間から外へ押し出されることが防止される。言い換えればポンプアウト現象が防止される。
ポンプアウト現象が防止されることにより絶縁基板１０と冷却装置との間の接触熱抵抗の増大が防止される。これにより小型の冷却フィン５１を使用し得る。よって冷却装置付きパワーモジュール２０１を小型化することができる。
また熱伝導層２０が設けられた放熱面ＳＲへ冷却フィン５１をネジ５２を用いて室温で取り付ける際に、放熱面ＳＲの凸形状が冷却フィン５１に押し付けられることで、ネジ５２の軸力が得やすい。これにより冷却フィン５１を絶縁基板１０に、より十分に押し付けることができる。よって押し付けが不十分なことに起因した接触熱抵抗の増大が防止される。これにより、絶縁基板１０をより確実に冷却することができる。
また電力用半導体素子３の動作温度の上限において、絶縁基板１０の放熱面ＳＲが凹形状の反りを有することにより、液状化された熱伝導層２０が絶縁基板１０の中央に、より確実に集められる。これにより、ヒートサイクル下において、熱伝導層２０が絶縁基板１０と冷却装置との間から外へ押し出されることが、より確実に防止される。
また封止材７の線膨張係数が絶縁基板１０の実装面ＳＭの面内方向における線膨張係数の１．５倍以下であることにより、絶縁基板１０の反り量の温度変化が過剰とならないようにすることができる。例えば、反り量の変動を温度変化１００℃当たり５０μｍ程度以下に抑えることができる。これにより、ヒートサイクル下における基板の反りの変化に起因して熱伝導層２０が絶縁基板１０と冷却装置との間から外へ押し出される現象が、より確実に防止される。なお従来の典型的な構成においては、反り量の変動は温度変化１００℃当たり、たとえば２００μｍ程度であった。
なお本実施の形態においては配線部として金属ワイヤ４（図１）が用いられるが、それに代わり、実施の形態２で説明される金属フレームが用いられてもよい。
（実施の形態２）
図３は、本実施の形態のパワーモジュール１０２（電力用半導体装置）の構成を概略的に示す平面図である。図４は、線ＩＶ−ＩＶ（図３）に沿う概略断面図である。図５はパワーモジュール１０２の回路図である。なお図３においては、封止材７（図４）の図示を省略しており、また筐体１ｐ（図４）についてはその外縁および貫通孔ＨＬ（図４）のみを示している。
図４を参照して、パワーモジュール１０２においては絶縁基板１０は、放熱面ＳＲｈ（第１の放熱面）を有する絶縁基板１０ｃｈ（第１の絶縁基板）と、放熱面ＳＲｊ（第２の放熱面）を有する絶縁基板１０ｃｊ（第２の絶縁基板）と、絶縁基板１０ｃｈおよび１０ｃｊの間に配置され、放熱面ＳＲｉ（第３の放熱面）を有する絶縁基板１０ｃｉ（第３の絶縁基板）とを含む。放熱面ＳＲｉは放熱面ＳＲｈおよびＳＲｊよりも、冷却フィン５１（図２）に対向することになる方向へ突出している。
図３を参照して、絶縁基板１０はさらに絶縁基板１０ｅｈ〜１０ｅｊ（図３）を有する。絶縁基板１０ｅｈ〜１０ｅｊのそれぞれの放熱面の構成は、上述した絶縁基板１０ｃｈ〜１０ｃｊのものと同様である。
またパワーモジュール１０２は複数の電力用半導体素子３を有する。電力用半導体素子３の１つのみが絶縁基板１０ｃｈ〜１０ｃｊおよび１０ｅｈ〜１０ｅｊの各々に実装されている。言い換えれば、パワーモジュール１０２は、複数の電力用半導体素子３のそれぞれが実装された複数の絶縁基板１０を有する。
また図５に示す回路の電流経路を回路パターン２と共に構成するために、パワーモジュール１０２には金属ワイヤ４（図１）に代わり金属フレーム４Ｆ（配線部）が設けられている。
またパワーモジュール１０２は筐体１（図１）に代わり筐体１ｐを有する。筐体１ｐは、図４に示すように、複数の絶縁基板１０の間に位置する仕切り部を有する。これにより筐体１ｐには複数の絶縁基板１０を取り付けることができる。この点以外は、筐体１ｐは筐体１とほぼ同様の構成を有する。
またパワーモジュール１０２は、電極５ｃ（第１の入力電極）、電極５ｅ（第２の入力電極）および電極５ｏ（出力電極）を有する。電極５ｃおよび５ｅのそれぞれは、図５に示す回路における２つの電力用半導体素子３の直列構造のコレクタ側およびエミッタ側に接続されている。また電極５ｏは、上記直列構造の中間部に接続されている。よって電極５ｃには正電位（第１の電位）が印加され、電極５ｅには負電位（第１の電位と異なる第２の電位）が印加される。また電極５ｏからは、正電位および負電位の間でスイッチングされる電位が出力される。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、配線部として金属フレーム４Ｆ（図３および図４）を用いることにより、金属ワイヤ４（図１）を用いる場合に比して、配線部の断面積を大きくすることができる。これにより、配線部の許容電流を大きくすることができる。
また１つのみの絶縁基板ではなく複数の絶縁基板１０を用いることにより、複数の絶縁基板１０を全体として見た際の反り量を抑えることができる。これにより、ヒートサイクル下における基板の反りの変化に起因して熱伝導層２０が絶縁基板１０と冷却フィン５１（図２）との間から外へ押し出される現象が、より確実に防止される。
また複数の絶縁基板１０の各々に電力用半導体素子３の１つのみが実装されている。これにより、電力用半導体素子３間の熱干渉を抑えることができる。
また放熱面ＳＲｉ（図４）が放熱面ＳＲｈおよびＳＲｊよりも突出している。これにより、絶縁基板１０ｃｈと絶縁基板１０ｃｊとの間に配置されるために筐体１ｐから十分な力が加わりにくい絶縁基板１０ｃｉを、冷却フィン５１（図２）へより確実に押さえつけることができる。これにより、絶縁基板１０ｃｉをより確実に冷却することができる。なお前段落までに説明した効果は、放熱面ＳＲｉの突出がなくても得られ得る。
図６は、変形例のパワーモジュール１０２ｔ（電力用半導体装置）の構成を概略的に示す平面図である。図７はパワーモジュール１０２ｔの回路図である。パワーモジュール１０２ｔは、電極５ｏに代わり、３相出力のための電極５ｏｕ〜５ｏｗ（出力電極）を有する。なお図６においては、封止材７および筐体１ｐ（図４）の図示を省略している。本変形例によれば多相型のパワーモジュールにおいて上記と同様の効果が得られる。
なお上記においては電力用半導体素子３がコレクタおよびエミッタを有する素子（たとえばＩＧＢＴ）であるものとして説明したが、電力用半導体素子３はコレクタおよびエミッタを有するものに限定されるわけではなく、たとえば、コレクタおよびエミッタのそれぞれに対応するドレインおよびソースを有するものであってもよい。
（実施の形態３）
図８は、本実施の形態のパワーモジュール１０３（電力用半導体装置）の構成を概略的に示す平面図である。なお図８においては、封止材７および筐体１ｐ（図４）の図示を省略している。
パワーモジュール１０３は絶縁基板１０ｈ〜１０ｊを有する。絶縁基板１０ｈ〜１０ｊの各々に、互いに電気的に直列に接続された２つの電力用半導体素子３が実装されている。これより、絶縁基板１０ｈ〜１０ｊの各々に、互いに電気的に直列に接続された２つの電力用半導体素子３を有するユニットを構成することができる。ユニットの数を調整することでパワーモジュール１０３の容量を調整することができる。またユニット化により、パワーモジュール１０３に用いられる絶縁基板の構成を統一することができる。このようにユニットの構成が標準化されることで、パワーモジュールの生産性を高めることができる。
なお各絶縁基板に、直列に接続された２つより多い電力用半導体素子が実装されてもよい。
なお上記以外の構成については、パワーモジュール１０２（実施の形態２）の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図９は、変形例のパワーモジュール１０３ｔ（電力用半導体装置）の構成を概略的に示す平面図である。パワーモジュール１０３ｔは、パワーモジュール１０２ｔの回路構成（図７）と同様の回路構成を有する。なお図９においては、封止材７および筐体１ｐ（図４）の図示を省略している。本変形例によれば多相型のパワーモジュールにおいて上記と同様の効果が得られる。具体的には、ユニットの数を調整することで、相の数を調整することができる。
（実施の形態４）
図１０は、本実施の形態のパワーモジュール１０４（電力用半導体装置）の構成を概略的に示す平面図である。なお図１０においては、封止材７および筐体１ｐ（図４）の図示を省略している。
パワーモジュール１０４は絶縁基板１０ｃ（第１の絶縁基板）および絶縁基板１０ｅ（第２の絶縁基板）を有する。絶縁基板１０ｃの回路パターン２ｃは、電極５ｃにつながれた部分を有する。また絶縁基板１０ｅの回路パターン２ｅは、電極５ｅにつながれた部分と、電極５ｏにつながれた部分とを有する。
なお、上記以外の構成については、上述したパワーモジュール１０２（実施の形態２）の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、図１１に示すように、絶縁基板１０ｃおよび１０ｅの配列によって、電極５ｃからの電流Ｉｃの方向と、電極５ｅへの電流Ｉｅの方向とを、おおよそ逆方向とすることができる。これによる相互インダクタンス効果により、特に大容量のパワーモジュールで課題となるパターン間のインダクタンスを低減することができる。
図１２は、変形例のパワーモジュール１０４ｔ（電力用半導体装置）の構成を概略的に示す平面図である。図１３はパワーモジュール１０４ｔの回路図である。なお図１２においては、封止材７および筐体１ｐ（図４）の図示を省略している。本変形例によれば多相型のパワーモジュールにおいて上記と同様の効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
ＨＬ 貫通孔、ＳＭ 実装面、ＳＲ 放熱面、ＳＲｈ 放熱面（第１の放熱面）、ＳＲｉ 放熱面（第３の放熱面）、ＳＲｊ 放熱面（第２の放熱面）、１，１ｐ 筐体、２，２ｃ，２ｅ 回路パターン、３ 電力用半導体素子、４ 金属ワイヤ（配線部）、４Ｆ 金属フレーム（配線部）、５，５ｃ，５ｅ，５ｏ，５ｏｕ〜５ｏｗ 電極、６ 接着剤、７ 封止材、１０，１０ｃ，１０ｃｈ〜１０ｃｊ，１０ｅ，１０ｅｈ〜１０ｅｊ，１０ｈ〜１０ｊ 絶縁基板、１１ ベース板（ベース部）、１２ 絶縁シート（絶縁層）、２０ 熱伝導層、５１ 冷却フィン（冷却装置）、５２ ネジ（取付具）、１０１〜１０４，１０２ｔ，１０３ｔ，１０４ｔ パワーモジュール（電力用半導体装置）、２０１ 冷却装置付きパワーモジュール（電力用半導体装置）。

Claims (10)

  1. 筐体と、
    前記筐体に取り付けられ、放熱面と、前記放熱面と反対の実装面とを有し、室温において前記放熱面に凸形状の反りを有する少なくとも１つの絶縁基板とを備え、前記実装面は前記筐体内に収められ、前記絶縁基板は、
    金属から作られ、前記放熱面を成すベース部と、
    前記ベース部上に設けられた絶縁層と、
    前記絶縁層上に設けられ、前記実装面を成す回路パターンとを含み、さらに
    前記絶縁基板の回路パターン上に実装された少なくとも１つの電力用半導体素子と、
    前記絶縁基板の前記回路パターンのうち前記電力用半導体素子から離れた部分と前記電力用半導体素子との間をつなぐ少なくとも１つの配線部と、
    前記筐体に取り付けられ、前記絶縁基板の前記回路パターンおよび前記電力用半導体素子の少なくともいずれかと電気的に接続された複数の電極と、
    前記筐体内において前記絶縁基板上で前記電力用半導体素子を封止する封止材とを備え、前記封止材の厚さは前記絶縁基板の厚さよりも大きく、かつ、前記封止材の線膨張係数は、前記絶縁基板の前記実装面の面内方向における前記絶縁基板の線膨張係数よりも大きく、さらに
    前記放熱面上に設けられ、室温において固体状であり、室温よりも高い相転移温度以上において液状である熱伝導層を備える、電力用半導体装置。
  2. 前記絶縁基板は、前記電力用半導体素子の動作温度の上限において、前記放熱面に凹形状の反りを有する、請求項１に記載の電力用半導体装置。
  3. 前記封止材の線膨張係数は、前記絶縁基板の前記実装面の面内方向における前記絶縁基板の線膨張係数の１．５倍以下である、請求項１または２に記載の電力用半導体装置。
  4. 前記配線部は金属フレームを含む、請求項１から３のいずれか１項に記載の電力用半導体装置。
  5. 前記電力用半導体素子は複数の電力用半導体素子を含み、前記絶縁基板は複数の絶縁基板を含む、請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 前記複数の絶縁基板は、第１の放熱面を有する第１の絶縁基板と、第２の放熱面を有する第２の絶縁基板と、前記第１の絶縁基板および前記第２の絶縁基板の間に配置され、第３の放熱面を有する第３の絶縁基板とを含み、前記第３の放熱面は前記第１の放熱面および前記第２の放熱面よりも突出している、請求項５に記載の電力用半導体装置。
  7. 前記複数の絶縁基板の各々に前記電力用半導体素子の１つのみが実装されている、請求項５または６に記載の電力用半導体装置。
  8. 前記複数の絶縁基板の各々に、互いに電気的に直列に接続された２つ以上の前記電力用半導体素子が実装されている、請求項５または６に記載の電力用半導体装置。
  9. 前記電極は、
    第１の電位が印加される第１の入力電極と、
    前記第１の電位と異なる第２の電位が印加される第２の入力電極と、
    前記第１の電位および前記第２の電位の間でスイッチングされる電位が出力される出力電極とを含み、
    前記絶縁基板は、
    前記回路パターンのうち前記第１の入力電極につながれた部分を有する第１の絶縁基板と、
    前記回路パターンのうち前記第２の入力電極につながれた部分を有する第２の絶縁基板とを含む、
    請求項１から４のいずれか１項に記載の電力用半導体装置。
  10. 前記熱伝導層を介して前記放熱面上に接する冷却装置をさらに備える、請求項１から９のいずれか１項に記載の電力用半導体装置。
JP2015051584A 2015-03-16 2015-03-16 電力用半導体装置 Active JP6320331B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015051584A JP6320331B2 (ja) 2015-03-16 2015-03-16 電力用半導体装置
US14/925,444 US9412679B1 (en) 2015-03-16 2015-10-28 Power semiconductor device
DE102016202067.6A DE102016202067B4 (de) 2015-03-16 2016-02-11 Leistungshalbleitervorrichtung
CN201610150847.7A CN105990277B (zh) 2015-03-16 2016-03-16 电力用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051584A JP6320331B2 (ja) 2015-03-16 2015-03-16 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2016171269A true JP2016171269A (ja) 2016-09-23
JP6320331B2 JP6320331B2 (ja) 2018-05-09

Family

ID=56556012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051584A Active JP6320331B2 (ja) 2015-03-16 2015-03-16 電力用半導体装置

Country Status (4)

Country Link
US (1) US9412679B1 (ja)
JP (1) JP6320331B2 (ja)
CN (1) CN105990277B (ja)
DE (1) DE102016202067B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020087966A (ja) * 2018-11-15 2020-06-04 富士電機株式会社 半導体モジュールおよびそれを用いた半導体装置
US11978683B2 (en) 2018-10-30 2024-05-07 Sumitomo Electric Industries, Ltd. Semiconductor apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062518B1 (fr) * 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
JP6595531B2 (ja) * 2017-05-30 2019-10-23 ファナック株式会社 ヒートシンクアッセンブリ
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
US20210066157A1 (en) * 2018-01-18 2021-03-04 Abb Schweiz Ag Power electronics module and a method of producing a power electronics module
DE112018006914T5 (de) * 2018-01-22 2020-10-01 Mitsubishi Electric Corporation Halbleiterbaugruppe
JP7209615B2 (ja) * 2019-11-13 2023-01-20 三菱電機株式会社 半導体装置
WO2021154957A1 (en) * 2020-01-28 2021-08-05 Littelfuse, Inc. Semiconductor chip package and method of assembly
EP4280269A1 (en) * 2022-05-16 2023-11-22 Infineon Technologies Austria AG Power semiconductor module arrangement and method for producing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311972A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 半導体装置
JP2004518294A (ja) * 2001-01-22 2004-06-17 パーカー−ハニフイン・コーポレーシヨン クリーンなレリースの、相変化のターミナルインターフエース
JP2005538535A (ja) * 2002-07-15 2005-12-15 ハネウエル・インターナシヨナル・インコーポレーテツド 熱的インターコネクトおよびインターフェースシステム、製造方法およびその使用
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP2012256746A (ja) * 2011-06-09 2012-12-27 Mitsubishi Electric Corp 半導体装置
JP2014150203A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法
JP2015008242A (ja) * 2013-06-26 2015-01-15 三菱電機株式会社 電力用半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP2010219420A (ja) 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置
DE102009001722B4 (de) 2009-03-20 2012-04-05 Infineon Technologies Ag Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
US9147666B2 (en) * 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
EP2546871B1 (en) * 2010-03-12 2018-12-05 Fujitsu Limited Method for producing a heat dissipating structure
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
JP5807348B2 (ja) 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
EP2851950B1 (en) * 2012-05-16 2019-02-06 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor module
JP6249829B2 (ja) 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311972A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 半導体装置
JP2004518294A (ja) * 2001-01-22 2004-06-17 パーカー−ハニフイン・コーポレーシヨン クリーンなレリースの、相変化のターミナルインターフエース
JP2005538535A (ja) * 2002-07-15 2005-12-15 ハネウエル・インターナシヨナル・インコーポレーテツド 熱的インターコネクトおよびインターフェースシステム、製造方法およびその使用
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP2012256746A (ja) * 2011-06-09 2012-12-27 Mitsubishi Electric Corp 半導体装置
JP2014150203A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法
JP2015008242A (ja) * 2013-06-26 2015-01-15 三菱電機株式会社 電力用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978683B2 (en) 2018-10-30 2024-05-07 Sumitomo Electric Industries, Ltd. Semiconductor apparatus
JP2020087966A (ja) * 2018-11-15 2020-06-04 富士電機株式会社 半導体モジュールおよびそれを用いた半導体装置
JP7238353B2 (ja) 2018-11-15 2023-03-14 富士電機株式会社 半導体モジュールおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
DE102016202067A1 (de) 2016-10-13
JP6320331B2 (ja) 2018-05-09
DE102016202067B4 (de) 2020-07-02
CN105990277A (zh) 2016-10-05
CN105990277B (zh) 2018-09-28
US9412679B1 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
JP6320331B2 (ja) 電力用半導体装置
US7514780B2 (en) Power semiconductor device
JP6120704B2 (ja) 半導体装置
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP6293043B2 (ja) 半導体モジュール
WO2015005181A1 (ja) 電力変換部品
JP2016181536A (ja) パワー半導体装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
WO2018151010A1 (ja) 半導体装置
JP2017191904A (ja) 半導体装置の放熱構造
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JP2021048262A (ja) 半導体装置
JP6790432B2 (ja) 半導体装置の放熱構造
JP2019004016A (ja) パワー半導体モジュール
JP2022162192A (ja) 半導体装置及びそれを用いた半導体モジュール
TWI786182B (zh) 基板結構
TWI831247B (zh) 功率模組及其製作方法
KR20150045652A (ko) 파워 모듈
JP3226512U (ja) 放熱機能付きパワー制御器
JP7103256B2 (ja) 半導体装置
JP6590123B1 (ja) 半導体装置
JP2012160639A (ja) 半導体モジュール及び応力緩衝部材
WO2023017570A1 (ja) 半導体装置及びインバータユニット
TWM599077U (zh) 具散熱功率控制器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250