JP2016143770A - 電子部品の製造方法 - Google Patents

Abstract

【課題】導電性の高い端子電極を低コスト且つ簡便な方法で形成することができる、電子部品の製造方法を提供する。
【解決手段】素体と、素体の第１の端面に配置される第１の端子電極と、素体の第２の端面に配置される第２の端子電極とを含む電子部品の製造方法であって、（ａ）２以上の導体層が内部に配置された素体を形成する工程であって、素体の比抵抗は１Ω・ｃｍ以上５ｋΩ・ｃｍ以下であり、導体層の少なくとも１つは素体の第１の端面において露出しており、導体層の少なくとも別の１つは素体の第２の端面において露出している、工程、ならびに（ｂ）素体に電解めっきを施すことにより、第１の端面に第１の端子電極を形成し、第２の端面に第２の端子電極を形成して、電子部品を得る工程を含む、方法。
【選択図】図１

Description

本発明は、サーミスタ、インダクタ、バリスタ等の電子部品の製造方法に関し、特に、少ない工数で導電性の高い端子電極を形成することができる電子部品の製造方法に関する。

電子部品の製造において素体に端子電極を形成する方法として、無電解めっき法、スパッタリング法、印刷法、蒸着法等、種々の方法が知られている。

例えば、特許文献１には、磁器コンデンサ、抵抗等の電子部品の製造方法として、活性エネルギー線硬化性樹脂を主成分とするマスクを基板の外周部に形成し、少なくとも基板の表面であってマスクで覆われていない表出部分に形成層を作製し、その後にマスクを取り除くことを特徴とする電子部品の製造方法が記載されている。具体的な方法としては、外周部にマスクが形成された基板に、最初に銅の無電解めっきを行い、続いて銅の電解めっきを行うことにより電極を形成することが記載されている。

特開平１０−４１１７８号公報

電気特性に優れた電子部品を低コスト且つ簡便な方法で製造するために、様々な方法が試みられている。電子部品の端子電極の導電性をより高くするためには、端子電極として金属層を形成することが求められる。しかし、印刷法により金属層を形成することは非常に困難である。また、スパッタリング法および蒸着法は真空系の設備を必要とするため、設備コストが高くなるという問題がある。電解めっきによる金属層の形成は煩雑な前処理が必要であり、製造コストが高くなるという問題がある。

本発明の目的は、導電性の高い端子電極を低コスト且つ簡便な方法で形成することができる、電子部品の製造方法を提供することにある。

本発明者らは、研究を重ねた結果、電子部品を構成する素体の比抵抗を制御することにより、煩雑な前処理を必要とすることなく、導電性の高い端子電極を電解めっきにより素体に直接形成することができることを見出し、本発明を完成させるに至った。

本発明の第１の要旨によれば、素体と、
素体の第１の端面に配置される第１の端子電極と、
素体の第２の端面に配置される第２の端子電極と
を含む電子部品の製造方法であって、
（ａ）２以上の導体層が内部に配置された素体を形成する工程であって、素体の比抵抗は１Ω・ｃｍ以上５ｋΩ・ｃｍ以下であり、導体層の少なくとも１つは素体の第１の端面において露出しており、導体層の少なくとも別の１つは素体の第２の端面において露出している、工程、ならびに
（ｂ）素体に電解めっきを施すことにより、第１の端面に第１の端子電極を形成し、第２の端面に第２の端子電極を形成して、電子部品を得る工程
を含む、方法が提供される。

上記方法において、素体の上面と、上面に最も近い位置に配置される導体層との間の距離、および素体の下面と、下面に最も近い位置に配置される導体層との間の距離は、１００μｍ以上４００μｍ以下であることが好ましい。

上記方法において、工程（ｂ）は、
素体の表面のうち、第１の端子電極および第２の端子電極を形成しない領域に絶縁体層を形成する工程、ならびに
絶縁体層が形成された素体に電解めっきを施すことにより、第１の端子電極および第２の端子電極を形成する工程
を含んでよい。この場合、絶縁体層は、ガラス、樹脂およびインクからなる群から選択される材料を含むことが好ましい。また、工程（ｂ）の後に、絶縁体層を除去する工程を含んでもよい。

別法として、工程（ｂ）は、
素体に電解めっきを施すことにより、素体の表面全体にめっき層を形成する工程、ならびに
めっき層の一部を除去することにより、第１の端子電極および第２の端子電極を形成する工程
を含んでもよい。

上記方法において、素体は、ＢａＴｉＯ_３、Ｆｅ_２Ｏ_３、ＺｎＯ、Ａｌ_２Ｏ_３等の金属酸化物からなる群から選択される半導体材料を含むことが好ましい。

上記方法において、導体層は内部電極であってよい。

本発明の方法は、上記構成を有することにより、導電性の高い端子電極を低コスト且つ簡便な方法で形成することができる。

図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る方法を説明する概略断面図である。 図２（ａ）〜（ｂ）は、本発明の第２の実施形態に係る方法を説明する概略断面図である。 図３は、実施例１および比較例１の電子部品における固着強度の測定結果を示すグラフである。

以下、図面を参照して本発明の一の実施形態に係る方法について説明する。但し、以下に示す実施形態は例示を目的とするものであり、本発明は以下の実施形態に限定されるものではない。以下に説明する構成要素の寸法、材質、形状、相対的配置等は、特定的な記載がない限りは本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。また、各図面が示す構成要素の大きさ、形状、位置関係等は説明を明確にするため誇張していることがある。各部材の寸法は、以下に示す値を必ずしも正確に示すものではなく、公差を有するものとする。

［第１の実施形態］
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る方法を説明する概略断面図である。本発明の第１の実施形態に係る方法は、素体２と、素体２の第１の端面２１に配置される第１の端子電極４１と、素体２の第２の端面２２に配置される第２の端子電極４２とを含む電子部品１の製造方法であって、（ａ）２以上の導体層（３１および３２）が内部に配置された素体２を形成する工程と、（ｂ）素体２に電解めっきを施すことにより、第１の端面２１に第１の端子電極４１を形成し、第２の端面２２に第２の端子電極４２を形成して、電子部品１を得る工程とを含む。なお、本明細書において、第１の端面２１および第２の端面２２をまとめて「端面」とよぶことがあり、第１の端子電極４１および第２の端子電極４２をまとめて「端子電極」とよぶことがある。

［工程（ａ）］
工程（ａ）は２以上の導体層（３１および３２）が内部に配置された素体２を形成する工程である。図１（ａ）に、本実施形態における素体２の概略断面図を示す。素体２は、第１の端面２１、第２の端面２２、上面２３および下面２４を有する。図１（ａ）に示すように、本明細書においては、素体２の第１の端面２１から第２の端面２２に向かう方向を「Ｌ方向」、水平面内においてＬ方向に対して垂直な方向を「Ｗ方向」、Ｌ方向およびＷ方向に対して垂直な方向を「Ｔ方向」とよぶ。また、Ｗ方向に対して垂直な面を「ＬＴ面」、Ｔ方向に対して垂直な面を「ＬＷ面」、Ｌ方向に対して垂直な面を「ＷＴ面」ともよぶ。素体２は更に、ＬＴ面に平行な２つの側面（図示せず）を有する。

素体２の比抵抗は１Ω・ｃｍ以上５ｋΩ・ｃｍ以下であり、わずかに導電性を有する。そのため、電解めっきにより素体２の表面に直接金属層を形成することが可能である。本実施形態に係る方法は、素体２のこのような特性を利用したものであり、素体２の両端面（２１および２２）に、端子電極を電解めっきにより直接形成することができる。本実施形態に係る方法は、無電解めっきにおいて必要とされるような煩雑な前処理が不要であり、少ない工数で、導電性の高い金属層を端子電極として簡便に形成することができる。その結果、優れた電気特性を有する電子部品を低コストで製造することが可能である。これに対し、スパッタリング法により端子電極を形成する場合、素体２と端子電極との間の固着力を高くするために、Ｔｉ層、Ｃｒ層等の密着層を予め形成しておく必要がある。本実施形態に係る方法は、そのような密着層を必要とせず、高い固着力を有する端子電極を形成することができる。

素体２は、上述の比抵抗値を有するものであれば特に限定されるものではなく、目的とする電子部品の種類に応じて適宜選択することができる。素体２は、例えば、ＢａＴｉＯ_３、Ｆｅ_２Ｏ_３、ＺｎＯ、Ａｌ_２Ｏ_３等の金属酸化物からなる群から選択される半導体材料を含み得る。素体２は、上述の半導体材料と共に、エポキシ樹脂、イミド樹脂、シリコーン樹脂等の樹脂材料を含んでよい。樹脂材料は、半導体材料間の空隙を埋めるために添加される。

素体２の内部には、２以上の導体層（３１および３２）が配置されている。導体層の少なくとも１つ（図１（ａ）において３１で示す）は素体２の第１の端面２１において露出している。導体層の少なくとも別の１つ（図１（ａ）において３２で示す）は素体の第２の端面２２において露出している。これらの導体層は導電性を有する。そのため、後述するように素体２に電解めっきを施す際に、導体層は電子を受け取るはたらきをする。導体層が受け取った電子は素体２の表面に供給される。このように電子が素体２の表面に供給されることにより、素体２の表面における金属層の形成が促進される。その結果、素体２の表面における端子電極の形成を効率よく行うことが可能となる。

素体２の上面２３と、上面２３に最も近い位置に配置される導体層との間の距離（図１（ａ）において「ｄ１」で表される）は、１００μｍ以上４００μｍ以下であることが好ましい。同様に、素体２の下面２４と、下面２４に最も近い位置に配置される導体層との間の距離（図１（ａ）において「ｄ２」で表される）は、１００μｍ以上４００μｍ以下であることが好ましい。このように導体層を配置することにより、素体２に電解めっきを施す際に、導体層が受け取った電子の素体２の表面への供給をより一層促進することが可能となる。素体２の内部に配置される導体層（３１および３２）の数は特に限定されるものではなく、目的とする電子部品の用途に応じて適宜選択することができる。素体２の内部に配置される導体層の数は、例えば２以上３０以下であってよい。導体層の幅方向（Ｗ方向）の寸法は、特に限定されるものではないが、より大きいことが好ましい。導体層のＷ方向の寸法が大きいほど、素体２の側面と導体層との間の距離が小さくなり、電解めっきを施す際に、導体層が電子を受け取りやすくなる。その結果、素体２の表面における端子電極の形成をより一層効率よく行うことが可能となる。

導体層の材料は、導電性を有するものであれば特に限定されるものではなく、用途に応じて適宜選択することができる。導体層は、例えばＡｇ、Ｎｉ、Ｃｕ、Ｐｄ、Ｆｅ、Ｚｎ、Ｃｏ、ＡｌおよびＳｎからなる群から選択される導電性材料を含み得る。

本実施形態に係る方法によって素体の内部に内部電極が配置された電子部品を製造する場合、導体層は内部電極であってよい。導体層が内部電極である場合、素体２の第１の端面２１において露出している内部電極（３１）と、素体２の第２の端面２２において露出している内部電極（３２）とは、素体２の内部において互いに対向して配置される。

２以上の導体層（３１および３２）が内部に配置された素体２は、例えば以下に説明する手順で形成することができる。素体２の原料として、セラミック原料および半導体化剤を所定量秤量する。セラミック原料および半導体化剤の種類は、目的とする用途に応じて適宜選択することができる。素体２の原料として、例えばＢａＣＯ_３、ＴｉＯ_２、Ｐｂ_３Ｏ_４、ＳｒＣＯ_３、ＣａＣＯ_３、ＳｉＯ_２、Ｅｒ_２Ｏ_３、ＭｎＣＯ_３、Ｓｍ_２Ｏ_３等を用いてよい。素体２の原料として、セラミック原料および半導体化剤に加えて、特性改善剤や焼結助剤を用いてもよい。秤量した各原料を湿式混合粉砕し、得られた混合物を所定温度（例えば１１００℃）で仮焼成して、仮焼粉末を得る。この仮焼粉末に、有機バインダ、分散剤および水を加えて混合することにより、セラミックスラリーを得る。このセラミックスラリーをドクターブレード法によりシート状に成形し、乾燥させてセラミックグリーンシートを得る。このセラミックグリーンシートの主面上に、所望のパターンとなるように導体層ペーストを塗布する。次いで、導体層ペーストが塗布されたセラミックグリーンシートを所定数積層し、更に導体層ペーストを塗布していないセラミックグリーンシートを上下に配置して圧着し、所定の寸法に切断することにより、未焼成のチップを得る。この未焼成のチップを還元雰囲気の下で焼成することにより、導体層（３１および３２）が内部に配置された素体２が得られる。素体２の角部分および稜線部分は、バレル研磨等により曲面状に成形してよい。

［工程（ｂ）］
工程（ｂ）は、素体２に電解めっきを施すことにより、素体２の第１の端面２１に第１の端子電極４１を形成し、素体２の第２の端面２２に第２の端子電極４２を形成して、電子部品１を得る工程である。本実施形態に係る方法においては、素体２が上述の比抵抗値を有することにより、煩雑な前処理を必要とすることなく、電解めっきにより素体２に直接端子電極を形成することができる。

本実施形態において、工程（ｂ）は下記の２つの工程を含む。
・素体２の表面のうち、第１の端子電極４１および第２の端子電極４２を形成しない領域に絶縁体層５を形成する工程。
・絶縁体層５が形成された素体２に電解めっきを施すことにより、第１の端子電極４１および第２の端子電極４２を形成する工程。

まず、素体２の表面のうち、第１の端子電極４１および第２の端子電極４２を形成しない領域に絶縁体層５を形成する。絶縁体層５は、図１（ｂ）に示すように、素体２の上面２３、下面２４および両側面（図示せず）の中央部分に形成されてよい。このように絶縁体層５を形成した場合、後述の電解めっきにより、素体２の第１の端面２１の全面を覆いかつ素体２の上面２３、下面２４および両側面の一部に延在する第１の端子電極４１と、素体２の第２の端面２２の全面を覆い且つ素体２の上面２３、下面２４および両側面の一部に延在する第２の端子電極４２とが形成される。別法として、絶縁体層５は、素体２の上面２３および両側面の全面ならびに下面２４の中央部分に形成されてよい。このように絶縁体層５を形成した場合、後述の電解めっきにより、素体２の第１の端面２１の全面を覆いかつ素体２の下面２４の一部に延在する第１の端子電極４１と、素体２の第２の端面２２の全面を覆い且つ素体２の下面２４の一部に延在する第２の端子電極４２とが形成される。この場合、得られた電子部品１を素体２の側面側から見たときの第１の端子電極４１および第２の端子電極４２の形状はＬ字型である。あるいは、もう１つの別法として、絶縁体層５は、素体２の両側面の全面ならびに上面２３および下面２４の中央部分に形成されてよい。このように絶縁体層５を形成した場合、後述の電解めっきにより、素体２の第１の端面２１の全面を覆いかつ素体２の上面２３および下面２４の一部に延在する第１の端子電極４１と、素体２の第２の端面２２の全面を覆い且つ素体２の上面２３および下面２４の一部に延在する第２の端子電極４２とが形成される。この場合、得られた電子部品１を素体２の側面側から見たときの第１の端子電極４１および第２の端子電極４２の形状はコの字型である。

絶縁体層５は、後述の電解めっきにおいて保護膜（レジスト）として機能する。絶縁体層５は、ガラス、樹脂およびインクからなる群から選択される材料を含むことが好ましい。樹脂は、絶縁体層を形成可能なものであれば特に限定されるものではなく、例えば熱硬化性樹脂、感光性樹脂等であってよい。感光性樹脂としては、紫外線硬化性樹脂等の光硬化性樹脂や、ポジ型のフォトレジスト材料等を用いることができる。インクとしては、例えば油性マジック等を用いることができる。

素体２の表面に絶縁体層５を形成する方法は特に限定されるものではなく、例えば、スプレー等による噴霧、筆等によるマーキング、印刷、ラミネートおよび化成処理等の方法を適宜採用することができる。

次に、絶縁体層５が形成された素体２に電解めっきを施す。電解めっきにより、素体２の表面のうち絶縁体層５が形成されていない領域に、金属層である第１の端子電極４１および第２の端子電極４２が形成される（図１（ｃ））。このように、絶縁体層５を用いることにより端子電極を形成すべき領域を予め規定することができる。第１の端子電極４１および第２の端子電極４２は、例えば、Ｃｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｐｄ、Ｆｅ、Ｚｎ、Ｃｏ、ＡｌおよびＳｎからなる群から選択される１以上の金属を含んでよい。

このようにして得られる電子部品１は、図１（ｃ）に示すように絶縁体層５を含む。本実施形態に係る方法において絶縁体層５の除去は不要であるので、工数の少ない簡便な方法で端子電極を形成することができる。絶縁体層５は、電解めっきにおいて保護膜としてはたらくだけでなく、素体２を保護する機能も有し得る。尤も、図１（ｄ）に示すように、工程（ｂ）の後に、絶縁体層５を除去する工程を含んでもよい。絶縁体層５の除去方法としては、例えばアルカリ剥離、溶剤剥離および研磨等の方法が挙げられる。

［第２の実施形態］
次に、本発明の第１の実施形態に係る方法について以下に説明する。なお、以下の説明においては、第１の実施形態と異なる点を中心に説明するものとし、特段の説明がない限り、第１の実施形態と同様の説明が当て嵌まる。第２の実施形態においては、上述の第１の実施形態とは異なり、素体の表面全体にめっき層を形成した後、めっき層の一部を除去することにより第１および第２の端子電極を形成する。図２（ａ）および（ｂ）は、本発明の第２の実施形態に係る方法を説明する概略断面図である。本発明の第２の実施形態に係る方法は、素体２と、素体２の第１の端面２１に配置される第１の端子電極４１と、素体の第２の端面２２に配置される第２の端子電極４２とを含む電子部品１の製造方法であって、（ａ）２以上の導体層（３１および３２）が内部に配置された素体２を形成する工程と、（ｂ）素体２に電解めっきを施すことにより、第１の端面２１に第１の端子電極４１を形成し、第２の端面２２に第２の端子電極４２を形成して、電子部品１を得る工程とを含む。

［工程（ａ）］
工程（ａ）は２以上の導体層（３１および３２）が内部に配置された素体２を形成する工程である。本実施形態における、２以上の導体層（３１および３２）が内部に配置された素体２は、第１の実施形態における素体２と同様のものであってよい。

［工程（ｂ）］
本実施形態において、工程（ｂ）は下記の２つの工程を含む。
・素体２に電解めっきを施すことにより、素体２の表面全体にめっき層４００を形成する工程。
・めっき層４００の一部を除去することにより、第１の端子電極４１および第２の端子電極４２を形成する工程。

まず、図２（ａ）に示すように、素体２に電解めっきを施すことにより、素体２の表面全体にめっき層４００を形成する。本実施形態に係る方法において、素体２が上述の比抵抗値を有し、従ってわずかに導電性を有することにより、煩雑な前処理を必要とすることなく、電解めっきにより素体２の表面全体にめっき層４００を直接形成することができる。めっき層４００は、例えば、Ｃｕ、ＮｉおよびＳｎからなる群から選択される１以上の金属を含んでよい。

次に、図２（ｂ）に示すように、めっき層４００の一部を除去することにより、第１の端子電極４１および第２の端子電極４２を形成する。めっき層４００の除去は、研磨等の方法により行うことができる。本実施形態に係る方法は、第１の実施形態において用いた絶縁体層５の形成が不要であり、工数の少ない簡便な方法で端子電極を形成することができる。このようにして、第１の端子電極４１および第２の端子電極４２を有する電子部品１が得られる。

［実施例１］
以下に示す手順で実施例１の電子部品を作製した。まず、素体の原料として、所定量のＢａＣＯ_３、ＴｉＯ_２およびＳｍ_２Ｏ_３を秤量した。秤量した各原料に純水を加えて湿式混合粉砕し、乾燥させた後、１０００℃で２時間仮焼成して仮焼粉末を得た。この仮焼粉末に、有機バインダ、分散剤および水を加えて混合することにより、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート状に成形し、乾燥させてセラミックグリーンシートを得た。導電性材料としてＮｉを含む導体層ペーストを、セラミックグリーンシートの主面上に所望のパターンとなるように塗布した。次いで、導体層ペーストが塗布されたセラミックグリーンシートを所定数積層し、更に導体層ペーストを塗布していないセラミックグリーンシートを上下に配置して圧着し、所定の寸法に切断することにより、未焼成のチップを得た。この未焼成のチップを大気中で３５０℃の温度にて脱脂処理し、次いでＨ_２／Ｎ_２＝３％の還元雰囲気の下で１２００℃の温度にて２時間焼成することにより、導体層が内部に配置された素体を得た。素体を研磨メディアと共にバレル研磨して、素体の角部分および稜線部分を曲面状に成形した。バレル研磨の後、素体を再酸化するための熱処理を６００℃で２時間行った。

このようにして得られた素体の表面のうち、端子電極を形成しない領域を油性マジックでマーキングすることにより絶縁体層を形成した。絶縁体層が形成された素体について、ピロリン酸銅のストライクめっき浴を用いて電解めっきを行った。電解めっきは、電流値１０Ａの条件で４０℃の温度の下１０分間行った。

このようにして得られた実施例１の電子部品の外観を顕微鏡にて観察したところ、油性マジックでマーキングした部分にはめっき層が析出せず、油性マジックでマーキングしなかった部分にのみ端子電極としてめっき層が析出したことが確認された。

［比較例１］
実施例１と同様の手順で素体を作製した。この素体の両端面上に、スパッタリングによりＣｒ層を形成し、その上にＮｉ−Ｃｕ層を形成し、更にその上にＡｇ層を形成してオーミック電極層を得た。このオーミック電極層の上に、はんだからなるめっき層を形成して、比較例１の電子部品を得た。

実施例１および比較例１の電子部品について、以下に説明する手順で端子電極の固着力の測定を行った。まず、電子部品を試験基板（ガラスエポキシ基板）にはんだ付けした。曲率半径０．５ｍｍの治具を用いて、電子部品の素体の一方の側面にＷ方向の力を加えた。治具の加圧速度は０．５ｍｍ／秒に設定し、素体と端子電極との接合面が破壊されたときの力を固着強度（Ｎ）として記録した。このようにして測定した固着強度は、素体と端子電極との間の界面固着力の指標とみなすことができる。実施例１および比較例１の各々について、１０個ずつ試験を行い、固着強度の平均値を求めた。結果を図３に示す。

図３より、電解めっきにより直接端子電極を形成した実施例１に係る電子部品における端子電極の固着力は、スパッタリングにより端子電極を形成した比較例１に係る電子部品における端子電極の固着力よりも高かったことがわかる。

本発明に係る方法によれば、電気特性に優れた電子部品を低コスト且つ簡便な方法で製造することができ、生産性を大幅に向上させることができる。

１ 電子部品
２ 素体
２１ 素体の第１の端面
２２ 素体の第２の端面
２３ 素体の上面
２４ 素体の下面
３１、３２ 導体層
４１ 第１の端子電極
４２ 第２の端子電極
４００ めっき層
５ 絶縁体層

Claims (8)

1. 素体と、
   前記素体の第１の端面に配置される第１の端子電極と、
   前記素体の第２の端面に配置される第２の端子電極と
   を含む電子部品の製造方法であって、
   （ａ）２以上の導体層が内部に配置された素体を形成する工程であって、前記素体の比抵抗は１Ω・ｃｍ以上５ｋΩ・ｃｍ以下であり、前記導体層の少なくとも１つは前記素体の第１の端面において露出しており、前記導体層の少なくとも別の１つは前記素体の第２の端面において露出している、工程、ならびに
   （ｂ）前記素体に電解めっきを施すことにより、前記第１の端面に第１の端子電極を形成し、前記第２の端面に第２の端子電極を形成して、電子部品を得る工程
   を含む、方法。
2. 前記素体の上面と、該上面に最も近い位置に配置される前記導体層との間の距離、および前記素体の下面と、該下面に最も近い位置に配置される前記導体層との間の距離が、１００μｍ以上４００μｍ以下である、請求項１に記載の方法。
3. 工程（ｂ）が、
   前記素体の表面のうち、前記第１の端子電極および前記第２の端子電極を形成しない領域に絶縁体層を形成する工程、ならびに
   前記絶縁体層が形成された前記素体に電解めっきを施すことにより、前記第１の端子電極および前記第２の端子電極を形成する工程
   を含む、請求項１または２に記載の方法。
4. 前記絶縁体層が、ガラス、樹脂およびインクからなる群から選択される材料を含む、請求項３に記載の方法。
5. 工程（ｂ）の後に、前記絶縁体層を除去する工程を含む、請求項３または４に記載の方法。
6. 工程（ｂ）が、
   前記素体に電解めっきを施すことにより、該素体の表面全体にめっき層を形成する工程、ならびに
   前記めっき層の一部を除去することにより、前記第１の端子電極および前記第２の端子電極を形成する工程
   を含む、請求項１または２に記載の方法。
7. 前記素体が、ＢａＴｉＯ_３、Ｆｅ_２Ｏ_３、ＺｎＯ、Ａｌ_２Ｏ_３等の金属酸化物からなる群から選択される半導体材料を含む、請求項１〜６のいずれか１項に記載の方法。
8. 前記導体層が内部電極である、請求項１〜７のいずれか１項に記載の方法。

Images