JP2016135736A - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP2016135736A
JP2016135736A JP2016001405A JP2016001405A JP2016135736A JP 2016135736 A JP2016135736 A JP 2016135736A JP 2016001405 A JP2016001405 A JP 2016001405A JP 2016001405 A JP2016001405 A JP 2016001405A JP 2016135736 A JP2016135736 A JP 2016135736A
Authority
JP
Japan
Prior art keywords
crystal layer
layer
crystal
substrate
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016001405A
Other languages
English (en)
Other versions
JP6138974B2 (ja
Inventor
洋幸 佐沢
Hiroyuki Sazawa
洋幸 佐沢
祥晃 本多
Yoshiaki Honda
祥晃 本多
清水 三聡
Mitsuaki Shimizu
三聡 清水
冠錫 朴
Kwan-Sop Park
冠錫 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Chemical Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sumitomo Chemical Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JP2016135736A publication Critical patent/JP2016135736A/ja
Application granted granted Critical
Publication of JP6138974B2 publication Critical patent/JP6138974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】シリコン基板上にGaN結晶を成長させた反りの抑制された基板の提供。【解決手段】ベース基板102、第1、第2、第3、第4の結晶層104,106,204,206、機能層108がこの順に配置され、第1と第2の結晶層、及び、第3と第4の結晶層とが格子整合して接し、第2と第3の結晶層とが互いに接し、機能層108の熱膨張係数がベース基板102より大きく、第1結晶層104の格子定数が第2結晶層106より小さく、第3結晶層204の格子定数が第4結晶層206より小さく、第1、第2結晶層の界面(第1界面)、第2、第3結晶層の界面(第2界面)、第3、第4結晶層の界面(第3界面)を同一視野に含んで断面TEM像を観察した場合、第1界面を含む第1モアレ画像118の面積が第2界面を含む第2モアレ画像120の面積より小さく、第3界面を含む第3モアレ画像210の面積が第2モアレ画像の面積より小さい半導体基板200。【選択図】図2

Description

本発明は、半導体基板に関する。
GaN、AlGaN等の窒化物半導体は、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、化学的・熱的に安定である、バンドギャップが大きい等の特徴を生かして、パワースイッチングデバイス、高温で動作が可能なデバイス、青色あるいは緑色の発光デバイス等への用途が見込まれている。しかし、窒化物半導体のベース基板として用いられている単結晶GaN基板あるいは単結晶AlN基板は高価であり、基板の大口径化に対応しようとすればさらに価格が高くなると予想される。そこで低価格化が望めるSi基板を用いて窒化物半導体を形成する技術が求められる。GaN、AlGaN等の窒化物半導体の結晶構造は六方晶系に属するウルツ鉱型なので、窒化物半導体をSi基板上にエピタキシャル成長させる場合、結晶成長面としてSi(111)面が選択される。
特許文献1は、耐圧が高く反りが小さい半導体電子デバイスを開示する。当該半導体電子デバイスは、基板と、基板上に形成されたバッファ層と、基板とバッファ層との間に形成された介在層と、バッファ層上に形成された窒化物系化合物半導体からなる半導体動作層とを備える。バッファ層は、基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有し、介在層は、第一半導体層よりも格子定数が小さく基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる。そしてバッファ層は、各第一半導体層または各第二半導体層の厚さが積層方向に向かって減少するように形成されている。
非特許文献1は、Si(111)面のGaN結晶をエピタキシャル成長させる場合に、AlGaN/GaN多層構造を用いることが開示され、多層構造が引っ張り歪を緩和するとの記載がある。
特開2009−188252号公報
Seong-Hwan Jang他著、「High-quality GaN/Si(111) epitaxial layers grown with various AlGaN/GaN superlattices as intermediate layer by MOCVD」、Journal of Crystal Growth、第253巻、64-70頁、2003年刊行
Si(111)面にGaN、AlGaN等の窒化物半導体をエピタキシャル成長させる場合、Siの格子定数とエピタキシャル成長層であるGaNあるいはAlGaNとの格子定数の相違(格子不整合)が大きいことに加え、Siの熱膨張係数とGaNあるいはAlGaNの熱膨張係数との相違が大きいことが問題となる。すなわち、Siの熱膨張係数が2.6×10−6/℃であるのに対し、GaNの熱膨張係数は5.6×10−6/℃と大きい。この結果、Si基板上にGaN結晶をエピタキシャル成長させた後、Si基板およびGaN結晶を冷却すると、GaN結晶がSi基板より多く収縮し、基板に反りが生じ、あるいはGaN結晶にひび割れが生じる場合がある。
上記課題を解決するために、本発明の第1の態様においては、ベース基板と、第1結晶層と、第2結晶層と、機能層とを有し、前記ベース基板、前記第1結晶層、前記第2結晶層および前記機能層が、前記ベース基板、前記第1結晶層、前記第2結晶層、前記機能層の順に配置され、前記第1結晶層と前記第2結晶層とが格子整合または擬格子整合して接し、前記機能層の熱膨張係数が、前記ベース基板の熱膨張係数より大きく、前記第1結晶層の格子定数が、前記第2結晶層の格子定数より小さく、前記第1結晶層および前記第2結晶層が互いに接する第1界面と、前記機能層側に位置する前記第2結晶層の第2界面とを、同一視野に含んで断面TEM像を観察した場合、前記第1界面を含んで観察される第1モアレ画像の面積が、前記第2界面を含んで観察される第2モアレ画像の面積より小さい半導体基板を提供する。
前記ベース基板がシリコンからなり、前記第1結晶層がAlGa1−xNからなり、前記第2結晶層がAlGa1−yNからなり、xおよびyが0≦y<x≦1の関係を有することが好ましい。前記第2結晶層は、前記第1結晶層を結晶成長させた場合における表面粗さより、前記第2結晶層の表面粗さが大きくなる条件で結晶成長させたものであることが好ましい。なお、前記機能層には、前記ベース基板の熱膨張係数と前記機能層の熱膨張係数との相違に起因した第1応力が、温度の低下により発生してもよい。前記第2結晶層には、前記第1結晶層の格子定数と前記第2結晶層の格子定数との相違に起因した第2応力が前記第1応力の向きと逆向きに発生してもよい。
第3結晶層と、第4結晶層とをさらに有してよく、前記ベース基板、前記第1結晶層、前記第2結晶層および前記機能層と、前記第3結晶層および前記第4結晶層とが、前記ベース基板、前記第1結晶層、前記第2結晶層、前記第3結晶層、前記第4結晶層、前記機能層の順に配置され、前記第2結晶層と前記第3結晶層とが互いに接して形成され、前記第3結晶層と前記第4結晶層とが格子整合または擬格子整合して接し、前記第3結晶層の格子定数が、前記第4結晶層の格子定数より小さく、前記第2結晶層および前記第3結晶層が互いに接する前記第2界面と、前記第3結晶層および前記第4結晶層が互いに接する第3界面とを、同一視野に含んで断面TEM像を観察した場合、前記第3界面を含んで観察される第3モアレ画像の面積が、前記第2モアレ画像の面積より小さいものであってもよい。前記第4結晶層には、前記第3結晶層の格子定数と前記第4結晶層の格子定数との相違に起因した第3応力が前記第1応力の向きと逆向きに発生してもよい。
本発明の第2の態様においては、ベース基板の上に第1結晶層をエピタキシャル成長させる段階と、前記第1結晶層に接してかつ格子整合または擬格子整合して第2結晶層をエピタキシャル成長させる段階と、前記第2結晶層の上に機能層をエピタキシャル成長させる段階と、を有する製造方法により得られた半導体基板であって、前記機能層の熱膨張係数が、前記ベース基板の熱膨張係数より大きく、前記第1結晶層の格子定数が、前記第2結晶層の格子定数より小さく、前記第1結晶層および前記第2結晶層が互いに接する第1界面と、前記機能層側に位置する前記第2結晶層の第2界面とを、同一視野に含んで断面TEM像を観察した場合、前記第1界面を含んで観察される第1モアレ画像の面積が、前記第2界面を含んで観察される第2モアレ画像の面積より小さい半導体基板を提供する。すなわち第1の態様において、前記第1結晶層、前記第2結晶層および前記機能層の各層が、エピタキシャル成長法により形成されたものであってもよい。
本発明の第3の態様においては、ベース基板と、第1結晶層と、第2結晶層と、機能層とを有し、前記ベース基板、前記第1結晶層、前記第2結晶層および前記機能層が、前記ベース基板、前記第1結晶層、前記第2結晶層、前記機能層の順に配置され、前記第1結晶層と前記第2結晶層とが格子整合または擬格子整合して接し、前記機能層の熱膨張係数が、前記ベース基板の熱膨張係数より小さく、前記第1結晶層の格子定数が、前記第2結晶層の格子定数より大きく前記第1結晶層および前記第2結晶層が互いに接する第1界面と、前記機能層側に位置する前記第2結晶層の第2界面とを、同一視野に含んで断面TEM像を観察した場合、前記第1界面を含んで観察される第1モアレ画像の面積が、前記第2界面を含んで観察される第2モアレ画像の面積より小さい半導体基板を提供する。
第3結晶層と、第4結晶層とをさらに有してよく、前記ベース基板、前記第1結晶層、前記第2結晶層および前記機能層と、前記第3結晶層および前記第4結晶層とが、前記ベース基板、前記第1結晶層、前記第2結晶層、前記第3結晶層、前記第4結晶層、前記機能層の順に配置され、前記第2結晶層と前記第3結晶層とが互いに接して形成され、前記第3結晶層と前記第4結晶層とが格子整合または擬格子整合して接し、前記第3結晶層の格子定数が、前記第4結晶層の格子定数より大きく、前記第2結晶層および前記第3結晶層が互いに接する前記第2界面と、前記第3結晶層および前記第4結晶層が互いに接する第3界面とを、同一視野に含んで断面TEM像を観察した場合、前記第3界面を含んで観察される第3モアレ画像の面積が、前記第2モアレ画像の面積より小さいものであってもよい。
本発明の第4の態様においては、ベース基板の上に第1結晶層をエピタキシャル成長させる段階と、前記第1結晶層に接してかつ格子整合または擬格子整合して第2結晶層をエピタキシャル成長させる段階と、前記第2結晶層の上に機能層をエピタキシャル成長させる段階と、を有する製造方法により得られた半導体基板であって、前記機能層の熱膨張係数が、前記ベース基板の熱膨張係数より小さく、前記第1結晶層の格子定数が、前記第2結晶層の格子定数より大きく、前記第1結晶層および前記第2結晶層が互いに接する第1界面と、前記機能層側に位置する前記第2結晶層の第2界面とを、同一視野に含んで断面TEM像を観察した場合、前記第1界面を含んで観察される第1モアレ画像の面積が、前記第2界面を含んで観察される第2モアレ画像の面積より小さい半導体基板を提供する。すなわち第3の態様において、前記第1結晶層、前記第2結晶層および前記機能層の各層が、エピタキシャル成長法により形成されたものであってもよい。
なお、本明細書において、第1結晶層の格子定数とは、当該第1結晶層のみを基板の上に格子整合させて成長させて得られた第1結晶層の20℃における格子定数をいう。第2結晶層、第3結晶層、第4結晶層および機能層の各格子定数について同様である。本明細書において、機能層の熱膨張係数とは、20℃における機能層の熱膨張係数をいう。第1結晶層、第2結晶層、第3結晶層および第4結晶層の各熱膨張係数について同様である。本明細書において、「擬格子整合」とは、完全な格子整合ではないが、互いに接する2つの半導体の格子定数の差が小さく、格子不整合による欠陥の発生が顕著でない範囲で、互いに接する2つの半導体を積層できる状態をいう。このとき、各半導体の結晶格子が弾性変形できる範囲内で変形することで、上記格子定数の差が吸収される。例えば、GeとGaAsとの積層状態は、擬格子整合と呼ばれる。
半導体基板100の断面例を示す。 半導体基板200の断面例を示す。 実施例1の半導体基板の断面TEM写真を示す。 実施例1の半導体基板を5度傾けて観察した断面TEM写真を示す。 (a)から(c)は、成長温度を変えてエピタキシャル成長させた場合の基板の反りを示す。
以下、発明の実施の形態を通じて本発明を説明する。図1は、半導体基板100の断面例を示す。半導体基板100は、ベース基板102と、第1結晶層104と、第2結晶層106と、機能層108とを有する。
ベース基板102は、その上に形成されるエピタキシャル成長層を支持する支持基板である。ベース基板102としてSi基板が挙げられる。Si基板として、バルク全体がSiからなるシリコンウェハ、表面がSiであるSOI(Silicon on Insulator)基板が例示できる。ベース基板102の表面は、表面上に結晶層が形成されていない場合、反りのない平坦面である。
第1結晶層104および第2結晶層106は、ベース基板102上に形成される窒化物半導体結晶である。第1結晶層104および第2結晶層106は、エピタキシャル成長により形成されてよい。第1結晶層104としてAlNまたはAlGaNが挙げられる。第2結晶層106としてAlGaNまたはGaNが挙げられる。第1結晶層104および第2結晶層106は、応力制御層として機能する。第1結晶層104がAlGa1−xNからなり、第2結晶層106がAlGa1−yNからなり、xおよびyが0≦y<x≦1の関係を有することが好ましい。
機能層108として、ベース基板102上に形成される窒化物半導体結晶が挙げられる。機能層108は、第1結晶層104および第2結晶層106を介してベース基板102上に形成される。機能層108の材料は任意である。機能層108は、エピタキシャル成長により形成されてよい。機能層108として、AlGaNまたはGaNが挙げられる。機能層108を活性層として半導体デバイスが形成できる。
ベース基板102、第1結晶層104、第2結晶層106および機能層108は、ベース基板102、第1結晶層104、第2結晶層106、機能層108の順に配置されている。ベース基板102と第1結晶層104との間には任意の層が介在してもよい。また、第2結晶層106と機能層108との間にも任意の層が介在してもよい。第1結晶層104と第2結晶層106とは、格子整合または擬格子整合して接している。第1結晶層104と第2結晶層106とが互いに接する界面には第1界面110が形成され、機能層108側に位置する第2結晶層106の界面には第2界面112が形成される。
機能層108の熱膨張係数は、ベース基板102の熱膨張係数より大きい。機能層108をMOCVD法によりエピタキシャル成長させる場合、一般に700℃程度あるいはそれ以上の温度で成長させる。機能層108を成長させた後、半導体基板100の温度を低くすると、機能層108の熱収縮がベース基板102の熱収縮より大きくなり、機能層108には、引張応力である第1応力114が発生する。その結果、半導体基板100に第1の反りが発生する。第1応力114が引張応力なので、第1の反りは、機能層108からベース基板102に向かう下方向に膨らんだ形状になる。なお、ここで上下方向は、機能層108を上、ベース基板102を下とした場合をいう。以下単に「上」または「下」という場合、これと同様とする。第1の反りは、第1応力114のみによって半導体基板100に反りが発生した場合の仮想的な反りであり、実際の半導体基板100に生ずる反りとは異なる。第1の反りの大きさ(第1反り量)として平坦面からの変位の最大値が挙げられる。下方向に膨らんだ反り量が正の値をとるとすれば、第1反り量は正値である。
第1結晶層104の格子定数は、第2結晶層106の格子定数より小さい。第2結晶層106を第1結晶層104上に格子整合または擬格子整合させてエピタキシャル成長させる場合、第1界面110における第2結晶層106の構成原子は、その間隔が第1結晶層104の格子定数と同じになるよう形成される。しかし第2結晶層106の格子定数は第1結晶層104の格子定数より大きいので、第1界面110から第2結晶層106のバルク内に離れるに従い第2結晶層106の構成原子の間隔は第2結晶層106の格子定数と一致するようになる。つまり第2結晶層106の少なくとも第1界面110近傍では構成原子間隔を大きくしようとする力が働き、第2結晶層106には圧縮応力である第2応力116が発生する。その結果、半導体基板100に第2の反りが発生する。第2応力116が圧縮応力なので、第2の反りは、ベース基板102から機能層108に向かう上方向に膨らんた形状になる。第2の反りは、第2応力116のみによって半導体基板100に反りが発生した場合の仮想的な反りであり、実際の半導体基板100に生ずる反りとは異なる。第2の反りの大きさ(第2反り量)として平坦面からの変位の最大値が挙げられる。第2の反りは第1の反りの逆方向なので第2反り量は負値である。
そして、第1界面110と第2界面112とを同一視野に含んで断面TEM像を観察した場合、第1界面110を含んで観察される第1モアレ画像118の面積が、第2界面112を含んで観察される第2モアレ画像120の面積より小さい。一般に界面にミスフィット転位等の欠陥を生じた場合、界面における格子位置が変化し、TEM画像によりこれを観察するとモアレ画像として観察される。つまり、モアレ画像の面積が大きく観察されるほどミスフィット等転位が多く存在することとなるので、モアレ画像の面積が大きく観察される領域における界面では応力緩和が生じていると推定できる。すなわち、第1界面110より第2界面112の方がより大きく応力緩和されている。
半導体基板100に発生する実際の反り量は、半導体基板100上に形成された各結晶層における応力から生じる反り量の総和で与えられる。一般に機能層108の熱応力は他の応力より大きいので、半導体基板100の反り量は正値をとる。ベース基板102と第1結晶層104の間に形成される結晶層の反り量、および、第2結晶層106と機能層108との間に形成される結晶層の反り量が、正負何れの値をとるかにより実際の反り量が異なるが、少なくとも、機能層108による第1反り量が正の値であり、第2結晶層106による第2反り量が負の値であることから、半導体基板100全体の反り量が少なくなる。この結果、機能層108の割れ、剥がれを抑制できる。
なお、ベース基板102がSiからなり、第1結晶層104がAlNあるいはAlGaNのような3−5族化合物半導体からなる場合、ベース基板102と第1結晶層104との格子定数差が大きいので、第1結晶層104は十分に格子緩和された状態でベース基板102上に層形成される。このような場合、ベース基板102と第1結晶層104との界面が十分に格子緩和されているので、格子定数差に起因した第1結晶層104の反り量は非常に小さくなる。また、第1結晶層104の厚さは機能層108の厚さより一般に薄く形成するため、ベース基板102と第1結晶層104の熱膨張係数差に起因した第1結晶層104の反り量は、機能層108に発生する前記した第1の反り量より小さい。すなわち、第1結晶層104が大きな反り量を発生させることはなく、半導体基板100全体の反り量を少なくして機能層108の割れ、剥がれを抑制するという発明の効果を失うことはない。なお、ベース基板102と第1結晶層104との間に任意の結晶層たとえばバッファ層を形成することができ、バッファ層が前記した第1結晶層104と同様である場合には、前記した第1結晶層104の場合と同様にバッファ層に大きな反りが発生することはない。よってバッファ層によって前記した発明の効果を失うこともない。
第2結晶層106と機能層108との間に形成される結晶層であって第2結晶層106の第2界面112に接して形成される結晶層が、第2結晶層106の格子定数より大きな格子定数を有するものである場合、当該結晶層には第2応力116と同じ方向の圧縮応力が発生し、反り量も負の値になるので、機能層108による第1反り量を低減する方向に働かせることができる。しかし当該結晶が、第2結晶層106の格子定数より小さな格子定数を有するものである場合、当該結晶層には第1応力114と同じ方向の引張応力が発生し、半導体基板100の反り量を増加させる方向に作用して好ましくない。
しかしながら、仮に第2界面112に接して形成される結晶層の格子定数が第2結晶層106の格子定数より小さく、引張応力を発生させるものであっても、第2界面112は、第1界面110より大きく応力緩和されているので、第2界面112に接して形成される結晶層による反り量の絶対値は、第2結晶層106による第2反り量の絶対値より小さくなる。この結果、第2界面112に接して形成される結晶層の反り量と第2結晶層106による第2反り量の和は負値となり、半導体基板100全体の反り量を少なくできる。
以上のように、第1結晶層104および第2結晶層106は応力制御層として機能する。第1結晶層104および第2結晶層106を複数層形成して応力制御効果を増強する場合でも積層する層数を少なくすることができる。なお、モアレ画像は基板を傾けた状態でTEM観察できるようになる。基板の傾斜角度は0.2から7度の範囲である。モアレ画像が鮮明に観察されるよう傾斜角度を調整し、このような状態で観察された断面TEM写真によりモアレ画像を観察するものとする。
なお、機能層108の熱膨張係数がベース基板102の熱膨張係数より小さいものを選択してもよい。この場合、第1結晶層104の格子定数は、第2結晶層106の格子定数より大きくなるよう結晶層材料を選択する。この場合、機能層108には、ベース基板102の熱膨張係数と機能層108の熱膨張係数との相違に起因した圧縮応力が温度の低下により発生し、第2結晶層106には、第1結晶層104の格子定数と第2結晶層106の格子定数との相違に起因した引張応力が発生する。
ベース基板102がSiからなり、機能層108がGaNである場合、機能層108に発生する第1応力114は引張応力なので、第2応力116として圧縮応力を発生させればよい。AlGaNの場合Al組成比が大きいほど格子定数は小さいので、ベース基板102がSiである場合、第1結晶層104がAlGa1−xNからなり、第2結晶層106がAlGa1−yNからなり、xおよびyが0≦y<x≦1の関係を有することが好ましい。ベース基板102がSiである場合、第1結晶層104および第2結晶層106を各々AlNおよびAlGaNとすることができる。
なお、第2界面112におけるミスフィット転位の量は、第2結晶層106の表面状態により制御できる。たとえば、第2結晶層106は、第1結晶層104を結晶成長させた場合における表面粗さより、第2結晶層106の表面粗さが大きくなる条件で結晶成長させることができる。これにより、第2界面112におけるミスフィット転位を第1界面110におけるミスフィット転位より多くすることができる。たとえば、第2結晶層106は、第1結晶層104を結晶成長させた場合におけるグレインサイズより、第2結晶層106のグレインサイズが小さくなる条件で結晶成長させたものでもよい。第1結晶層104および第2結晶層106の表面粗さあるいはグレインサイズは、成長温度で制御することができる。成長温度が高い程、表面粗さは大きくなる。あるいは、III族原料に対するV族原料の比であるV/III比によっても制御できる。V/III比が小さいほど表面粗さが大きくなる。
図2は、半導体基板200の断面例を示す。半導体基板200は、半導体基板100を構成する部材に加えて、第3結晶層204と、第4結晶層206とをさらに有する構成を例示する。第3結晶層204および第4結晶層206は、第1結晶層104および第2結晶層106と同様な構成を有し、応力制御層として機能する。その他の構成は、半導体基板100と同様である。
すなわち、ベース基板102、第1結晶層104、第2結晶層106および機能層108と、第3結晶層204および第4結晶層206とが、ベース基板102、第1結晶層104、第2結晶層106、第3結晶層204、第4結晶層206、機能層108の順に配置されている。第2結晶層106と第3結晶層204とが互いに接して形成されている。第3結晶層204と第4結晶層206とが格子整合または擬格子整合して接し、第3結晶層204の格子定数が、第4結晶層206の格子定数より小さい。第2結晶層106および第3結晶層204が互いに接する第2界面112と、第3結晶層204および第4結晶層206が互いに接する第3界面208とを、同一視野に含んで断面TEM像を観察した場合、第3界面208を含んで観察される第3モアレ画像210の面積が、第2モアレ画像120の面積より小さい。
機能層108の熱膨張係数が、ベース基板102の熱膨張係数より大きく、第3結晶層204の格子定数が、第4結晶層206の格子定数より小さいので、第4結晶層206には、第3結晶層204の格子定数と第4結晶層206の格子定数との相違に起因した第3応力224(圧縮応力)が、第1応力114(引張応力)の向きと逆向きに発生する。すなわち、機能層108が正値の第1反り量を生じ、第2結晶層106が負値の第2反り量を発生することに加え、第3応力224に起因した第4結晶層206の負値の第3反り量を発生する。なお、第2結晶層106と第3結晶層204との第2界面112における接合により、第3結晶層204には引張応力が発生し正値の反り量が生ずるが、第2界面112における応力緩和が第1界面110における応力緩和または第3界面208における応力緩和より大きいので、第3結晶層204による反り量の絶対値は第2結晶層106による反り量あるいは第4結晶層206による反り量より小さい。このように、第1結晶層104および第2結晶層106を応力制御層として機能させるとともに、第3結晶層204および第4結晶層206をも応力制御層として機能させることにより、より効果的に半導体基板100全体の反り量を少なくすることができる。
なお、第1結晶層104と第3結晶層204とを同じものとし、第2結晶層106と第4結晶層206とを同じものとすることができる。機能層108の熱膨張係数がベース基板102の熱膨張係数より小さく、第3結晶層204の格子定数が第4結晶層206の格子定数より大きくてもよい。この場合、機能層108には、ベース基板102の熱膨張係数と機能層108の熱膨張係数との相違に起因した圧縮応力が温度の低下により発生し、第4結晶層206には、第3結晶層204の格子定数と第4結晶層206の格子定数との相違に起因した引張応力が発生する。第1結晶層104および第2結晶層106を、組成がなだらかに変化するグレーディッド層としてもよい。
主面が(111)面である2インチSi基板を用意した。この基板をフッ化水素酸でエッチングし、基板主面のシリコン酸化膜を除去した。ついでこの基板を成長炉に搬入し、炉内に水素を導入しながら、基板を1130℃に昇温することにより、フッ化水素酸でエッチング後に基板表面に新たに生成した薄いシリコン酸化膜の除去を行った。
ついで、表1に示す条件で、Si基板上に順次原料を供給することにより、表1に示す結晶積層構造を有する半導体基板を作製した。この積層構造では本発明の効果を明瞭に示すため、機能層の厚みを通常の素子に用いられる厚みよりも薄くしてある。このことにより、機能層とSi基板の熱膨張係数差に起因する基板の反りへの影響は少なくなり、相対的に本発明である応力制御層の効果がより明瞭に示される。
原料として、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、およびアンモニア(NH)を用いた。成長炉内の圧力は、30kPaに保った。原料のキャリアガスとして水素を用いた。各層の成長においては、各原料の供給量、基板温度を制御しながら行った。表1において、Al組成、V/III比の違いを示しているが、Al組成はTMGとTMAの流量比を、V/III比はアンモニアの流量とTMG、TMAの流量との比をそれぞれ変えることにより、制御した。
図3は上記の通り形成した半導体基板の断面TEM写真である。断面TEM写真用の試料は、基板を半導体結晶の(10−10)面と平行な面で切り出すことで作製した。切り出しにはイオンビーム加工法を用いた。切り出した試料の厚みは100nmとした。図4は、この半導体基板(切り出した試料)を5度傾けて観察した断面TEM写真である。すなわち、(10−10)面に垂直な方向から(0001)面方向への5°傾けた方向から電子線を照射した。電子線の加速電圧は300kVとした。照射電流値は約400pAであった。透過電子線をイメージングプレートで検出し、断面TEM写真を得た。断面TEM写真は、第1界面と第2界面とを同一視野に含み、かつ基板面に平行な方向(図4の写真において横方向)に600nm幅の範囲を含むように撮影した。
5度傾けたことにより、AlN層とその下側AlGaN層の界面を含む領域に縞状のモアレ画像が観察できる。図4ではモアレ画像の部分を破線で囲んである。縞状のモアレ画像の発生は、結晶層と結晶層の界面付近に異なる格子定数の結晶が近接して存在していることを示す。つまり、モアレが発生している界面において、結晶は不連続に成長している。すなわち格子緩和しながら成長している。
モアレ面積の評価は、半導体結晶の積層構造に平行な面の中央を通る断面における、第1界面と第2界面とを同一視野に含む範囲であり、かつ基板面に平行な方向(図4の写真において横方向)に600nm幅の範囲について行う。図4では(基板側)AlN/AlGaN界面付近のほうが(基板側)AlGaN/AlN界面付近よりもよりモアレ縞が発生している面積が大きい。すなわち、(基板側)AlN/AlGaN界面付近のほうが(基板側)AlGaN/AlN界面付近より格子緩和のしている結合が多い。この結果、格子定数差に起因して発生する応力は、格子緩和した界面を挟む(基板側)AlGaN/AlN積層対よりも格子緩和が少ない界面を挟む(基板側)AlN/AlGaN積層対のほうが大きくなる。
(基板側)AlGaN/AlN積層対により発生する応力によって基板に発生する反りは、機能層とSi基板の熱の膨張係数差によって発生する反りの方向と同じであり、(基板側)AlN/AlGaN積層対により発生するそりは逆である。前述の通り、格子定数差に起因して発生する応力は、(基板側)AlGaN/AlN積層対よりも(基板側)AlN/AlGaN積層対のほうが大きいから、表1に示した応力緩和層は機能層とSi基板の熱の膨張係数差によって発生する反りを低減するよう作用し、クラックの発生を抑制する。
図5は、応力制御層のAlGaN層の成長温度を変えてエピタキシャル成長させた基板の外観写真を示す。基板のそりが視覚的に分かるように、幅2mmの横線を4mmの周期で並べた縞模様を基板背面側に配置し、この縞模様が基板に写るように斜め上方から撮影した。基板に写る縞模様の幅の違いにより基板の反りが分かる。(a)、(b)、(c)の基板は表1に示した構造と製造条件を基本として、応力制御層のAlGaNの成長温度だけを(a)900℃、(b)1000℃、(c)1130℃としたものである。
(a)が最も縞模様の幅が狭く、(b)、(c)の順に縞模様の幅が広がっている。(a)(b)は基板が凸型であり、(a)のほうが(b)よりもそりの程度が大きい。(c)はほぼ平坦である。すなわち、本発明による応力制御層により、基板はSi基板と機能層の熱膨張係数差により発生するそりとは逆の方向にそりが発生しており、その程度は制御することが出来る。この発明を適用すれば、機能層と基板の熱膨張係数差により発生する基板のそりを制御し、クラックの発生を抑えることが出来る。
特許請求の範囲、明細書、および図面中において示した装置、システムおよび方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100…半導体基板、102…ベース基板、104…第1結晶層、106…第2結晶層、108…機能層、110…第1界面、112…第2界面、114…第1応力、116…第2応力、118…第1モアレ画像、120…第2モアレ画像、200…半導体基板、204…第3結晶層、206…第4結晶層、208…第3界面、210…第3モアレ画像、224…第3応力。

Claims (4)

  1. ベース基板と、第1結晶層と、第2結晶層と、第3結晶層と、第4結晶層と、機能層とを有し、
    前記ベース基板、前記第1結晶層、前記第2結晶層および前記機能層と、前記第3結晶層および前記第4結晶層とが、前記ベース基板、前記第1結晶層、前記第2結晶層、前記第3結晶層、前記第4結晶層、前記機能層の順に配置され、
    前記第1結晶層と前記第2結晶層とが格子整合または擬格子整合して接し、
    前記第2結晶層と前記第3結晶層とが互いに接し、
    前記第3結晶層と前記第4結晶層とが格子整合または擬格子整合して接し、
    前記機能層の熱膨張係数が、前記ベース基板の熱膨張係数より大きく、
    前記第1結晶層の格子定数が、前記第2結晶層の格子定数より小さく、
    前記第3結晶層の格子定数が、前記第4結晶層の格子定数より小さく、
    前記第1結晶層および前記第2結晶層が互いに接する第1界面と、前記第2結晶層および前記第3結晶層が互いに接する前記第2界面と、前記第3結晶層および前記第4結晶層が互いに接する第3界面とを、同一視野に含んで断面TEM像を観察した場合、前記第1界面を含んで観察される第1モアレ画像の面積が、前記第2界面を含んで観察される第2モアレ画像の面積より小さく、前記第3界面を含んで観察される第3モアレ画像の面積が、前記第2モアレ画像の面積より小さい
    半導体基板。
  2. 前記ベース基板がシリコンからなり、
    前記第1結晶層がAlGa1−xNからなり、
    前記第2結晶層がAlGa1−yNからなり、
    xおよびyが0≦y<x≦1の関係を有する
    請求項1に記載の半導体基板。
  3. 前記第2結晶層は、前記第1結晶層を結晶成長させた場合における表面粗さより、前記第2結晶層の表面粗さが大きくなる条件で結晶成長させたものである
    請求項1または請求項2に記載の半導体基板。
  4. 前記第1結晶層、前記第2結晶層および前記機能層の各層が、エピタキシャル成長法により形成されたものである
    請求項1から3の何れか一項に記載の半導体基板。
JP2016001405A 2010-05-07 2016-01-06 半導体基板 Active JP6138974B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010106959 2010-05-07
JP2010106959 2010-05-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011100192A Division JP2011254068A (ja) 2010-05-07 2011-04-27 半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017086721A Division JP2017147464A (ja) 2010-05-07 2017-04-26 半導体基板

Publications (2)

Publication Number Publication Date
JP2016135736A true JP2016135736A (ja) 2016-07-28
JP6138974B2 JP6138974B2 (ja) 2017-05-31

Family

ID=45417728

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011100192A Withdrawn JP2011254068A (ja) 2010-05-07 2011-04-27 半導体基板
JP2016001405A Active JP6138974B2 (ja) 2010-05-07 2016-01-06 半導体基板
JP2017086721A Pending JP2017147464A (ja) 2010-05-07 2017-04-26 半導体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011100192A Withdrawn JP2011254068A (ja) 2010-05-07 2011-04-27 半導体基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017086721A Pending JP2017147464A (ja) 2010-05-07 2017-04-26 半導体基板

Country Status (1)

Country Link
JP (3) JP2011254068A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
RU2696352C2 (ru) * 2014-12-23 2019-08-01 Интигрейтед Соулар Способ эпитаксиального выращивания границы раздела между материалами из iii-v групп и кремниевой пластиной, обеспечивающий нейтрализацию остаточных деформаций
WO2018216240A1 (ja) 2017-05-26 2018-11-29 創光科学株式会社 テンプレート、窒化物半導体紫外線発光素子及びテンプレートの製造方法
WO2021084755A1 (ja) * 2019-11-01 2021-05-06 三菱電機株式会社 化合物半導体の結晶欠陥観察方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184717B2 (ja) * 1993-10-08 2001-07-09 三菱電線工業株式会社 GaN単結晶およびその製造方法
JPH1131811A (ja) * 1997-07-09 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 歪多重量子井戸構造の成長方法
US6232138B1 (en) * 1997-12-01 2001-05-15 Massachusetts Institute Of Technology Relaxed InxGa(1-x)as buffers
JP3613197B2 (ja) * 2001-04-17 2005-01-26 日亜化学工業株式会社 窒化物半導体基板の成長方法
JP4058594B2 (ja) * 2001-08-20 2008-03-12 サンケン電気株式会社 半導体発光素子
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム(GaN)の製造方法
JP4468744B2 (ja) * 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
JP5064808B2 (ja) * 2007-01-05 2012-10-31 古河電気工業株式会社 半導体電子デバイス
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP5053220B2 (ja) * 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5546133B2 (ja) * 2009-01-16 2014-07-09 古河電気工業株式会社 半導体電子デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子

Also Published As

Publication number Publication date
JP6138974B2 (ja) 2017-05-31
JP2011254068A (ja) 2011-12-15
JP2017147464A (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
JP5665676B2 (ja) Iii族窒化物エピタキシャル基板およびその製造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US8648351B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8946723B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP6138974B2 (ja) 半導体基板
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8471265B2 (en) Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP5133927B2 (ja) 化合物半導体基板
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
EP2554719A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
EP2615629A1 (en) Epitaxial substrate for semiconductor element, method for producing epitaxial substrate for semiconductor element, and semiconductor element
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6512669B2 (ja) 半導体積層構造およびこれを用いた半導体素子
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US9401420B2 (en) Semiconductor device
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170426

R150 Certificate of patent or registration of utility model

Ref document number: 6138974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250