JP2016116288A - スイッチング電源回路 - Google Patents

スイッチング電源回路 Download PDF

Info

Publication number
JP2016116288A
JP2016116288A JP2014252032A JP2014252032A JP2016116288A JP 2016116288 A JP2016116288 A JP 2016116288A JP 2014252032 A JP2014252032 A JP 2014252032A JP 2014252032 A JP2014252032 A JP 2014252032A JP 2016116288 A JP2016116288 A JP 2016116288A
Authority
JP
Japan
Prior art keywords
circuit
signal
operation control
terminal
generates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014252032A
Other languages
English (en)
Other versions
JP6382702B2 (ja
Inventor
太一 小川
Taichi Ogawa
太一 小川
上野　武司
Takeshi Ueno
武司 上野
板倉　哲朗
Tetsuro Itakura
哲朗 板倉
宮崎　隆行
Takayuki Miyazaki
隆行 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014252032A priority Critical patent/JP6382702B2/ja
Priority to US14/926,239 priority patent/US9559582B2/en
Priority to EP15192316.6A priority patent/EP3032745A1/en
Publication of JP2016116288A publication Critical patent/JP2016116288A/ja
Application granted granted Critical
Publication of JP6382702B2 publication Critical patent/JP6382702B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】スイッチング電源回路の消費電力を削減する。【解決手段】実施形態によれば、スイッチング電源回路は、パワースイッチ回路と、比較回路と、発振回路と、動作制御回路とを含む。パワースイッチ回路は、クロック信号を用いて、入力電圧とは異なるレベルの出力電圧を生成する。比較回路は、動作制御信号に応じて間欠動作し、動作時には出力電圧に基づく帰還電圧と基準電圧とを比較し、比較結果を示す比較結果信号を生成する。発振回路は、比較結果信号が第１のレベルであるならば、所定の周波数で発振することによってクロック信号を生成する。動作制御回路は、クロック信号および比較結果信号に基づいて、動作制御信号を生成する。動作制御回路は、比較結果信号が第１のレベルであるならば、クロック信号に同期した動作制御信号を生成する。【選択図】図１

Description

実施形態は、スイッチング電源回路に関する。
スイッチング電源回路は、典型的には、比較回路、発振回路および昇圧回路を含む。比較回路は、昇圧回路の出力電圧を基準電圧と比較し、当該出力電圧が当該基準電圧を下回ると発振回路を動作させる。発振回路は、発振信号を生成し、当該発振信号を昇圧回路へと供給する。昇圧回路は、内蔵スイッチのＯＮ／ＯＦＦを上記発振信号に応じて制御することにより、入力電圧よりも高い出力電圧を生成する。比較回路は、昇圧回路の出力電圧が基準電圧以上になると発振回路を停止させる。係る負帰還制御を通じて、昇圧回路の出力電圧は基準電圧に近づく。
上記比較回路を定常的に動作させる代わりに間欠動作させることによって、当該比較回路における消費電力を削減することが可能である。しかしながら、比較回路を間欠動作させるための動作制御信号を生成するために新たな信号源を追加すれば、当該信号源の追加による消費電力の増大が問題となる。
特開平０９−２８８８９７号公報
実施形態は、スイッチング電源回路の消費電力を削減することを目的とする。
実施形態によれば、スイッチング電源回路は、パワースイッチ回路と、比較回路と、発振回路と、動作制御回路とを含む。パワースイッチ回路は、クロック信号を用いて、入力電圧とは異なるレベルの出力電圧を生成する。比較回路は、動作制御信号に応じて間欠動作し、動作時には出力電圧に基づく帰還電圧と基準電圧とを比較し、比較結果を示す比較結果信号を生成する。発振回路は、比較結果信号が第１のレベルであるならば、所定の周波数で発振することによってクロック信号を生成する。動作制御回路は、クロック信号および比較結果信号に基づいて、動作制御信号を生成する。動作制御回路は、比較結果信号が第１のレベルであるならば、クロック信号に同期した動作制御信号を生成する。
実施形態によれば、スイッチング電源回路は、発振回路と、動作制御回路と、パワースイッチ回路と、比較回路と、スイッチとを含む。発振回路は、所定の周波数で発振することによってクロック信号を生成する。動作制御回路は、クロック信号に同期した動作制御信号を生成する。パワースイッチ回路は、クロック信号を用いて、入力電圧とは異なるレベルの出力電圧を生成する。比較回路は、動作制御信号に応じて間欠動作し、動作時には出力電圧に基づく帰還電圧と基準電圧とを比較し、比較結果を示す比較結果信号を生成する。スイッチは、比較結果信号が第１のレベルであるならば発振回路からのクロック信号をパワースイッチ回路へと供給し、比較結果信号が第２のレベルであるならば発振回路からのクロック信号の供給を遮断する。
実施形態によれば、スイッチング電源回路は、パワースイッチ回路と、発振回路と、動作制御回路と、演算回路と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路とを含む。パワースイッチ回路は、スイッチング制御信号を用いて、入力電圧とは異なるレベルの出力電圧を生成する。発振回路は、所定の周波数で発振することによって三角波信号を生成する。動作制御回路は、三角波信号に同期した動作制御信号を生成する。演算回路は、動作制御信号に応じて間欠動作し、動作時には出力電圧に基づく帰還電圧と基準電圧とを用いて演算を行い、演算結果を示す演算結果信号を生成する。ＰＷＭ制御回路は、演算結果信号をアナログ制御電圧として用いて、三角波信号をパルス幅変調することによって、スイッチング制御信号を生成する。
第１の実施形態に係るスイッチング電源回路を例示するブロック図。 第１の実施形態に係るスイッチング電源回路を例示するブロック図。 図２のスイッチング電源回路の動作を例示するタイミングチャート。 第２の実施形態に係るスイッチング電源回路を例示するブロック図。 図４のスイッチング電源回路の動作を例示するタイミングチャート。 第３の実施形態に係るスイッチング電源回路を例示するブロック図。 第３の実施形態に係るスイッチング電源回路を例示するブロック図。 図７のスイッチング電源回路の動作を例示するタイミングチャート。 第４の実施形態に係るスイッチング電源回路を例示するブロック図。 第５の実施形態に係るスイッチング電源回路を例示するブロック図。 第５の実施形態に係るスイッチング電源回路を例示するブロック図。 図１１のスイッチング電源回路の動作を例示するタイミングチャート。
以下、図面を参照しながら実施形態の説明が述べられる。なお、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
（第１の実施形態）
図１に例示されるように、第１の実施形態に係るスイッチング電源回路は、発振回路１００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路１３０とを含む。
発振回路１００は、制御端子と出力端子とを備える。発振回路１００の制御端子は、比較回路１２０の出力端子に接続される。発振回路１００の出力端子は、パワースイッチ回路１１０の制御端子および動作制御回路１３０の第１の入力端子に共通に接続される。
発振回路１００は、比較回路１２０から後述される比較結果信号１４を受け取る。比較結果信号１４が第１のレベル（例えばＨｉｇｈレベル）であるならば、発振回路１００は、所定の周波数で発振することによってクロック信号１１を生成し、当該クロック信号１１をパワースイッチ回路１１０および動作制御回路１３０へと出力する。他方、比較結果信号１４が第２のレベル（例えばＬｏｗレベル）であるならば、発振回路１００は動作（クロック信号１１の生成）を停止する。
パワースイッチ回路１１０は、例えば昇圧回路または降圧回路に相当する。パワースイッチ回路１１０は、少なくとも制御端子と出力端子とを備える。パワースイッチ回路１１０の制御端子は、発振回路１００の出力端子に接続される。パワースイッチ回路１１０の出力端子は、比較回路１２０の第１の入力端子に接続される。
パワースイッチ回路１１０は、発振回路１００からクロック信号１１を受け取る。パワースイッチ回路１１０は、内蔵スイッチのＯＮ／ＯＦＦをクロック信号１１に応じて制御することにより、図示されない入力電圧源によって印加される入力電圧を昇圧または降圧し、当該入力電圧とは異なるレベルの出力電圧１２を生成する。パワースイッチ回路１１０は、出力電圧１２を比較回路１２０の第１の入力端子に印加する。なお、パワースイッチ回路１１０は、上記入力電圧源を内蔵していてもよいし、外部の入力電圧源に入力端子を介して接続してもよい。
比較回路１２０は、第１の入力端子と第２の入力端子と制御端子と出力端子とを備える。比較回路１２０の第１の入力端子は、パワースイッチ回路１１０の出力端子に接続され、出力電圧１２が印加される。比較回路１２０の第２の入力端子には、基準電圧１３が印加される。比較回路１２０の制御端子は、動作制御回路１３０の出力端子に接続される。比較回路１２０の出力端子は、発振回路１００の制御端子および動作制御回路１３０の第２の入力端子に共通に接続される。
比較回路１２０は、動作制御回路１３０から動作制御信号１５を受け取る。比較回路１２０は、動作制御信号１５に応じて間欠動作する。動作制御信号１５が第１のレベルであるならば、比較回路１２０は出力電圧１２に基づく帰還電圧と基準電圧１３とを比較する。帰還電圧は、出力電圧１２を分圧した電圧であってもよいし、当該出力電圧１２そのものであってもよい。比較回路１２０は、帰還電圧が基準電圧１３と一致するように、発振回路１００を介してパワースイッチ回路１１０を負帰還制御する。故に、例えば帰還電圧が出力電圧１２のａ／ｂ倍（ａおよびｂは任意の自然数）であるならば、当該出力電圧１２は基準電圧１３のｂ／ａ倍と一致するように負帰還制御される。
比較回路１２０は、帰還電圧が基準電圧１３以上であれば第２のレベルの比較結果信号１４を生成し、そうでなければ第１のレベルの比較結果信号１４を生成する。比較回路１２０は、比較結果信号１４を発振回路１００および動作制御回路１３０へと出力する。なお、動作制御信号１５が第２のレベルであるならば、比較回路１２０は、帰還電圧および基準電圧１３の比較を停止し、最後（すなわち、動作制御信号１５が第１のレベルから第２のレベルに遷移する直前）に生成された比較結果信号１４の出力を継続する。
動作制御回路１３０は、第１の入力端子と第２の入力端子と出力端子とを備える。動作制御回路１３０の第１の入力端子は、発振回路１００の出力端子に接続される。動作制御回路１３０の第２の入力端子は、比較回路１２０の出力端子に接続される。動作制御回路１３０の出力端子は、比較回路１２０の制御端子に接続される。
動作制御回路１３０は、発振回路１００からクロック信号１１を受け取り、比較回路１２０から比較結果信号１４を受け取る。比較結果信号１４が第１のレベルであるならば、動作制御回路１３０は、クロック信号１１に同期した動作制御信号１５を生成し、比較回路１２０へと出力する。前述のように、比較回路１２０は、帰還電圧および基準電圧１３の比較をこの動作制御信号１５に応じて間欠的に行う。動作制御回路１３０は、例えばクロック信号１１を分周することによって動作制御信号１５を生成してもよい。
なお、比較結果信号１４が第２のレベルであるならばクロック信号１１が生成されないので、動作制御回路１３０は、クロック信号１１に同期しない動作制御信号１５を生成し、比較回路１２０へと出力する。この動作制御信号１５は比較結果信号１４が第２のレベルである限りは第１のレベルに設定されるので、クロック信号１１が生成されない期間にも比較回路１２０は帰還電圧および基準電圧１３の比較を継続できる。
本実施形態に係るスイッチング電源回路のさらなる具体例が図２に示される。図２のスイッチング電源回路は、発振回路１００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路１３０とを含む。図２のスイッチング電源回路は、後述される負荷１５０に接続される。
図２の発振回路１００は、コンスタントオンタイム制御回路１０１を含む。
コンスタントオンタイム制御回路１０１は、制御端子および出力端子を備える。コンスタントオンタイム制御回路１０１の制御端子および出力端子は、それぞれ発振回路１００の制御端子および出力端子に接続される。
コンスタントオンタイム制御回路１０１は、制御端子を介して比較結果信号１４（ＶＡ）を受け取る。比較結果信号１４（ＶＡ）が第１のレベルであるならば、コンスタントオンタイム制御回路１０１は、所定の周波数で発振することによってクロック信号１１（ＶＳＷ）を生成し、出力端子を介して当該クロック信号１１（ＶＳＷ）を出力する。このクロック信号１１（ＶＳＷ）は、例えば図３に示されるように、所定のオン期間およびオフ期間を持つパルス信号に相当する。具体的には、コンスタントオンタイム制御回路１０１は、第１のレベルの比較結果信号１４（ＶＡ）を受けると、一定時間に亘るオンパルスをクロック信号１１（ＶＳＷ）として生成して出力する。さらに、コンスタントオンタイム制御回路１０１は、オンパルスの出力後も比較結果信号１４（ＶＡ）が第１のレベルであるならば、オンパルスをクロック信号１１（ＶＳＷ）として再び生成して出力する。他方、比較結果信号１４（ＶＡ）が第２のレベルであるならば、コンスタントオンタイム制御回路１０１は動作（クロック信号１１（ＶＳＷ）の生成）を停止する。
図２のパワースイッチ回路１１０は、昇圧回路に相当し、インダクタ１１１と、スイッチ１１２と、ダイオード１１３と、キャパシタ１１４と、入力電圧源１４０とを含む。なお、説明の便宜のために、以降、パワースイッチ回路１１０は昇圧回路に相当するものとする。
インダクタ１１１は、第１の端子および第２の端子を備える。インダクタ１１１の第１の端子は、入力電圧源１４０の正極端子と接続される。インダクタ１１１の第２の端子は、スイッチ１１２の第１の端子およびダイオード１１３のアノードに共通に接続される。
インダクタ１１１は、スイッチ１１２がＯＮである期間に、当該インダクタ１１１を流れる電流によって磁気エネルギーを蓄積する。他方、インダクタ１１１は、スイッチ１１２がＯＦＦである期間に、蓄積していた磁気エネルギーを電気エネルギーとして放出する。
スイッチ１１２は、第１の端子と第２の端子と制御端子を備える。スイッチ１１２の第１の端子は、インダクタ１１１の第２の端子およびダイオード１１３のアノードに共通に接続される。スイッチ１１２の第２の端子は接地される。スイッチ１１２の制御端子は、パワースイッチ回路１１０の制御端子に接続される。
スイッチ１１２は、クロック信号１１（ＶＳＷ）を制御端子を介して受け取り、当該クロック信号１１（ＶＳＷ）に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ１１２は、クロック信号１１（ＶＳＷ）に応じて、インダクタ１１１の第２の端子およびダイオード１１３のアノードとグラウンドとの間を短絡または開放する。
ダイオード１１３は、アノードおよびカソードを備える。ダイオード１１３のアノードは、インダクタ１１１の第２の端子およびスイッチ１１２の第１の端子に共通に接続される。ダイオード１１３のカソードは、キャパシタ１１４の第１の端子に接続される。
ダイオード１１３は、スイッチ１１２がＯＮからＯＦＦに切り替わった後にインダクタ１１１から供給される電流をキャパシタ１１４へと流す。さらに、ダイオード１１３は、キャパシタ１１４から入力電圧源１４０への電流の逆流を防止する。
キャパシタ１１４は、第１の端子および第２の端子を備える。キャパシタ１１４の第１の端子は、パワースイッチ回路１１０の出力端子に接続され、ダイオード１１３のカソードと、比較回路１２０の入力端子と、負荷１５０とに共通に接続される。キャパシタ１１４の第２の端子は接地される。キャパシタ１１４は、スイッチ１１２がＯＮからＯＦＦに切り替わった後にダイオード１１３から供給される電流によって充電される。故に、キャパシタ１１４の第１の端子の電圧（Ｖｏｕｔ）は上昇する。他方、ダイオード１１３からの電流供給が停止すると、負荷１５０を流れる負荷電流によりキャパシタ１１４は放電することになる。故に、キャパシタ１１４の第１の端子の電圧（Ｖｏｕｔ）は下降する。
入力電圧源１４０は、正極端子および負極端子を持つ。入力電圧源１４０の正極端子は、インダクタ１１１の第１の端子に接続される。入力電圧源１４０の負極端子は接地される。入力電圧源１４０は、入力電圧（Ｖｉｎ）を発生し、当該入力電圧（Ｖｉｎ）をインダクタ１１１の第１の端子に印加する。入力電圧源１４０は、例えば電池であって、パワースイッチ回路１１０に内蔵されていてもよいし、パワースイッチ回路１１０の外部に設けられてもよい。
図２の比較回路１２０は、スイッチ１２１と、抵抗器１２２，１２３と、コンパレータ１２４と、スイッチ１２５と、保持回路１２６とを含む。
スイッチ１２１は、第１の端子と第２の端子と制御端子を備える。スイッチ１２１の第１の端子は、比較回路１２０の第１の入力端子に接続される。スイッチ１２１の第２の端子は、抵抗器１２２の第１の端子に接続される。スイッチ１２１の制御端子は、比較回路１２０の制御端子に接続される。
スイッチ１２１は、制御端子を介して動作制御信号１５（ＶＯＮ）を受け取り、当該動作制御信号１５（ＶＯＮ）に応じてＯＮ／ＯＦＦ動作する。すなわち、スイッチ１２１は、動作制御信号１５（ＶＯＮ）に応じて、比較回路１２０の第１の入力端子と抵抗器１２２の第１の端子との間を短絡または開放する。
具体的には、動作制御信号１５（ＶＯＮ）が第１のレベルであるならば、スイッチ１２１は出力電圧１２（Ｖｏｕｔ）を抵抗器１２２へと供給する。他方、動作制御信号１５（ＶＯＮ）が第２のレベルであるならば、スイッチ１２１は出力電圧１２（Ｖｏｕｔ）の供給を遮断する。
概括すれば、抵抗器１２２および抵抗器１２３は分圧器として機能する。抵抗器１２２は第１の端子および第２の端子を備え、抵抗器１２２の第１の端子はスイッチ１２１の第２の端子に接続され、抵抗器１２２の第２の端子は抵抗器１２３の第１の端子およびコンパレータ１２４の第１の入力端子に共通に接続される。抵抗器１２３は第１の端子および第２の端子を備え、抵抗器１２３の第１の端子は抵抗器１２２の第２の端子およびコンパレータ１２４の第１の入力端子に共通に接続され、抵抗器１２３の第２の端子は接地される。
スイッチ１２１がＯＮであるならば、抵抗器１２２の第１の端子には当該スイッチ１２１を介して出力電圧１２（Ｖｏｕｔ）が印加される。出力電圧１２（Ｖｏｕｔ）は、抵抗器１２２および抵抗器１２３の抵抗値比に従って分圧される。結果的に、抵抗器１２２の第２の端子および抵抗器１２３の第１の端子における電圧が、帰還電圧（ＶＦＢ）としてコンパレータ１２４の第１の入力端子に印加される。例えば、抵抗器１２２の抵抗値がＲ１、抵抗器１２３の抵抗値がＲ２であるならば、ＶＦＢ＝Ｒ２＊ＶＯＵＴ／（Ｒ１＋Ｒ２）が成立する。
コンパレータ１２４は、第１の入力端子と第２の入力端子と出力端子と制御端子とを備える。コンパレータ１２４の第１の入力端子は、抵抗器１２２の第２の端子および抵抗器１２３の第１の端子に共通に接続される。コンパレータ１２４の第２の入力端子には、基準電圧１３（ＶＲＥＦ）が印加される。コンパレータ１２４の出力端子は、スイッチ１２５の第１の端子に接続される。コンパレータ１２４の制御端子は、比較回路１２０の制御端子に接続される。
コンパレータ１２４は、第１の入力端子に印加される帰還電圧（ＶＦＢ）と第２の入力端子に印加される基準電圧１３（ＶＲＥＦ）とを比較する。帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）以上であるならば、コンパレータ１２４は第２のレベルの比較結果信号１４を出力端子を介して出力する。他方、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満であるならば、コンパレータ１２４は第１のレベルの比較結果信号１４を出力端子を介して出力する。
コンパレータ１２４は、制御端子を介して動作制御信号１５（ＶＯＮ）を受け取る。動作制御信号１５（ＶＯＮ）が第１のレベルであるならば、コンパレータ１２４は前述の動作（すなわち、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）の比較）を行う。他方、動作制御信号１５（ＶＯＮ）が第２のレベルであるならば、コンパレータ１２４は前述の動作を停止する。すなわち、コンパレータ１２４は、動作制御信号１５（ＶＯＮ）に応じて間欠動作する。
スイッチ１２５は、第１の端子と第２の端子と制御端子を備える。スイッチ１２５の第１の端子は、コンパレータ１２４の出力端子に接続される。スイッチ１２５の第２の端子は、保持回路１２６の入力端子に接続される。スイッチ１２５の制御端子は、比較回路１２０の制御端子に接続される。
スイッチ１２５は、制御端子を介して動作制御信号１５（ＶＯＮ）を受け取り、当該動作制御信号１５（ＶＯＮ）に応じてＯＮ／ＯＦＦ動作する。すなわち、スイッチ１２５は、動作制御信号１５（ＶＯＮ）に応じて、コンパレータ１２４の出力端子と保持回路１２６の入力端子との間を短絡または開放する。
具体的には、動作制御信号１５（ＶＯＮ）が第１のレベルであるならば、スイッチ１２５はコンパレータ１２４からの比較結果信号１４（ＶＡ）を保持回路１２６へと供給する。他方、動作制御信号１５（ＶＯＮ）が第２のレベルであるならば、スイッチ１２５はコンパレータ１２４からの比較結果信号１４（ＶＡ）の供給を遮断する。
保持回路１２６は、入力信号を保持し、保持している信号を出力する。保持回路１２６は、入力端子および出力端子を備える。保持回路１２６の入力端子は、スイッチ１２５の第２の端子に接続される。保持回路１２６の出力端子は、比較回路１２０の出力端子に接続される。保持回路１２６は、例えばラッチ回路である。
保持回路１２６は、スイッチ１２５のＯＮ期間に、入力端子を介して比較結果信号１４（ＶＡ）を受け取り、これを保持する。そして、保持回路１２６は、保持している比較結果信号１４（ＶＡ）を出力端子を介して出力する。なお、スイッチ１２５のＯＦＦ期間には、コンパレータ１２４は比較結果信号１４（ＶＡ）を生成しないが、保持回路１２６はスイッチ１２５がＯＦＦとなる直前（すなわち、動作制御信号１５（ＶＡ）が第１のレベルから第２のレベルに遷移する直前）に入力した比較結果信号１４（ＶＡ）を保持している。故に、保持回路１２６は、スイッチ１２５のＯＦＦ期間であっても比較結果信号１４（ＶＡ）を出力できる。
図２の動作制御回路１３０は、分周回路１３１と論理回路１３２とを含む。
分周回路１３１は、入力端子と出力端子とを含む。分周回路１３１の入力端子は、動作制御回路１３０の第１の入力端子に接続される。分周回路１３１の出力端子は、論理回路１３２の第１の入力端子に接続される。
分周回路１３１は、入力端子を介してクロック信号１１（ＶＳＷ）を受け取る。分周回路１３１は、クロック信号１１（ＶＳＷ）を分周することによって分周信号を生成する。分周回路１３１は、出力端子を介して分周信号を出力する。分周回路１３１によって用いられる分周比が大きいほど、比較回路１２０の動作頻度は低くなる。なお、分周比は１であってもよく、この場合に分周回路１３１は省略可能である。
論理回路１３２は、第１の入力端子と第２の入力端子と出力端子とを備える。論理回路１３２の第１の入力端子は、分周回路１３１の出力端子に接続される。論理回路１３２の第２の入力端子は、比較回路１２０の出力端子に接続される。論理回路１３２の出力端子は、動作制御回路１３０の出力端子に接続される。
論理回路１３２は、第１の入力端子を介して分周信号を受け取り、第２の入力端子を介して比較結果信号１４（ＶＡ）を受け取る。論理回路１３２は、分周信号の論理反転値と比較結果信号１４（ＶＡ）との論理積の論理反転値を演算することによって動作制御信号１５（ＶＯＮ）を生成する。論理回路１３２は、出力端子を介して動作制御信号１５（ＶＯＮ）を出力する。
すなわち、比較結果信号１４（ＶＡ）が第１のレベルであるならば、動作制御信号１５（ＶＯＮ）は分周信号に相当する。他方、比較結果信号１４（ＶＡ）が第２のレベルであるならば、動作制御信号１５（ＶＯＮ）は分周信号に関わらず第１のレベルを持つ信号に相当する。
図２の負荷１５０は、任意の負荷である。負荷１５０は、パワースイッチ回路１１０の出力端子に接続される。例えば、負荷１５０は、二次電池であってもよいし、電子機器であってもよい。
図２のスイッチング電源回路は、図３に例示されるように動作する。図３において、ＩＬＯＡＤは負荷１５０を流れる負荷電流を表す。図３の例では、時刻ｔ１までは帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満の状態であるので、比較回路１２０は、動作時にはＨｉｇｈレベルの比較結果信号１４（ＶＡ）を生成し続け、動作時および動作停止時に関わらずＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
そして、発振回路１００は、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、クロック信号１１（ＶＳＷ）を生成し続ける。パワースイッチ回路１１０は、クロック信号１１（ＶＳＷ）を用いて出力電圧１２（Ｖｏｕｔ）を上昇させる。他方、比較回路１２０は、動作制御信号１５（ＶＯＮ）としてのクロック信号１１（ＶＳＷ）の分周信号（分周比は３）に応じて間欠動作する。
時刻ｔ１に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）に一致する。しかしながら、時刻ｔ１では、動作制御信号１５（ＶＯＮ）がＬｏｗレベルであるので、比較回路１２０は比較動作を停止しており、最後に生成したＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
時刻ｔ２に、動作制御信号１５（ＶＯＮ）がＨｉｇｈレベルとなり、比較回路１２０は比較動作を再開する。比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）以上であることを検出し、Ｌｏｗレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｌｏｗレベルの比較結果信号１４（ＶＡ）に応じて、動作制御回路１３０はＨｉｇｈレベルの動作制御信号１５（ＶＯＮ）を出力する。他方、Ｌｏｗレベルの比較結果信号１４（ＶＡ）に応じて、発振回路１００は動作を停止する。すなわち、比較結果信号１４（ＶＡ）がＬｏｗレベルである限り、比較回路１２０は比較動作を継続し、発振回路１００は動作を停止し続ける。
時刻ｔ３から時刻ｔ５まで負荷１５０に負荷電流（ＩＬＯＡＤ）が流れることにより、出力電圧１２（Ｖｏｕｔ）は下降し、これに伴って帰還電圧（ＶＦＢ）も下降する。
時刻ｔ４には、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）に一致する。時刻ｔ４では、動作制御信号１５（ＶＯＮ）がＨｉｇｈレベルであるので、比較回路１２０は比較動作をちょうど行っている。故に、比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満であることを即座に検出し、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、発振回路１００は動作を再開し、これに伴いパワースイッチ回路１１０も動作を再開する。故に、帰還電圧（ＶＦＢ）は上昇に転じる。他方、比較回路１２０は、動作制御信号（ＶＯＮ）としてのクロック信号１１（ＶＳＷ）の分周信号（分周比は３）に応じて間欠動作する。
以上説明したように、第１の実施形態に係るスイッチング電源回路は、パワースイッチ回路の動作時には、当該パワースイッチ回路の駆動に用いられるクロック信号に同期した動作制御信号を生成し、比較回路を間欠動作させる。他方、このスイッチング電源回路は、パワースイッチ回路の動作停止時には、上記クロック信号に同期しない動作制御信号を生成し、比較回路を定常的に動作させる。従って、このスイッチング電源回路によれば、パワースイッチ回路の動作時には、比較回路を間欠動作させることにより消費電力を削減することができる。なお、このスイッチング電源回路は、パワースイッチ回路の動作時には、当該パワースイッチ回路の駆動信号源を用いて比較回路を間欠動作させるので、新たな信号源の追加を必要としない。
（第２の実施形態）
図４に例示されるように、第２の実施形態に係るスイッチング電源回路は、発振回路１００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路２３０とを含む。図４のスイッチング電源回路は負荷１５０に接続される。
図４の発振回路１００は、クロック信号１１を動作制御回路２３０へと出力する点で図２の発振回路１００とは異なる。図４のパワースイッチ回路１１０および負荷１５０は、図２のパワースイッチ回路１１０および負荷１５０とそれぞれ同一または類似であってよい。図４の比較回路１２０は、動作制御回路２３０から動作制御信号２５を受け取る点で図２の比較回路１２０とは異なる。
動作制御回路２３０は、第１の入力端子と第２の入力端子と出力端子とを備える。動作制御回路２３０の第１の入力端子は、発振回路１００の出力端子に接続される。動作制御回路２３０の第２の出力端子は、比較回路１２０の出力端子に接続される。動作制御回路２３０の出力端子は、比較回路１２０の制御端子に接続される。
動作制御回路２３０は、発振回路１００からクロック信号１１（ＶＳＷ）を受け取り、比較回路１２０から比較結果信号１４（ＶＡ）を受け取る。比較結果信号１４（ＶＡ）が第１のレベルであるならば、動作制御回路２３０は、クロック信号１１に同期した動作制御信号２５（ＶＯＮ）を生成し、比較回路１２０へと出力する。比較回路１２０は、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）の比較をこの動作制御信号２５（ＶＯＮ）に応じて間欠的に行う。動作制御回路２３０は、例えばクロック信号１１を分周することによって動作制御信号２５（ＶＯＮ）を生成してもよい。
なお、比較結果信号１４（ＶＡ）が第２のレベルであるならばクロック信号１１（ＶＳＷ）が生成されないので、動作制御回路２３０は、クロック信号１１（ＶＳＷ）に同期しない動作制御信号２５（ＶＯＮ）を内蔵の信号源によって生成し、比較回路１２０へと出力する。この動作制御信号２５（ＶＯＮ）は、比較結果信号１４（ＶＡ）が第２のレベルである限りは第１のレベルと第２のレベルとの間を周期的に遷移する。故に、クロック信号１１（ＶＳＷ）が生成されない期間であっても、比較回路１２０は帰還電圧および基準電圧１３の比較動作を間欠的に行うことができる。
動作制御回路２３０は、分周回路２３１と、セレクタ２３２と、発振回路２３３とを含む。
分周回路２３１は、入力端子と出力端子とを備える。分周回路２３１の入力端子は、動作制御回路２３０の第１の入力端子に接続される。分周回路２３１の出力端子は、セレクタ２３２の第１の入力端子に接続される。
分周回路２３１は、入力端子を介してクロック信号１１（ＶＳＷ）を受け取る。分周回路２３１は、クロック信号１１（ＶＳＷ）を分周することによって分周信号を生成する。分周回路２３１は、出力端子を介して分周信号を出力する。分周回路２３１によって用いられる分周比が大きいほど、比較結果信号１４（ＶＡ）が第１のレベルである期間における比較回路１２０の動作頻度は低くなる。なお、分周比は１であってもよく、この場合に分周回路２３１は省略可能である。
セレクタ２３２は、第１の入力端子と第２の入力端子と出力端子と制御端子とを備える。セレクタ２３２の第１の入力端子は、分周回路２３１の出力端子に接続される。セレクタ２３２の第２の入力端子は、発振回路２３３の出力端子に接続される。セレクタ２３２の出力端子は、動作制御回路２３０の出力端子に接続される。セレクタ２３２の制御端子は、動作制御回路２３０の第２の入力端子に接続される
セレクタ２３２は、第１の入力端子を介して分周信号を受け取り、第２の入力端子を介して後述される発振信号を受け取り、制御端子を介して比較結果信号１４（ＶＡ）を受け取る。セレクタ２３２は、比較結果信号１４（ＶＡ）に応じて、分周信号および発振信号のいずれか一方を選択し、選択した信号を動作制御信号２５（ＶＯＮ）として出力端子へ導く。
具体的には、比較結果信号１４（ＶＡ）が第１のレベルであるならば、セレクタ２３２は分周信号を選択する。他方、比較結果信号１４（ＶＡ）が第２のレベルであるならば、セレクタ２３２は発振信号を選択する。すなわち、比較結果信号１４（ＶＡ）が第１のレベルであるならば、動作制御信号２５（ＶＯＮ）は分周信号に相当する。他方、比較結果信号１４（ＶＡ）が第２のレベルであるならば、動作制御信号２５（ＶＯＮ）は発振信号に相当する。
発振回路２３３は、制御端子と出力端子とを備える。発振回路２３３の制御端子は、動作制御回路２３０の第２の入力端子に接続される。発振回路２３３の出力端子は、セレクタ２３２の第２の入力端子に接続される。
発振回路２３３は、制御端子を介して比較結果信号１４（ＶＡ）を受け取る。比較結果信号１４（ＶＡ）が第２のレベルであるならば、発振回路２３３は、所定の周波数で発振することによって発振信号を生成し、当該発振信号をセレクタ２３２へと出力する。この発振信号は、例えば、所定のオン期間およびオフ期間を持つパルス信号に相当する。他方、比較結果信号１４（ＶＡ）が第１のレベルであるならば、発振回路２３３は動作（発振信号の生成）を停止する。発振回路２３３は、例えばコンスタントオンタイム制御回路であってもよい。なお、発振回路２３３は、発振回路１００との区別のために内部発振回路と呼ぶこともできる。
図４のスイッチング電源回路は、図５に例示されるように動作する。図５において、ＩＬＯＡＤは負荷１５０を流れる負荷電流を表す。図５の例では、時刻ｔ１までは帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満の状態であるので、比較回路１２０は、動作時にはＨｉｇｈレベルの比較結果信号１４（ＶＡ）を生成し続け、動作時および動作停止時に関わらずＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
そして、発振回路１００は、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、クロック信号１１（ＶＳＷ）を生成し続ける。パワースイッチ回路１１０は、クロック信号１１（ＶＳＷ）を用いて出力電圧１２（Ｖｏｕｔ）を上昇させる。他方、比較回路１２０は、動作制御信号２５（ＶＯＮ）としてのクロック信号１１（ＶＳＷ）の分周信号（分周比は３）に応じて間欠動作する。
時刻ｔ１に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）に一致する。しかしながら、時刻ｔ１では、動作制御信号２５（ＶＯＮ）がＬｏｗレベルであるので、比較回路１２０は比較動作を停止しており、最後に生成したＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
時刻ｔ２に、動作制御信号２５（ＶＯＮ）がＨｉｇｈレベルとなり、比較回路１２０は比較動作を再開する。比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）以上であることを検出し、Ｌｏｗレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｌｏｗレベルの比較結果信号１４（ＶＡ）に応じて、動作制御回路２３０は発振回路２３３によって生成された発振信号を動作制御信号２５（ＶＯＮ）として出力する。他方、Ｌｏｗレベルの比較結果信号１４（ＶＡ）に応じて、発振回路１００は動作を停止する。すなわち、比較結果信号１４（ＶＡ）がＬｏｗレベルである限り、比較回路１２０は動作制御信号２５（ＶＯＮ）としての発振信号に応じて間欠動作し、発振回路１００は動作を停止し続ける。
時刻ｔ３から時刻ｔ４まで負荷１５０に負荷電流（ＩＬＯＡＤ）が流れることにより、出力電圧１２（Ｖｏｕｔ）は下降し、これに伴って帰還電圧（ＶＦＢ）も下降する。
時刻ｔ３から時刻ｔ４までの間に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）を下回る。しかしながら、時刻ｔ５までは、動作制御信号２５（ＶＯＮ）がＬｏｗレベルであるので、比較回路１２０は比較動作を停止しており、最後に生成したＬｏｗレベルの比較結果信号１４（ＶＡ）を出力し続ける。
時刻ｔ５に、動作制御信号２５（ＶＯＮ）がＨｉｇｈレベルとなり、比較回路１２０は比較動作を再開する。比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満であることを検出し、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、発振回路１００は動作を再開し、これに伴いパワースイッチ回路１１０も動作を再開する。故に、帰還電圧（ＶＦＢ）は上昇に転じる。他方、比較回路１２０は、動作制御信号２５（ＶＯＮ）としてのクロック信号１１（ＶＳＷ）の分周信号（分周比は３）に応じて間欠動作する。
以上説明したように、第２の実施形態に係るスイッチング電源回路は、パワースイッチ回路の動作時には、当該パワースイッチ回路の駆動に用いられるクロック信号に同期した動作制御信号を生成し、比較回路を間欠動作させる。他方、このスイッチング電源回路は、パワースイッチ回路の動作停止時には、上記クロック信号とは異なる発振信号を生成し、比較回路を間欠動作させる。従って、このスイッチング電源回路によれば、パワースイッチ回路の動作状態に関わらず、比較回路を間欠動作させることにより消費電力を削減することができる。
（第３の実施形態）
図６に例示されるように、第３の実施形態に係るスイッチング電源回路は、発振回路３００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路３３０と、スイッチ３６０を含む。
図６のパワースイッチ回路１１０は、スイッチ３６０を介してクロック信号３１を受け取る点で図１のパワースイッチ回路１１０とは異なる。図６の比較回路１２０は、動作制御回路３３０から動作制御信号３５を受け取る点、ならびに、スイッチ３６０へと比較結果信号１４を出力する点で、図１の比較回路１２０とは異なる。
発振回路３００は出力端子を備える。発振回路３００の出力端子は、動作制御回路３３０の入力端子およびスイッチ３６０の入力端子に接続される。発振回路３００は、所定の周波数で発振することによってクロック信号３１を生成し、当該クロック信号３１を動作制御回路３３０およびスイッチ３６０へと出力する。
動作制御回路３３０は、入力端子と出力端子とを備える。動作制御回路３３０の入力端子は、発振回路３００の出力端子に接続される。動作制御回路３３０の出力端子は、比較回路１２０の制御端子に接続される。
動作制御回路３３０は、発振回路３００からクロック信号１１を受け取る。動作制御回路３３０は、クロック信号１１に同期した動作制御信号３５を生成し、比較回路１２０へと出力する。比較回路１２０は、帰還電圧および基準電圧１３の比較をこの動作制御信号３５に応じて間欠的に行う。動作制御回路３３０は、例えばクロック信号１１を分周することによって動作制御信号３５を生成してもよい。
なお、前述の発振回路１００とは異なり、発振回路３００は、比較結果信号１４が第２のレベルである場合であってもクロック信号１１を生成する。故に、動作制御回路３３０は比較結果信号１４が第２のレベルである場合であってもクロック信号１１に同期した動作制御信号３５を生成できる。
スイッチ３６０は、入力端子と出力端子と制御端子とを備える。スイッチ３６０の入力端子は、発振回路３００の出力端子に接続される。スイッチ３６０の出力端子は、パワースイッチ回路１１０の制御端子に接続される。スイッチ３６０の制御端子は、比較回路１２０の出力端子に接続される。
スイッチ３６０は、動作制御回路３３０からの動作制御信号３５を受け取り、当該動作制御信号３５に応じてＯＮ／ＯＦＦ動作する。すなわち、スイッチ３６０は、動作制御信号３５に応じて、発振回路３００の出力端子とパワースイッチ回路１１０の制御端子との間を短絡または開放する。
具体的には、動作制御信号３５が第１のレベルであるならば、スイッチ３６０は発振回路３００からのクロック信号３１をパワースイッチ回路１１０へと供給する。他方、動作制御信号３５が第２のレベルであるならば、スイッチ３６０は発振回路３００からのクロック信号３１の供給を遮断する。
本実施形態に係るスイッチング電源回路のさらなる具体例が図７に示される。図７のスイッチング電源回路は、発振回路３００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路３３０と、スイッチ３６０とを含む。図７のスイッチング電源回路は、負荷１５０に接続される。
図７のパワースイッチ回路１１０は、その制御端子がスイッチ３６０の出力端子に接続される点で図２のパワースイッチ回路１１０とは異なる。図７の比較回路１２０は、その出力端子がスイッチ３６０の制御端子に接続される点、ならびに、その制御端子が動作制御回路３３０の出力端子に接続される点で、図２の比較回路１２０とは異なる。
図７の発振回路３００は、コンスタントオンタイム制御回路３０１を含む。
コンスタントオンタイム制御回路３０１は出力端子を備える。コンスタントオンタイム制御回路３０１の出力端子は、発振回路３００の出力端子に接続される。コンスタントオンタイム制御回路３０１は、所定の周波数で発振することによってクロック信号３１（ＶＳＷ）を生成し、出力端子を介して当該クロック信号３１（ＶＳＷ）を出力する。このクロック信号３１（ＶＳＷ）は、例えば、所定のオン期間およびオフ期間を持つパルス信号に相当する。具体的には、コンスタントオンタイム制御回路３０１は、クロック信号３１（ＶＳＷ）として、一定時間に亘るオンパルスを繰り返し生成して出力する。
図７の動作制御回路３３０は、分周回路３３１を含む。
分周回路３３１は、入力端子と出力端子とを含む。分周回路３３１の入力端子は、動作制御回路３３０の入力端子に接続される。分周回路３３１の出力端子は、動作制御回路３３０の出力端子に接続される。
分周回路３３１は、入力端子を介してクロック信号３１（ＶＳＷ）を受け取る。分周回路３３１は、クロック信号３１（ＶＳＷ）を分周することによって分周信号を生成する。分周回路３３１は、分周信号を動作制御信号３５（ＶＯＮ）として出力端子を介して出力する。すなわち、動作制御信号３５（ＶＯＮ）は定常的に分周信号に相当する。分周回路３３１によって用いられる分周比が大きいほど、比較回路１２０の動作頻度は低くなる。なお、分周比は１であってもよく、この場合に分周回路３３１は省略可能である。
図７のスイッチング電源回路は、図８に例示されるように動作する。図８において、ＩＬＯＡＤは負荷１５０を流れる負荷電流を表す。ＶＳＷは、スイッチ３６０の出力端子（または、パワースイッチ回路１１０の制御端子）における観測波形を表す。すなわち、比較結果信号（ＶＡ）がＬｏｗレベルである期間では、クロック信号３１（ＶＳＷ）はスイッチ３６０を通過できないので、図８において描かれるＶＳＷの波形は定常的にＬｏｗレベルとなる。
図８の例では、時刻ｔ１までは帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満の状態であるので、比較回路１２０は、動作時にはＨｉｇｈレベルの比較結果信号１４（ＶＡ）を生成し続け、動作時および動作停止時に関わらずＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
そして、スイッチ３６０は、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、クロック信号３１（ＶＳＷ）をパワースイッチ回路１１０へと供給し続ける。パワースイッチ回路１１０は、クロック信号３１（ＶＳＷ）を用いて出力電圧１２（Ｖｏｕｔ）を上昇させる。他方、比較回路１２０は、動作制御信号３５（ＶＯＮ）としてのクロック信号３１（ＶＳＷ）の分周信号（分周比は３）に応じて間欠動作する。
時刻ｔ１に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）に一致する。しかしながら、時刻ｔ１では、動作制御信号３５（ＶＯＮ）がＬｏｗレベルであるので、比較回路１２０は比較動作を停止しており、最後に生成したＨｉｇｈレベルの比較結果信号１４（ＶＡ）を出力し続ける。
時刻ｔ２に、動作制御信号３５（ＶＯＮ）がＨｉｇｈレベルとなり、比較回路１２０は比較動作を再開する。比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）以上であることを検出し、Ｌｏｗレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｌｏｗレベルの比較結果信号１４（ＶＡ）に応じて、スイッチ３６０は、クロック信号３１（ＶＳＷ）の供給を遮断する。他方、比較回路１２０は、動作制御信号３５（ＶＯＮ）としてのクロック信号３１（ＶＳＷ）の分周信号に応じて引き続き間欠動作する。すなわち、比較結果信号１４（ＶＡ）がＬｏｗレベルである限り、パワースイッチ回路１１０は動作を停止し続け、比較回路１２０は間欠動作し続ける。
時刻ｔ３から時刻ｔ４まで負荷１５０に負荷電流（ＩＬＯＡＤ）が流れることにより、出力電圧１２（Ｖｏｕｔ）は下降し、これに伴って帰還電圧（ＶＦＢ）も下降する。
時刻ｔ３から時刻ｔ４までの間に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）を下回る。しかしながら、時刻ｔ５までは、動作制御信号３５（ＶＯＮ）がＬｏｗレベルであるので、比較回路１２０は比較動作を停止しており、最後に生成したＬｏｗレベルの比較結果信号１４（ＶＡ）を出力し続ける。
時刻ｔ５に、動作制御信号３５（ＶＯＮ）がＨｉｇｈレベルとなり、比較回路１２０は比較動作を再開する。比較回路１２０は、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満であることを検出し、Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）を生成して出力する。
Ｈｉｇｈレベルの比較結果信号１４（ＶＡ）に応じて、スイッチ３６０はクロック信号３１（ＶＳＷ）の供給を再開し、これに伴いパワースイッチ回路１１０も動作を再開する。故に、帰還電圧（ＶＦＢ）は上昇に転じる。他方、比較回路１２０は、動作制御信号３５（ＶＯＮ）としてのクロック信号３１（ＶＳＷ）の分周信号（分周比は３）に応じて引き続き間欠動作する。
以上説明したように、第３の実施形態に係るスイッチング電源回路は、パワースイッチ回路の動作状態に関わらず、当該パワースイッチ回路の駆動に用いられるクロック信号に同期した動作制御信号を生成し、比較回路を間欠動作させる。従って、このスイッチング電源回路によれば、パワースイッチ回路の動作状態に関わらず、比較回路を間欠動作させることにより消費電力を削減することができる。なお、このスイッチング電源回路は、パワースイッチ回路の駆動信号源を定常的に用いて比較回路を間欠動作させるので、新たな信号源の追加を必要としない。
（第４の実施形態）
図９に例示されるように、第４の実施形態に係るスイッチング電源回路は、発振回路４００と、パワースイッチ回路１１０と、比較回路１２０と、動作制御回路３３０と、スイッチ３６０を含む。
図９のパワースイッチ回路１１０は、スイッチ３６０を介してクロック信号４１を受け取る点で図６のパワースイッチ回路１１０とは異なる。図９の比較回路１２０は、発振回路４００へと比較結果信号１４を出力する点で図６の比較回路１２０とは異なる。図９の動作制御回路３３０は、発振回路４００からクロック信号４１を受け取る点で図６の動作制御回路３３０とは異なる。図９のスイッチ３６０は、発振回路４００からクロック信号４１を受け取る点で図６のスイッチ３６０とは異なる。
発振回路４００は、制御端子と出力端子とを備える。発振回路４００の制御端子は、比較回路１２０の出力端子に接続される。発振回路４００の出力端子は、動作制御回路３３０の入力端子およびスイッチ３６０の入力端子に共通に接続される。
発振回路４００は、比較回路１２０から後述される比較結果信号１４を受け取る。発振回路４００は、所定の周波数で発振することによってクロック信号４１を生成し、当該クロック信号４１を動作制御回路３３０およびスイッチ３６０へと出力する。
なお、発振回路４００は、比較結果信号１４が第１のレベルおよび第２のレベルのいずれであるかに依存して、クロック信号４１の特性を切り替える。すなわち、比較結果信号１４が第１のレベルにある場合に生成されるクロック信号４１は、当該比較結果信号１４が第２のレベルにある場合に生成されるクロック信号４１とは異なる特性を持つ。例えば、２種類のクロック信号４１は、周波数において異なっていてもよいし、デューティー比（すなわち、１周期に占めるＨｉｇｈレベル期間の割合）において異なっていてもよい。
例えば、比較結果信号１４が第２のレベルにある場合に生成されるクロック信号４１の周波数またはデューティー比を高く設計すれば、動作制御信号３５の周波数またはデューティー比も高くなるので、比較回路１２０の各動作停止期間は短くなる。故に、比較回路１２０は、パワースイッチ回路１１０の動作を再開させるべき状況（例えば、帰還電圧が基準電圧１３未満であること）を早期に検出できる。他方、比較結果信号１４が第２のレベルにある場合に生成されるクロック信号４１の周波数またはデューティー比を低く設計すれば、動作制御信号３５の周波数またはデューティー比も低くなるので、比較回路１２０の各動作停止期間は長くなる。故に、比較回路１２０における消費電力をより効果的に削減できる。
以上説明したように、第４の実施形態に係るスイッチング電源回路は、パワースイッチ回路の動作状態に関わらず、当該パワースイッチ回路の駆動に用いられるクロック信号に同期した動作制御信号を生成し、比較回路を間欠動作させる。従って、このスイッチング電源回路によれば、パワースイッチ回路の動作状態に関わらず、比較回路を間欠動作させることにより消費電力を削減することができる。なお、このスイッチング電源回路は、パワースイッチ回路の駆動信号源を用いて比較回路を間欠動作させるので、新たな信号源の追加を必要としない。さらに、このスイッチング電源回路は、パワースイッチ回路の動作時と動作停止時とでクロック信号の特性を切り替えるので、これに伴って動作制御信号の特性も切り替わる。すなわち、このスイッチング電源回路によれば、パワースイッチ回路の動作停止時における比較回路の挙動をより自由に設計することが可能である。
（第５の実施形態）
図１０に例示されるように、第５の実施形態に係るスイッチング電源回路は、発振回路５００と、パワースイッチ回路１１０と、演算回路５２０と、動作制御回路５３０と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路を含む。図１０のパワースイッチ回路１１０は、ＰＷＭ制御回路５７０からスイッチング制御信号（これは、前述のクロック信号１１に相当する）を受け取る点、ならびに、出力電圧１２を演算回路５２０へと供給する点で、図１のパワースイッチ回路１１０とは異なる。
発振回路５００は出力端子を備える。発振回路５００の出力端子は、動作制御回路５３０の入力端子およびＰＷＭ制御回路５７０の入力端子に接続される。発振回路５００は、所定の周波数で発振することによって三角波信号５１を生成し、当該三角波信号５１を動作制御回路５３０およびＰＷＭ制御回路５７０へと出力する。三角波信号５１の波形は、例えばノコギリ波に相当してもよいし、その他の三角波に相当してもよい。
演算回路５２０は、第１の入力端子と第２の入力端子と制御端子と出力端子とを備える。演算回路５２０の第１の入力端子は、パワースイッチ回路１１０の出力端子に接続され、出力電圧１２が印加される。演算回路５２０の第２の入力端子には、基準電圧１３が印加される。演算回路５２０の制御端子は、動作制御回路５３０の出力端子に接続される。演算回路５２０の出力端子は、ＰＷＭ制御回路５７０の制御端子に接続される。
演算回路５２０は、動作制御回路５３０から動作制御信号５５を受け取る。演算回路５２０は、動作制御信号５５に応じて間欠動作する。動作制御信号５５が第１のレベルであるならば、演算回路５２０は出力電圧１２に基づく帰還電圧と基準電圧１３とを用いて演算を行い、演算結果を示す演算結果信号５４を生成する。演算回路５２０は、帰還電圧が基準電圧１３と一致するように、ＰＷＭ制御回路５７０を介してパワースイッチ回路１１０を負帰還制御する。故に、例えば帰還電圧が出力電圧１２のａ／ｂ倍であるならば、当該出力電圧１２は基準電圧１３のｂ／ａ倍と一致するように負帰還制御される。
演算回路５２０は、例えば、帰還電圧および基準電圧１３の間の差動電圧を演算し、当該差動電圧を反転増幅した電圧を持つ演算結果信号５４を生成する。或いは、演算回路５２０は、位相補償演算、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ，Ｉｎｔｅｇｒａｔｅｄ，Ｄｅｒｉｖａｔｉｖｅ）演算などを行ってもよい。演算回路５２０は、演算結果信号５４をＰＷＭ制御回路５７０へと出力する。
なお、動作制御信号５５が第２のレベルであるならば、演算回路５２０は、動作（すなわち、帰還電圧および基準電圧１３を用いた演算）を停止し、最後（すなわち、動作制御信号５５が第１のレベルから第２のレベルに遷移する直前）に生成された演算結果信号５４の出力を継続する。
動作制御回路５３０は、入力端子と出力端子とを備える。動作制御回路５３０の入力端子は、発振回路５００の出力端子に接続される。動作制御回路５３０の出力端子は、演算回路５２０の制御端子に接続される。
動作制御回路５３０は、発振回路５００から三角波信号５１を受け取る。動作制御回路５３０は、三角波信号５１に同期した動作制御信号５５を生成し、演算回路５２０へと出力する。前述のように、演算回路５２０は、帰還電圧および基準電圧１３を用いた演算をこの動作制御信号５５に応じて間欠的に行う。動作制御回路５３０は、例えば三角波信号５１を分周することによって動作制御信号５５を生成してもよい。
ＰＷＭ制御回路５７０は、入力端子と出力端子と制御端子とを備える。ＰＷＭ制御回路５７０の入力端子は、発振回路５００の出力端子に接続される。ＰＷＭ制御回路５７０の出力端子は、パワースイッチ回路１１０の制御端子に接続される。ＰＷＭ制御回路５７０の制御端子は、演算回路５２０の出力端子に接続される。
ＰＷＭ制御回路５７０は、発振回路５００から三角波信号５１を受け取り、演算回路５２０から演算結果信号５４を受け取る。ＰＷＭ制御回路５７０は、演算結果信号５４の電圧をアナログ制御電圧として利用し、三角波信号５１をパルス幅変調することにより、スイッチング制御信号を生成する。ＰＷＭ制御回路５７０は、種々のパルス幅変調を行ってよい。例えば、ＰＷＭ制御回路５７０は、三角波信号５１の電圧がアナログ制御電圧未満である期間に亘って、スイッチング制御信号としてオンパルスを繰り返し生成してもよい。ＰＷＭ制御回路５７０は、スイッチング制御信号をパワースイッチ回路１１０へと出力する。
本実施形態に係るスイッチング電源回路のさらなる具体例が図１１に示される。図１１のスイッチング電源回路は、発振回路５００と、パワースイッチ回路１１０と、演算回路５２０と、動作制御回路５３０と、ＰＷＭ制御回路５７０とを含む。図１１のスイッチング電源回路は、負荷１５０に接続される。図１１のパワースイッチ回路１１０は、その制御端子がＰＷＭ制御回路５７０の出力端子に接続される点で図２のパワースイッチ回路１１０とは異なる。
図１１の発振回路５００は、三角波発生回路５０１を含む。
三角波発生回路５０１は出力端子を備える。三角波発生回路５０１の出力端子は、発振回路５００の出力端子に接続される。三角波発生回路５０１は、所定の周波数で発振することによって三角波信号５１（ＶＳＡＷ）を生成し、出力端子を介して当該三角波信号５１（ＶＳＷ）を出力する。この三角波信号５１（ＶＳＡＷ）は、例えば図１２に示されるように、ノコギリ波の波形を持つ。
図１１の演算回路５２０は、スイッチ５２１と、抵抗器５２２，５２３と、増幅器５２４と、スイッチ５２５と、保持回路５２６とを含む。
スイッチ５２１は、第１の端子と第２の端子と制御端子を備える。スイッチ５２１の第１の端子は、演算回路５２０の第１の入力端子に接続される。スイッチ５２１の第２の端子は、抵抗器５２２の第１の端子に接続される。スイッチ５２１の制御端子は、演算回路５２０の制御端子に接続される。
スイッチ５２１は、制御端子を介して動作制御信号５５（ＶＯＮ）を受け取り、当該動作制御信号５５（ＶＯＮ）に応じてＯＮ／ＯＦＦ動作する。すなわち、スイッチ５２１は、動作制御信号５５（ＶＯＮ）に応じて、演算回路５２０の第１の入力端子と抵抗器５２２の第１の端子との間を短絡または開放する。
具体的には、動作制御信号５５（ＶＯＮ）が第１のレベルであるならば、スイッチ５２１は出力電圧１２（Ｖｏｕｔ）を抵抗器５２２へと供給する。他方、動作制御信号５５（ＶＯＮ）が第２のレベルであるならば、スイッチ５２１は出力電圧１２（Ｖｏｕｔ）の供給を遮断する。
概括すれば、抵抗器５２２および抵抗器５２３は分圧器として機能する。抵抗器５２２は第１の端子および第２の端子を備え、抵抗器５２２の第１の端子はスイッチ５２１の第２の端子に接続され、抵抗器５２２の第２の端子は抵抗器５２３の第１の端子および増幅器５２４の第１の入力端子に共通に接続される。抵抗器５２３は第１の端子および第２の端子を備え、抵抗器５２３の第１の端子は抵抗器５２２の第２の端子および増幅器５２４の第１の入力端子に共通に接続され、抵抗器５２３の第２の端子は接地される。
スイッチ５２１がＯＮであるならば、抵抗器５２２の第１の端子には当該スイッチ５２１を介して出力電圧１２（Ｖｏｕｔ）が印加される。出力電圧１２（Ｖｏｕｔ）は、抵抗器５２２および抵抗器５２３の抵抗値比に従って分圧される。結果的に、抵抗器５２２の第２の端子および抵抗器５２３の第１の端子における電圧が、帰還電圧（ＶＦＢ）として増幅器５２４の第１の入力端子に印加される。例えば、抵抗器５２２の抵抗値がＲ１、抵抗器５２３の抵抗値がＲ２であるならば、ＶＦＢ＝Ｒ２＊ＶＯＵＴ／（Ｒ１＋Ｒ２）が成立する。
増幅器５２４は、第１の入力端子と第２の入力端子と出力端子と制御端子とを備える。増幅器５２４の第１の入力端子は、抵抗器５２２の第２の端子および抵抗器５２３の第１の端子に共通に接続される。増幅器５２４の第２の入力端子には、基準電圧１３（ＶＲＥＦ）が印加される。増幅器５２４の出力端子は、スイッチ５２５の第１の端子に接続される。増幅器５２４の制御端子は、演算回路５２０の制御端子に接続される。
増幅器５２４は、第１の入力端子に印加される帰還電圧（ＶＦＢ）と第２の入力端子に印加される基準電圧１３（ＶＲＥＦ）とを用いて演算を行う。増幅器５２４は、例えば、帰還電圧（ＶＦＢ）と基準電圧１３（ＶＲＥＦ）との間の差動電圧（ＶＦＢ−ＶＲＥＦ）を演算し、当該差動電圧を反転増幅した電圧を持つ演算結果信号５４を生成する。増幅器５２４は、演算結果信号５４を出力端子を介して出力する。
増幅器５２４は、制御端子を介して動作制御信号５５（ＶＯＮ）を受け取る。動作制御信号５５（ＶＯＮ）が第１のレベルであるならば、増幅器５２４は前述の動作（すなわち、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）を用いた演算）を行う。他方、動作制御信号５５（ＶＯＮ）が第２のレベルであるならば、増幅器５２４は前述の動作を停止する。すなわち、増幅器５２４は、動作制御信号５５（ＶＯＮ）に応じて間欠動作する。
スイッチ５２５は、第１の端子と第２の端子と制御端子を備える。スイッチ５２５の第１の端子は、増幅器５２４の出力端子に接続される。スイッチ５２５の第２の端子は、保持回路５２６の入力端子に接続される。スイッチ５２５の制御端子は、演算回路５２０の制御端子に接続される。
スイッチ５２５は、制御端子を介して動作制御信号５５（ＶＯＮ）を受け取り、当該動作制御信号５５（ＶＯＮ）に応じてＯＮ／ＯＦＦ動作する。すなわち、スイッチ５２５は、動作制御信号５５（ＶＯＮ）に応じて、増幅器５２４の出力端子と保持回路５２６の入力端子との間を短絡または開放する。
具体的には、動作制御信号５５（ＶＯＮ）が第１のレベルであるならば、スイッチ５２５は増幅器５２４からの演算結果信号５４（ＶＡ）を保持回路５２６へと供給する。他方、動作制御信号５５（ＶＯＮ）が第２のレベルであるならば、スイッチ５２５は増幅器５２４からの演算結果信号５４（ＶＡ）の供給を遮断する。
保持回路５２６は、入力信号を保持し、保持している信号を出力する。保持回路５２６は、入力端子および出力端子を備える。保持回路５２６の入力端子は、スイッチ５２５の第２の端子に接続される。保持回路５２６の出力端子は、演算回路５２０の出力端子に接続される。保持回路５２６は、例えばサンプル／ホールド回路である。
保持回路５２６は、スイッチ５２５のＯＮ期間に、入力端子を介して演算結果信号５４（ＶＡ）を受け取り、これを保持する。そして、保持回路５２６は、保持している演算結果信号５４（ＶＡ）を出力端子を介して出力する。なお、スイッチ５２５のＯＦＦ期間には、増幅器５２４は演算結果信号５４（ＶＡ）を生成しないが、保持回路５２６はスイッチ５２５がＯＦＦとなる直前（すなわち、動作制御信号５５（ＶＡ）が第１のレベルから第２のレベルに遷移する直前）に入力した演算結果信号５４（ＶＡ）を保持している。故に、保持回路５２６は、スイッチ５２５のＯＦＦ期間であっても演算結果信号５４（ＶＡ）を出力できる。
図７の動作制御回路５３０は、分周回路５３１を含む。
分周回路５３１は、入力端子と出力端子とを含む。分周回路５３１の入力端子は、動作制御回路５３０の入力端子に接続される。分周回路５３１の出力端子は、動作制御回路５３０の出力端子に接続される。
分周回路５３１は、入力端子を介して三角波信号５１（ＶＳＡＷ）を受け取る。分周回路５３１は、三角波信号５１（ＶＳＡＷ）を分周することによって分周信号を生成する。分周回路５３１は、分周信号を動作制御信号３５（ＶＯＮ）として出力端子を介して出力する。すなわち、動作制御信号５５（ＶＯＮ）は定常的に分周信号に相当する。分周回路５３１によって用いられる分周比が大きいほど、演算回路５２０の動作頻度は低くなる。なお、分周比は１であってもよく、この場合に分周回路５３１は省略可能である。
図１１のスイッチング電源回路は、図１２に例示されるように動作する。図１２において、ＩＬＯＡＤは負荷１５０を流れる負荷電流を表す。ＶＳＷは、スイッチング制御信号の波形を表している。
図１２の例では、時刻ｔ１までは帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満の状態であるので、演算回路５２０は、動作時には、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）を用いた演算を行い、基準電圧１３（ＶＲＥＦ）に対する帰還電圧（ＶＦＢ）の差動電圧（ＶＦＢ−ＶＲＥＦ）が低いほど高い電圧を持つ演算結果信号５４（ＶＡ）を生成し続け、動作時および動作停止時に関わらずこの演算結果信号５４（ＶＡ）を出力し続ける。
なお、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）未満である期間に演算回路５２０によって生成される演算結果信号５４（ＶＡ）の電圧は、三角波信号５１（ＶＳＡＷ）の下限電圧よりも高く設計されている。故に、ＰＷＭ制御回路５７０は、係る演算結果信号５４（ＶＡ）に応じて、オンパルスを含むスイッチング制御信号（ＶＳＷ）を生成し続ける。そして、パワースイッチ回路１１０は、スイッチング制御信号（ＶＳＷ）を用いて出力電圧１２（Ｖｏｕｔ）を上昇させる。他方、演算回路５２０は、動作制御信号５５（ＶＯＮ）としての三角波信号（ＶＳＡＷ）の分周信号（分周比は３）に応じて間欠動作する。
時刻ｔ１に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）に一致する。しかしながら、時刻ｔ１では、動作制御信号５５（ＶＯＮ）がＬｏｗレベルであるので、演算回路５２０は動作を停止しており、最後に生成した演算結果信号５４（ＶＡ）を出力し続ける。
時刻ｔ２に、動作制御信号５５（ＶＯＮ）がＨｉｇｈレベルとなり、演算回路５２０は動作を再開する。演算回路５２０は、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）を用いた演算を行い、基準電圧１３（ＶＲＥＦ）に対する帰還電圧（ＶＦＢ）の差動電圧（ＶＦＢ−ＶＲＥＦ）が低いほど高い電圧を持つ演算結果信号５４（ＶＡ）を生成して出力する。
なお、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）以上である期間に演算回路５２０によって生成される演算結果信号５４（ＶＡ）の電圧は、三角波信号５１（ＶＳＡＷ）の下限電圧以下に設計されている。故に、ＰＷＭ制御回路５７０は、係る演算結果信号５４（ＶＡ）に応じて、オンパルスを含まないスイッチング制御信号（ＶＳＷ）を生成する。そして、パワースイッチ回路１１０は動作を停止する。他方、演算回路５２０は、動作制御信号５５（ＶＯＮ）としての三角波信号５１（ＶＳＡＷ）の分周信号に応じて引き続き間欠動作する。すなわち、演算結果信号５４（ＶＡ）の電圧が三角波信号５１（ＶＳＡＷ）の下限電圧以下である限り、パワースイッチ回路１１０は動作を停止し続け、演算回路５２０は間欠動作し続ける。
時刻ｔ３から時刻ｔ４まで負荷１５０に負荷電流（ＩＬＯＡＤ）が流れることにより、出力電圧１２（Ｖｏｕｔ）は下降し、これに伴って帰還電圧（ＶＦＢ）も下降する。
時刻ｔ３から時刻ｔ４までの間に、帰還電圧（ＶＦＢ）が基準電圧１３（ＶＲＥＦ）を下回る。しかしながら、時刻ｔ５までは、動作制御信号５５（ＶＯＮ）がＬｏｗレベルであるので、演算回路５２０は動作を停止しており、最後に生成した演算結果信号５４（ＶＡ）を出力し続ける。
時刻ｔ５に、動作制御信号５５（ＶＯＮ）がＨｉｇｈレベルとなり、演算回路５２０は動作を再開する。演算回路５２０は、帰還電圧（ＶＦＢ）および基準電圧１３（ＶＲＥＦ）を用いた演算を行い、基準電圧１３（ＶＲＥＦ）に対する帰還電圧（ＶＦＢ）の差動電圧（ＶＦＢ−ＶＲＥＦ）が低いほど高い電圧を持つ演算結果信号５４（ＶＡ）を生成して出力する。
ＰＷＭ制御回路５７０は、係る演算結果信号５４（ＶＡ）に応じて、オンパルスを含むスイッチング制御信号（ＶＳＷ）を再び生成し、これに伴いパワースイッチ回路１１０も動作を再開する。故に、帰還電圧（ＶＦＢ）は上昇に転じる。他方、演算回路５２０は、動作制御信号５５（ＶＯＮ）としての三角波信号５１（ＶＳＡＷ）の分周信号（分周比は３）に応じて間欠動作する。
以上説明したように、第５の実施形態に係るスイッチング電源回路は、パワースイッチ回路の動作状態に関わらず、当該パワースイッチ回路の駆動に間接的に用いられる三角波信号に同期した動作制御信号を生成し、演算回路を間欠動作させる。従って、このスイッチング電源回路によれば、パワースイッチ回路の動作状態に関わらず、演算回路を間欠動作させることにより消費電力を削減することができる。なお、このスイッチング電源回路は、パワースイッチ回路の間接的な駆動信号源を用いて演算回路を間欠動作させるので、新たな信号源の追加を必要としない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１，３１，４１・・・クロック信号
１２・・・出力電圧
１３・・・基準電圧
１４・・・比較結果信号
１５，２５，３５，５５・・・動作制御信号
５１・・・三角波信号
５４・・・演算結果信号
１００，２３３，３００，４００，５００・・・発振回路
１０１，３０１・・・コンスタントオンタイム比較回路
１１０・・・パワースイッチ回路
１１１・・・インダクタ
１１２，１２１，１２５，３６０，５２１，５２５・・・スイッチ
１１３・・・ダイオード
１１４・・・キャパシタ
１２０・・・比較回路
１２２，１２３，５２２，５２３・・・抵抗器
１２４・・・コンパレータ
１２６，５２６・・・保持回路
１３０，２３０，３３０，５３０・・・動作制御回路
１３１，２３１，３３１，５３１・・・分周回路
１３２・・・論理回路
１４０・・・入力電圧源
１５０・・・負荷
２３２・・・セレクタ
５０１・・・三角波発生回路
５２０・・・演算回路
５２４・・・増幅器
５７０・・・ＰＷＭ比較回路

Claims (9)

  1. クロック信号を用いて、入力電圧とは異なるレベルの出力電圧を生成するパワースイッチ回路と、
    動作制御信号に応じて間欠動作し、動作時には前記出力電圧に基づく帰還電圧と基準電圧とを比較し、比較結果を示す比較結果信号を生成する比較回路と、
    前記比較結果信号が第１のレベルであるならば、所定の周波数で発振することによってクロック信号を生成する発振回路と、
    前記クロック信号および前記比較結果信号に基づいて、前記動作制御信号を生成する動作制御回路と
    を具備し、
    前記動作制御回路は、前記比較結果信号が第１のレベルであるならば、前記クロック信号に同期した動作制御信号を生成する、
    スイッチング電源回路。
  2. 前記動作制御回路は、前記クロック信号を分周することによって分周信号を生成する分周回路を含み、
    前記動作制御回路は、前記比較結果信号が第１のレベルであるならば、前記分周信号を前記動作制御信号として出力する、
    請求項１記載のスイッチング電源回路。
  3. 前記動作制御回路は、前記比較結果信号が第２のレベルであるならば、前記比較回路を定常的に動作させるための動作制御信号を生成する、請求項１記載のスイッチング電源回路。
  4. 前記動作制御回路は、前記比較結果信号が第２のレベルであるならば所定の周波数で発振することによって発振信号を生成する内部発振回路を含み、
    前記動作制御回路は、前記比較結果信号が第２のレベルであるならば、前記発振信号を動作制御信号として出力する、
    請求項１記載のスイッチング電源回路。
  5. 所定の周波数で発振することによってクロック信号を生成する発振回路と、
    前記クロック信号に同期した動作制御信号を生成する動作制御回路と
    前記クロック信号を用いて、入力電圧とは異なるレベルの出力電圧を生成するパワースイッチ回路と、
    前記動作制御信号に応じて間欠動作し、動作時には前記出力電圧に基づく帰還電圧と基準電圧とを比較し、比較結果を示す比較結果信号を生成する比較回路と、
    前記比較結果信号が第１のレベルであるならば前記発振回路からのクロック信号を前記パワースイッチ回路へと供給し、前記比較結果信号が第２のレベルであるならば前記発振回路からのクロック信号の供給を遮断するスイッチと、
    を具備するスイッチング電源回路。
  6. 前記動作制御回路は、前記クロック信号を分周することによって前記動作制御信号を生成する、請求項５記載のスイッチング電源回路。
  7. 前記発振回路は、前記比較結果信号が第１のレベルおよび第２のレベルのいずれであるかに依存して前記クロック信号の特性を切り替える、請求項５記載のスイッチング電源回路。
  8. スイッチング制御信号を用いて、入力電圧とは異なるレベルの出力電圧を生成するパワースイッチ回路と、
    所定の周波数で発振することによって三角波信号を生成する発振回路と、
    前記三角波信号に同期した動作制御信号を生成する動作制御回路と
    前記動作制御信号に応じて間欠動作し、動作時には前記出力電圧に基づく帰還電圧と基準電圧とを用いて演算を行い、演算結果を示す演算結果信号を生成する演算回路と、
    前記演算結果信号をアナログ制御電圧として用いて、前記三角波信号をパルス幅変調することによって、前記スイッチング制御信号を生成するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と
    を具備するスイッチング電源回路。
  9. 前記動作制御回路は、前記三角波信号を分周することによって前記動作制御信号を生成する、請求項８記載のスイッチング電源回路。
JP2014252032A 2014-12-12 2014-12-12 スイッチング電源回路 Expired - Fee Related JP6382702B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014252032A JP6382702B2 (ja) 2014-12-12 2014-12-12 スイッチング電源回路
US14/926,239 US9559582B2 (en) 2014-12-12 2015-10-29 Switching power supply circuit
EP15192316.6A EP3032745A1 (en) 2014-12-12 2015-10-30 Switching power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014252032A JP6382702B2 (ja) 2014-12-12 2014-12-12 スイッチング電源回路

Publications (2)

Publication Number Publication Date
JP2016116288A true JP2016116288A (ja) 2016-06-23
JP6382702B2 JP6382702B2 (ja) 2018-08-29

Family

ID=54365091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014252032A Expired - Fee Related JP6382702B2 (ja) 2014-12-12 2014-12-12 スイッチング電源回路

Country Status (3)

Country Link
US (1) US9559582B2 (ja)
EP (1) EP3032745A1 (ja)
JP (1) JP6382702B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020186474A1 (en) * 2019-03-20 2020-09-24 Texas Instruments Incorporated Dc-dc converter with improved regulation accuracy
CN110121043B (zh) * 2019-06-10 2022-04-15 北海惠科光电技术有限公司 显示供电装置及显示系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288897A (ja) * 1996-04-19 1997-11-04 Sony Corp 電圧供給回路
JP2008236822A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、電源電圧供給システムおよび電源電圧供給方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1268472B1 (it) * 1993-10-22 1997-03-04 St Microelectronics Srl Convertitore buck a modalita' di funzionamento automaticamente determinata dal livello di carico
JP3506913B2 (ja) 1997-09-22 2004-03-15 セイコーインスツルメンツ株式会社 スイッチングレギュレータ
US6127815A (en) 1999-03-01 2000-10-03 Linear Technology Corp. Circuit and method for reducing quiescent current in a switching regulator
JP4350075B2 (ja) * 2005-08-29 2009-10-21 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータの制御回路およびその制御方法
JP4907275B2 (ja) 2006-09-01 2012-03-28 株式会社リコー 電源装置及びその動作制御方法
JP5205974B2 (ja) 2008-01-08 2013-06-05 ミツミ電機株式会社 直流電源装置、ｌｅｄ駆動用電源装置および電源制御用半導体集積回路
US8164391B2 (en) * 2010-07-28 2012-04-24 Active-Semi, Inc. Synchronization of multiple high frequency switching power converters in an integrated circuit
JP5728415B2 (ja) 2012-03-05 2015-06-03 株式会社東芝 動作制御回路、ｄｃ−ｄｃコンバータ制御回路及びｄｃ−ｄｃコンバータ
US9312759B2 (en) * 2013-09-18 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adjusting regulator and method of using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288897A (ja) * 1996-04-19 1997-11-04 Sony Corp 電圧供給回路
JP2008236822A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、電源電圧供給システムおよび電源電圧供給方法

Also Published As

Publication number Publication date
US20160172967A1 (en) 2016-06-16
US9559582B2 (en) 2017-01-31
JP6382702B2 (ja) 2018-08-29
EP3032745A1 (en) 2016-06-15

Similar Documents

Publication Publication Date Title
KR101331721B1 (ko) 스위칭 전압 조절기 및 제어 신호 생성 방법
US8471543B2 (en) DC-DC converter with slope compensation circuit and DC voltage conversion method thereof
JP5802638B2 (ja) 昇降圧型電源回路
EP2973971B1 (en) Systems and methods for 100 percent duty cycle in switching regulators
US8502510B2 (en) Switching mode power supply with predicted PWM control
JP2008072873A (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP2009194971A (ja) 電流負帰還回路およびそれを用いるｄｃ−ｄｃコンバータ
JP5479940B2 (ja) 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具
JP2011249145A (ja) Ｌｅｄ駆動回路
JP2015188301A (ja) Ｄｃ／ｄｃコンバータ
JP5366029B2 (ja) 電源装置及び発光素子駆動装置
JP2011151878A (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP2013090512A (ja) ランプ信号生成回路及びランプ信号調整回路
US10135332B2 (en) DC-DC converter
US8643352B2 (en) Switching power supply control with reduced harmonic frequency fluctuations
JP6382702B2 (ja) スイッチング電源回路
JP5966503B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器
US20140375285A1 (en) Dc-dc boost converter
JP2010259188A (ja) ソフトスタート回路およびスイッチング電源装置
JP2016116261A (ja) スイッチング電源回路
JP2009252408A (ja) 放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路
JP7339859B2 (ja) スイッチング制御回路
JP5691739B2 (ja) 電圧生成回路
KR20100116969A (ko) 삼각파 발생기를 이용한 고정된 도통시간을 갖는 ｐｆｍ 모드 제어기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180802

R151 Written notification of patent or utility model registration

Ref document number: 6382702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees