JP2016103584A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2016103584A JP2016103584A JP2014241656A JP2014241656A JP2016103584A JP 2016103584 A JP2016103584 A JP 2016103584A JP 2014241656 A JP2014241656 A JP 2014241656A JP 2014241656 A JP2014241656 A JP 2014241656A JP 2016103584 A JP2016103584 A JP 2016103584A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- wiring board
- insulating
- wiring conductor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】半導体素子が安定的に作動する配線基板を提供することを課題とする。【解決手段】表面に外部接続パッド8を有する絶縁基板1と、絶縁基板1の内部に埋設されており、外部接続パッド8にビア導体2vを介して接続された電極Tを有する電子部品Dと、を具備して成る配線基板Aであって、外部接続パッド8は、互いに近接して配置された2つの独立した領域に分割されており、2つの領域と電極Tの1つとがそれぞれ1つずつのビア導体2vにより接続されている。【選択図】図2
Description
本発明は、絶縁基板に電子部品が埋設されて成る電子部品内蔵型の配線基板に関するものである。
まず、図4を基に、従来の配線基板Bの一例を説明する。
配線基板Bは、絶縁基板21と、配線導体22と、ソルダーレジスト層23と、電子部品Dとを具備する。
配線基板Bは、絶縁基板21と、配線導体22と、ソルダーレジスト層23と、電子部品Dとを具備する。
絶縁基板21は、絶縁板21aと第1絶縁層21bと第2絶縁層21cとを具備している。
絶縁板21aには、電子部品Dを収容するキャビティ24が形成されている。そして、キャビティ24内には、電子部品Dが第1絶縁層21bおよび第2絶縁層21cにより固着された状態で収容されている。
さらに絶縁板21aには、複数のスルーホール25が形成されている。絶縁板21の表面およびスルーホール25内には、配線導体22が被着されている。絶縁板21a上下の配線導体22同士は、スルーホール25を介して電気的に接続される。
さらに絶縁板21aには、複数のスルーホール25が形成されている。絶縁板21の表面およびスルーホール25内には、配線導体22が被着されている。絶縁板21a上下の配線導体22同士は、スルーホール25を介して電気的に接続される。
第1絶縁層21bは、絶縁板21aの上面に被着されている。第2絶縁層21cは、絶縁板21aの下面に被着されている。第1および第2絶縁層21b,21cには、複数のビアホール26が形成されている。第1および第2絶縁層21b,21cの表面およびビアホール26内には、配線導体22が被着されている。第1絶縁層21b上面の配線導体22の一部は、絶縁板21a上面の配線導体22にビアホール26を介して電気的に接続されている。
さらに第1絶縁層21bの表面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第1開口部23a内に露出して、半導体素子接続パッド27を形成している。そして、この半導体素子接続パッド27に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。
さらに第1絶縁層21bの表面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第1開口部23a内に露出して、半導体素子接続パッド27を形成している。そして、この半導体素子接続パッド27に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。
第2絶縁層21c下面の配線導体22の一部は、絶縁板21a下面の配線導体22にビアホール26を介して電気的に接続されている。また、第2絶縁層21c下面の配線導体22の別の一部は、電子部品Dの電極Tにビアホール26を介して電気的に接続されている。
第2絶縁層21cの下面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第2開口部23b内に露出して、外部の電気回路基板と接続するための外部接続パッド28を形成している。そして、外部接続パッド28と電気回路基板の配線導体とを半田バンプを介して接続することにより、半導体素子Sが電気回路基板に電気的に接続され、半導体素子Sと電気回路基板との間で配線導体22および電子部品D、あるいは電気回路基板の配線導体を介して信号の入出力および電源供給をすることにより半導体素子Sが作動する。
また、第2絶縁層21cの下面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第3開口部23c内に露出して、通電検査用の検査パッド29を形成している。検査パッド29は、外部接続パッド28を電子部品Dの電極Tに接続するビアホール26とは異なるビアホール26により電子部品Dの電極Tに接続されている。
通電検査は、電子部品Dの同じ電極Tに接続された外部接続パッド28と、検査パッド29とに検査用のプローブをあてて電圧をかけて流れる電流を測定することで、電極Tと外部接続パッド28との通電状態を確認するものである。
第2絶縁層21cの下面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第2開口部23b内に露出して、外部の電気回路基板と接続するための外部接続パッド28を形成している。そして、外部接続パッド28と電気回路基板の配線導体とを半田バンプを介して接続することにより、半導体素子Sが電気回路基板に電気的に接続され、半導体素子Sと電気回路基板との間で配線導体22および電子部品D、あるいは電気回路基板の配線導体を介して信号の入出力および電源供給をすることにより半導体素子Sが作動する。
また、第2絶縁層21cの下面に形成された配線導体22の一部は、ソルダーレジスト層23に形成された第3開口部23c内に露出して、通電検査用の検査パッド29を形成している。検査パッド29は、外部接続パッド28を電子部品Dの電極Tに接続するビアホール26とは異なるビアホール26により電子部品Dの電極Tに接続されている。
通電検査は、電子部品Dの同じ電極Tに接続された外部接続パッド28と、検査パッド29とに検査用のプローブをあてて電圧をかけて流れる電流を測定することで、電極Tと外部接続パッド28との通電状態を確認するものである。
ところで、このような配線基板Bを外部の電気回路基板に搭載する場合には、上述のように外部接続パッド28と電気回路基板の配線導体とを半田バンプを介して接続する必要がある。ところが検査パッド29は、外部接続パッド28同士の隙間に配設されているため、検査パッド29と、これと同じ電極Tに接続された外部接続パッド28以外の外部接続パッド28との間に半田が被着してしまい短絡不良を引き起こしてしまうという問題がある。
本発明は、短絡不良を低減することで半導体素子が安定的に作動する配線基板を提供することを課題とする。
本発明の配線基板は、表面に外部接続パッドを有する絶縁基板と、絶縁基板の内部に埋設されており、外部接続パッドにビア導体を介して接続された電極を有する電子部品と、を具備して成る配線基板であって、外部接続パッドは、互いに近接して配置された2つの独立した領域に分割されており、2つの領域と電極の1つとがそれぞれ1つずつのビア導体により接続されていることを特徴とするものである。
本発明の配線基板によれば、外部接続パッドは、互いに近接して配置された2つの独立した領域に分割されており、2つの領域と電極の1つとがそれぞれ1つずつのビア導体により接続されている。このため、通電検査時は、独立したそれぞれのパッドに検査用のプローブをあてて電子部品の電極と外部接続パッドとの通電状態を確認することができる。
また、通電検査終了後に配線基板を外部の電気回路基板に搭載する場合には、独立したそれぞれのパッドに半田バンプを跨設した状態で外部接続パッドと電気回路基板の配線導体とを接続してやればよい。
このように、外部接続パッド同士の隙間に検査パッドを別途配設する必要がないため、検査パッドと外部接続パッドとの間の短絡不良を低減して、半導体素子が安定的に作動する配線基板を提供することができる。
また、通電検査終了後に配線基板を外部の電気回路基板に搭載する場合には、独立したそれぞれのパッドに半田バンプを跨設した状態で外部接続パッドと電気回路基板の配線導体とを接続してやればよい。
このように、外部接続パッド同士の隙間に検査パッドを別途配設する必要がないため、検査パッドと外部接続パッドとの間の短絡不良を低減して、半導体素子が安定的に作動する配線基板を提供することができる。
まず、図1を基に、本発明の配線基板Aの一例を説明する。
配線基板Aは、絶縁基板1と、配線導体2と、ソルダーレジスト層3と、電子部品Dとを具備する。
配線基板Aは、絶縁基板1と、配線導体2と、ソルダーレジスト層3と、電子部品Dとを具備する。
絶縁基板1は、絶縁板1aと第1絶縁層1bと第2絶縁層1cとを具備している。また、電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
絶縁板1aには、電子部品Dを収容するキャビティ4が形成されている。そして、キャビティ4内には、電子部品Dが第1絶縁層1bおよび第2絶縁層1cにより固着された状態で収容されている。
さらに絶縁板1aには、複数のスルーホール5が形成されている。絶縁板1aの表面およびスルーホール5内には、配線導体2が被着されている。絶縁板1a上下の配線導体2同士は、スルーホール5を介して電気的に接続される。
絶縁板1aは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板1aの厚みは、およそ40〜600μm程度である。
配線導体2は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
キャビティ4は、例えばレーザー加工やブラスト加工により形成される。
スルーホール5の直径は、例えば50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
さらに絶縁板1aには、複数のスルーホール5が形成されている。絶縁板1aの表面およびスルーホール5内には、配線導体2が被着されている。絶縁板1a上下の配線導体2同士は、スルーホール5を介して電気的に接続される。
絶縁板1aは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板1aの厚みは、およそ40〜600μm程度である。
配線導体2は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
キャビティ4は、例えばレーザー加工やブラスト加工により形成される。
スルーホール5の直径は、例えば50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
第1絶縁層1bは、絶縁板1aの上面に被着されている。第2絶縁層1cは、絶縁板1aの下面に被着されている。第1および第2絶縁層1b,1cには、複数のビアホール6が形成されている。そして、第1および第2絶縁層1b,1cの表面およびビアホール6内には、配線導体2が被着されており、ビアホール6内の配線導体2はビア導体2vとして機能する。第1絶縁層1b上面の配線導体2の一部は、絶縁板1a上面の配線導体2にビアホール6を介して電気的に接続されている。
さらに第1絶縁層1bの表面に形成された配線導体2の一部は、ソルダーレジスト層3に形成された第1開口部3a内に露出して、半導体素子接続パッド7を形成している。そして、この半導体素子接続パッド7に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
さらに第1絶縁層1bの表面に形成された配線導体2の一部は、ソルダーレジスト層3に形成された第1開口部3a内に露出して、半導体素子接続パッド7を形成している。そして、この半導体素子接続パッド7に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
第2絶縁層1c下面の配線導体2の一部は、絶縁板1a下面の配線導体2にビアホール6を介して電気的に接続されている。また、第2絶縁層1c下面の配線導体2の別の一部は、電子部品Dの電極Tにビアホール6を介して電気的に接続されている。
第2絶縁層1cの下面に形成された配線導体2の一部は、ソルダーレジスト層3に形成された第2開口部3b内に露出して、外部の電気回路基板と接続するための外部接続パッド8を形成している。そして、外部接続パッド8と電気回路基板の配線導体とを半田バンプを介して接続することにより、半導体素子Sが電気回路基板に電気的に接続され、半導体素子Sと電気回路基板との間で配線導体2および電子部品D、あるいは電気回路基板の配線導体を介して信号の入出力および電源供給をすることにより半導体素子Sが作動する。
第1および第2絶縁層1b、1cは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する未硬化の電気絶縁性シートを、電子部品Dが収容された絶縁板1aの上面および下面に被着させた後、熱硬化することにより形成される。それぞれの厚みは、およそ15〜70μm程度である。
また、ビアホール6の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
ソルダーレジスト層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層1b、1cおよび配線導体2の上に塗布または貼着して熱硬化させることにより形成される。
第2絶縁層1cの下面に形成された配線導体2の一部は、ソルダーレジスト層3に形成された第2開口部3b内に露出して、外部の電気回路基板と接続するための外部接続パッド8を形成している。そして、外部接続パッド8と電気回路基板の配線導体とを半田バンプを介して接続することにより、半導体素子Sが電気回路基板に電気的に接続され、半導体素子Sと電気回路基板との間で配線導体2および電子部品D、あるいは電気回路基板の配線導体を介して信号の入出力および電源供給をすることにより半導体素子Sが作動する。
第1および第2絶縁層1b、1cは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する未硬化の電気絶縁性シートを、電子部品Dが収容された絶縁板1aの上面および下面に被着させた後、熱硬化することにより形成される。それぞれの厚みは、およそ15〜70μm程度である。
また、ビアホール6の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
ソルダーレジスト層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層1b、1cおよび配線導体2の上に塗布または貼着して熱硬化させることにより形成される。
ところで、本例の配線基板Aにおいては、図2(a)、(b)に示すように、外部接続パッド8のうち、電子部品Dの電極Tに電気的に接続されるものは、互いに近接して配置された2つの独立した領域に分割されている。そして、2つの領域と電極Tの1つとがそれぞれ1つずつのビア導体2vにより接続されて検査パッドを兼ねた分割状の外部接続パッド8aを形成している。
このため、通電検査時は、分割されたそれぞれの外部接続パッド8aに検査用のプローブをあてて電子部品Dの電極Tと外部接続パッド8aとの通電状態を確認することができる。
また、通電検査終了後に配線基板Aを外部の電気回路基板に搭載する場合には、分割された外部接続パッド8a間に半田バンプを跨設した状態で外部接続パッド8aと電気回路基板の配線導体とを接続してやればよい。
このように、外部接続パッド同士の隙間に検査パッドを別途配設する必要がないため、検査パッドと外部接続パッドとの間の短絡不良を低減して、半導体素子が安定的に作動する配線基板を提供することができる。
このため、通電検査時は、分割されたそれぞれの外部接続パッド8aに検査用のプローブをあてて電子部品Dの電極Tと外部接続パッド8aとの通電状態を確認することができる。
また、通電検査終了後に配線基板Aを外部の電気回路基板に搭載する場合には、分割された外部接続パッド8a間に半田バンプを跨設した状態で外部接続パッド8aと電気回路基板の配線導体とを接続してやればよい。
このように、外部接続パッド同士の隙間に検査パッドを別途配設する必要がないため、検査パッドと外部接続パッドとの間の短絡不良を低減して、半導体素子が安定的に作動する配線基板を提供することができる。
なお、本発明は上述の実施形態の一例に特定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述した一例では、独立したそれぞれのパッド同士の間にソルダーレジスト層3が被着されていないが、図3に示すように、ソルダーレジスト層13を形成しても良い。独立したパッド同士の間にソルダーレジスト層13を形成してパッド同士の間をパッド面と同じ高さにしておくことで、半田バンプ溶着時にパッド間にボイドを噛み込むことを抑制できる。
1 絶縁基板
2v ビア導体
8a 外部接続パッド
A 配線基板
D 電子部品
T 電極
2v ビア導体
8a 外部接続パッド
A 配線基板
D 電子部品
T 電極
Claims (1)
- 表面に外部接続パッドを有する絶縁基板と、該絶縁基板の内部に埋設されており、前記外部接続パッドにビア導体を介して接続された電極を有する電子部品と、を具備して成る配線基板であって、前記外部接続パッドは、互いに近接して配置された2つの独立した領域に分割されており、該2つの領域と前記電極の1つとがそれぞれ1つずつの前記ビア導体により接続されていることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241656A JP2016103584A (ja) | 2014-11-28 | 2014-11-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241656A JP2016103584A (ja) | 2014-11-28 | 2014-11-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016103584A true JP2016103584A (ja) | 2016-06-02 |
Family
ID=56089624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014241656A Pending JP2016103584A (ja) | 2014-11-28 | 2014-11-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016103584A (ja) |
-
2014
- 2014-11-28 JP JP2014241656A patent/JP2016103584A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9277657B2 (en) | Wiring board | |
JP2012064911A (ja) | パッケージ基板ユニット及びパッケージ基板ユニットの製造方法 | |
TWI682411B (zh) | 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置 | |
KR20140141494A (ko) | 배선 기판 | |
JP2016100603A (ja) | 素子内蔵型印刷回路基板及びその製造方法 | |
TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
JP2009231657A (ja) | 半導体装置およびその製造方法 | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
JP2016127148A (ja) | 配線基板の製造方法 | |
JP2016103584A (ja) | 配線基板 | |
JP2016127134A (ja) | 配線基板 | |
JP2017045821A (ja) | 半導体素子搭載基板 | |
JP5997197B2 (ja) | 配線基板 | |
JP2013070003A (ja) | 配線基板 | |
JP2009290043A (ja) | 配線基板 | |
JP2009290044A (ja) | 配線基板 | |
JP2011035211A (ja) | 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法 | |
JP2014165482A (ja) | 配線基板 | |
JP2014045131A (ja) | 配線基板 | |
JP2014110265A (ja) | 配線基板 | |
JP5959562B2 (ja) | 配線基板 | |
JP2016039251A (ja) | Pop構造体およびその製造方法 | |
JP2015126153A (ja) | 配線基板 | |
KR20140118137A (ko) | 반도체 소자 내장형 인쇄 회로 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |