JP2016096310A

JP2016096310A - 半導体光素子およびその製造方法

Info

Publication number: JP2016096310A
Application number: JP2014232929A
Authority: JP
Inventors: 佳道森田; Yoshimichi Morita; 智志西川; Tomoshi Nishikawa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-11-17
Filing date: 2014-11-17
Publication date: 2016-05-26
Anticipated expiration: 2034-11-17
Also published as: JP6256311B2

Abstract

【課題】光出射端に設けた窓での光出射角の傾きを補正することができる半導体光素子およびその製造方法を提供する。【解決手段】半導体光素子１は、埋込型ＤＦＢ半導体レーザ部１０（半導体レーザ部１０とも称す）と、ハイメサリッジ型の電界吸収型光変調器２０（単に光変調器２０とも称す）と、スポットサイズ変換器３０と、埋込窓４０とを備えている。半導体レーザ部１０、光変調器２０、スポットサイズ変換器３０、および埋込窓４０の下層全体にわたって光出射角調整層１０２が設けられている。光出射角調整層１０２は、ＩｎＧａＡｓＰまたはｎ型ＩｎＰクラッド層１１１よりも低濃度に不純物ドーピングされたｎ型ＩｎＰで構成される。光出射角調整層１０２の屈折率がｎ型ＩｎＰクラッド層１１１の屈折率よりも大きくなるように、光出射角調整層１０２の組成を決定する。【選択図】図２

Description

本発明は、半導体光素子およびその製造方法に関する。

従来、特開２００４−１４０１４２号公報に記載されているように、窓部における光の屈折率の分布を、活性層の延長面を中心にして積層方向に対称にした半導体レーザ装置が知られている。これにより、発生した光は均等に伝搬されるので、上下方向（積層方向）にずれることなく光を出射させることができる。

特開２００４−１４０１４２号公報

スポットサイズ変換器を有する半導体光素子では、放射角が小さく設計される傾向にある。このような半導体光素子ではわずかな光出射角のずれが生じても光ファイバへの結合が困難になりやすいという問題があった。

本発明は上記の問題点を解決するためになされたもので、光出射端に設けた窓での光出射角の傾きを補正することができる半導体光素子およびその製造方法を提供することを目的とする。

本発明にかかる半導体光素子は、ｎ型ＩｎＰ基板と、前記ｎ型ＩｎＰ基板上に設けられた、半導体レーザ部と、前記ｎ型ＩｎＰ基板上における前記半導体レーザ部の隣に設けられ、前記半導体レーザ部からのレーザ光を受ける光変調器と、前記ｎ型ＩｎＰ基板上における前記光変調器の隣に設けられ、前記光変調器から出射する光を受けるスポットサイズ変換器と、前記ｎ型ＩｎＰ基板上における前記スポットサイズ変換器の隣に設けられ、前記スポットサイズ変換器から出射する光を受ける埋込窓と、前記スポットサイズ変換器および前記埋込窓の下層に設けられた光出射角調整層と、を備える。

本発明にかかる半導体光素子の製造方法は、ｎ型ＩｎＰ基板上に光出射角調整層を成長させる工程と、前記光出射角調整層の上に、半導体レーザ部を形成するための複数の半導体層を成長させる工程と、前記複数の半導体層の上に前記半導体レーザ部の形成領域を覆うマスクを設け、前記複数の半導体層をエッチング除去し、前記光出射角調整層を露出させる工程と、前記エッチング除去により露出した前記光出射角調整層の上に、前記光出射角調整層の平面方向に並べて光変調器、スポットサイズ変換器、および埋込窓を成長させる工程と、を含む。

本発明によれば、スポットサイズ変換器を有する半導体光素子に光出射角調整層を設けたので、光出射端に設けた窓における光出射角の傾きを精度良く補正することができ、光ファイバへの結合を行いやすくすることができる。

本発明の実施の形態１にかかる半導体光素子を示す平面図である。図１のＩ−I´線に沿う半導体光素子を示す断面図である。図１のＪ−Ｊ´線に沿う半導体光素子の断面図である。図１のＫ−Ｋ´線に沿う半導体光素子の断面図である。図１のＬ−Ｌ´線に沿う半導体光素子の断面図である。図１のＭ−Ｍ´線に沿う半導体光素子の断面図である。本発明の実施の形態２にかかる半導体光素子を示す平面図である。図７のＮ−Ｎ´線に沿う半導体光素子の断面図である。図７のＯ−Ｏ´線に沿う半導体光素子の断面図である。図７のＰ−Ｐ´線に沿う半導体光素子の断面図である。図７のＱ−Ｑ´線に沿う半導体光素子の断面図である。図７のＲ−Ｒ´線に沿う半導体光素子の断面図である。放射角のずれと結合効率の関係を示す図である。

実施の形態１．
図１は、本発明の実施の形態１にかかる半導体光素子１を示す平面図である。図２〜６は半導体光素子１の断面図であり、それぞれ、図２は図１のＩ−I´線に沿う断面図、図３は図１のＪ−Ｊ´線に沿う断面図、図４は図１のＫ−Ｋ´線に沿う断面図、図５は、図１のＬ−Ｌ´線に沿う断面図、図６は図１のＭ−Ｍ´線に沿う断面図である。実施の形態１にかかる半導体光素子１は、埋込型ＤＦＢ半導体レーザ部１０（以下、半導体レーザ部１０とも称す）と、ハイメサリッジ型の電界吸収型光変調器２０（以下、単に光変調器２０とも称す）と、スポットサイズ変換器３０と、埋込窓４０とを備えている。これらの構成はｎ型ＩｎＰ基板１０１の上に並べて集積されている。

半導体レーザ部１０は、ｎ型ＩｎＰ基板１０１の上に順次積層されたｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、および回折格子層１１４と、を備えており、これらは順次ｎ型ＩｎＰ基板１０１の上に順次形成されている。

光変調器２０は、ｎ型ＩｎＰ基板１０１の上に順次積層されたｎ型ＩｎＰクラッド層１２１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２、およびｐ型ＩｎＰクラッド層１２３と、を備えており、これらは順次ｎ型ＩｎＰ基板１０１の上に順次形成されている。

スポットサイズ変換器３０は、ｎ型ＩｎＰ基板１０１の上に順次積層されたｎ型ＩｎＰクラッド層１３１、光導波路層１３２、ｐ型ＩｎＰクラッド層１３３と、を備えており、これらは順次ｎ型ＩｎＰ基板１０１の上に順次形成されている。

埋込窓４０は、ｎ型ＩｎＰ基板１０１の上に順次積層されたｐ型ＩｎＰ電流ブロック層１４１、ｎ型ＩｎＰ電流ブロック層１４２、およびｐ型ＩｎＰ電流ブロック層１４３と、を備えており、これらは順次ｎ型ＩｎＰ基板１０１の上に順次形成されている。ｎ型ＩｎＰ電流ブロック層１４２は高キャリア濃度のｎ型ＩｎＰで構成されており、プラズマ効果によりｐ型ＩｎＰ電流ブロック層１４１、１４３よりも屈折率が小さい。

積層方向に見て、ｎ型ＩｎＰ電流ブロック層１４２はＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２よりも下側まで存在する。具体的には、図２のＩ−Ｉ´断面図に示すように、ｎ型ＩｎＰクラッド層１２１よりもｐ型ＩｎＰ電流ブロック層１４１は薄く形成されており、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２よりもｎ型ＩｎＰ電流ブロック層１４２が厚く形成されており、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２の上面とｎ型ＩｎＰ電流ブロック層１４２の上面とが同一の高さである。

図２のＩ−Ｉ´断面図に示すように、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２と、光導波路層１３２と、ｎ型ＩｎＰ電流ブロック層１４２は、積層方向の高さが一致しており各層の端部が互いに接続している。ｐ型ＩｎＰクラッド層１１３、ｐ型ＩｎＰクラッド層１２３、ｐ型ＩｎＰクラッド層１３３、およびｐ型ＩｎＰ電流ブロック層１４３の上面を覆うようにｐ型ＩｎＰクラッド層１０３が設けられ、さらにその上にコンタクト層１０４が設けられている。上記の半導体光素子１は、さらに、破線で囲った部分である光導波路コア部５０と、同じく破線で囲った部分である分離領域６０と、ｎ型ＩｎＰ基板１０１まで到達する溝７０と、コンタクト層１０４の上に設けられたｐ型電極８０と、ｎ型ＩｎＰ基板１０１の裏面に設けられたｎ型電極９０と、を備えている。

図１の平面図に示すように、２本の溝７０は、平面視で光導波路コア部５０を挟む。溝７０は半導体レーザ部１０の後端端面側から埋込窓４０の前端面まで連続的に伸びている。２本の溝７０は、図１の平面図に示すように、半導体レーザ部１０の後端端面側から一定の間隔を保ちつつ光変調器２０側に伸び、光変調器２０との接合面の手前で徐々に間隔が狭まる。光変調器２０においては、２本の溝７０の間隔は光導波路コア部５０の幅と一致している。スポットサイズ変換器３０においては２本の溝７０の間隔が徐々に広がり、半導体レーザ部１０の後端面側と同一の幅まで拡大し、その後一定間隔を保って埋込窓４０まで伸びる。

半導体レーザ部１０、光変調器２０、スポットサイズ変換器３０、および埋込窓４０の下層全体にわたって光出射角調整層１０２が設けられている。光出射角調整層１０２は、ＩｎＧａＡｓＰまたはｎ型ＩｎＰクラッド層１１１よりも低濃度に不純物ドーピングされたｎ型ＩｎＰで構成される。光出射角調整層１０２の屈折率がｎ型ＩｎＰクラッド層１１１の屈折率よりも大きくなるように、光出射角調整層１０２の組成を決定する。

半導体レーザ部１０から出射されたレーザ光は、光変調器２０およびスポットサイズ変換器３０を通って埋込窓４０へ入射する。仮に光出射角調整層１０２を設けていない場合には、屈折率の低いｎ型ＩｎＰ電流ブロック層１４２が光の入射位置より相対的に下に位置するため、入射した光は屈折率の高いｐ型ＩｎＰ電流ブロック層１４３側、つまり上側に曲がって出射する。しかしながら、本実施の形態では埋込窓４０の下層にｐ型ＩｎＰよりも屈折率の高い光出射角調整層１０２を設けているので、光変調器２０から入射した光の向きを保ちつつ外部へ出射させることができる。

なお、光出射角調整層１０２は、ＩｎＰに格子整合するＡｌＧａＩｎＡｓで構成してもよい。ＡｌＧａＩｎＡｓ系材料では、同一のバンドギャップエネルギーおよびキャリア濃度において、ＩｎＧａＡｓＰ系材料よりも屈折率をＩｎＰよりも大きくすることが可能であるため、出射角調整層にＡｌＧａＩｎＡｓ系材料を適用すれば、出射角調整層の厚さを薄くすることができる。従ってｎ型ドーパントを低濃度にしたことに伴う光吸収の増加を低減できるという効果がある。ＡｌＧａＩｎＡｓ層の組成波長は、半導体レーザ部１０で発生するレーザ光の波長から９０ｎｍ以上短く設定し、光吸収係数が小さくなるように構成する。

半導体レーザ部１０からのレーザ光は光変調器２０で変調される。スポットサイズ変換器３０は、光変調器２０で狭くなった素子内部の光分布を拡大し、図示しない光ファイバとの結合を容易にする。スポットサイズ変換器３０の隣に埋込窓４０を設けることで、反射戻り光を抑制することができる。光出射端面での反射戻り光が半導体レーザ部１０に再び入射すると、レーザ発振波長の揺らぎを引き起こし光ファイバ通信における伝送特性の劣化を招く。そこで、このような埋込窓４０による反射戻り光の低減が広く行われている。

埋込窓４０が屈折率分布を持っている場合、埋込窓４０で光出射角が曲がり、その先の光ファイバとの結合効率の低下を招く。その理由は以下のとおりである。半導体光素子１では、半導体層の積層方向に対して光導波路コア部５０を中心として非対称な構造となりやすい。なぜなら、スポットサイズ変換器３０の光導波路コア部５０を囲む領域、および埋込窓４０は、ｐ型電流ブロック層、ｎ型電流ブロック層、ｎ型ＩｎＰクラッド層、ｐ型ＩｎＰクラッド層といったキャリア濃度および屈折率が互いに異なる層から構成されているためである。

以下、光出射角調整層１０２を設けない場合に、光の出射角度が傾く理由を説明する。埋込窓４０の光軸上（光導波路コア部５０の延長線上にある面）には、高キャリア濃度のｎ型ＩｎＰ電流ブロック層１４２が存在する。キャリア濃度が低い場合には高温時に半導体レーザ部１０の光出力特性が劣化するという理由から、ｎ型ＩｎＰ電流ブロック層１４２のキャリア濃度は高くされている。高キャリア濃度のｎ型ＩｎＰ電流ブロック層１４２の屈折率は、プラズマ効果による屈折率変化により、その上方にあるｐ型ＩｎＰ電流ブロック層１４１（仮に他のｎ型ＩｎＰ層が積層される場合にはこのｎ型ＩｎＰ層）の屈折率よりも０．６％ほど低くなる。その結果、光出射角調整層１０２を設けない場合には、出射光は、埋込窓４０を伝搬するにしたがって半導体光素子１の上方に曲がり、約５°〜１０°の角度で埋込窓４０の前端面から上方に出射される。

図１３に放射角のずれと結合効率の関係を示す。図１３には、垂直方向拡がり角と結合効率の関係が示されている。図１３に示すように、放射角が４０°（半値全角）と大きい場合には結合効率の低下量は１．９パーセントと小さいのに対し、放射角が２０°の場合には７．７パーセントも低下する。出射光の出射角度がずれてしまうと、例えば、レーザの出射光を光ファイバに結合する際に、結合効率が低下する等の不具合が生じる。

ハイメサリッジ型の光変調器２０とスポットサイズ変換器３０とが集積された半導体光素子１においては、一般的に、スポットサイズ変換器３０による素子内部光分布の拡大に起因して放射角が、水平方向、垂直方向とも２０°前後に設計されている。この設計値は、一般的な半導体光素子の放射角（例えば３０°〜５０°）と比較して、極めて狭い。このため、光導波路の延長線上からの放射角のずれが３°〜５°といったわずかな角度であったとしても、光ファイバへの結合が困難になるという問題がある。また、半導体光素子と光モジュールのレンズまたは光ファイバのアラインメントを半導体光素子を発光させないで行うパッシブアラインメントという技術がある。光結合効率の低下に起因して、パッシブアラインメントを行う半導体光素子の製造過程において製品歩留が大幅に低下するおそれもある。

この点、実施の形態１にかかる半導体光素子１によれば、光出射角調整層１０２を設けたので光出射端に設けた埋込窓４０での光出射角の傾きを精度良く補正することができる。

本実施の形態の半導体光素子１は次のように製造することができる。

まず、ｎ型ＩｎＰ基板１０１上に光出射角調整層１０２を成長させ、かつその上に半導体レーザ部１０を形成するための複数の半導体層を成長させる。具体的には、ｎ型ＩｎＰ基板１０１上に、光出射角調整層１０２、ｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、ＩｎＧａＡｓＰで構成される回折格子層１１４をこの順に成長させる。回折格子層１１４上の絶縁膜マスクを予め定めたピッチでパターニングし、エッチングにより回折格子を形成する。

次に、絶縁膜マスクを新たに成膜し直し、この絶縁膜マスクを半導体レーザ部１０の形成領域が覆われるようにパターニングする。この絶縁膜マスクで覆われていない部分のｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、および回折格子層１１４をエッチング除去する。このエッチングにより、光出射角調整層１０２の上面の一部を露出させる。

除去した領域にｎ型ＩｎＰクラッド層１２１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２、ｐ型ＩｎＰクラッド層１２３をこの順に成長させる。

次に、絶縁膜マスクを新たに成膜し直し、この絶縁膜マスクを半導体レーザ部１０および光変調器２０の光導波路コア部５０が覆われるようにパターニングする。この絶縁膜マスクで覆われていない部分のｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、回折格子層１１４、ｎ型ＩｎＰクラッド層１２１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２、およびｐ型ＩｎＰクラッド層１２３をエッチング除去する。

その後、除去した領域に、ｎ型ＩｎＰクラッド層１３１、ＩｎＧａＡｓＰで構成されスポットサイズ変換器３０のコアとなる光導波路層１３２、ｐ型ＩｎＰクラッド層１３３をこの順に成長させる。

絶縁膜マスクを新たに成膜し直し、この絶縁膜マスクを半導体レーザ部１０、光変調器２０およびスポットサイズ変換器３０の光導波路コア部５０が覆われるようにパターニングする。その後、絶縁膜マスクで覆われていない部分のｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、回折格子層１１４、ｎ型ＩｎＰクラッド層１２１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２、ｐ型ＩｎＰクラッド層１２３、ｎ型ＩｎＰクラッド層１３１、光導波路層１３２、およびｐ型ＩｎＰクラッド層１３３をエッチング除去する。

除去した領域に、ｐ型ＩｎＰ電流ブロック層１４１、ｎ型ＩｎＰ電流ブロック層１４２、ｐ型ＩｎＰ電流ブロック層１４３をこの順に成長させる。

その後、絶縁膜マスクを除去し、全体にｐ型ＩｎＰクラッド層１０３、ｐ−ＩｎＧａＡｓコンタクト層１０４をこの順に成長させる。半導体レーザ部１０と光変調器２０の間を電気的に分離するため、分離領域６０のｐ−ＩｎＧａＡｓコンタクト層１０４をエッチング除去する。光導波路コア部５０脇の静電容量を低減するため、光導波路の両脇に溝７０を形成する。素子全体に保護絶縁膜を形成する。半導体レーザ部１０、光変調器２０の上部にｐ型電極８０を形成する。ヘキ開で分離できるようｎ型ＩｎＰ基板１０１の裏面を研削する。裏面にｎ型電極９０を形成する。以上の工程により、実施の形態１にかかる半導体光素子１が製造される。

実施の形態２．
図７は、本発明の実施の形態２にかかる半導体光素子２を示す平面図である。図８〜１２は半導体光素子２の断面図であり、それぞれ、図８は図７のＮ−Ｎ´線に沿う断面図、図９は図７のＯ−Ｏ´線に沿う断面図、図１０は図７のＰ−Ｐ´線に沿う断面図、図１１は図７のＱ−Ｑ´線に沿う断面図、図１２は図７のＲ−Ｒ´線に沿う断面図である。実施の形態２は、半導体レーザ部１０および光変調器２０の下層には光出射角調整層１０２が存在せず、スポットサイズ変換器３０および埋込窓４０の下層に光出射角調整層１０２が設けられている。この点を除き、実施の形態１と同じ構造を備えている。以下、実施の形態１と同一または対応する構成には同一の符号を付し、説明を省略または簡略化する。

実施の形態２にかかる半導体光素子２は次のように製造することができる。

まず、ｎ型ＩｎＰ基板１０１上に半導体レーザ部１０を形成するための複数の半導体層を成長させる。具体的には、ｎ型ＩｎＰ基板１０１上に、ｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、ＩｎＧａＡｓＰで構成される回折格子層１１４をこの順に成長させる。実施の形態１とは異なり、この時点では光出射角調整層１０２を形成していない。回折格子層１１４上の絶縁膜マスクを予め定めたピッチでパターニングし、エッチングにより回折格子を形成する。

絶縁膜マスクを新たに成膜し直し、この絶縁膜マスクを半導体レーザ部１０が覆われるようにパターニングする。その後、絶縁膜マスクで覆われていない部分のｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、および回折格子層１１４をエッチング除去する。

次に、絶縁膜マスクを新たに成膜し直し、この絶縁膜マスクを半導体レーザ部１０および光変調器２０が覆われるようにパターニングする。その後、絶縁膜マスクで覆われていない部分のｎ型ＩｎＰクラッド層１１１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層１１２、ｐ型ＩｎＰクラッド層１１３、回折格子層１１４、ｎ型ＩｎＰクラッド層１２１、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層１２２、およびｐ型ＩｎＰクラッド層１２３をエッチング除去する。エッチング除去により、ｎ型ＩｎＰ基板１０１の上面の一部が露出する。

その後、除去した領域に、光出射角調整層１０２、ｎ型ＩｎＰクラッド層１３１、ＩｎＧａＡｓＰで構成されスポットサイズ変換器３０のコアとなる光導波路層１３２、ｐ型ＩｎＰクラッド層１３３をこの順に成長させる。この時点で光出射角調整層１０２を成長させる点が、実施の形態１と相違している。実施の形態１と同様に、光出射角調整層１０２はＩｎＰよりも大きな屈折率となるような組成で構成されており、ＩｎＧａＡｓＰ、ｎ型ＩｎＰクラッド層１１１よりも低濃度に不純物ドーピングされたｎ型ＩｎＰ、またはＡｌＧａＩｎＡｓで構成してもよい。

エッチング除去した領域に、ｐ型ＩｎＰ電流ブロック層１４１、ｎ型ＩｎＰ電流ブロック層１４２、ｐ型ＩｎＰ電流ブロック層１４３をこの順に成長させる。

その後、実施の形態１と同様に、ｎ型電極９０の形成までの各工程を行う。以上の工程により、実施の形態２にかかる半導体光素子２が製造される。

１、２半導体光素子、１０半導体レーザ部、２０電界吸収型光変調器、２０光変調器、３０スポットサイズ変換器、４０埋込窓、５０光導波路コア部、６０分離領域、７０溝、８０ｐ型電極、９０ｎ型電極、１０１ｎ型ＩｎＰ基板、１０２光出射角調整層、１０３ｐ型ＩｎＰクラッド層、１０４ｐ型ＩｎＧａＡｓコンタクト層、１１１ｎ型ＩｎＰクラッド層、１１２ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸活性層、１１３ｐ型ＩｎＰクラッド層、１１４回折格子層、１２１ｎ型ＩｎＰクラッド層、１２２ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸吸収層、１２３ｐ型ＩｎＰクラッド層、１３１ｎ型ＩｎＰクラッド層、１３２光導波路層、１３３ｐ型ＩｎＰクラッド層、１４１ｐ型ＩｎＰ電流ブロック層、１４２ｎ型ＩｎＰ電流ブロック層、１４３ｐ型ＩｎＰ電流ブロック層

Claims

ｎ型ＩｎＰ基板と、
前記ｎ型ＩｎＰ基板上に設けられた、半導体レーザ部と、
前記ｎ型ＩｎＰ基板上における前記半導体レーザ部の隣に設けられ、前記半導体レーザ部からのレーザ光を受ける光変調器と、
前記ｎ型ＩｎＰ基板上における前記光変調器の隣に設けられ、前記光変調器から出射する光を受けるスポットサイズ変換器と、
前記ｎ型ＩｎＰ基板上における前記スポットサイズ変換器の隣に設けられ、前記スポットサイズ変換器から出射する光を受ける埋込窓と、
前記スポットサイズ変換器および前記埋込窓の下層に設けられた光出射角調整層と、
を備えた半導体光素子。
前記半導体レーザ部が、ｎ型ＩｎＰクラッド層を含み、
前記光出射角調整層が、前記ｎ型ＩｎＰクラッド層よりも不純物ドーピング密度が小さいｎ型ＩｎＰ層を含む請求項１に記載の半導体光素子。
前記光出射角調整層が、ｎ型ＡｌＧａＩｎＡｓ層を含むことを特徴とする請求項１に記載の半導体光素子。
前記光出射角調整層が、前記半導体レーザ部および前記光変調器の下層にも設けられた請求項１〜３のいずれか１項に記載の半導体光素子。
前記光出射角調整層が、前記半導体レーザ部および前記光変調器の下層には設けられていない請求項１〜３のいずれか１項に記載の半導体光素子。
ｎ型ＩｎＰ基板上に光出射角調整層を成長させる工程と、
前記光出射角調整層の上に、半導体レーザ部を形成するための複数の半導体層を成長させる工程と、
前記複数の半導体層の上に前記半導体レーザ部の形成領域を覆うマスクを設け、前記複数の半導体層をエッチング除去し、前記光出射角調整層を露出させる工程と、
前記エッチング除去により露出した前記光出射角調整層の上に、前記光出射角調整層の平面方向に並べて光変調器、スポットサイズ変換器、および埋込窓を成長させる工程と、
を含むことを特徴とする半導体光素子の製造方法。