JP2016082063A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2016082063A JP2016082063A JP2014211823A JP2014211823A JP2016082063A JP 2016082063 A JP2016082063 A JP 2016082063A JP 2014211823 A JP2014211823 A JP 2014211823A JP 2014211823 A JP2014211823 A JP 2014211823A JP 2016082063 A JP2016082063 A JP 2016082063A
- Authority
- JP
- Japan
- Prior art keywords
- line
- impedance matching
- circuit board
- substrate
- conductor foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】回路基板1はマイクロストリップライン2とストリップライン3とを備えている。マイクロストリップライン2は、第1基板部10、第1グランド12及び線状の導体箔からなる第1線路11を有する。ストリップライン3は、第2基板部20、第2グランド、第3グランド23、及び、第2基板部20の内部に設けられている線状の導体箔からなる第2線路21を有する。第1線路11と第2線路21とが導体箔からなるインピーダンス整合部7を介して接続されて一つの線路9が構成されており、インピーダンス整合部7を構成する前記導体箔は、λ/4(λは伝送する高周波の波長)の奇数倍に相当する長さを有している。
【選択図】 図1
Description
更に、線路の変化点での反射波が大きい場合、反射波が入射波と干渉して定在波(共振)が発生したり、リンギング(信号歪)が発生したりする。その他として、電磁両立性の観点からも共振周波数でノイズが増大して好ましくなく、また、伝送線路における共振は、デジタル信号の波形を正しく伝えるうえで好ましくない。
この場合、インピーダンス整合部を構成する導体箔は、λ/4の奇数倍に相当する長さを有し、そして、第1線路及び第2線路よりも幅広に設定されていることで段差部を有し、この段差部により生じる反射波を、マイクロストリップラインとストリップラインとの間のインピーダンス不整合により生じる反射波に対して逆位相とすることで、両反射波を打ち消し合う作用が生じ、回路基板における反射特性を改善することが可能となる。
この場合、インピーダンス整合部を構成する導体箔は、λ/4の奇数倍に相当する長さを有し、そして、第1線路及び第2線路よりも幅狭に設定されていることで段差部を有し、この段差部により生じる反射波を、マイクロストリップラインとストリップラインとの間のインピーダンス不整合により生じる反射波に対して逆位相とすることで、両反射波を打ち消し合う作用が生じ、回路基板における反射特性を改善することが可能となる。
この場合、ストリップラインが有する第3グランドに設けられている前記切り欠き部によって、マイクロストリップラインとストリップラインとの間の線路の変化点におけるインピーダンス不整合を緩和することができ、反射の発生をより効果的に抑えることができる。
この場合、線路の変化点でインピーダンス不整合により生じる反射を、より効果的に抑えることができる。
本発明の回路基板1は、例えばミリ波を利用したレーダや通信装置に用いられ、(送受信)アンテナと(ミリ波)発振回路とを接続するための伝送路を備えている基板である。なお、以下に説明する回路基板1では、使用周波数帯を60GHzとしている。
本実施形態では、第1基板部10の他方側の面10bに誘電体層13が設けられており、第1線路11(及びインピーダンス整合部7)は誘電体基板5の内部に設けられた構成となっている。また、本実施形態では、誘電体基板5の厚さは一方側(図2の左側)と他方側(図2の右側)とで同じである。
なお、図示しないが、誘電体基板5の一方側(図2では左側)は他方側(図2では右側)よりも薄く構成され、板厚が薄い部分が第1基板部10となり、厚い部分が第2基板部20となっていてもよい。つまり、前記誘電体層13は省略されていてもよい。
また、第1層部5−1の他方側の面5−1bに、マイクロストリップライン2が有する第1線路11、ストリップライン3が有する第2線路21、及び、インピーダンス整合部7が、線状の導体箔により形成されている。
そして、図4に示すように、第2層部5−2の一方側の面5−2aと、第1層部5−1の他方側の面5−1bとが、第1層部5−1と第2層部5−2との合わせ面となる。第2層部5−2の他方側の面5−2bに、ストリップライン3が有する第3グランド23が、導体箔により形成されている。
図6は、第2層(中間層)の平面図である。インピーダンス整合部7は導体箔からなり、この導体箔は、λ/4(λは伝送する高周波の波長)の奇数倍に相当する長さLを有している。図6に示す形態では、インピーダンス整合部7は、マイクロストリップライン2側に設けられており、特に、インピーダンス整合部7を構成する導体箔の端部7aは、マイクロストリップライン2とストリップライン3との境界E上に位置している。つまり、インピーダンス整合部7を構成する導体箔は、境界Eからλ/4(λは伝送する高周波の波長)の奇数倍に相当する長さLを有している。マイクロストリップライン2とストリップライン3との境界Eを、各図において二点鎖線で示している。
また、本実施形態において、前記各特性インピーダンスZ1,Z2,Z3は、以下の式(1)に示す関係にある。
Z3=(Z1×Z2)1/2 ・・・(1)
図7は、他の形態を有する第2層(中間層)の平面図である。図7に示す回路基板1は、図6(図1)に示す回路基板1と比較して、インピーダンス整合部7の位置が異なるが、その他の構成については同じである。つまり、第2層の導体箔の形態のみが異なる。
また、本実施形態において、前記各特性インピーダンスZ1,Z2,Z3は、以下の式(2)に示す関係にある。
Z3=(Z1×Z2)1/2 ・・・(2)
前記各形態の回路基板1によれば、マイクロストリップライン2とストリップライン3とが接続されており、マイクロストリップライン2側の第1線路11とストリップライン3側の第2線路21との間に、λ/4の奇数倍に相当する長さLの導体箔からなるインピーダンス整合部7が設けられていることにより、マイクロストリップライン2とストリップライン3との間の線路の変化点でインピーダンス不整合により発生する反射量を抑えることが可能となる。
図8に示すように、従来例では反射量が−10.93[dB]であるのに対して、第1の実施例では反射量が−28.04[dB]であり、第2の実施例では反射量が−30.97[dB]であり、インピーダンス整合部7により反射量が低減することが明らかである。
図1、図2及び図4に示すように、ストリップライン3が有する第3グランド23に、切り欠き部27が設けられている。切り欠き部27は、図2及び図9に示すように、第3グランド23のうちの第2線路21とオーバーラップする部分の一部Kに設けられており、マイクロストリップライン2との境界Eで開口する形状を有している。切り欠き部27はV形状を有しており、全体として開口側(境界E:入力側)に向かうにしたがって間隔が広くなっている。
また、図9に示す形態のように、開口側(境界E)に向かうにしたがって連続的に間隔(切り欠き幅)が広くなる形状以外であってもよく、例えば、図示しないが、切り欠き部27は階段形状であり、開口側(境界E)に向かうにしたがって段階的に間隔が広くなる形状であってもよい。
また、切り欠き部27は、全体として開口側(境界E)に向かうにしたがって間隔が広くなっている以外に、一部では線路9と平行であって間隔(切り欠き幅)が一定であるが、他部では開口側(境界E)に向かうにしたがって間隔が広くなっている形状であってもよい。
以上より、切り欠き部27は、開口側に向かうにしたがって間隔が広くなっている部分を有していればよく、この切り欠き部27によれば、線路9の変化点でインピーダンス不整合により生じる反射を、より効果的に抑えることができる。
図6に示す形態では、インピーダンス整合部7を構成する導体箔の端部7aが、マイクロストリップライン2とストリップライン3との境界E上に位置している場合について説明したが、導体箔の端部7aは、境界Eを越えてストリップライン3側にあってもよい。つまり、インピーダンス整合部7を構成する導体箔は、境界Eを跨いで設けられていてもよい。なお、この場合、インピーダンス整合部7を構成する導体箔の半分を超える部分がマイクロストリップライン2側に設けられる。
また、図7に示す形態では、インピーダンス整合部7を構成する導体箔の端部7bが、マイクロストリップライン2とストリップライン3との境界E上に位置している場合について説明したが、導体箔の端部7bは、境界Eを越えてマイクロストリップライン2側にあってもよい。つまり、インピーダンス整合部7を構成する導体箔は、境界Eを跨いで設けられていてもよい。なお、この場合、インピーダンス整合部7を構成する導体箔の半分を超える部分がストリップライン3側に設けられる。
7:インピーダンス整合部 9:線路 10:第1基板部
10a:一方側の面 10b:他方側の面 11:第1線路
12:第1グランド 20:第2基板部 20a:一方側の面
20b:他方側の面 21:第2線路 22:第2グランド
23:第3グランド 27:切り欠き部
Claims (5)
- 第1基板部、前記第1基板部の一方側の面に設けられている導体箔からなる第1グランド、及び、前記第1基板部の他方側に設けられている線状の導体箔からなる第1線路を有するマイクロストリップラインと、
前記第1基板部と並んで設けられている第2基板部、前記第2基板部のうち前記第1グランドと同じ側となる一方側の面に設けられている導体箔からなる第2グランド、前記第2基板部の他方側の面に設けられている導体箔からなる第3グランド、及び、前記第2基板部の内部に設けられている線状の導体箔からなる第2線路を有するストリップラインと、を備え、
前記第1線路と前記第2線路とが導体箔からなるインピーダンス整合部を介して接続されて一つの線路が構成されており、
前記インピーダンス整合部を構成する前記導体箔は、λ/4(λは伝送する高周波の波長)の奇数倍に相当する長さを有していることを特徴とする回路基板。 - 前記インピーダンス整合部は、前記マイクロストリップライン側に設けられており、
当該インピーダンス整合部を構成する前記導体箔は、前記第1線路及び前記第2線路よりも幅広に設定されている請求項1に記載の回路基板。 - 前記インピーダンス整合部は、前記ストリップライン側に設けられており、
当該インピーダンス整合部を構成する前記導体箔は、前記第1線路及び前記第2線路よりも幅狭に設定されている請求項1に記載の回路基板。 - 前記ストリップラインが有する前記第3グランドのうちの前記第2線路又は前記インピーダンス整合部とオーバーラップする部分に、前記マイクロストリップラインとの境界側で開口する切り欠き部が設けられている請求項1〜3のいずれか一項に記載の回路基板。
- 前記切り欠き部は、開口側に向かうにしたがって間隔が広くなっている部分を有している請求項4に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014211823A JP6343222B2 (ja) | 2014-10-16 | 2014-10-16 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014211823A JP6343222B2 (ja) | 2014-10-16 | 2014-10-16 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016082063A true JP2016082063A (ja) | 2016-05-16 |
JP6343222B2 JP6343222B2 (ja) | 2018-06-13 |
Family
ID=55959032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014211823A Active JP6343222B2 (ja) | 2014-10-16 | 2014-10-16 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6343222B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330808A (ja) * | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | 整合回路 |
JP2002536904A (ja) * | 1999-02-02 | 2002-10-29 | ノキア ネットワークス オサケ ユキチュア | ワイドバンドインピーダンスカプラー |
JP2004253947A (ja) * | 2003-02-19 | 2004-09-09 | Nippon Telegr & Teleph Corp <Ntt> | インピーダンス変換回路 |
-
2014
- 2014-10-16 JP JP2014211823A patent/JP6343222B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330808A (ja) * | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | 整合回路 |
JP2002536904A (ja) * | 1999-02-02 | 2002-10-29 | ノキア ネットワークス オサケ ユキチュア | ワイドバンドインピーダンスカプラー |
JP2004253947A (ja) * | 2003-02-19 | 2004-09-09 | Nippon Telegr & Teleph Corp <Ntt> | インピーダンス変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6343222B2 (ja) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4568235B2 (ja) | 伝送路変換器 | |
JP5467851B2 (ja) | マイクロストリップ線路−導波管変換器 | |
CN109314300B (zh) | 功率分配/合成器 | |
JP5566169B2 (ja) | アンテナ装置 | |
JP5801362B2 (ja) | 誘電体導波管入出力構造、および、それを用いた誘電体導波管デュプレクサ | |
JP6200613B1 (ja) | ダイプレクサ及び送受信システム | |
JPWO2009041696A1 (ja) | 高周波モジュールおよび配線基板 | |
WO2009125492A1 (ja) | 電力分配器 | |
JP4636950B2 (ja) | 伝送回路、アンテナ共用器、高周波スイッチ回路 | |
JP2012227632A (ja) | 高周波伝送線路およびアンテナ装置 | |
JP6353762B2 (ja) | 回路基板 | |
CN110832696B (zh) | 功率分配合成器 | |
JP4687731B2 (ja) | 高周波装置 | |
JP6343222B2 (ja) | 回路基板 | |
JP2000165116A (ja) | 方向性結合器 | |
US10594012B2 (en) | Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom | |
JP5550489B2 (ja) | 無反射終端抵抗回路 | |
JP6523124B2 (ja) | マイクロストリップ線路・ストリップ線路変換器及び平面アンテナ装置 | |
JP4884358B2 (ja) | 終端器 | |
JP2009224491A (ja) | 多層基板 | |
JP6437779B2 (ja) | 回路基板 | |
JP2010199992A (ja) | 導波管装置 | |
JP2006245863A (ja) | フレキシブルストリップ線路 | |
JP6484155B2 (ja) | マイクロストリップ線路・ストリップ線路変換器及び平面アンテナ装置 | |
JP2017085420A (ja) | 導波管・マイクロストリップ線路変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6343222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |