JP2016059267A - 電力変換装置 - Google Patents

Abstract

【課題】体格の増大を抑制できる電力変換装置を提供する。
【解決手段】ＤＣＤＣコンバータ１０は、第１，第２メインスイッチＳａ１，Ｓａ２と、補助共振回路２０と、カップルドインダクタＴとを備えている。カップルドインダクタＴは、主巻線Ｎ１、主巻線Ｎ１と磁気結合する補助巻線Ｎ２、並びに主巻線Ｎ１及び補助巻線Ｎ２で共通のコアＣＲを備えている。補助共振回路２０は、サブスイッチＳｓ、サブダイオードＤｓ及び共振インダクタを備えている。ここで、ＤＣＤＣコンバータ１０を構成する平滑リアクトルを、カップルドインダクタＴの励磁インダクタＬｍによって構成する。また、補助共振回路２０を構成する共振インダクタを、カップルドインダクタＴの漏れインダクタＬｋｇによって構成する。
【選択図】 図１

Description

本発明は、スイッチのオンオフ操作に基づいて入力電圧を所定に変換して出力する電力変換装置に関する。

この種の装置としては、下記特許文献１に見られるように、第１，第２スイッチと、第１，第２スイッチの接続点に一端が接続された平滑インダクタと、平滑インダクタに並列接続された補助共振回路と、出力側の平滑コンデンサとを備える降圧型のＤＣＤＣコンバータが知られている。詳しくは、第１，第２スイッチは、互いに直列接続されている。第１，第２スイッチのそれぞれには、容量成分が並列接続されている。補助共振回路は、共振インダクタと補助スイッチとの直列接続体を備えている。

こうした構成において、ＤＣＤＣコンバータの入力端子から供給された電気エネルギは、平滑コンデンサに蓄積可能とされている。そして、補助スイッチがオン操作されている状態で、平滑コンデンサに蓄積された電気エネルギを共振インダクタに磁気エネルギとして蓄積させる。その後、補助スイッチをオフ操作に切り替えることにより、共振インダクタと容量成分とを共振回路として動作させる。これにより、ＤＣＤＣコンバータにおいてゼロ電圧スイッチング等を実現でき、スイッチング損失の低減及び低ノイズ化を図ることができる。

特開２００４−１２９３９３号公報

ここで、上記ＤＣＤＣコンバータにおいて平滑インダクタと共振インダクタとを別部品として備える場合、ＤＣＤＣコンバータの体格が増大する懸念がある。

本発明は、ＤＣＤＣコンバータ等の電力変換装置の体格の増大を抑制できる電力変換装置を提供することを主たる目的とする。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

本発明は、電力変換用のスイッチである変換スイッチ（Ｓａ２；Ｓｂ２；Ｓｃ２；Ｓｄ２；Ｓ１〜Ｓ４）を備え、前記変換スイッチのオンオフ操作に基づいて入力電圧を所定の電圧に変換して出力する電力変換装置（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ）において、前記変換スイッチは、自身に並列に容量成分（Ｃａ２；Ｃｂ２；Ｃｃ２；Ｃｄ２；Ｃ１〜Ｃ４）を備え、主巻線（Ｎ１，Ｎ１ｒ；Ｎ１ａ；Ｎ１ｂ；Ｎ１ｃ；Ｎ１ｒｄ；Ｎ１ｒｅ，Ｎ１ｒｆ）、前記主巻線と磁気結合する補助巻線（Ｎ２，Ｎ２ｒ；Ｎ２ａ；Ｎ２ｂ；Ｎ２ｃ；Ｎ２ｒｄ；Ｎ２ｒｅ，Ｎ２ｒｆ）、並びに前記主巻線及び前記補助巻線で共通のコア（ＣＲ；ＣＲａ；ＣＲｂ；ＣＲｃ；ＣＲｄ；ＣＲｅ，ＣＲｆ）を含むカップルドインダクタ（Ｔ；Ｔａ；Ｔｂ；Ｔｃ；Ｔｄ；Ｔｅ，Ｔｆ）を備え、前記主巻線に並列接続されるように形成された前記カップルドインダクタの励磁インダクタンス成分を励磁インダクタ（Ｌｍ；Ｌｍ１，Ｌｍ２）とし、前記補助巻線に直列接続されるように形成された前記カップルドインダクタの漏れインダクタンス成分を漏れインダクタ（Ｌｋｇ；Ｌｋｇ１，Ｌｋｇ２）とし、当該電力変換装置は、当該電力変換装置の入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔｐｉｎａ，Ｔｎｉｎａ；Ｐａ，Ｐｂ；Ｐｄ，Ｐｅ；Ｔ１，Ｔ２）側から前記励磁インダクタに供給された電気エネルギを前記励磁インダクタに磁気エネルギとして蓄積し、その後前記励磁インダクタに蓄積された磁気エネルギを電気エネルギとして放出して当該電力変換装置の出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ；Ｔｐｏｕｔａ，Ｔｎｏｕｔａ；Ｐｂ，Ｐｃ；Ｐｄ，Ｐｆ；Ｔ３，Ｔ４）側へと出力可能に構成され、当該電力変換装置は、さらに、前記補助巻線から発生する電気エネルギを前記漏れインダクタに磁気エネルギとして蓄積し、蓄積された磁気エネルギを元に、前記漏れインダクタ又は前記漏れインダクタに別途連結されたインダクタと前記容量成分とを共振回路として動作可能に構成されていることを特徴とする。

上記発明では、カップルドインダクタの励磁インダクタンス成分である励磁インダクタを、電力変換装置の平滑インダクタとして用い、カップルドインダクタの漏れインダクタンス成分である漏れインダクタ、又は漏れインダクタに別途連結されたインダクタを、共振回路を構成する共振インダクタとして用いている。このため、平滑インダクタと共振インダクタとを別部品として備える必要がなく、平滑インダクタと共振インダクタとでコアを共通化することができる。これにより、共振回路を備えることによる電力変換装置の体格の増大を好適に抑制することができる。

第１実施形態にかかる非絶縁型降圧コンバータの全体構成図。 降圧コンバータの等価回路を示す図。 降圧コンバータの動作態様を示すタイムチャート。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 補助共振回路の効果の一例を示すタイムチャート。 第２実施形態にかかる非絶縁型降圧コンバータの全体構成図。 本実施形態の比較対象となるサブスイッチの端子間電圧の推移を示す図。 本実施形態にかかるサブスイッチの端子間電圧の推移を示す図。 第３実施形態にかかる非絶縁型降圧コンバータの全体構成図。 第４実施形態にかかる非絶縁型降圧コンバータの全体構成図。 第５実施形態にかかる非絶縁型降圧コンバータの全体構成図。 第６実施形態にかかる非絶縁型昇圧コンバータの全体構成図。 第７実施形態にかかる非絶縁型反転コンバータの全体構成図。 第８実施形態にかかる非絶縁型コンバータの全体構成図。 第９実施形態にかかる絶縁型コンバータの全体構成図。 絶縁型コンバータの動作態様を示すタイムチャート。 絶縁型コンバータの動作態様を示すタイムチャート。 第１０実施形態にかかる絶縁型コンバータの全体構成図。 第１１実施形態にかかる絶縁型コンバータの２次側の構成図。 絶縁型コンバータの動作態様を示すタイムチャート。 絶縁型コンバータの動作態様を示すタイムチャート。 第１２実施形態にかかる非絶縁型降圧コンバータの全体構成図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 降圧コンバータの動作態様を説明するための回路図。 補助共振回路に流れる電流の推移を示すタイムチャート。 第１３実施形態にかかる非絶縁型昇圧コンバータの全体構成図。

（第１実施形態）
以下、本発明にかかる電力変換装置を非絶縁型のＤＣＤＣコンバータとして具体化した第１実施形態について、図面を参照しつつ説明する。

図１に示すように、ＤＣＤＣコンバータ１０は、入力電圧を降圧して出力する降圧型のものである。ＤＣＤＣコンバータ１０は、第１，第２メインスイッチＳａ１，Ｓａ２、補助共振回路２０、カップルドインダクタＴ、平滑コンデンサ３０（フィルタコンデンサ）、及び制御回路３２を備えている。本実施形態では、各メインスイッチＳａ１，Ｓａ１として、ＮチャネルＭＯＳＦＥＴを用いている。ちなみに、本実施形態において、第２メインスイッチＳａ２が「変換スイッチ」に相当する。

第１メインスイッチＳａ１には、第１メインダイオードＤａ１が逆並列に接続され、また、第１メインコンデンサＣａ１が並列接続されている。第２メインスイッチＳａ２には、第２メインダイオードＤａ２が逆並列に接続され、また、第２メインコンデンサＣａ２が並列接続されている。本実施形態では、各メインコンデンサＣａ１，Ｃａ２として、外付けのコンデンサを用いている。なお、各メインコンデンサＣａ１，Ｃａ２としては、外付けのコンデンサに限らず、各メインスイッチＳａ１，Ｓａ２の寄生容量であってもよい。また、各メインダイオードＤａ１，Ｄａ２は、例えば、各スイッチのボディダイオードであってもよいし、外付けのダイオードであってもよい。

第１メインスイッチＳａ１のドレインには、ＤＣＤＣコンバータ１０の高電位側入力端子Ｔｐｉｎを介して直流電源４０（例えば蓄電池）の正極端子が接続され、ソースには、第２メインスイッチＳａ２のドレインが接続されている。第２メインスイッチＳａ２のソースには、ＤＣＤＣコンバータ１０の低電位側入力端子Ｔｎｉｎを介して直流電源４０の負極端子が接続されている。

カップルドインダクタＴは、主巻線Ｎ１、補助巻線Ｎ２、及びこれら巻線Ｎ１，Ｎ２が巻回された共通のコアＣＲを備えている。主巻線Ｎ１と補助巻線Ｎ２とは磁気結合されている。なお、本実施形態では、主巻線Ｎ１の巻数を「Ｎｃ１」で示し、補助巻線Ｎ２の巻数を「Ｎｃ２」で示す。

補助共振回路２０は、サブダイオードＤｓ（「整流素子」に相当）、サブスイッチＳｓ、及び上記補助巻線Ｎ２の直列接続体を備えている。本実施形態では、サブスイッチＳｓとして、ＮチャネルＭＯＳＦＥＴを用いている。サブスイッチＳｓには、ダイオードＤｔ（例えばボディダイオード）が逆並列に接続されている。主巻線Ｎ１の第１端には、第１，第２メインスイッチＳａ１，Ｓａ２の接続点が接続され、主巻線Ｎ１の第２端には、平滑コンデンサ３０の第１端と、サブダイオードＤｓのアノードとが接続されている。サブダイオードＤｓのカソードには、補助巻線Ｎ２の第１端が接続され、補助巻線Ｎ２の第２端には、サブスイッチＳｓのドレインが接続されている。サブスイッチＳｓのソースには、主巻線Ｎ１の第１端が接続されている。本実施形態において、カップルドインダクタＴは、主巻線Ｎ１の第１端と補助巻線Ｎ２の第１端とが同極性となるように構成されている。ちなみに本実施形態において、サブスイッチＳｓのソース側が補助共振回路２０の第１接続部に相当し、サブダイオードＤｓのアノード側が補助共振回路２０の第２接続部に相当する。

平滑コンデンサ３０の第１端には、ＤＣＤＣコンバータ１０の高電位側出力端子Ｔｐｏｕｔを介して負荷４２の正極端子が接続され、平滑コンデンサ３０の第２端には、ＤＣＤＣコンバータ１０の低電位側出力端子Ｔｎｏｕｔを介して負荷４２の負極端子が接続されている。

制御回路３２は、第１電圧センサ４４、第２電圧センサ４６、第１電流センサ４８及び第２電流センサ５０の検出値に基づいて、各スイッチＳａ１，Ｓａ２，Ｓｓをオンオフ操作する。ここで、第１電圧センサ４４は、直流電源４０の端子間電圧（高電位側入力端子Ｔｐｉｎと低電位側入力端子Ｔｎｉｎとの間の電位差である入力電圧）を検出する手段であり、第２電圧センサ４６は、負荷４２の端子間電圧（高電位側出力端子Ｔｐｏｕｔと低電位側出力端子Ｔｎｏｕｔとの間の電位差である出力電圧）を検出する手段である。第１電流センサ４８は、主巻線Ｎ１に流れる電流を検出する手段であり、第２電流センサ５０は、補助巻線Ｎ２に流れる電流を検出する手段である。

制御回路３２は、デッドタイムを挟みつつ、第１メインスイッチＳａ１と第２メインスイッチＳａ２とを交互にオン操作する。各メインスイッチＳａ１，Ｓａ２のオンオフ操作１周期（スイッチング周期Ｔｓｗ）は、ＤＣＤＣコンバータ１０の入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比（降圧比Ｖｏｕｔ／Ｖｉｎ）に応じて設定される。本実施形態では、降圧比が１／２以下に設定される。このため、スイッチング周期Ｔｓｗに対する第１メインスイッチＳａ１のオン操作期間Ｔｏｎ「Ｔｏｎ／Ｔｓｗ」であるデューティＤＵＴＹが０．５以下とされる。すなわち、スイッチング周期Ｔｓｗにおいて、第１メインスイッチＳａ１のオン操作時間が第２メインスイッチＳａ２のオン操作時間以下とされる。

図２に、ＤＣＤＣコンバータ１０の等価回路を示す。図２において、「Ｎ１ｒ」，「Ｎ２ｒ」は、変圧に寄与する主巻線Ｎ１，補助巻線Ｎ２を示す。本実施形態において、変圧に寄与する主巻線Ｎ１を理想トランスの１次巻線Ｎ１ｒと称し、変圧に寄与する補助巻線Ｎ２を理想トランスの２次巻線Ｎ２ｒと称すこととする。すなわち、理想トランスは、１次巻線Ｎ１ｒ、２次巻線Ｎ２ｒ及びコアＣＲによって構成されている。１次巻線Ｎ１ｒに並列接続された「Ｌｍ」は、カップルドインダクタＴの励磁インダクタンス成分（以下、励磁インダクタ）を示す。励磁インダクタＬｍは、主巻線Ｎ１と補助巻線Ｎ２との双方を鎖交する主磁束によって形成される。２次巻線Ｎ２ｒに直列接続された「Ｌｋｇ」は、カップルドインダクタＴの漏れインダクタンス成分（以下、漏れインダクタ）を示す。漏れインダクタＬｋｇは、主巻線Ｎ１及び補助巻線Ｎ２のうち補助巻線Ｎ２にのみ鎖交する磁束によって形成される２次側の漏れインダクタである。本実施形態において、励磁インダクタＬｍは、ＤＣＤＣコンバータ１０の平滑リアクトルとして機能し、漏れインダクタＬｋｇは、後述する共振回路を構成する共振インダクタとして機能する。

続いて、図３〜図１０を用いて、ＤＣＤＣコンバータ１０の動作態様について説明する。図４〜図１０のそれぞれには、図３に示す各期間に対応する等価回路を示す。図４〜図１０では、ダイオードＤｔの図示を省略している。ここで、図３（ａ）〜図３（ｃ）は各スイッチＳａ１，Ｓａ２、Ｓｓの操作状態の推移を示し、図３（ｄ）は第１メインスイッチＳａ１のドレイン及びソース間電圧Ｖｄｓ１の推移を示し、図３（ｅ）は第１メインスイッチＳａ１のドレイン電流Ｉｄｓ１の推移を示す。図３（ｆ）は第２メインスイッチＳａ２のドレイン及びソース間電圧Ｖｄｓ２の推移を示し、図３（ｇ）は第２メインスイッチＳａ２のドレイン電流Ｉｄｓ２の推移を示す。図３（ｈ）はサブスイッチＳｓのドレイン及びソース間電圧Ｖｄｓｓの推移を示し、図３（ｉ）は補助共振回路２０に流れる電流Ｉｓｓの推移を示す。図３（ｊ）は主巻線Ｎ１の端子間電圧ＶＮ１の推移を示し、図３（ｋ）は主巻線Ｎ１に流れる電流ＩＮ１（励磁インダクタＬｍに流れる電流と１次巻線Ｎ１ｒに流れる電流との和）の推移を示す。図３（ｌ）は２次巻線Ｎ２ｒの端子間電圧ＶＮ２の推移を示し、図３（ｍ）は漏れインダクタＬｋｇの端子間電圧ＶＬｋｇの推移を示す。

なお、図３において、第１メインスイッチＳａ１のドレイン電流Ｉｄｓ１は、ドレイン側からソース側へと流れる方向を正と定義し、第２メインスイッチＳａ２のドレイン電流Ｉｄｓ２は、ソース側からドレイン側へと流れる方向を正と定義している。補助共振回路２０に流れる電流Ｉｓｓは、サブスイッチＳｓのドレイン側からソース側へと流れる方向を正と定義している。１次巻線Ｎ１ｒの端子間電圧ＶＮ１は、１次巻線Ｎ１ｒの第１端の電位が第２端の電位よりも高い場合を正と定義し、主巻線Ｎ１に流れる電流ＩＮ１は、主巻線Ｎ１の第１端から第２端へと流れる方向を正と定義している。補助巻線Ｎ２ｒの端子間電圧ＶＮ２は、補助巻線Ｎ２ｒの第２端の電位が第１端の電位よりも高い場合を正と定義し、漏れインダクタＬｋｇの端子間電圧ＶＬｋｇは、漏れインダクタＬｋｇのサブスイッチＳｓ側の電位が補助巻線Ｎ２ｒ側の電位よりも高い場合を正と定義している。励磁インダクタＬｍに流れる電流ＩＬｍは、第１，第２メインスイッチＳａ１，Ｓａ２の接続点側から平滑コンデンサ３０側へと向かう方向を正と定義し、１次巻線Ｎ１ｒに流れる電流ＩＮ１ｒは、平滑コンデンサ３０側から第１，第２メインスイッチＳａ１，Ｓａ２の接続点側へと向かう方向を正と定義する。漏れインダクタＬｋｇに流れる電流ＩＬｋｇは、サブダイオードＤｓ側からサブスイッチＳｓ側へと向かう方向を正と定義する。なお、２次巻線Ｎ２ｒに流れる電流も、サブダイオードＤｓ側からサブスイッチＳｓ側へと向かう方向を正と定義する。

＜１．時刻ｔ０〜ｔ１＞
図４に示す時刻ｔ０〜ｔ１のモードは、第１メインスイッチＳａ１がオフに維持されてかつ第２メインスイッチＳａ２がオンに維持されている状況下、サブスイッチＳｓがオフ操作からオン操作に切り替えられることで開始されるモードである。このモードにおいては、第２メインスイッチＳａ２、平滑コンデンサ３０及び補助共振回路２０を含む閉回路が形成される。このため、平滑コンデンサ３０を電力供給源として補助共振回路２０に流れる電流Ｉｄｓｓが増加し、漏れインダクタＬｋｇに磁気エネルギが蓄積される。なお、漏れインダクタＬｋｇの漏れインダクタンスは励磁インダクタＬｍの励磁インダクタンスよりも十分に小さい。このため、補助共振回路２０に流れる電流は短時間に急速に増加する。

また、このモードにおいては、漏れインダクタＬｋｇから第２メインスイッチＳａ２へと流れる電流により、第２メインスイッチＳａ２のドレイン電流Ｉｄｓ２が徐々に減少する。本実施形態では、時刻ｔ１においてドレイン電流Ｉｄｓ２が０以下とされる。第２メインスイッチＳａ２のドレイン電流Ｉｄｓ２が小さい状態で第２メインスイッチＳａ２をオフ操作することにより、ターンオフ損失を低減することができる。

ここで、本実施形態では、主巻線Ｎ１の第１端と補助巻線Ｎ２の第１端とが同極性とされている。このため、時刻ｔ０〜ｔ１のモードにおいて、１次巻線Ｎ１ｒの第２端の電位が第１端の電位よりも高くなることにより、２次巻線Ｎ２ｒの第２端の電位が第１端の電位よりも高くなる。これにより、漏れインダクタＬｋｇに印加される電圧を、励磁インダクタＬｍの端子間電圧ＶＬｍに巻線比「Ｎ２／Ｎ１」を乗算した値だけ高くすることができる。したがって、漏れインダクタＬｋｇに磁気エネルギを蓄積する時間を短縮することができる。

＜２．時刻ｔ１〜ｔ２＞
第２メインスイッチＳａ２がオフ操作に切り替えられると、図５に示す時刻ｔ１〜ｔ２（デッドタイム期間）のモードに移行する。このモードにおいては、漏れインダクタＬｋｇと第１，第２メインコンデンサＣａ１，Ｃａ２との共振により、第１メインコンデンサＣａ１に蓄積された電荷が放電されて第１メインコンデンサＣａ１の端子間電圧が低下することにより、第１メインスイッチＳａ１のドレイン及びソース間電圧Ｖｄｓ１が０まで低下する。このため、その後の第１メインスイッチＳａ１のオン操作への切り替え（ターンオン）をＺＶＳとすることができる。

ここで、時刻ｔ０〜ｔ１のモードから時刻ｔ１〜ｔ２のモードに移行するための第２メインスイッチＳａ２のオフ操作への切り替えをＺＶＳとするためには、下式（ｅｑ１）が成立するタイミングで第２メインスイッチＳａ２をオン操作からオフ操作に切り替えればよい。

上式（ｅｑ１）において、「Ｖｉｎ」はＤＣＤＣコンバータ１０の入力電圧を示し、「ＩＬｋｇ」は漏れインダクタＬｋｇに流れる電流を示し、「ＩＬｍ」は励磁インダクタＬｍに流れる電流を示す。「Ｃｔ１」，「Ｃｔ２」は第１，第２メインコンデンサＣａ１，Ｃａ２の静電容量を示し、「Ｌｒ」は漏れインダクタＬｋｇの漏れインダクタンスを示す。上記入力電圧Ｖｉｎは、第１電圧センサ４４によって検出された電圧を用いればよい。また、励磁インダクタＬｍに流れる電流ＩＬｍは、第２電流センサ５０によって検出された電流に巻数比「Ｎｃ２／Ｎｃ１」を乗算した値を、第１電流センサ４８によって検出された電流から減算することで算出すればよい。また、漏れインダクタＬｋｇに流れる電流ＩＬｋｇは、第２電流センサ５０によって検出された電流を用いればよい。

上式（ｅｑ１）は、ＺＶＳを実現するために、第１，第２メインコンデンサＣａ１，Ｃａ２の出力容量に蓄えられているエネルギよりも、漏れインダクタＬｋｇに蓄えられているエネルギを多くしておくとの条件から導かれる。この条件は、下式（ｅｑ２）によって表すことができる。

１次巻線Ｎ１ｒと２次巻線Ｎ２ｒとの磁気結合により、２次巻線Ｎ２ｒに流れる電流に応じて１次巻線Ｎ１ｒにも電流が流れる。このため、上式（ｅｑ２）の右辺において、漏れインダクタＬｋｇに流れる電流は、２次巻線Ｎ２ｒに流れる電流「ＩＬｋｇ」と、１次巻線Ｎ１ｒに流れる電流「Ｎｃ２／Ｎｃ１×ＩＬｋｇ」との和となる。

なお、ＺＶＳは、上式（ｅｑ１）に代えて、下式（ｅｑ３）が成立するタイミングで第２メインスイッチＳａ２をオン操作からオフ操作に切り替えることによっても実現できる。

上式（ｅｑ２）において、「Ｔｋｋ」は第２メインスイッチＳａ２とサブスイッチＳｓとが同時にオンの状態を維持している時間を示す。すなわち、サブスイッチＳｓのオン操作切り替えタイミングから上記時間Ｔｋｋが経過したタイミングにおいて、第２メインスイッチＳａ２をオフ操作に切り替えればよい。なお、上式（ｅｑ３）は、時刻ｔ１〜ｔ２のモードにおいて漏れインダクタＬｋｇに流れる電流，印加電圧と電流流通時間との関係を示す下式（ｅｑ４）を、上式（ｅｑ１）に代入することで導くことができる。本実施形態において、２次巻線Ｎ２ｒの端子間電圧ＶＮ２は、第２電圧センサ４６によって検出された出力電圧Ｖｏｕｔに巻数比「Ｎｃ２／Ｎｃ１」を乗算した値として算出すればよい。また、励磁インダクタＬｍに流れる電流ＩＬｍは、上述した手法で算出すればよい。

なお、完全にＺＶＳさせなくてもよい場合には、上式（ｅｑ１）や上式（ｅｑ３）を満足しなくてもよい。この場合であっても、スイッチング損失を低減することはできる。

＜３．時刻ｔ２〜ｔ３＞
第１メインスイッチＳａ１がオン操作に切り替えられると、図６に示す時刻ｔ２〜ｔ３のモードに移行する。このモードにおいては、漏れインダクタＬｋｇに残っているエネルギが入力端子Ｔｐｉｎ，Ｔｎｉｎ側に放出されて０まで低下する。

なお、補助共振回路２０によれば、第１メインスイッチＳａ１のオン操作への切り替えに伴い発生するサージ電圧を抑制することもできる。つまり、先の図５に示したデッドタイム期間において、第２メインダイオードＤａ２に流れようとする電流を補助共振回路２０から第２メインスイッチＳａ２側へと流れる電流によってキャンセルすることができる。このため、第１メインスイッチＳａ１をターンオンさせて第２メインダイオードＤａ２に逆電圧が印加されたとしても、リカバリに起因したサージ電圧を抑制できる。

＜４．時刻ｔ３〜ｔ４＞
補助共振回路２０に流れる電流が０になると、図７に示す時刻ｔ３〜ｔ４のモードに移行する。このモードにおいては、サブダイオードＤｓが逆バイアスされているため、補助共振回路２０を流れる電流は０を維持し続けることとなる。

＜５．時刻ｔ４〜ｔ５＞
サブスイッチＳｓがオフ操作に切り替えられると、図８に示す時刻ｔ４〜ｔ５のモードに移行する。ここで、サブスイッチＳｓは、補助共振回路２０に流れる電流が０の状態でオフ操作に切り替えられる。このため、サブスイッチＳｓのターンオフをＺＣＳとすることができる。これにより、サブスイッチＳｓのターンオフに伴ってサブスイッチＳｓにサージが発生することを回避できる。

＜５．時刻ｔ５〜ｔ６＞
第１メインスイッチＳａ１がオフ操作に切り替えられると、図９に示す時刻ｔ５〜ｔ６のモードに移行する。このモードにおいては、通常の降圧型コンバータと同様に、第２メインスイッチＳａ２のドレイン及びソース間電圧Ｖｄｓ２が０まで低下し、第１メインスイッチＳａ１のドレイン及びソース間電圧Ｖｄｓ１がＤＣＤＣコンバータ１０の入力電圧（直流電源４０の出力電圧）まで上昇する。また、サブスイッチＳｓのドレイン及びソース間電圧ＶｄｓｓがＤＣＤＣコンバータ１０の出力電圧（負荷４２の印加電圧）まで上昇する。

＜６．時刻ｔ６〜ｔ０＞
第２メインスイッチＳａ２がオン操作に切り替えられると、図１０に示す時刻ｔ６〜ｔ０のモードに移行する。このモードにおいては、通常の降圧型コンバータと同様に、平滑リアクトルの役割をする励磁インダクタＬｍに蓄積されているエネルギが出力端子Ｔｐｏｕｔ，Ｔｎｏｕｔ側に放出される。また、このモードの期間においては、補助共振回路２０が全く動作せず、補助共振回路２０に電流が流れていない。

ちなみに、第２メインスイッチＳａ２のオン操作切り替えタイミングは、上記特許文献１に記載されているように、第１メインスイッチＳａ１のオフ操作切り替えタイミングから、下式（ｅｑ５）に示す時間Ｔｓｅｔが経過したタイミングとすればよい。なお、下式（ｅｑ５）において、主巻線Ｎ１に流れる電流ＩＮ１は、第１電流センサ４８によって検出された電流を用いればよい。

なお、その後、サブスイッチＳｓがオン操作に切り替えられることで、先の図４に示すモードに移行する。この際、サブスイッチＳｓのターンオンはハードスイッチングとなる。ただし、各メインスイッチＳａ１，Ｓａ２は、ドレイン及びソース間電圧が入力電圧と０との間でスイッチング動作を行うのに対し、サブスイッチＳｓは、出力電圧と０との間でスイッチング動作を行う。降圧型コンバータの場合、入力電圧Ｖｉｎよりも出力電圧Ｖｏｕｔの方が常に低いため、サブスイッチＳｓとして、低耐圧かつスイッチング損失が小さい素子を用いることができる。また、サブスイッチＳｓのスイッチング動作時の端子間電圧も低く、ＺＣＳも実現できるため、サブスイッチＳｓのスイッチング損失の発生量は少ない。

図１１に、本実施形態にかかる補助共振回路２０の効果を示す。詳しくは、図１１（ａ）は、本実施形態にかかる各種波形の推移を示し、図１１（ｂ）は、補助共振回路２０を備えない関連技術にかかる各種波形の推移を示す。なお、図中、「Ｖｇｓ２」は第２メインスイッチＳａ２のゲート及びソース間電圧を示す。

図示されるように、補助共振回路２０を備えることにより、第２メインスイッチＳａ２のターンオフに伴い発生するサージ電圧を抑制することができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）カップルドインダクタＴの励磁インダクタＬｍ，漏れインダクタＬｋｇによってＤＣＤＣコンバータ１０の平滑インダクタ，補助共振回路２０の共振インダクタを構成した。このため、平滑インダクタと共振インダクタとを別部品として備える必要がなく、別部品としての共振インダクタを構成するコアを不要にすることができる。これにより、カップルドインダクタＴを構成するコアを小型化することができ、ひいては補助共振回路２０を備えることによるＤＣＤＣコンバータ１０の体格の増大を好適に抑制できる。

（２）主巻線Ｎ１の第１端と補助巻線Ｎ２の第１端とが同極性となるようにカップルドインダクタＴを構成した。このため、サブスイッチＳｓのオン操作期間において漏れインダクタＬｋｇの印加電圧を高めることができ、漏れインダクタＬｋｇへの磁気エネルギの蓄積時間を短縮することができる。

（第２実施形態）
以下、第２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１２に示すように、補助共振回路２０の構成を変更する。なお、図１２において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図１２では、制御回路３２等の図示を省略している。

図示されるように、サブダイオードＤｓのアノードには、ＤＣＤＣコンバータ１０のグランド（低電位側入力端子Ｔｎｉｎ又は低電位側出力端子Ｔｎｏｕｔと同電位の部材）が接続されている。

以上説明した構成によれば、サブスイッチＳｓの端子間電圧を、上記第１実施形態よりも平滑コンデンサ３０の端子間電圧（出力電圧Ｖｏｕｔ）だけ低下させることができる。このため、サブスイッチＳｓとして低耐圧のものを用いることができる。以下、端子間電圧を低下できる理由を、図１３及び図１４を用いて説明する。

図１３は、上記第１実施形態に対応する各波形の推移を示し、図１４は、本実施形態に対応する各波形の推移を示す。なお、図１３及び図１４の（ａ）〜（ｅ）は、先の図３（ａ），（ｈ），（ｌ），（ｋ），（ｉ）に対応している。

まず、上記第１実施形態について説明する。図１３に示すように、第１メインスイッチＳａ１がオンに維持される期間においては、サブスイッチＳｓに逆並列に接続されたダイオードＤｔのアノード電位がカソード電位よりも高くなる。このため、ダイオードＤｔが導通し、サブスイッチＳｓのドレイン及びソース間電圧Ｖｄｓｓが０となる。その後、第２メインスイッチＳａ２がオンに維持される期間においては、サブスイッチＳｓのドレイン及びソース間電圧Ｖｄｓｓが、出力電圧Ｖｏｕｔと２次巻線Ｎ２ｒの端子間電圧ＶＮ２との和となる。

続いて、本実施形態について説明する。図１４に示すように、第１メインスイッチＳａ１がオンに維持される期間においては、ダイオードＤｔの導通によってサブスイッチＳｓのドレイン及びソース間電圧Ｖｄｓｓが０となる。その後、第２メインスイッチＳａ２がオンに維持される期間においては、サブスイッチＳｓのドレイン及びソース間電圧Ｖｄｓｓが２次巻線Ｎ２ｒの端子間電圧ＶＮ２となる。したがって、本実施形態によれば、上記第１実施形態と比較して、サブスイッチＳｓの端子間電圧を出力電圧Ｖｏｕｔだけ低下させることができる。

ここで、サブダイオードＤｓのアノードをグランドに接続する構成は、主巻線Ｎ１の第１端と補助巻線Ｎ２の第１端とが同極性となるようにカップルドインダクタＴを構成したために実現できる。つまり、主巻線Ｎ１に電流が流れると補助巻線Ｎ２に誘起電圧が生じ、補助巻線Ｎ２からサブスイッチＳｓ側へと電流が流れることとなる。これにより、先の図４〜図６等に示した補助共振回路２０の動作が可能となる。これに対し、カップルドインダクタＴに代えて、励磁インダクタ及び漏れインダクタとして、磁気結合していない別部品のインダクタを用いると、サブダイオードＤｓのアノード電位よりもサブスイッチＳｓのドレイン電位の方が高く、また、誘起電圧が生じない。このため、補助共振回路２０に電流を流すことができず、補助共振回路２０を動作させることができない。

以上説明した本実施形態によれば、サブスイッチＳｓの低耐圧化を図ることができ、ひいてはサブスイッチＳｓの小型化とコストの低減とを図ることができる。

（第３実施形態）
以下、第３実施形態について、先の第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１５に示すように、サブダイオードＤｓのアノードに、電源２２（定電圧電源）を介してグランドが接続されている。なお、図１５において、先の図１２に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図１５では、制御回路３２等の図示を省略している。こうした構成によれば、例えば、漏れインダクタＬｋｇの印加電圧を調整することができ、漏れインダクタＬｋｇへの磁気エネルギの蓄積時間を調整できる。

（第４実施形態）
以下、第４実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１６に示すように、補助共振回路２０を構成する整流素子として、サブダイオードＤｓに代えて、同期整流スイッチＳｒを用いる。なお、図１６において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

本実施形態では、同期整流スイッチＳｒとして、ＮチャネルＭＯＳＦＥＴを用いている。同期整流スイッチＳｒのドレインには、補助巻線Ｎ２の第１端が接続され、ソースには、平滑コンデンサ３０の第１端が接続されている。同期整流スイッチＳｒは、制御回路３２によってオンオフ操作される。ここで、同期整流スイッチＳｒのオン操作期間は、例えば、サブスイッチＳｓのオン操作切り替えタイミングから、第１メインスイッチＳａ１のオフ操作切り替えタイミングまでに設定すればよい。

以上説明した本実施形態によれば、補助共振回路２０内における導通損失を低減することができる。

（第５実施形態）
以下、第５実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１７に示すように、補助共振回路２０に並列接続されたコンデンサ３４を追加する。これに伴い、第１，第２メインコンデンサＣａ１，Ｃａ２を除去する。なお、図１７において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図１７では、制御回路３２等の図示を省略している。

こうした構成によれば、ソフトスイッチングに用いるコンデンサを低耐圧のものとすることができ、コンデンサの小型化等を図ることができる。

（第６実施形態）
以下、第６実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、ＤＣＤＣコンバータとして、例えばＰＦＣ回路として用いられる昇圧型のものを用いる。なお、図１８において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、ＤＣＤＣコンバータ１０ａは、第１，第２メインスイッチＳｂ１，Ｓｂ２、補助共振回路２０ａ、カップルドインダクタＴａ、平滑コンデンサ３０ａ、及び制御回路３２を備えている。本実施形態では、各メインスイッチＳｂ１，Ｓｂ２として、ＮチャネルＭＯＳＦＥＴを用いている。ちなみに、本実施形態において、第２メインスイッチＳｂ２が「変換スイッチ」に相当する。

カップルドインダクタＴａは、主巻線Ｎ１ａ、補助巻線Ｎ２ａ、及びこれら巻線Ｎ１ａ，Ｎ２ａに共通のコアＣＲａを備えている。本実施形態では、カップルドインダクタＴａとして、上記第１実施形態のカップルドインダクタＴと同様の構成のものを用いている。

第１メインスイッチＳｂ１のドレインには、第２メインスイッチＳｂ２のソースが接続されている。第１，第２メインスイッチＳｂ１，Ｓｂ２の接続点には、主巻線Ｎ１ａの第１端が接続されている。主巻線Ｎ１ａの第２端には、高電位側入力端子Ｔｐｉｎａを介して直流電源４０の正極端子が接続されている。直流電源４０の負極端子には、低電位側入力端子Ｔｎｉｎａを介して第１メインスイッチＳｂ１のソースが接続されている。

第１メインスイッチＳｂ１には、第１メインダイオードＤｂ１が逆並列に接続され、また、第１メインコンデンサＣｂ１が並列接続されている。第２メインスイッチＳｂ２には、第２メインダイオードＤｂ２が逆並列に接続され、また、第２メインコンデンサＣｂ２が並列接続されている。

第２メインスイッチＳｂ２のドレインには、平滑コンデンサ３０ａの第１端が接続され、平滑コンデンサ３０ａの第２端には、第１メインスイッチＳｂ１のソースが接続されている。平滑コンデンサ３０ａには、高電位側，低電位側出力端子Ｔｐｏｕｔａ，Ｔｎｏｕｔａを介して負荷４２が並列接続されている。

補助共振回路２０ａは、サブダイオードＤｓａ、サブスイッチＳｓａ、及び上記補助巻線Ｎ２ａを備えている。本実施形態では、サブスイッチＳｓａとして、ＮチャネルＭＯＳＦＥＴを用いている。サブスイッチＳｓａには、ダイオードＤｔａが逆並列に接続されている。主巻線Ｎ１ａの第２端には、高電位側入力端子Ｔｐｉｎａが接続され、主巻線Ｎ１ａの第１端には、整流素子としてのサブダイオードＤｓａのアノードが接続されている。サブダイオードＤｓａのカソードには、補助巻線Ｎ２ａの第１端が接続され、補助巻線Ｎ２ａの第２端には、サブスイッチＳｓａのドレインが接続されている。サブスイッチＳｓａのソースには、主巻線Ｎ１ａの第２端が接続されている。本実施形態において、カップルドインダクタＴａは、主巻線Ｎ１ａの第１端と補助巻線Ｎ２ａの第２端とが同極性となるように構成されている。主巻線Ｎ１ａには、励磁インダクタが並列接続され、補助巻線Ｎ２ａには、漏れインダクタが直列接続される。ちなみに本実施形態において、サブスイッチＳｓａのソース側が補助共振回路２０ａの第１接続部に相当し、サブダイオードＤｓａのアノード側が補助共振回路２０の第２接続部に相当する。

制御回路３２は、各スイッチＳｂ１，Ｓｂ２，Ｓｓａをオンオフ操作する。制御回路３２は、デッドタイムを挟みつつ、第１メインスイッチＳｂ１と第２メインスイッチＳｂ２とを交互にオン操作する。各メインスイッチＳｂ１，Ｓｂ２のスイッチング周期Ｔｓｗは、ＤＣＤＣコンバータ１０の入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比（昇圧比Ｖｏｕｔ／Ｖｉｎ）に応じて設定される。

続いて、本実施形態にかかるサブスイッチＳｓａの操作手法について説明する。本実施形態では、第１，第２メインスイッチＳｂ１，Ｓｂ２を上記第１実施形態の第１，第２メインスイッチＳａ１，Ｓａ２とみなした場合に、サブスイッチＳｓａの操作態様を、上記第１実施形態のサブスイッチＳｓの操作態様と同一とする。詳しくは、第２メインスイッチＳｂ２がオンに維持されている期間の途中にサブスイッチＳｓａをオフ操作からオン操作に切り替える。そして、サブスイッチＳｓａのオフ操作への切り替えに先立って第２メインスイッチＳｂ２をオン操作からオフ操作に切り替える。これにより、第２メインスイッチＳｂ２のオフ操作への切り替えに起因したサージ電圧を抑制することができる。また、第１メインスイッチＳｂ１のターンオンをＺＶＳとすることができる。

以上説明した本実施形態によっても、上記第１実施形態で得られる効果と同様の効果を得ることができる。

（第７実施形態）
以下、第７実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１９に示すように、ＤＣＤＣコンバータとして反転型のものを用いる。なお、図１９において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、ＤＣＤＣコンバータ１０ｂは、第１，第２メインスイッチＳｃ１，Ｓｃ２（本実施形態では、ＮチャネルＭＯＳＦＥＴ）、補助共振回路２０ｂ、カップルドインダクタＴｂ、平滑コンデンサ３０ｂ、及び制御回路３２を備えている。

カップルドインダクタＴｂは、主巻線Ｎ１ｂ、補助巻線Ｎ２ｂ、及びこれら巻線Ｎ１ｂ，Ｎ２ｂに共通のコアＣＲｂを備えている。本実施形態では、カップルドインダクタＴｂとして、上記第１実施形態のカップルドインダクタＴと同様の構成のものを用いている。

第１メインスイッチＳｃ１のドレインには、第１端子Ｐａを介して直流電源４０の正極端子が接続されている。第１メインスイッチＳｃ１のソースには、第２メインスイッチＳｃ２（「変換スイッチ」に相当）のドレインが接続されている。第１，第２メインスイッチＳｃ１，Ｓｃ２の接続点には、主巻線Ｎ１ｂの第１端が接続され、主巻線Ｎ１ｂの第２端には、第２端子Ｐｂを介して直流電源４０の負極端子が接続されている。第２メインスイッチＳｃ２のソースには、第３端子Ｐｃが接続されている。第２端子Ｐｂには、平滑コンデンサ３０ｂの第１端と、負荷４２の正極端子とが接続され、第３端子Ｐｃには、平滑コンデンサ３０ｂの第２端と、負荷４２の負極端子とが接続されている。なお、本実施形態では、第３端子ＰｃがＤＣＤＣコンバータ１０ｂのグランドとされている。なお、第１メインスイッチＳｃ１には、第１メインダイオードＤｃ１が逆並列に接続され、また、第１メインコンデンサＣｃ１が並列接続されている。第２メインスイッチＳｃ２には、第２メインダイオードＤｃ２が逆並列に接続され、また、第２メインコンデンサＣｃ２が並列接続されている。

補助共振回路２０ｂは、サブダイオードＤｓｂ、サブスイッチＳｓｂ（本実施形態では、ＮチャネルＭＯＳＦＥＴ）、及び上記補助巻線Ｎ２ｂの直列接続体を備えている。主巻線Ｎ１ｂには、補助共振回路２０ｂが並列接続されている。主巻線Ｎ１ｂには、励磁インダクタが並列接続され、補助巻線Ｎ２ｂには、漏れインダクタが直列接続される。主巻線Ｎ１ｂの第１端には、サブスイッチＳｓｂのソースが接続され、ドレインには、補助巻線Ｎ２ｂの第１端が接続されている。補助巻線Ｎ２ｂの第２端には、サブダイオードＤｓｂのカソードが接続され、アノードには、主巻線Ｎ１ｂの第２端が接続されている。本実施形態において、カップルドインダクタＴｂは、主巻線Ｎ１ｂの第１端と補助巻線Ｎ２ｂの第２端とが同極性となるように構成されている。なお、サブスイッチＳｓｂには、ダイオードＤｔｂが逆並列に接続されている。

制御回路３２は、各スイッチＳｃ１，Ｓｃ２，Ｓｓｂをオンオフ操作する。制御回路３２は、デッドタイムを挟みつつ、第１メインスイッチＳｃ１と第２メインスイッチＳｃ２とを交互にオン操作する。本実施形態では、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの絶対値が１以下となるように各メインスイッチＳｃ１，Ｓｃ２をオンオフ操作する。

続いて、本実施形態にかかるサブスイッチＳｓｂの操作手法について説明する。本実施形態では、第１，第２メインスイッチＳｃ１，Ｓｃ２を上記第１実施形態の第１，第２メインスイッチＳａ１，Ｓａ２とみなした場合に、サブスイッチＳｓｂの操作態様を、上記第１実施形態のサブスイッチＳｓの操作態様と同一とする。詳しくは、第２メインスイッチＳｃ２がオンに維持されている期間の途中にサブスイッチＳｓｂをオフ操作からオン操作に切り替える。そして、サブスイッチＳｓｂのオフ操作への切り替えに先立って第２メインスイッチＳｃ２をオン操作からオフ操作に切り替える。これにより、第２メインスイッチＳｃ２のオフ操作への切り替えに起因したサージ電圧を抑制することができる。また、第１メインスイッチＳｃ１のターンオンをＺＶＳとすることができる。

以上説明した本実施形態によっても、上記第１実施形態で得られる効果と同様の効果を得ることができる。

（第８実施形態）
以下、第８実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２０に示すように、ＤＣＤＣコンバータの構成を変更する。なお、図２０において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、ＤＣＤＣコンバータ１０ｃは、第１，第２メインスイッチＳｄ１，Ｓｄ２（本実施形態では、ＮチャネルＭＯＳＦＥＴ）、補助共振回路２０ｃ、カップルドインダクタＴｃ、平滑コンデンサ３０ｃ、及び制御回路３２を備えている。

カップルドインダクタＴｃは、主巻線Ｎ１ｃ、補助巻線Ｎ２ｃ、及びこれら巻線Ｎ１ｃ，Ｎ２ｃに共通のコアＣＲｃを備えている。本実施形態では、カップルドインダクタＴｃとして、上記第１実施形態のカップルドインダクタＴと同様の構成のものを用いている。

第１メインスイッチＳｄ１のドレインには、主巻線Ｎ１ｃの第１端が接続され、主巻線Ｎ１ｃの第２端には、第１端子Ｐｄを介して直流電源４０の正極端子が接続されている。直流電源４０の負極端子には、第２端子Ｐｅを介して第１メインスイッチＳｄ１のソースが接続されている。第１メインスイッチＳｄ１のドレインには、第２メインスイッチＳｄ２（「変換スイッチ」に相当）のソースが接続され、第２メインスイッチＳｄ２のドレインには、第３端子Ｐｆが接続されている。第３端子Ｐｆには、平滑コンデンサ３０ｃの第１端と、負荷４２の正極端子とが接続され、第１端子Ｐｄには、平滑コンデンサ３０ｃの第２端と、負荷４２の負極端子とが接続されている。なお、第１メインスイッチＳｄ１には、第１メインダイオードＤｄ１が逆並列に接続され、また、第１メインコンデンサＣｄ１が並列接続されている。第２メインスイッチＳｄ２には、第２メインダイオードＤｄ２が逆並列に接続され、また、第２メインコンデンサＣｄ２が並列接続されている。

補助共振回路２０ｃは、サブダイオードＤｓｃ、サブスイッチＳｓｃ（本実施形態では、ＮチャネルＭＯＳＦＥＴ）、及び上記補助巻線Ｎ２ｃの直列接続体を備えている。サブスイッチＳｓｃには、ダイオードＤｔｃが逆並列に接続されている。主巻線Ｎ１ｃには、補助共振回路２０ｃが並列接続されている。主巻線Ｎ１ｃには、励磁インダクタが並列接続され、補助巻線Ｎ２ｃには、漏れインダクタが直列接続される。

制御回路３２は、各スイッチＳｄ１，Ｓｄ２，Ｓｓｃをオンオフ操作する。制御回路３２は、デッドタイムを挟みつつ、第１メインスイッチＳｄ１と第２メインスイッチＳｄ２とを交互にオン操作する。

続いて、本実施形態にかかるサブスイッチＳｓｃの操作手法について説明する。本実施形態では、第１，第２メインスイッチＳｄ１，Ｓｄ２を上記第１実施形態の第１，第２メインスイッチＳａ１，Ｓａ２とみなした場合に、サブスイッチＳｓｃの操作態様を、上記第１実施形態のサブスイッチＳｓの操作態様と同一とする。

以上説明した本実施形態によっても、上記第１実施形態で得られる効果と同様の効果を得ることができる。

（第９実施形態）
以下、第９実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２１に示すように、ＤＣＤＣコンバータとして、絶縁型のものを用いる。なお、図２１において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図２１では、ＤＣＤＣコンバータの一部を等価回路にて表現している。

図示されるように、ＤＣＤＣコンバータ１０ｄは、１次側回路であるフルブリッジ回路、トランス２４、及び２次側回路を備えている。フルブリッジ回路は、互いに直列接続された第１スイッチＳ１及び第２スイッチＳ２と、互いに直列接続された第３スイッチＳ３及び第４スイッチＳ４とを備えている。第１，第２スイッチの直列接続体と第３，第４スイッチの直列接続体とは、互いに並列接続されている。各直列接続体の第１端には、第１端子Ｔ１を介して直流電源４０の正極端子が接続され、各直列接続体の第２端には、第２端子Ｔ２を介して直流電源４０の負極端子が接続されている。なお、第１，第２，第３，第４スイッチＳ１，Ｓ２，Ｓ３，Ｓ４には、第１，第２，第３，第４ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４が逆並列に接続され、また、第１，第２，第３，第４コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４が並列接続されている。また、各スイッチＳ１，Ｓ２，Ｓ３，Ｓ４としては、例えばＮチャネルＭＯＳＦＥＴを用いればよい。ちなみに、本実施形態において、第１〜第４スイッチが「変換スイッチ」，「１次側スイッチ」に相当する。

第１，第２スイッチＳ１，Ｓ２の接続点には、トランス２４を構成する１次巻線２４ａの第１端が接続され、第３，第４スイッチＳ３，Ｓ４の接続点には、１次巻線２４ａの第２端が接続されている。トランス２４を構成する第１の２次巻線２４ｂ及び第２の２次巻線２４ｃには、２次側回路が接続されている。２次側回路は、第５スイッチＳ５、第６スイッチＳ６、補助共振回路２０ｄ、カップルドインダクタＴｄ、及び平滑コンデンサ３０ｄを備えている。ここで、第５，第６スイッチＳ５，Ｓ６には、第５，第６ダイオードＤ５，Ｄ６が逆並列に接続され、また、第５，第６コンデンサＣ５，Ｃ６が並列接続されている。ちなみに、本実施形態において、第５，第６スイッチが「２次側スイッチ」に相当する。

カップルドインダクタＴｄは、上記第１実施形態と同様に、理想トランスを構成する１次巻線Ｎ１ｒｄ及び２次巻線Ｎ２ｒｄと、これら巻線Ｎ１ｒｄ，Ｎ２ｒｄに共通のコアＣＲｄと、励磁インダクタＬｍと、漏れインダクタＬｋｇとを備えている。補助共振回路２０ｄは、サブダイオードＤｓｄ、サブスイッチＳｓｄ、上記２次巻線Ｎ２ｒｄ、及び漏れインダクタＬｋｇを備えている。本実施形態において、励磁インダクタＬｍは、２次側回路の平滑リアクトルとして機能し、漏れインダクタＬｋｇは、共振インダクタとして機能する。

第１の２次巻線２４ｂの第１端には、第５スイッチＳ５を介して、理想トランスを構成する１次巻線Ｎ１ｒｄの第１端が接続されている。１次巻線Ｎ１ｒｄの第２端には、第３端子Ｔ３が接続されている。第１の２次巻線２４ｂの第２端には、第２の２次巻線２４ｃの第１端が接続され、第２の２次巻線２４ｃの第２端には、第６スイッチＳ６を介して１次巻線Ｎ１ｒｄの第１端が接続されている。第１の２次巻線２４ｂと第２の２次巻線２４ｃとの接続点には、第４端子Ｔ４が接続されている。ここで、本実施形態において、トランス２４は、１次巻線２４ａの第１端、第１の２次巻線２４ｂの第１端、及び第２の２次巻線２４ｃの第１端が同極性となるように構成されている。

理想トランスを構成する１次巻線Ｎ１ｒｄの第１端には、サブスイッチＳｓｄを介してサブダイオードＤｓｄのカソードが接続され、サブダイオードＤｓｄのアノードには、２次巻線Ｎ２ｒｄの第１端が接続されている。サブダイオードＤｓｄは、２次巻線Ｎ２ｒｄの両端のうち、１次巻線Ｎ１ｒｄの第２端に接続された側から１次巻線Ｎ１ｒｄの第１端に接続された側へと向かう方向に流れる電流を阻止し、その逆方向の電流の流通を許容する整流素子である。２次巻線Ｎ２ｒｄの第２端には、１次巻線Ｎ１ｒｄの第２端が接続されている。本実施形態において、カップルドインダクタＴｄは、１次巻線Ｎ１ｒｄの第１端と２次巻線Ｎ２ｒｄの第２端とが同極性となるように構成されている。なお、上記整流素子として、例えば、同期整流を行うスイッチ（例えばＮチャネルＭＯＳＦＥＴ）を用いてもよい。

制御回路３２は、各スイッチＳ１〜Ｓ６，Ｓｓｄをオンオフ操作する。制御回路３２は、デッドタイムを挟みつつ、第１，第３スイッチＳ１，Ｓ３の組と、第２，第４スイッチＳ２，Ｓ４の組とを交互にオン操作する。これにより、直流電源４０の直流電圧を交流電圧に変換して１次巻線２４ａに印加する。また、制御回路３２は、第５，第６スイッチＳ５，Ｓ６のオンオフ操作によって同期整流を行う。本実施形態では、第５スイッチＳ５のオン操作期間を、第２，第３スイッチＳ２，Ｓ３の組のオフ操作期間に含まれるように設定する。また、第６スイッチＳ６のオン操作期間を、第１，第４スイッチＳ１，Ｓ４の組のオフ操作期間に含まれるように設定する。

続いて、図２２及び図２３を用いて、本実施形態にかかるサブスイッチＳｓｄの操作手法について説明する。ここで、図２２（ａ），（ｂ），（ｇ），（ｈ），（ｋ）は各スイッチＳ１〜Ｓ６，Ｓｓｄの操作状態の推移を示し、図２２（ｃ），（ｄ），（ｉ），（ｊ）は各スイッチＳ１，Ｓ３，Ｓ５，Ｓ６のドレイン及びソース間電圧ＶｄｓＳ１，ＶｄｓＳ３，ＶｄｓＳ５，ＶｄｓＳ６の推移を示し、図２２（ｅ）は励磁インダクタＬｍに流れる電流ＩＬｍａｉｎの推移を示し、図２２（ｆ）は漏れインダクタＬｋｇに流れる電流ＩＬｓｕｂの推移を示す。また、図２３は、図２２のＡにて示す期間を拡大した図である。

図示されるように、本実施形態では、第５スイッチＳ５のオフ操作切り替えタイミングの直前のタイミングから、第５スイッチＳ５のオフ操作切り替えタイミングを挟んで、その直後の第２，第３スイッチＳ２，Ｓ３のオフ操作切り替えタイミングまでをサブスイッチＳｓｄのオン操作期間に設定する。また、第６スイッチＳ６のオフ操作切り替えタイミングの直前のタイミングから、第６スイッチＳ６のオフ操作切り替えを挟んで、第１，第４スイッチＳ１，Ｓ４のオフ操作切り替えタイミングまでをサブスイッチＳｓｄのオン操作期間に設定する。これにより、第５，第６スイッチＳ５，Ｓ６のオフ操作への切り替えに伴い生じるサージ電圧を抑制することができる。

つまり、第５スイッチＳ５を例に説明すると、図２３に示すように、第１〜第４サブスイッチＳ１〜Ｓ４のデッドタイム期間ＤＴにおいて、第５スイッチＳ５がオンを維持している状態でサブスイッチＳｓｄがオフ操作からオン操作に切り替えられると、理想トランスを構成する２次巻線Ｎ２ｒｄから第５スイッチＳ５へと向かう方向に２次巻線Ｎ２ｒｄから電流が流れることにより、トランス２４を構成する第１の２次巻線２４ｂから第５スイッチＳ５に流れる電流を低減することができる。このため、第５スイッチＳ５のオフ操作切り替えタイミングにおいて第５スイッチＳ５に流れる電流を０に近づけることができ、第５スイッチＳ５のオフ操作の切り替えに起因した第５ダイオードＤ５のリカバリを回避できる。その結果、サージ電圧を抑制できる。同様な理由から、第６スイッチＳ６のオフ操作の切り替えに起因したサージ電圧も抑制することができる。

さらに、補助共振回路２０ｄによれば、第１〜第４スイッチＳ１〜Ｓ４のターンオンをＺＶＳとすることもできる。つまり、第２，第３スイッチＳ２，Ｓ３を例に説明すると、第５スイッチＳ５がオフ操作に切り替えられることにより、漏れインダクタＬｋｇに蓄積されたエネルギによって第５コンデンサＣ５が充電されるとともに、そのエネルギの一部がトランス２４を構成する２次巻線２４ｂに伝達される。これにより、トランス２４を構成する１次巻線２４ａから電流が出力され、この電流によって第２，第３コンデンサＣ２，Ｃ３に蓄積された電荷が放電され、第２，第３コンデンサＣ２，Ｃ３の端子間電圧が低下する。すなわち、漏れインダクタＬｋｇと第２，第３コンデンサＣ２，Ｃ３とで共振回路が構成される。そして、第２，第３スイッチＳ２，Ｓ３のドレイン及びソース間電圧ＶｄｓＳ２，ＶｄｓＳ３（第２，第３コンデンサＣ２，Ｃ３の端子間電圧）が０となっている時刻ｔ３において第２，第３スイッチＳ２，Ｓ３をオン操作に切り替えることにより、ＺＶＳを実現することができる。なお、第６スイッチＳ６がオフ操作に切り替えられた場合においても、同様な理由から，第１，第４スイッチＳ１，Ｓ４のオン操作への切り替えをＺＶＳとすることができる。

（第１０実施形態）
以下、第１０実施形態について、先の第９実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２４に示すように、２次側回路の構成を変更する。なお、図２４において、先の図２１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図２４では、ＤＣＤＣコンバータの一部を等価回路にて表現している。

図示されるように、２次側回路は、互いに直列接続された第７スイッチＳ７及び第８スイッチＳ７と、互いに直列接続された第９スイッチＳ９及び第１０スイッチＳ１０とを備えている。第７，第８スイッチＳ７，Ｓ８の直列接続体と第９，第１０スイッチＳ９，Ｓ１０の直列接続体とは、互いに並列接続されている。なお、第７，第８，第９，第１０スイッチＳ７，Ｓ８，Ｓ９，Ｓ１０には、第７，第８，第９，第１０ダイオードＤ７，Ｄ８，Ｄ９，Ｄ１０が逆並列に接続され、また、第７，第８，第９，第１０コンデンサＣ７，Ｃ８，Ｃ９，Ｃ１０が並列接続されている。また、各スイッチＳ７，Ｓ８，Ｓ９，Ｓ１０としては、例えばＮチャネルＭＯＳＦＥＴを用いればよい。

トランス２６は、１次側回路に接続された１次巻線２６ａと、２次側回路に接続された２次巻線２６ｂとを備えている。１次巻線２６ａの第１端には、第１，第２スイッチＳ１，Ｓ２の接続点が接続され、第２端には、第３，第４スイッチＳ３，Ｓ４の接続点が接続されている。２次巻線２６ｂの第１端には、第７，第８スイッチＳ７，Ｓ８の接続点が接続され、第２端には、第９，第１０スイッチＳ９，Ｓ１０の接続点が接続されている。なお、本実施形態において、トランス２６は、１次巻線２６ａの第１端、及び２次巻線２６ｂの第１端が同極性となるように構成されている。

第７スイッチＳ７及び第９スイッチＳ９の接続点には、理想トランスを構成する１次巻線Ｎ１ｒｄの第１端が接続されている。第８スイッチＳ８及び第１０スイッチＳ１０の接続点には、平滑コンデンサ３０ｄの第２端が接続されている。

制御回路３２は、各スイッチＳ１〜Ｓ４，Ｓ７〜Ｓ９，Ｓｓｄをオンオフ操作する。制御回路３２は、第７〜第１０スイッチＳ７〜Ｓ１０のオンオフ操作によって同期整流を行う。本実施形態では、第７，第１０スイッチＳ７，Ｓ１０の操作態様を、上記第９実施形態の第５スイッチＳ５の操作態様と同一とする。また、第８，第９スイッチＳ８，Ｓ９の操作対象を、上記第９実施形態の第６スイッチＳ６の操作態様と同一とする。

以上説明した本実施形態によっても、上記第１０実施形態と同様の効果を得ることができる。

（第１１実施形態）
以下、第１１実施形態について、先の第１０実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２５に示すように、２次側回路がカレントダブラ整流回路を備えている。なお、図２５において、先の図２４に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図２５では、ＤＣＤＣコンバータの１次側回路の図示を省略している。

図示されるように、２次側回路は、互いに直列接続された第１１，第１２スイッチＳ１１，Ｓ１２、第１カップルドインダクタＴｅ、第１補助共振回路２０ｅ、第２カップルドインダクタＴｆ、第２補助共振回路２０ｆ、及び平滑コンデンサ３０ｅを備えている。なお、第１１，第１２スイッチＳ１１，Ｓ１２には、第１１，第１２ダイオードＤ１１，Ｄ１２が逆並列に接続され、また、第１１，第１２コンデンサＣ１１，Ｃ１２が並列接続されている。また、各スイッチＳ１１，Ｓ１２としては、例えばＮチャネルＭＯＳＦＥＴを用いればよい。

第１１，第１２スイッチＳ１１，Ｓ１２の直列接続体の両端のうち第１１スイッチＳ１１側には、２次巻線２６ｂの第１端が接続され、第１２スイッチＳ１２側には、２次巻線２６ｂの第２端が接続されている。

第１カップルドインダクタＴｅは、上記第１実施形態と同様に、理想トランスを構成する第１の１次巻線Ｎ１ｒｅ及び第１の２次巻線Ｎ２ｒｅと、これら巻線Ｎ１ｒｅ，Ｎ２ｒｅに共通のコアＣＲｅと、第１励磁インダクタＬｍ１と、第１漏れインダクタＬｋｇ１とを備えている。第１補助共振回路２０ｅは、第１サブダイオードＤｓｅ、第１サブスイッチＳｓｅ、第１の２次巻線Ｎ２ｒｅ、及び第１漏れインダクタＬｋｇ１を備えている。第２カップルドインダクタＴｆは、理想トランスを構成する第２の１次巻線Ｎ１ｒｆ及び第２の２次巻線Ｎ２ｒｆと、これら巻線Ｎ１ｒｆ，Ｎ２ｒｆに共通のコアＣＲｆと、第２励磁インダクタＬｍ２と、第２漏れインダクタＬｋｇ２とを備えている。第２補助共振回路２０ｆは、第２サブダイオードＤｓｆ、第２サブスイッチＳｓｆ、第２の２次巻線Ｎ２ｒｆ、及び第２漏れインダクタＬｋｇ２を備えている。

トランス２６を構成する２次巻線２６ｂの第１端には、理想トランスを構成する第１の１次巻線Ｎ１ｒｅの第１端が接続されている。第１の１次巻線Ｎ１ｒｅの第２端には、平滑コンデンサ３０ｅの第１端が接続されている。トランス２６を構成する２次巻線２６ｂの第２端には、理想トランスを構成する第２の１次巻線Ｎ１ｒｆの第１端が接続されている。第１の１次巻線Ｎ１ｒｆの第２端には、平滑コンデンサ３０ｅの第１端が接続されている。平滑コンデンサ３０ｅの第２端には、第１１，第１２スイッチＳ１１，Ｓ１２の接続点が接続されている。

理想トランスを構成する第１の１次巻線Ｎ１ｒｅの第１端には、第１サブスイッチＳｓｅを介して第１サブダイオードＤｓｅのカソードが接続され、第１サブダイオードＤｓｅのアノードには、第１の２次巻線Ｎ２ｒｅの第１端が接続され、第１の２次巻線Ｎ２ｒｅの第２端には、第１の１次巻線Ｎ１ｒｅの第２端が接続されている。本実施形態において、第１カップルドインダクタＴｅは、第１の１次巻線Ｎ１ｒｅの第１端と第１の２次巻線Ｎ２ｒｅの第２端とが同極性となるように構成されている。

第２の１次巻線Ｎ１ｒｆの第１端には、第２サブスイッチＳｓｆを介して第２サブダイオードＤｓｆのカソードが接続され、第２サブダイオードＤｓｆのアノードには、第２の２次巻線Ｎ２ｒｆの第１端が接続され、第２の２次巻線Ｎ２ｒｆの第２端には、第２の１次巻線Ｎ１ｒｆの第２端が接続されている。本実施形態において、第２カップルドインダクタＴｆは、第２の１次巻線Ｎ１ｒｆの第１端と第２の２次巻線Ｎ２ｒｆの第２端とが同極性となるように構成されている。

制御回路３２は、第１１スイッチＳ１１と、第１２スイッチＳ１２とを交互にオン操作する。本実施形態では、第１１スイッチＳ１１のオン操作期間を、第２，第３スイッチＳ２，Ｓ３の組のオン操作切り替えタイミングから、その直後の第１，第４スイッチＳ１，Ｓ４の組のオン操作切り替えタイミングの直前のタイミングまでの期間に設定する。また、第１２スイッチＳ１２のオン操作期間を、第１，第４スイッチＳ１，Ｓ４の組のオン操作切り替えタイミングから、その直後の第２，第３スイッチＳ２，Ｓ３の組のオン操作切り替えタイミングの直前のタイミングまでの期間に設定する。

続いて、図２６及び図２７を用いて、本実施形態にかかる各サブスイッチＳｓｅ，Ｓｓｆの操作手法について説明する。ここで、図２６（ａ）〜図２６（ｄ）は各スイッチＳ１〜Ｓ４，Ｓ１１，Ｓ１２の操作状態の推移を示し、図２６（ｅ）は各励磁インダクタＬｍ１，Ｌｍ２に流れる電流ＩＬｍａｉｎ１，ＩＬｍａｉｎ２の推移を示し、図２６（ｆ）は各漏れインダクタＬｋｇ１，Ｌｋｇ２に流れる電流ＩＬｓｕｂ１，ＩＬｓｕｂ２の推移を示し、図２６（ｇ），図２６（ｈ）は各サブスイッチＳｓｅ，Ｓｓｆの操作状態の推移を示し、図２６（ｉ）〜図２６（ｌ）は各スイッチＳ１，Ｓ３，Ｓ１１，Ｓ１２のドレイン及びソース間電圧ＶｄｓＳ１，ＶｄｓＳ３，ＶｄｓＳ１１，ＶｄｓＳ１２の推移を示す。また、図２７は、図２６のＢにて示す期間を拡大した図である。

図示されるように、本実施形態では、第１１スイッチＳ１１のオフ操作切り替えタイミングの直前のタイミングから、第１，第４スイッチＳ１，Ｓ４のオン操作期間の途中のタイミングまでを第１サブスイッチＳｓｅのオン操作期間に設定する。また、第１２スイッチＳ１２のオフ操作切り替えタイミングの直前のタイミングから、第２，第３スイッチＳ２，Ｓ３のオン操作期間の途中のタイミングまでを第２サブスイッチＳｓｆのオン操作期間に設定する。これにより、上記第９実施形態と同様に、第１１，第１２スイッチＳ１１，Ｓ１２のオフ操作への切り替えに伴い生じるサージ電圧を抑制することができる。さらに、本実施形態によれば、上記第９実施形態と同様に、第１〜第４スイッチＳ１〜Ｓ４のオン操作への切り替えをＺＶＳとすることができる。ここで、図２７の時刻ｔ３は、第３スイッチＳ３のドレイン及びソース間電圧ＶｄｓＳ３が０となったところで第３スイッチＳ３をオン操作に切り替えたタイミングを示している。

（第１２実施形態）
以下、第１２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２８に示すように、補助共振回路２０の構成を変更する。詳しくは、サブダイオードＤｓのアノードの接続先を、主巻線Ｎ１の第１端に代えて、高電位側入力端子Ｔｐｉｎとする。なお、図２８において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、図２８では、制御回路３２等の図示を省略している。

ちなみに、本実施形態において、第１，第２メインスイッチＳａ１，Ｓａ２と、サブスイッチＳｓとのそれぞれの操作態様は、先の図３（ａ）〜図３（ｃ）に示したものと同一である。また、本実施形態において、サブスイッチＳｓのソース側が補助共振回路２０の第１接続部に相当し、サブダイオードＤｓのアノード側が補助共振回路２０の第２接続部に相当する。

続いて、図２９〜図３４を用いて、ＤＣＤＣコンバータ１０の動作態様について説明する。図２９〜図３４のそれぞれには、先の図３に示した各期間に対応する等価回路を示す。

＜１．時刻ｔ０〜ｔ１＞
図２９に示す時刻ｔ０〜ｔ１のモードは、第１メインスイッチＳａ１がオフに維持されてかつ第２メインスイッチＳａ２がオンに維持されている状況下、サブスイッチＳｓがオフ操作からオン操作に切り替えられることで開始されるモードである。このモードにおいては、第２メインスイッチＳａ２、直流電源４０、サブダイオードＤｓ及び２次巻線Ｎ２ｒを含む閉回路が形成される。このため、直流電源４０を電力供給源として補助共振回路２０に流れる電流が増加し、漏れインダクタＬｋｇに磁気エネルギが蓄積される。

時刻ｔ０〜ｔ１のモードでは、平滑コンデンサ３０、第２メインスイッチＳａ２及び励磁インダクタＬｍを含む閉回路が形成され、この閉回路に電流が流れる。ここで、２次巻線Ｎ２ｒにおいて第１端側から第２端側へと電流が流れるため、１次巻線Ｎ１ｒにおいて第２端側から第１端側へと電流が流れる。すなわち、１次巻線Ｎ１ｒに流れる電流の向きは、平滑コンデンサ３０、第２メインスイッチＳａ２及び励磁インダクタＬｍを含む閉回路に流れる電流を打ち消す向きとなる。

＜２．時刻ｔ１〜ｔ２＞
第２メインスイッチＳａ２がオフ操作に切り替えられると、図３０に示す時刻ｔ１〜ｔ２（デッドタイム期間）のモードに移行する。このモードにおいては、漏れインダクタＬｋｇと第１，第２メインコンデンサＣａ１，Ｃａ２との共振により、第１メインスイッチＳａ１のドレイン及びソース間電圧Ｖｄｓ１が０まで低下する。このため、その後の第１メインスイッチＳａ１のオン操作への切り替えをＺＶＳとすることができる。

＜３．時刻ｔ２〜ｔ３＞
第１メインスイッチＳａ１がオン操作に切り替えられると、図３１に示す時刻ｔ２〜ｔ３のモードに移行する。このモードにおいては、直流電源４０、第１メインスイッチＳａ１、励磁インダクタＬｍ及び平滑コンデンサ３０を含む閉回路に電流が流れる。また、このモードにおいては、漏れインダクタＬｋｇに残っているエネルギにより、サブダイオードＤｓ、２次巻線Ｎ２ｒ、サブスイッチＳｓ及び第１メインスイッチＳａ１を含む閉回路に電流が流れ続ける。

ここで、時刻ｔ２〜ｔ３においては、１次巻線Ｎ１ｒの両端のうち第１端の電位が第２端の電位よりも高くなる。このため、２次巻線Ｎ２ｒには、その両端のうち、サブダイオードＤｓ側の第１端の電位がサブスイッチＳｓ側の第２端の電位よりも高くなるような誘起電圧が生じる。その結果、サブダイオードＤｓ、２次巻線Ｎ２ｒ、サブスイッチＳｓ及び第１メインスイッチＳａ１を含む閉回路に流れる電流が徐々に減少することにより、この閉回路に流れる電流が０になるモードとなる。

本実施形態では、時刻ｔ２〜ｔ３のモードにおけるサブダイオードＤｓの端子間電圧を、上記第１実施形態にかかる図６のモードにおけるサブダイオードＤｓの端子間電圧よりも低くできる。詳しくは、本実施形態にかかるサブダイオードＤｓの端子間電圧ＶＡと、上記第１実施形態にかかるサブダイオードＤｓの端子間電圧ＶＢとは下式（ｅｑ６）で表される。本実施形態では、「ＶＡ＜ＶＢ」となるように各パラメータＶｉｎ，Ｖｏｕｔ，Ｎｃ１，Ｎｃ２が設定されているものとする。

本実施形態によれば、サブダイオードＤｓの低耐圧化を図ることができる。また本実施形態によれば、上記第１実施形態と比較して、２次巻線Ｎ２ｒの巻数Ｎｃ２を増やすことができる。その結果、補助共振回路２０に流れる電流を低減でき、補助共振回路２０における損失を低減できる。

＜４．時刻ｔ３〜ｔ４＞
時刻ｔ３〜ｔ４のモードは、サブダイオードＤｓ、２次巻線Ｎ２ｒ、サブスイッチＳｓ及び第１メインダイオードＤａ１を含む閉回路に流れる電流が２次巻線Ｎ２ｒに発生している電圧により逆バイアスされ、この閉回路に流れる電流が０に維持されるモードである。

本実施形態によれば、下式（ｅｑ７）で表されるように、時刻ｔ２〜ｔ３のモードから時刻ｔ３〜ｔ４のモードへの移行時におけるサブダイオードＤｓに流れる電流の低下速度ＳＩＡを、上記第１実施形態にかかる低下速度ＳＩＢよりも低減することができる。

図３５（ａ）は、本実施形態にかかる補助共振回路２０（サブダイオードＤｓ）に流れる電流の推移を示し、図３５（ｂ）は、上記第１実施形態にかかるサブダイオードＤｓに流れる電流の推移を示す。そして、電流の低下速度を低減することにより、補助共振回路２０におけるリカバリ損と、リカバリに起因したサージ電圧とを抑制することができる。

＜５．時刻ｔ４〜ｔ５、ｔ５〜ｔ６＞
サブスイッチＳｓがオフ操作に切り替えられると、図３３に示す時刻ｔ４〜ｔ５のモードに移行する。ここで、サブスイッチＳｓは、補助共振回路２０に流れる電流が０の状態でオフ操作に切り替えられるため、サブスイッチＳｓのターンオフをＺＣＳとすることができる。その後、第１メインスイッチＳａ１がオフ操作に切り替えられると、図３４に示す時刻ｔ５〜ｔ６のモードに移行する。

ちなみに本実施形態では、主巻線Ｎ１の第１端から高電位側入力端子Ｔｐｉｎにかけて設けられる補助共振回路２０において、主巻線Ｎ１の第１端にサブスイッチＳｓを接続した。これにより、第１メインスイッチＳａ１及び第２メインスイッチＳａ２の接続点にブートストラップ回路が接続される場合、例えば補助巻線Ｎ２の第１端にサブスイッチＳｓが接続される場合とは異なり、このブートストラップ回路を各スイッチＳａ１，Ｓａ２，Ｓｓを駆動するための共通の電源とすることができる。

（第１３実施形態）
以下、第１３実施形態について、先の第６実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図３６に示すように、サブスイッチＳｓａのソースの接続先を、高電位側入力端子Ｔｐｉｎａに代えて、高電位側出力端子Ｔｐｏｕｔａに変更する。なお、図３６において、先の図１８に示した部材と同一の部材については、便宜上、同一の符号を付している。

ちなみに、本実施形態において、第１，第２メインスイッチＳｂ１，Ｓｂ２と、サブスイッチＳｓａとのそれぞれの操作態様は、上記第６実施形態と同一である。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１実施形態において、主巻線Ｎ１の第１端と補助巻線Ｎ２の第１端とが逆極性となるようにカップルドインダクタＴが構成されていてもよい。この場合であっても、上記第１実施形態の（１）の効果を得ることはできる。

・上記第１〜第４実施形態において、メインコンデンサを、第１メインスイッチＳａ１及び第２メインスイッチＳａ２のいずれか一方のみに並列接続してもよい。なお、上記第６〜第８実施形態のメインスイッチについても同様である。

・上記第９〜第１１実施形態では、第１〜第４スイッチＳ１〜Ｓ４の全部にコンデンサを並列接続したがこれに限らず、第１〜第４スイッチＳ１〜Ｓ４の少なくとも１つ（全部を除く）に並列接続してもよい。

・上記第６実施形態の図１８に示したサブダイオードＤｓａのアノードを、第１，第２メインスイッチＳｂ１，Ｓｂ２の接続点に代えて、グランド（低電位側入力端子Ｔｎｉｎａ又は低電位側出力端子Ｔｎｏｕｔａ）に接続してもよい。また、上記第７実施形態の図１９に示したサブダイオードＤｓｂのアノードを、主巻線Ｎ１ｂに代えて、グランド（第３端子Ｔｃ）に接続してもよい。

・非絶縁型のＤＣＤＣコンバータとしては、上記第１〜第８実施形態に例示したものに限らず、上記特許文献１の図８に示すような双方向コンバータを用いてもよい。

・サブダイオードの設置位置としては、上記各実施形態に例示したものに限らない。例えば上記第１実施形態の図１において、サブダイオードＤｓの設置位置は、アノードを主巻線Ｎ１の第２端側とすることを条件に、補助共振回路内において、主巻線の第１端側から第２端側までの任意の位置とすることができる。また、例えば上記第２実施形態の図１２において、サブダイオードＤｓの設置位置は、アノードを主巻線Ｎ１のグランド側とすることを条件に、補助共振回路内において、主巻線の第１端側からグランドまでの任意の位置とすることができる。

・上記第１実施形態の図１において、第２メインスイッチＳａ２に代えて、アノードが低電位側入力端子Ｔｎｉｎに接続され、カソードが第１メインスイッチＳａ１のソースに接続されたダイオードを用いてもよい。この場合、第２メインダイオードＤａ２を除去すればよい。

・上記第１実施形態では、第１メインスイッチＳａ１のオン操作切り替えタイミング（先の図３の時刻ｔ２）の後にサブスイッチＳｓをオフ操作に切り替えたがこれに限らない。例えば、サブスイッチＳｓのオフ操作切り替えタイミングを、第１メインスイッチＳａ１のオン操作切り替えタイミングに設定してもよい。

・上記第１実施形態の図１、及び上記第５実施形態の図１７では、主巻線Ｎ１の第１端から第２端にかけて、サブスイッチＳｓ、補助巻線Ｎ２、サブダイオードＤｓの順に接続したがこれに限らず、これら３つの要素を任意の順序で接続してもよい。なお、上記第６〜第９実施形態の図１８〜図２１、及び上記第１０，第１１実施形態の図２４，図２５についても同様である。

・上記第２実施形態の図１２では、主巻線Ｎ１の第１端からグランドにかけて、サブスイッチＳｓ、補助巻線Ｎ２、サブダイオードＤｓの順に接続したがこれに限らず、これら３つの要素を任意の順序で接続してもよい。

・上記第３実施形態の図１５では、主巻線Ｎ１の第１端から電源２２の正極端子にかけて、サブスイッチＳｓ、補助巻線Ｎ２、サブダイオードＤｓの順に接続したがこれに限らず、これら３つの要素を任意の順序で接続してもよい。

・上記第１２実施形態の図２８では、主巻線Ｎ１の第１端から高電位側入力端子Ｔｐｉｎにかけて、サブスイッチＳｓ、補助巻線Ｎ２、サブダイオードＤｓの順に接続したがこれに限らず、これら３つの要素を任意の順序で接続してもよい。

・上記第１２実施形態において、サブダオードＤｓに代えて、上記第４実施形態で説明したように、同期整流スイッチを用いてもよい。

・上記第１３実施形態の図３６では、主巻線Ｎ１の第１端から高電位側出力端子Ｔｐｏｕｔａにかけて、サブダイオードＤｓａ、補助巻線Ｎ２ａ、サブスイッチＳｓａの順に接続したがこれに限らず、これら３つの要素を任意の順序で接続してもよい。

・ＤＣＤＣコンバータを構成するスイッチとしては、ＭＯＳＦＥＴに限らず、例えばＩＧＢＴを用いてもよい。

・電力変換装置としては、入力電圧や出力電圧が直流電圧であるものに限らず、交流電圧であるものであってもよい。こうした装置としては、具体的には例えば、電力変換装置の入力側に、外部の交流電源から出力された交流電圧を直流電圧に変換して出力する整流回路（全波整流回路）が設けられたものを挙げることができる。

また、電力変換装置としては、上記各実施形態に例示したものに限らず、例えばＨブリッジ回路を備えるものであってもよい。

・入力端子側から供給された電気エネルギを漏れインダクタに磁気エネルギとして蓄積し、蓄積された磁気エネルギを元に漏れインダクタと容量成分とを共振回路として動作可能に構成された電力変換装置としては、サブスイッチを備えるものに限らない。例えば、サブスイッチを備えなくても、上記共振回路として動作可能に構成された装置であってもよい。

・共振回路としては、上記各実施形態に例示したものに限らない。例えば、漏れインダクタに別途連結されたインダクタと容量成分とを共振回路として動作させてもよい。

１０…ＤＣＤＣコンバータ、２０…補助共振回路、Ｓａ１，Ｓａ２…第１，第２メインスイッチ、Ｃａ１，Ｃａ２…第１，第２メインコンデンサ、Ｔ…カップルドインダクタ、Ｓｓ…サブスイッチ。

Claims (18)

1. 電力変換用のスイッチである変換スイッチ（Ｓａ２；Ｓｂ２；Ｓｃ２；Ｓｄ２；Ｓ１〜Ｓ４）を備え、前記変換スイッチのオンオフ操作に基づいて入力電圧を所定の電圧に変換して出力する電力変換装置（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ）において、
   前記変換スイッチは、自身に並列に容量成分（Ｃａ２；Ｃｂ２；Ｃｃ２；Ｃｄ２；Ｃ１〜Ｃ４）を備え、
   主巻線（Ｎ１，Ｎ１ｒ；Ｎ１ａ；Ｎ１ｂ；Ｎ１ｃ；Ｎ１ｒｄ；Ｎ１ｒｅ，Ｎ１ｒｆ）、前記主巻線と磁気結合する補助巻線（Ｎ２，Ｎ２ｒ；Ｎ２ａ；Ｎ２ｂ；Ｎ２ｃ；Ｎ２ｒｄ；Ｎ２ｒｅ，Ｎ２ｒｆ）、並びに前記主巻線及び前記補助巻線で共通のコア（ＣＲ；ＣＲａ；ＣＲｂ；ＣＲｃ；ＣＲｄ；ＣＲｅ，ＣＲｆ）を含むカップルドインダクタ（Ｔ；Ｔａ；Ｔｂ；Ｔｃ；Ｔｄ；Ｔｅ，Ｔｆ）を備え、
   前記主巻線に並列接続されるように形成された前記カップルドインダクタの励磁インダクタンス成分を励磁インダクタ（Ｌｍ；Ｌｍ１，Ｌｍ２）とし、
   前記補助巻線に直列接続されるように形成された前記カップルドインダクタの漏れインダクタンス成分を漏れインダクタ（Ｌｋｇ；Ｌｋｇ１，Ｌｋｇ２）とし、
   当該電力変換装置は、当該電力変換装置の入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔｐｉｎａ，Ｔｎｉｎａ；Ｐａ，Ｐｂ；Ｐｄ，Ｐｅ；Ｔ１，Ｔ２）側から前記励磁インダクタに供給された電気エネルギを前記励磁インダクタに磁気エネルギとして蓄積し、その後前記励磁インダクタに蓄積された磁気エネルギを電気エネルギとして放出して当該電力変換装置の出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ；Ｔｐｏｕｔａ，Ｔｎｏｕｔａ；Ｐｂ，Ｐｃ；Ｐｄ，Ｐｆ；Ｔ３，Ｔ４）側へと出力可能に構成され、
   当該電力変換装置は、さらに、前記補助巻線から発生する電気エネルギを前記漏れインダクタに磁気エネルギとして蓄積し、蓄積された磁気エネルギを元に、前記漏れインダクタ又は前記漏れインダクタに別途連結されたインダクタと前記容量成分とを共振回路として動作可能に構成されていることを特徴とする電力変換装置。
2. オンされることにより自身と前記補助巻線とを含む閉回路を形成し、オフされることにより前記閉回路を形成しないように設けられたサブスイッチ（Ｓｓ；Ｓｓａ；Ｓｓｂ；Ｓｓｃ；Ｓｓｄ；Ｓｓｅ，Ｓｓｆ）をさらに備え、
   当該電力変換装置は、前記サブスイッチがオンに維持されている状態で前記補助巻線から発生する電気エネルギを前記漏れインダクタに磁気エネルギとして蓄積可能に構成されている請求項１記載の電力変換装置。
3. 前記変換スイッチは、互いに直列接続されてかつ交互にオン操作される第１メインスイッチ（Ｓａ１；Ｓｂ１；Ｓｃ１；Ｓｄ１）及び第２メインスイッチ（Ｓａ２；Ｓｂ２；Ｓｃ２；Ｓｄ２）を含み、
   前記容量成分は、前記第１メインスイッチ及び前記第２メインスイッチのうち少なくとも一方に備えられ、
   前記サブスイッチ（Ｓｓ；Ｓｓａ；Ｓｓｂ；Ｓｓｃ）及び前記補助巻線（Ｎ２，Ｎ２ｒ；Ｎ２ａ；Ｎ２ｂ；Ｎ２ｃ）の直列接続体と、第１接続部と、第２接続部とを有し、前記直列接続体の両端のうち一端側が前記第１接続部に接続され、他端側が前記第２接続部に接続された補助共振回路（２０；２０ａ；２０ｂ；２０ｃ）を備え、
   前記主巻線（Ｎ１，Ｎ１ｒ；Ｎ１ａ；Ｎ１ｂ；Ｎ１ｃ）の一端には、前記第１メインスイッチ及び前記第２メインスイッチの接続点と、前記第１接続部とがそれぞれ接続され、
   当該電力変換装置は、前記第１メインスイッチがオンに維持された状態で、前記入力端子（Ｔｐｉｎ，Ｔｎｉｎ；Ｔｐｉｎａ，Ｔｎｉｎａ；Ｐａ，Ｐｂ；Ｐｄ，Ｐｅ）側から前記励磁インダクタ（Ｌｍ）に供給された電気エネルギを前記励磁インダクタに磁気エネルギとして蓄積し、その後前記第２メインスイッチがオンに維持された状態で、前記励磁インダクタに蓄積された磁気エネルギを電気エネルギとして放出して前記出力端子（Ｔｐｏｕｔ，Ｔｎｏｕｔ；Ｔｐｏｕｔａ，Ｔｎｏｕｔａ；Ｐｂ，Ｐｃ；Ｐｄ，Ｐｆ）側へと出力可能に構成された非絶縁型ＤＣＤＣコンバータ（１０；１０ａ；１０ｂ；１０ｃ）であり、
   当該電力変換装置は、さらに、前記第２メインスイッチがオンに維持されている期間の途中から、少なくとも前記第１メインスイッチがオフ操作からオン操作に切り替えられるまで前記サブスイッチが継続してオンに維持されることにより、前記補助巻線から発生する電気エネルギを前記漏れインダクタに磁気エネルギとして蓄積可能に構成されている請求項２記載の電力変換装置。
4. 前記出力端子として、高電位側の出力端子（Ｔｐｏｕｔ）と低電位側の出力端子（Ｔｎｏｕｔ）とを備え、
   前記高電位側の出力端子と前記低電位側の出力端子とを接続する平滑コンデンサ（３０）を備え、
   当該電力変換装置は、前記サブスイッチがオンに維持されている期間において、前記補助巻線から発生する電気エネルギを、前記漏れインダクタに磁気エネルギとして蓄積可能に構成されている請求項３記載の電力変換装置。
5. 当該電力変換装置は、前記入力端子（Ｔｐｉｎ，Ｔｎｉｎ）から入力された直流電圧を降圧する降圧型ＤＣＤＣコンバータ（１０）であり、
   前記主巻線（Ｎ１）の両端のうち、前記第１メインスイッチ（Ｓａ１）及び前記第２メインスイッチ（Ｓａ２）の接続点と接続された側を第１端とし、他端を第２端とし、
   前記主巻線の第２端には、前記高電位側の出力端子が接続され、
   前記第２メインスイッチの両端のうち前記第１メインスイッチと接続された側とは反対側には、前記低電位側の出力端子が接続されている請求項４記載の電力変換装置。
6. 前記主巻線の第１端には、前記第１接続部が接続され、
   前記高電位側の出力端子には、前記第２接続部が接続されている請求項５記載の電力変換装置。
7. 前記主巻線の第１端には、前記第１接続部が接続され、
   前記低電位側の出力端子には、前記第２接続部が接続されている請求項５記載の電力変換装置。
8. 前記主巻線の第１端には、前記第１接続部が接続され、
   前記第２接続部には、直流電源（２２）の正極側が接続され、
   前記直流電源の負極側には、前記低電位側の出力端子が接続されている請求項５記載の電力変換装置。
9. 前記入力端子として、高電位側の入力端子（Ｔｐｉｎ）と低電位側の入力端子（Ｔｎｉｎ）とを備え、
   前記主巻線の第１端には、前記第１接続部が接続され、
   前記高電位側の入力端子には、前記第２接続部が接続されている請求項５記載の電力変換装置。
10. 前記補助共振回路は、前記サブスイッチ、前記補助巻線及び整流素子（Ｄｓ；Ｓｒ）の直列接続体を有し、該直列接続体の両端のうち一端側が前記第１接続部に接続され、他端側が前記第２接続部に接続され、
    前記整流素子は、前記補助共振回路において、前記第１接続部側から前記第２接続部側へと向かう規定方向の電流の流通を阻止し、前記規定方向とは逆方向の電流の流通を許容し、
    前記カップルドインダクタ（Ｔ）は、前記主巻線の第１端側の極性と、前記補助巻線の両端のうち前記第２接続部側の極性とが同一となるように構成されている請求項６〜９のいずれか１項に記載の電力変換装置。
11. 前記直列接続体には、前記主巻線が並列接続され、
    当該電力変換装置は、前記サブスイッチがオンに維持されている期間において、前記補助巻線から発生する電気エネルギと、前記出力端子側から供給される電気エネルギとを、前記漏れインダクタに磁気エネルギとして蓄積可能に構成されている請求項３記載の電力変換装置。
12. 前記容量成分（３４）は、前記第１メインスイッチ（Ｓａ１）及び前記第２メインスイッチ（Ｓａ２）に代えて、前記主巻線（Ｎ１）に並列接続されている請求項１１記載の電力変換装置。
13. 前記入力端子として、高電位側の入力端子（Ｔｐｉｎａ）と低電位側の入力端子（Ｔｎｉｎａ）とを備え、
    前記主巻線（Ｎ１ａ）の両端のうち、前記第１メインスイッチ（Ｓｂ１）及び前記第２メインスイッチ（Ｓｂ２）の接続点と接続された側を第１端とし、他端を第２端とし、
    前記主巻線の第２端には、前記高電位側の入力端子が接続され、
    前記第１メインスイッチの両端のうち前記第２メインスイッチと接続された側とは反対側には、前記低電位側の入力端子が接続され、
    当該電力変換装置（１０ａ）は、前記入力端子から入力された直流電圧を昇圧する昇圧型ＤＣＤＣコンバータである請求項３、４、１１、１２のいずれか１項に記載の電力変換装置。
14. 前記主巻線の第１端には、前記第２接続部が接続され、
    前記高電位側の入力端子には、前記第１接続部が接続されている請求項１３記載の電力変換装置。
15. 前記出力端子として、高電位側の出力端子（Ｔｐｏｕｔａ）と低電位側の出力端子（Ｔｎｏｕｔａ）とを備え、
    前記第１メインスイッチの両端のうち前記第２メインスイッチと接続された側とは反対側には、前記低電位側の出力端子が接続され、
    前記第２メインスイッチの両端のうち前記第１メインスイッチと接続された側とは反対側には、前記高電位側の出力端子が接続され、
    前記主巻線の第１端には、前記第２接続部が接続され、
    前記高電位側の出力端子には、前記第１接続部が接続されている請求項１３記載の電力変換装置。
16. 当該電力変換装置（１０ｂ）は、前記出力端子（Ｐｂ，Ｐｃ）から出力される直流電圧の絶対値が前記入力端子（Ｐａ，Ｐｂ）から入力される直流電圧の絶対値以下である反転型ＤＣＤＣコンバータである請求項３、４、１１、１２のいずれか１項に記載の電力変換装置。
17. 当該電力変換装置は、
    トランス（２４；２６）と、
    前記トランスを構成する１次巻線（２４ａ；２６ａ）に接続された１次側スイッチ（Ｓ１〜Ｓ４）を含み、前記１次側スイッチのオンオフ操作により、当該電力変換装置に入力された直流電圧を交流電圧に変換して前記１次巻線に印加可能に構成された１次側回路と、
    前記トランスを構成する２次巻線（２４ｂ；２６ｂ）と前記主巻線（Ｎ１ｒｄ；Ｎ１ｒｅ，Ｎ１ｒｆ）とに接続された２次側スイッチ（Ｓ５，Ｓ６；Ｓ７〜Ｓ１０；Ｓ１１，Ｓ１２）を含み、前記２次側スイッチのオンオフ操作により、前記２次巻線から出力される交流電圧を直流電圧に変換して前記出力端子（Ｔ３，Ｔ４）側へと出力可能に構成された２次側回路とを備える絶縁型ＤＣＤＣコンバータ（１０ｄ）であり、
    前記変換スイッチは、前記１次側スイッチを含み、
    前記補助巻線（Ｎ２ｒｄ；Ｎ２ｒｅ，Ｎ２ｒｆ）及び前記サブスイッチ（Ｓｓｄ；Ｓｓｅ，Ｓｓｆ）の直列接続体には、前記主巻線が並列接続され、
    前記容量成分（Ｃ１〜Ｃ４）は、前記１次側スイッチに並列接続され、
    前記主巻線の一端には、前記２次側スイッチが接続され、
    当該電力変換装置は、前記２次側スイッチのオン操作期間の途中で前記サブスイッチがオン操作に切り替えられることにより、前記２次巻線から前記２次側スイッチを介して供給された電気エネルギを前記漏れインダクタに磁気エネルギとして蓄積可能に構成されている請求項２記載の電力変換装置。
18. 前記主巻線の両端のうち、前記２次側スイッチが接続された側を第１端とし、他端を第２端とし、
    前記カップルドインダクタ（Ｔｄ；Ｔｅ，Ｔｆ）は、前記主巻線の第１端側の極性と、前記補助巻線（Ｎ２ｒｄ；Ｎ２ｒｅ，Ｎ２ｒｆ）の両端のうち前記主巻線の第２端側に接続された側の極性とが同一となるように構成されている請求項１７記載の電力変換装置。