JP2016054195A - パッケージの製造方法、及びパッケージ - Google Patents
パッケージの製造方法、及びパッケージ Download PDFInfo
- Publication number
- JP2016054195A JP2016054195A JP2014179106A JP2014179106A JP2016054195A JP 2016054195 A JP2016054195 A JP 2016054195A JP 2014179106 A JP2014179106 A JP 2014179106A JP 2014179106 A JP2014179106 A JP 2014179106A JP 2016054195 A JP2016054195 A JP 2016054195A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- bonding material
- package
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】キャビティ内の真空度を高め、電子部品の特性を向上させることのできるパッケージの製造方法、及びパッケージを提供する。【解決手段】ベース基板用ウエハ40にはんだからなる接合材が形成された状態で、接合材を予備加熱温度Thで加熱する予備加熱工程と、接合材を接合温度Tsで加熱して、接合材を介して各ウエハ40,50を接合する接合工程と、を有し、予備加熱温度Thは、接合温度Ts以上に設定されていることを特徴とする。【選択図】図9
Description
本発明は、電子部品が封入されたパッケージの製造方法、及びパッケージに関するものである。
例えば振動子等の電子部品には、パッケージ内に封入されたものがある。パッケージは、第1基板と第2基板とが互いに接合されることで形成され、これら第1基板と第2基板との間に形成されたキャビティ内に振動子等の電子部品が封入される。
このような構成では、パッケージのキャビティ内が真空に近いほど、キャビティ内に封入された振動子の振動特性が良好となる。
このような構成では、パッケージのキャビティ内が真空に近いほど、キャビティ内に封入された振動子の振動特性が良好となる。
ところで、第1基板及び第2基板を接合する方法として、接合材を介して各基板を陽極接合する方法が知られている。しかしながら、陽極接合を用いる場合、接合時の熱や電気化学的な反応等によって例えば各基板や接合材自体、または各基板と接合材との界面等からアウトガスが放出されるおそれがある。そして、アウトガスがキャビティ内に放出されると、キャビティ内の真空度が低下するおそれがある。
そこで、特許文献1においては、第1基板と第2基板とを陽極接合するのに先立ち、接合材が形成された第1基板及び第2基板を、スペーサを介して重ね合わせた状態で予備加熱する構成が開示されている。このような構成によれば、第1基板や第2基板、接合材からアウトガスを事前に放出させることによって、その後の陽極接合でのアウトガスの放出を抑制し、キャビティ内の真空度を高めることができるようになっている。
しかしながら、上述したように陽極接合の際には、電気化学的な反応によってもアウトガスが発生するため、真空度の改善には限界がある。
そこで、本発明は、上記事情に鑑みたものであって、キャビティ内の真空度を高め、電子部品の特性を向上させることのできるパッケージの製造方法、及びパッケージを提供することである。
上記の課題を解決するため、本発明のパッケージの製造方法は、互いに接合された第1基板及び第2基板の間に、電子部品を封入可能なパッケージの製造方法であって、前記第1基板及び前記第2基板のうち、少なくとも一方の基板にはんだからなる接合材が形成された状態で、前記接合材を予備加熱温度で加熱する予備加熱工程と、前記接合材を接合温度で加熱して、前記接合材を介して前記第1基板及び前記第2基板を接合する接合工程と、を有し、前記予備加熱温度は、前記接合温度以上に設定されていることを特徴としている。
この構成によれば、予備加熱工程において接合材を接合温度以上の予備加熱温度で加熱することで、接合工程の前に基板や接合材に含まれる不純物をアウトガスとして放出させることができる。この場合、接合時の反応によって基板と接合材との界面からアウトガスが生成されることがないので、予備加熱工程でアウトガスを十分に放出させておくことで、接合工程でアウトガスがキャビティ内に放出されるのを抑制できる。その結果、キャビティ内の真空度を向上させ、パッケージの特性を向上させることができる。
また、前記第1基板及び前記第2基板のうち、少なくとも一方がガラスからなり、前記予備加熱温度は、ガラスの軟化点未満に設定されていてもよい。
この構成によれば、予備加熱工程で基板が軟化するのを抑制し、基板にダメージが及ぶのを抑制できる。
この構成によれば、予備加熱工程で基板が軟化するのを抑制し、基板にダメージが及ぶのを抑制できる。
また、前記予備加熱工程では、前記第1基板と前記第2基板とをスペーサを挟んで対向させてもよい。
この構成によれば、第1基板と第2基板とをスペーサを挟んで対向させることで、各基板間にスペーサの厚み分の間隙が形成される。これにより、予備加熱工程で基板や接合材等から放出されるアウトガスを各基板間の間隙を通して外部に容易かつ確実に排出することができる。
この構成によれば、第1基板と第2基板とをスペーサを挟んで対向させることで、各基板間にスペーサの厚み分の間隙が形成される。これにより、予備加熱工程で基板や接合材等から放出されるアウトガスを各基板間の間隙を通して外部に容易かつ確実に排出することができる。
また、前記接合材は、金基はんだであってもよい。
この構成によれば、予備加熱工程でアウトガスを効果的に放出できるとともに、各基板同士を確実に接合することができる。
この構成によれば、予備加熱工程でアウトガスを効果的に放出できるとともに、各基板同士を確実に接合することができる。
また、前記接合材は、AuとSnを含んだAu−Sn系はんだであってもよい。
この構成によれば、Au−Sn系はんだは金基はんだの中でも比較的融点(共晶点)が低いので、接合温度を低く設定することができる。そのため、アウトガスを効果的に放出させた上で、熱によるパッケージや電子部品へのダメージを抑制できる。
この構成によれば、Au−Sn系はんだは金基はんだの中でも比較的融点(共晶点)が低いので、接合温度を低く設定することができる。そのため、アウトガスを効果的に放出させた上で、熱によるパッケージや電子部品へのダメージを抑制できる。
また、前記接合温度は、前記予備加熱温度よりも低く設定されてもよい。
この構成によれば、接合工程において、予備加熱温度よりも低い温度に接合温度を設定することで、アウトガスの放出後、熱によるパッケージや電子部品へのダメージを抑制できる。
この構成によれば、接合工程において、予備加熱温度よりも低い温度に接合温度を設定することで、アウトガスの放出後、熱によるパッケージや電子部品へのダメージを抑制できる。
また、前記予備加熱工程の前に、前記第1基板及び前記第2基板における接合領域に、前記接合材に対する濡れ性が前記第1基板及び前記第2基板よりも高い下地膜を各別に形成する接合パターン形成工程と、前記第1基板及び前記第2基板の前記接合領域のうち、少なくとも一方の前記接合領域に前記接合材を形成する接合材形成工程と、を有していてもよい。
この構成によれば、接合材形成工程に先立って接合領域に下地膜を形成することで、基板の所望の領域に下地膜を介して接合材を確実に形成することができ、各基板の接合強度を向上させることができる。
この構成によれば、接合材形成工程に先立って接合領域に下地膜を形成することで、基板の所望の領域に下地膜を介して接合材を確実に形成することができ、各基板の接合強度を向上させることができる。
また、本発明のパッケージは、上記したようなパッケージの製造方法により製造されたことを特徴としている。
この構成によれば、上記本発明のパッケージの製造方法により製造されているので、特性に優れた信頼性の高いパッケージを提供できる。
この構成によれば、上記本発明のパッケージの製造方法により製造されているので、特性に優れた信頼性の高いパッケージを提供できる。
本発明によれば、キャビティ内の真空度を高め、電子部品の特性を向上させることができる。
次に、本発明の実施形態を図面に基づいて説明する。
[発振器]
図1は、本発明の実施形態における発振器1の斜視図である。図2は、リッド基板3、並びにSOI基板14のシリコン支持層11及びBOX層12を取り外した状態における発振器1の平面図である。図3は、図2のIII−III線に沿う断面図である。なお、以下に示す各図では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1から図3に示すように、本実施形態の発振器1は、ベース基板2及びリッド基板3が接合材35を介して接合されたパッケージ9と、パッケージ9のキャビティ3aに収納された振動子部(電子部品)8と、を備えている。なお、以下の説明では、パッケージ9の厚さ方向におけるベース基板2側を下方、リッド基板3側を上方として説明する場合がある。
[発振器]
図1は、本発明の実施形態における発振器1の斜視図である。図2は、リッド基板3、並びにSOI基板14のシリコン支持層11及びBOX層12を取り外した状態における発振器1の平面図である。図3は、図2のIII−III線に沿う断面図である。なお、以下に示す各図では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1から図3に示すように、本実施形態の発振器1は、ベース基板2及びリッド基板3が接合材35を介して接合されたパッケージ9と、パッケージ9のキャビティ3aに収納された振動子部(電子部品)8と、を備えている。なお、以下の説明では、パッケージ9の厚さ方向におけるベース基板2側を下方、リッド基板3側を上方として説明する場合がある。
(振動子部)
図3に示すように、振動子部8は、シリコン支持層11と、二酸化珪素(SiO2)のBOX(Buried Oxide)層12と、シリコン活性層15と、が順次積層された、いわゆるSOI(Silicon−On−Insulator)基板14を用いて半導体プロセス技術によって製造される。ただし、SOI基板14に限らず、シリコン等の半導体基板で振動子部8を製造しても構わない。
シリコン活性層15には、振動子4と、一対の電極部46a,46bと、が形成されている。
図3に示すように、振動子部8は、シリコン支持層11と、二酸化珪素(SiO2)のBOX(Buried Oxide)層12と、シリコン活性層15と、が順次積層された、いわゆるSOI(Silicon−On−Insulator)基板14を用いて半導体プロセス技術によって製造される。ただし、SOI基板14に限らず、シリコン等の半導体基板で振動子部8を製造しても構わない。
シリコン活性層15には、振動子4と、一対の電極部46a,46bと、が形成されている。
図2に示すように、振動子4は、所定の電圧が印加されたときに振動するものであって、SOI基板14を厚さ方向から見た平面視でI字状を呈している。具体的に、振動子4は、一対の振動子アイランド41a,41bと、これら振動子アイランド41a,41b間に両持ち状に支持された振動片42と、を備えている。なお、以下の説明では、SOI基板14の面内方向のうち、後述する振動片42の延在方向を単に延在方向といい、延在方向に直交する方向を幅方向という。
振動子アイランド41a,41bは、平面視で矩形状を呈し、その下面(ベース基板2側に位置する面)には、それぞれ電極パッド43が形成されている。
振動片42は、振動子アイランド41a,41b間を架け渡すとともに、幅方向に振動可能とされている。振動片42は、振動子アイランド41a,41bに連結される基端部44a,44bと、基端部44a,44bから基端部44a,44b間を架け渡すように延出する振動部45と、を備えている。
ここで、振動片42のうち、振動部45は、基端部44a,44bよりも機械的に強固に形成されている。本実施形態では、振動部45の幅が基端部44a,44bの幅に比べ広く形成されている。具体的に、基端部44a,44bは、振動片42に対して幅方向の両側から矩形状に窪んでおり、振動部45に比べ相対的に軟らかく形成されている。そして、振動片42は、基端部44a,44b間に、これら基端部44a,44bより幅の広い振動部45が連結された状態となっている。
振動子4に対して幅方向の両側には、振動子4に対して一定距離を空けた状態で、振動子4を間に挟む一対の電極部46a,46bが配置されている。各電極部46a,46bは、電極部アイランド47a,47bと、電極パッド48a,48bと、を備えている。
図3に示すように、各電極部アイランド47a,47bは、シリコン支持層11上にBOX層12を介して形成されている。図2、図3に示すように、電極部アイランド47a,47bは、延在方向に沿って延設され、振動子4を幅方向の両側から囲んでいる。電極部アイランド47a,47bの各々は、振動片42の振動部45に向けて幅方向の内側に突出する凸部49a,49bを備えている。そして、これら凸部49a,49bにおける幅方向の内側端面と、振動部45における幅方向の外側端面と、の間には、ギャップdが形成されている。
電極パッド48a,48bは、電極部アイランド47a,47bの下面のほぼ全域に亘って形成されている。この電極パッド48a,48bのうち、一方の電極パッド48aが振動片42の駆動用電極パッドとして構成され、他方の電極パッド48bが振動片42の振動の検出用電極パッドとして構成されている。
(パッケージ)
図3に示すように、ベース基板2及びリッド基板3は、ガラス材料、例えばソーダ石灰ガラスからなる基板である。
リッド基板3の下面側(ベース基板2との接合面側)には、上述した振動子部8を収容するキャビティ3aが形成されている。なお、リッド基板3の下面のうち、キャビティ3aを取り囲む額縁領域(接合領域)3bには、後述する接合材35が接合される下地膜51が形成されている。下地膜51は、額縁領域3b上において接合材35との濡れ性を改善する機能を有し、接合材35に対する濡れ性がリッド基板3よりも高い材料(例えばクロム(Cr)−金(Au)やチタン(Ti)−白金(Pt)−金(Au)等からなる積層膜)により形成されている。
図3に示すように、ベース基板2及びリッド基板3は、ガラス材料、例えばソーダ石灰ガラスからなる基板である。
リッド基板3の下面側(ベース基板2との接合面側)には、上述した振動子部8を収容するキャビティ3aが形成されている。なお、リッド基板3の下面のうち、キャビティ3aを取り囲む額縁領域(接合領域)3bには、後述する接合材35が接合される下地膜51が形成されている。下地膜51は、額縁領域3b上において接合材35との濡れ性を改善する機能を有し、接合材35に対する濡れ性がリッド基板3よりも高い材料(例えばクロム(Cr)−金(Au)やチタン(Ti)−白金(Pt)−金(Au)等からなる積層膜)により形成されている。
図2に示すように、ベース基板2上には、上述した振動子部8が実装される引き回し電極36,37が形成されている。引き回し電極36,37のうち、第1引き回し電極36には、振動子部8の振動子4が実装されている。具体的に、第1引き回し電極36は、ベース基板2における長手方向(振動子部8の延在方向)の両端部に位置し、短手方向に沿って互いに逆向きに延設されている。各第1引き回し電極36の一端部には、金(Au)等からなるバンプB1が形成され、このバンプB1を介して振動子アイランド41a,41bの電極パッド43が各別に実装されている。
一方、引き回し電極36,37のうち、第2引き回し電極37には、振動子部8の電極部46a,46bが実装されている。具体的に、第2引き回し電極37は、ベース基板2における短手方向の両端部に位置し、長手方向に沿って互い逆向きに延設されている。各第2引き回し電極37の一端部には、金(Au)等からなるバンプB2が形成され、このバンプB2を介して電極部46a,46bの電極パッド48a,48bが実装されている。
また、上述したベース基板2には、ベース基板2を厚さ方向に貫通するとともに、上述した各引き回し電極36,37と発振器1の外面に形成された図示しない外部電極と、の間を各別に接続する貫通電極32,33が設けられている。なお、貫通電極32,33は、例えば、コバールやFe−Ni合金(42アロイ)等の、熱膨張係数がベース基板2のガラス材料と近い(好ましくは同等か低め)材料により導電性の金属芯材により構成されている。
貫通電極32,33のうち第1貫通電極32は、ベース基板2における第1引き出し電極36の他端部に対応する位置に形成され、その上端面がベース基板2の上面で第1引き回し電極36に接続されている。第1貫通電極32の下端面は、ベース基板2の下面で外部電極に接続されている。
一方、貫通電極32,33のうち第2貫通電極33は、ベース基板2における第2引き出し電極37の他端部に対応する位置に形成され、その上端面がベース基板2の上面で第2引き回し電極37に接続されている。第2貫通電極33の下端面は、ベース基板2の下面で外部電極に接続されている。このように、引き回し電極36,37及び貫通電極32,33を介して発振器1と外部電極とが導通している。
一方、貫通電極32,33のうち第2貫通電極33は、ベース基板2における第2引き出し電極37の他端部に対応する位置に形成され、その上端面がベース基板2の上面で第2引き回し電極37に接続されている。第2貫通電極33の下端面は、ベース基板2の下面で外部電極に接続されている。このように、引き回し電極36,37及び貫通電極32,33を介して発振器1と外部電極とが導通している。
ここで、ベース基板2の上面には、ベース基板2及びリッド基板3間を接合する接合材35が設けられている。本実施形態の接合材35は、金基の共晶はんだ、例えば金(Au)と錫(Sn)を含んだAu−Sn系はんだからなる。共晶はんだは、例えば金が80wt%、錫が20wt%に組成が調整され、その共晶点Tc(融点)は280℃になっている。なお、金基の共晶はんだとして、他に金(Au)とシリコン(Si)を含んだAu−Si系はんだ、金(Au)とゲルマニウム(Ge)を含んだAu−Ge系はんだ等を用いても構わない。
接合材35は、ベース基板2の外周部分において、上述したリッド基板3の額縁領域3bと厚さ方向で対向する部分に振動子部8を取り囲む枠状に形成されている。そして、ベース基板2及びリッド基板3が、接合材35により接合されることで、キャビティ3a内の振動子部8が気密封止されている。なお、ベース基板2上における接合材35の形成領域には、接合材35の濡れ性を改善する下地膜52が形成されている。なお、下地膜52の材料としては、上述した下地膜51と同様の材料を用いることができる。
このように構成された発振器1を作動させる場合には、貫通電極32,33や引き回し電極36,37等を介して振動子4と電極部46aとの間に電圧を印加すると、両者間に静電引力が発生する。すると、振動片42が、幅方向に振動することで、振動片42と電極部46a,46bとの間のギャップdが変化し、振動片42と電極部46a,46bとの間の静電容量が変化する。そして、電極部46bの電極パッド48bは、静電容量の変化を共振周波数として検出する。そして、検出された共振周波数は、検出信号として電極パッド48bから第2引き回し電極37や第2貫通電極33等を介して外部に出力される。
[発振器の製造方法]
次に、上述した発振器1の製造方法を、図4に示すフローチャートを参照しながら説明する。以下には、複数のベース基板2が連なるベース基板用ウエハ40(第1基板)と、複数のリッド基板3が連なるリッド基板用ウエハ50(第2基板)と、の間に複数の振動子部8を封入してウエハ接合体60を形成し、ウエハ接合体60を切断することにより複数の発振器1を同時に製造する方法について説明する。
次に、上述した発振器1の製造方法を、図4に示すフローチャートを参照しながら説明する。以下には、複数のベース基板2が連なるベース基板用ウエハ40(第1基板)と、複数のリッド基板3が連なるリッド基板用ウエハ50(第2基板)と、の間に複数の振動子部8を封入してウエハ接合体60を形成し、ウエハ接合体60を切断することにより複数の発振器1を同時に製造する方法について説明する。
本実施形態に係る発振器1の製造方法は、主に、振動子部作製工程S10と、リッド基板用ウエハ作製工程S20と、ベース基板用ウエハ作製工程S30と、組立工程(S50以降)と、を有している。なお、各工程のうち、振動子部作製工程S10、リッド基板用ウエハ作製工程S20及びベース基板用ウエハ作製工程S30は、並行して実施することができる。
(振動子部作製工程)
図5〜図7は振動子部作成工程S10の工程図であって、SOI基板14の断面図である。
図5に示すように、振動子部作製工程S10では、まずシリコン支持層11上にBOX層12、シリコン活性層15が順次積層されたSOI基板14を準備する。そして、このSOI基板14上に、後に電極パッド43,48a,48bとなる図示しないメタル層を形成する。なお、メタル層は、スパッタや蒸着等によりSOI基板14の全面に成膜する。
図5〜図7は振動子部作成工程S10の工程図であって、SOI基板14の断面図である。
図5に示すように、振動子部作製工程S10では、まずシリコン支持層11上にBOX層12、シリコン活性層15が順次積層されたSOI基板14を準備する。そして、このSOI基板14上に、後に電極パッド43,48a,48bとなる図示しないメタル層を形成する。なお、メタル層は、スパッタや蒸着等によりSOI基板14の全面に成膜する。
次に、図6に示すように、SOI基板14上に成膜されたメタル層をパターニングして、上述した形状の電極パッド43,48a,48b(図6では電極パッド48a,48bのみを示す)に形成する。具体的には、フォトリソグラフィ技術により露光・現像した図示しないレジストマスクを介してドライエッチングを行うことで、SOI基板14上に成膜されたメタル層をパターニングする。
続いて、図7に示すように、シリコン活性層15を、上述した形状の電極部アイランド47a,47b及び振動子4に各々分離する。具体的には、フォトリソグラフィ技術により露光・現像した図示しないレジストマスクを介してドライエッチングを行うことで、シリコン活性層15を貫通してBOX層12の上面まで到達する凹部を形成する。
その後、振動子4の振動片形成領域のBOX層12を除去する。具体的には、シリコン活性層15に形成した凹部内をエッチングすることで、振動片42がシリコン支持層11から分離される。これにより、振動片42が振動子アイランド41a,41b(図3参照)に両持ち状に支持された振動子4が形成される。なお、このエッチングはドライエッチングまたはウェットエッチングのいずれの方法で行っても構わない。
以上により、振動子部作製工程S10が終了する。
以上により、振動子部作製工程S10が終了する。
(リッド基板用ウエハ作製工程)
図8は、ウエハ接合体60の分解斜視図である。なお、図8においては、上述した振動子部8や引き回し電極36,37等の図示は省略している。
図4、図8に示すように、リッド基板用ウエハ作製工程S20では、後にリッド基板3となるリッド基板用ウエハ50を作製する。まず、ソーダ石灰ガラスからなる円板状のリッド基板用ウエハ50を、所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する(S21)。
次いで、キャビティ形成工程S22では、リッド基板用ウエハ50におけるベース基板用ウエハ40との接合面側に、キャビティ3aを形成する。なお、キャビティ3aの形成は、加熱プレス成型やエッチング加工等によって行うことができる。
図8は、ウエハ接合体60の分解斜視図である。なお、図8においては、上述した振動子部8や引き回し電極36,37等の図示は省略している。
図4、図8に示すように、リッド基板用ウエハ作製工程S20では、後にリッド基板3となるリッド基板用ウエハ50を作製する。まず、ソーダ石灰ガラスからなる円板状のリッド基板用ウエハ50を、所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する(S21)。
次いで、キャビティ形成工程S22では、リッド基板用ウエハ50におけるベース基板用ウエハ40との接合面側に、キャビティ3aを形成する。なお、キャビティ3aの形成は、加熱プレス成型やエッチング加工等によって行うことができる。
次に、接合パターン形成工程S23では、リッド基板用ウエハ50の接合面側において、接合材35との接合領域に下地膜51を形成する。具体的には、下地膜51となるメタル層を成膜した後、下地膜51の形成領域に位置するメタル層が残存するようにパターニングを行う。なお、本実施形態では、キャビティ形成工程S22の後に接合パターン形成工程S23を行う構成について説明したが、これとは逆に接合パターン形成工程S23の後に、キャビティ形成工程S22を行っても構わない。
(ベース基板用ウエハ作製工程)
ベース基板用ウエハ作製工程S30では、後にベース基板となるベース基板用ウエハ40を作製する。まず、ソーダ石灰ガラスからなる円板状のベース基板用ウエハ40を、所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する(S31)。その後、ベース基板用ウエハ40に、貫通電極32,33(図3参照)を形成する。
ベース基板用ウエハ作製工程S30では、後にベース基板となるベース基板用ウエハ40を作製する。まず、ソーダ石灰ガラスからなる円板状のベース基板用ウエハ40を、所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する(S31)。その後、ベース基板用ウエハ40に、貫通電極32,33(図3参照)を形成する。
次いで、ベース基板用ウエハ40上に引き回し電極36,37及び下地膜52を形成する(S32)。具体的には、ベース基板用ウエハ40上に引き回し電極36,37及び下地膜52となるメタル層を成膜し、引き回し電極36,37及び下地膜52の形成領域に位置するメタル層が残存するようにパターニングを行う。その後、引き回し電極36,37上に、バンプB1,B2を形成する。なお、引き回し電極36,37及び下地膜52を別々に形成しても構わない。
次に、ベース基板用ウエハ40上に接合材35を形成する(S33)。具体的には、共晶はんだのペーストを下地膜52上に印刷等により形成した後、リフローによりフラックスを除去する。なお、接合材35は、印刷の他にスパッタや蒸着、電解めっき等により形成することも可能である。
続いて、ベース基板用ウエハ40を洗浄する(S34)。これにより、ベース基板用ウエハ40上に付着した不純物や、接合材35に残存したフラックス残渣が除去される。
この時点でベース基板用ウエハ作製工程S30が終了する。
この時点でベース基板用ウエハ作製工程S30が終了する。
(組立工程)
次に、ベース基板用ウエハ40の引き回し電極36,37上に、バンプB1,B2を介して振動子部8をマウントする振動子部マウント工程S50を行う。具体的には、電極パッド43,48a,48bをベース基板用ウエハ40に対向させた状態で、振動子部8をバンプB1,B2上に載置する。そして、バンプB1,B2を所定温度に加熱しながら、振動子部8をバンプB1,B2に押し付けつつ超音波振動を印加する。これにより、図3に示すように、振動子部8がベース基板用ウエハ40の主面から浮いた状態で、バンプB1,B2に実装される。
次に、ベース基板用ウエハ40の引き回し電極36,37上に、バンプB1,B2を介して振動子部8をマウントする振動子部マウント工程S50を行う。具体的には、電極パッド43,48a,48bをベース基板用ウエハ40に対向させた状態で、振動子部8をバンプB1,B2上に載置する。そして、バンプB1,B2を所定温度に加熱しながら、振動子部8をバンプB1,B2に押し付けつつ超音波振動を印加する。これにより、図3に示すように、振動子部8がベース基板用ウエハ40の主面から浮いた状態で、バンプB1,B2に実装される。
図9は、リッド−ベースセット工程S60を説明するための説明図である。
図9に示すように、リッド−ベースセット工程S60では、まず真空チャンバ65内にリッド基板用ウエハ50及びベース基板用ウエハ40をセットする。
図9に示すように、リッド−ベースセット工程S60では、まず真空チャンバ65内にリッド基板用ウエハ50及びベース基板用ウエハ40をセットする。
真空チャンバ65には真空ポンプPが接続されており、この真空ポンプPにより真空チャンバ65内の圧力が調節可能になっている。
真空チャンバ65には、ベース基板用ウエハ40を加熱する第1ヒータ71と、リッド基板用ウエハ50を加熱する第2ヒータ72と、が設けられている。第1ヒータ71及び第2ヒータ72には、市販のホットプレート等が使用される。
真空チャンバ65には、ベース基板用ウエハ40を加熱する第1ヒータ71と、リッド基板用ウエハ50を加熱する第2ヒータ72と、が設けられている。第1ヒータ71及び第2ヒータ72には、市販のホットプレート等が使用される。
リッド基板用ウエハ50及びベース基板用ウエハ40は、以下の手順で真空チャンバ65内にセットされる。
まず、第1ヒータ71上にベース基板用ウエハ40をセットする。なお、第1ヒータ71には、不図示の治具が配置され、この治具によってベース基板用ウエハ40が第1ヒータ71に対して位置決めされる。
まず、第1ヒータ71上にベース基板用ウエハ40をセットする。なお、第1ヒータ71には、不図示の治具が配置され、この治具によってベース基板用ウエハ40が第1ヒータ71に対して位置決めされる。
次に、ベース基板用ウエハ40上に、複数(本実施形態では2個)のスペーサ75を配置する。
スペーサ75は、例えばステンレス等からなる平面視略矩形状をした平板部材である。スペーサ75は、ベース基板用ウエハ40上に形成された引き回し電極36,37や接合材35を傷付けないように、ベース基板用ウエハ40の外周部(発振器1の形成領域の外側)に配置する。
スペーサ75は、例えばステンレス等からなる平面視略矩形状をした平板部材である。スペーサ75は、ベース基板用ウエハ40上に形成された引き回し電極36,37や接合材35を傷付けないように、ベース基板用ウエハ40の外周部(発振器1の形成領域の外側)に配置する。
続いて、スペーサ75上にリッド基板用ウエハ50を配置する。これにより、スペーサ75は、ベース基板用ウエハ40とリッド基板用ウエハ50とにより挟持された状態となる。そして、各ウエハ40,50間には、スペーサ75の厚み分の間隙Gが形成される。
最後に、リッド基板用ウエハ50に対してベース基板用ウエハ40とは反対側から第2ヒータ72を配置する。なお、第2ヒータ72には、不図示の治具が配置され、この治具によってリッド基板用ウエハ50が第2ヒータ72に対して位置決めされる。以上で、リッド−ベースセット工程S60が終了する。
(封止工程)
続いて、振動子部8をキャビティ3a内に気密封止する封止工程S70を行う。本実施形態の接合工程S70は、予備加熱工程S71と、接合工程S72と、を有している。
続いて、振動子部8をキャビティ3a内に気密封止する封止工程S70を行う。本実施形態の接合工程S70は、予備加熱工程S71と、接合工程S72と、を有している。
予備加熱工程S71では、まず窒素雰囲気とされた真空チャンバ65内を真空ポンプPで真空引きし、減圧雰囲気とする。
この状態で、第1ヒータ71及び第2ヒータ72により各ウエハ40,50を加熱することで、各ウエハ40,50間に位置する接合材35が加熱される。なお、真空ポンプPによる真空引きと、接合材35の加熱は、並行して行ってもよい。
この状態で、第1ヒータ71及び第2ヒータ72により各ウエハ40,50を加熱することで、各ウエハ40,50間に位置する接合材35が加熱される。なお、真空ポンプPによる真空引きと、接合材35の加熱は、並行して行ってもよい。
図10は、封止工程S70における接合材35の温度プロファイルである。
図10に示すように、上述した予備加熱工程S71において、接合材35の予備加熱温度Thは、後述する接合工程S72における接合温度Ts以上、ウエハ40,50の軟化点未満の範囲に設定されている。例えば、接合材35として、Au−Sn系はんだを用いる場合、共晶点Tcは280℃である。そのため、本実施形態において、接合温度Tsは、共晶点Tcよりも十分に高い温度、例えば320℃程度に設定される。そして、予備加熱温度Thは、接合温度Tsよりも高い例えば350℃程度に設定されている。なお、予備加熱温度Thを維持する加熱時間(予備加熱時間th)は、例えば10分程度に設定されている。
図10に示すように、上述した予備加熱工程S71において、接合材35の予備加熱温度Thは、後述する接合工程S72における接合温度Ts以上、ウエハ40,50の軟化点未満の範囲に設定されている。例えば、接合材35として、Au−Sn系はんだを用いる場合、共晶点Tcは280℃である。そのため、本実施形態において、接合温度Tsは、共晶点Tcよりも十分に高い温度、例えば320℃程度に設定される。そして、予備加熱温度Thは、接合温度Tsよりも高い例えば350℃程度に設定されている。なお、予備加熱温度Thを維持する加熱時間(予備加熱時間th)は、例えば10分程度に設定されている。
接合材35を予備加熱すると、接合材35が溶融することで、上述したリフロー時に形成されたボイド内に残留したガスや、フラックス残渣等の不純物がアウトガスとして放出される。さらに、予備加熱により、各ウエハ40,50に含まれる不純物についてもアウトガスとして放出される。そして、接合材35やウエハ40,50から放出されるアウトガスは、各ウエハ40,50間に形成された間隙Gを通して外部に排出される。
なお、接合材35を印刷以外の方法で形成した場合であっても、形成時に接合材35内に含まれた不純物がアウトガスとして放出される。例えば、スパッタにより接合材35を成膜した場合には、成膜時に接合材35内に取り込まれるアルゴンガスがアウトガスとして放出される。また、電解めっきにより接合材35を成膜した場合には、成膜時に取り込まれる水分等がアウトガスとして放出される。
図11は、接合工程S72の説明図である。
次に、リッド基板用ウエハ50及びベース基板用ウエハ40を接合する接合工程S72を行う。具体的には、図11に示すように、まずウエハ40,50間からスペーサ75を引き抜き、接合材35を介して各ウエハ40,50を当接させる。
次に、リッド基板用ウエハ50及びベース基板用ウエハ40を接合する接合工程S72を行う。具体的には、図11に示すように、まずウエハ40,50間からスペーサ75を引き抜き、接合材35を介して各ウエハ40,50を当接させる。
続いて、不図示の加圧装置を用いて第2ヒータ72を押圧し、リッド基板用ウエハ50をベース基板用ウエハ40に向けて押し付ける。さらに、ヒータ71,72の出力を下げ、接合材35を接合温度Tsに設定する。なお、上述した予備加熱温度Thを接合温度Tsと同等に設定した場合には、ヒータ71,72の出力を調整する必要はない。また、接合温度Tsを維持する加熱時間(接合時間ts)は、例えば5分程度に設定されている。
その後、各ウエハ40,50、及び接合材35を冷却することで、接合材35が硬化する。これにより、各ウエハ40,50が接合材35を介して接合されてなるウエハ接合体60が形成される。以上で、接合工程S70が終了する。
その後、各ウエハ40,50、及び接合材35を冷却することで、接合材35が硬化する。これにより、各ウエハ40,50が接合材35を介して接合されてなるウエハ接合体60が形成される。以上で、接合工程S70が終了する。
次に、ベース基板用ウエハ40の外面に導電性材料をパターニングして、外部電極を形成する(S80)。
続いて、ウエハ接合体60を所定の切断線Mに沿って切断する(S90)。これにより、ウエハ接合体60を複数の発振器1に分離することができる。
続いて、ウエハ接合体60を所定の切断線Mに沿って切断する(S90)。これにより、ウエハ接合体60を複数の発振器1に分離することができる。
その後、内部の電気特性検査を行う(S100)。すなわち、振動子4の共振周波数や共振抵抗値、ドライブレベル特性(共振周波数及び共振抵抗値の励振電力依存性)等を測定してチェックする。また、絶縁抵抗特性等を併せてチェックする。そして、最後に発振器1の外観検査を行って、寸法や品質等を最終的にチェックする。これをもって発振器1の製造が終了する。
本実施形態によれば、予備加熱工程S71において接合材35を接合温度Ts以上の予備加熱温度Thで加熱することで、接合工程S72の前に接合材35やウエハ40,50に含まれる不純物をアウトガスとして放出させることができる。これにより、接合工程S72でアウトガスがキャビティ3a内に放出されるのを抑制できるので、キャビティ3a内の真空度を向上させ、発振器1の特性を向上させることができる。
図12は、予備加熱温度Thと、キャビティ3a内部の圧力と、の関係を示す図である。なお、図12には、従来のように陽極接合を用いて各ウエハを接合する前に、本実施形態と同等の温度で予備加熱を行った場合を比較例として示している(図12中の陽極接合)。
図12に示すように、本実施形態では、比較例に比べて接合後のキャビティ3aの圧力を低くする(真空度を高くする)ことが可能であった。これは、陽極接合時には、ウエハと接合材との界面で生じる電気化学的な反応によってもアウトガスが放出される。そのため、本実施形態に比べてキャビティ内の圧力が高くなったものと考えられる。
これに対して、本実施形態では、接合工程S72で新たにアウトガスが生成されることがないので、予備加熱工程S71でアウトガスを十分に放出させておくことで、真空度の高いパッケージ9を作製することが可能である。
また、予備加熱工程S71においては、予備加熱温度Thが高いほど、接合後のキャビティ3a内の圧力が低くなっていることが確認できた。
これに対して、本実施形態では、接合工程S72で新たにアウトガスが生成されることがないので、予備加熱工程S71でアウトガスを十分に放出させておくことで、真空度の高いパッケージ9を作製することが可能である。
また、予備加熱工程S71においては、予備加熱温度Thが高いほど、接合後のキャビティ3a内の圧力が低くなっていることが確認できた。
また、本実施形態では、予備加熱工程S71において各ウエハ40,50の軟化点未満の温度に予備加熱温度Thを設定することで、予備加熱工程S71で各ウエハ40,50が軟化するのを抑制し、ウエハ40,50にダメージが及ぶのを抑制できる。
また、予備加熱工程S71において、スペーサ75を挟んで各ウエハ40,50を対向させることで、予備加熱工程S71で接合材35等から放出されるアウトガスを各ウエハ40,50間に形成された間隙Gを通して外部に容易かつ確実に排出することができる。これによっても、キャビティ3a内の真空度を向上させることができる。
また、予備加熱工程S71において、スペーサ75を挟んで各ウエハ40,50を対向させることで、予備加熱工程S71で接合材35等から放出されるアウトガスを各ウエハ40,50間に形成された間隙Gを通して外部に容易かつ確実に排出することができる。これによっても、キャビティ3a内の真空度を向上させることができる。
さらに、本実施形態では、金基の共晶はんだを接合材35に用いることで、予備加熱工程S71でアウトガスを効果的に放出できるとともに、各ウエハ40,50同士を確実に接合することができる。
また、本実施形態では、金基はんだの中でも比較的融点(共晶点Tc)が低いAu−Sn系はんだを用いているので、接合温度Tsを低く設定することができる。そのため、アウトガスを効果的に放出させた上で、熱による発振器1へのダメージを抑制できる。
しかも、本実施形態では、接合工程S72において、予備加熱温度Thよりも低い温度に接合温度Tsを設定することで、アウトガスの放出後、熱による発振器1へのダメージを抑制できる。
また、本実施形態では、金基はんだの中でも比較的融点(共晶点Tc)が低いAu−Sn系はんだを用いているので、接合温度Tsを低く設定することができる。そのため、アウトガスを効果的に放出させた上で、熱による発振器1へのダメージを抑制できる。
しかも、本実施形態では、接合工程S72において、予備加熱温度Thよりも低い温度に接合温度Tsを設定することで、アウトガスの放出後、熱による発振器1へのダメージを抑制できる。
また、本実施形態では、接合材形成工程S33に先立って各ウエハ40,50に下地膜51,52を形成することで、ウエハ40,50の所望の領域に下地膜51,52を介して接合材35を確実に形成することができ、各ウエハ40,50の接合強度を向上させることができる。
そして、本実施形態のパッケージ9は、上述した製造方法により製造されているので、特性に優れた信頼性の高いパッケージ9を提供できる。
なお、本発明は上述した実施形態に限られるものではない。
例えば上述した実施形態では、ベース基板用ウエハ40(ベース基板2)側に接合材35を設けるようにしたが、リッド基板用ウエハ50(リッド基板3)側に接合材35を設けてもよく、両ウエハ40,50に接合材35を設けてもよい。
また、上述した実施形態では、接合材35として金基はんだを用いる構成について説明したが、これに限られない。例えば、錫(Sn)とビスマス(Bi)を含んだ錫基はんだ等を用いても構わない。
例えば上述した実施形態では、ベース基板用ウエハ40(ベース基板2)側に接合材35を設けるようにしたが、リッド基板用ウエハ50(リッド基板3)側に接合材35を設けてもよく、両ウエハ40,50に接合材35を設けてもよい。
また、上述した実施形態では、接合材35として金基はんだを用いる構成について説明したが、これに限られない。例えば、錫(Sn)とビスマス(Bi)を含んだ錫基はんだ等を用いても構わない。
また、上述した実施形態では、各ウエハ40,50(基板2,3)をガラス製としたが、これに限らず、シリコンやセラミック等により形成しても構わない。この場合、各ウエハ40,50の双方をシリコンやセラミックで形成してもよく、一方をシリコンやセラミックで形成し、他方をガラスで形成しても構わない。なお、ベース基板用ウエハ40をシリコン材料から形成する場合、振動子部8をベース基板用ウエハ40と一体に作り込むようにしても良い。
また、パッケージ9内に封入される電子部品としては、上述した振動子部8に限られない。例えば、水晶等を利用した圧電振動片を封入してもよく、また加速度センサや、ジャイロスコープ、赤外線センサ等の各種センサを封入しても構わない。
その他、本発明の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能である。
8…振動子部(電子部品)
9…パッケージ
35…接合材
40…ベース基板用ウエハ(第1基板)
50…リッド基板用ウエハ(第2基板)
51,52…下地膜
Th…予備加熱温度
Ts…接合温度
9…パッケージ
35…接合材
40…ベース基板用ウエハ(第1基板)
50…リッド基板用ウエハ(第2基板)
51,52…下地膜
Th…予備加熱温度
Ts…接合温度
Claims (8)
- 互いに接合された第1基板及び第2基板の間に、電子部品を封入可能なパッケージの製造方法であって、
前記第1基板及び前記第2基板のうち、少なくとも一方の基板にはんだからなる接合材が形成された状態で、前記接合材を予備加熱温度で加熱する予備加熱工程と、
前記接合材を接合温度で加熱して、前記接合材を介して前記第1基板及び前記第2基板を接合する接合工程と、を有し、
前記予備加熱温度は、前記接合温度以上に設定されていることを特徴とするパッケージの製造方法。 - 前記第1基板及び前記第2基板のうち、少なくとも一方がガラスからなり、
前記予備加熱温度は、ガラスの軟化点未満に設定されていることを特徴とする請求項1に記載のパッケージの製造方法。 - 前記予備加熱工程では、前記第1基板と前記第2基板とをスペーサを挟んで対向させることを特徴とする請求項1または請求項2に記載のパッケージの製造方法。
- 前記接合材は、金基はんだであることを特徴とする請求項1から請求項3の何れか1項に記載のパッケージの製造方法。
- 前記接合材は、AuとSnを含んだAu−Sn系はんだであることを特徴とする請求項4記載のパッケージの製造方法。
- 前記接合温度は、前記予備加熱温度よりも低く設定されることを特徴とする請求項1から請求項5の何れか1項に記載のパッケージの製造方法。
- 前記予備加熱工程の前に、前記第1基板及び前記第2基板における接合領域に、前記接合材に対する濡れ性が前記第1基板及び前記第2基板よりも高い下地膜を各別に形成する接合パターン形成工程と、
前記第1基板及び前記第2基板の前記接合領域のうち、少なくとも一方の前記接合領域に前記接合材を形成する接合材形成工程と、を有していることを特徴とする請求項1から請求項6の何れか1項に記載のパッケージの製造方法。 - 請求項1から請求項7のいずれか1項に記載のパッケージの製造方法により製造されたことを特徴とするパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014179106A JP2016054195A (ja) | 2014-09-03 | 2014-09-03 | パッケージの製造方法、及びパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014179106A JP2016054195A (ja) | 2014-09-03 | 2014-09-03 | パッケージの製造方法、及びパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016054195A true JP2016054195A (ja) | 2016-04-14 |
Family
ID=55745301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014179106A Withdrawn JP2016054195A (ja) | 2014-09-03 | 2014-09-03 | パッケージの製造方法、及びパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016054195A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018097995A1 (en) * | 2016-11-22 | 2018-05-31 | Snaptrack, Inc. | Apparatus and method for connecting two substrates for an electric component |
CN113927115A (zh) * | 2021-11-09 | 2022-01-14 | 宁波江丰电子材料股份有限公司 | 一种背板的焊接方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126848A (ja) * | 1997-10-23 | 1999-05-11 | Sumitomo Metal Smi Electron Devices Inc | 半田層を有する部品 |
WO2006025139A1 (ja) * | 2004-09-01 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 回路基板とその製造方法及びこれを用いた電子部品 |
JP2013254916A (ja) * | 2012-06-08 | 2013-12-19 | Panasonic Corp | 電子部品およびその製造方法 |
-
2014
- 2014-09-03 JP JP2014179106A patent/JP2016054195A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126848A (ja) * | 1997-10-23 | 1999-05-11 | Sumitomo Metal Smi Electron Devices Inc | 半田層を有する部品 |
WO2006025139A1 (ja) * | 2004-09-01 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 回路基板とその製造方法及びこれを用いた電子部品 |
JP2013254916A (ja) * | 2012-06-08 | 2013-12-19 | Panasonic Corp | 電子部品およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018097995A1 (en) * | 2016-11-22 | 2018-05-31 | Snaptrack, Inc. | Apparatus and method for connecting two substrates for an electric component |
CN113927115A (zh) * | 2021-11-09 | 2022-01-14 | 宁波江丰电子材料股份有限公司 | 一种背板的焊接方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6167494B2 (ja) | 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器 | |
JP5129284B2 (ja) | 圧電振動子及び圧電振動子の製造方法 | |
JP4647671B2 (ja) | 水晶デバイス及び水晶デバイスの製造方法 | |
JP5085240B2 (ja) | 水晶デバイス及び水晶デバイスの製造方法 | |
JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
JP4864152B2 (ja) | 表面実装用の水晶振動子 | |
JP4647677B2 (ja) | 圧電デバイス | |
TWI614207B (zh) | 電子裝置及電子裝置的製造方法 | |
JP5550373B2 (ja) | パッケージの製造方法 | |
JP2011217301A (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
JP5251224B2 (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
JP5485714B2 (ja) | パッケージの製造方法 | |
WO2003044857A1 (en) | Package for electronic component, and piezoelectric vibrating device using the package for electronic component | |
JP2016054195A (ja) | パッケージの製造方法、及びパッケージ | |
JP5090836B2 (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
JP6780718B2 (ja) | 圧電振動デバイス | |
JP4274215B2 (ja) | 圧電デバイスおよび圧電デバイスの製造方法 | |
JP5553694B2 (ja) | 圧電振動子の製造方法 | |
JP5504927B2 (ja) | 圧電振動片、圧電振動デバイス、及び圧電振動デバイスの製造方法 | |
JP5823759B2 (ja) | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 | |
JP2007318209A (ja) | 表面実装型圧電振動デバイス、およびその製造方法 | |
JP3164891B2 (ja) | 水晶振動子とその製造方法 | |
JP2008048273A (ja) | 圧電デバイスおよび圧電デバイスの製造方法 | |
JP5128381B2 (ja) | 圧電デバイスとその製造方法 | |
JP4893602B2 (ja) | 圧電振動デバイスおよび圧電振動デバイスの気密封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180411 |