JP2016051791A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2016051791A
JP2016051791A JP2014175875A JP2014175875A JP2016051791A JP 2016051791 A JP2016051791 A JP 2016051791A JP 2014175875 A JP2014175875 A JP 2014175875A JP 2014175875 A JP2014175875 A JP 2014175875A JP 2016051791 A JP2016051791 A JP 2016051791A
Authority
JP
Japan
Prior art keywords
diffusion layer
conductivity type
electrode
type
type diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014175875A
Other languages
English (en)
Other versions
JP6387745B2 (ja
Inventor
紀元 中村
Norimoto Nakamura
紀元 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014175875A priority Critical patent/JP6387745B2/ja
Priority to US14/818,624 priority patent/US9472590B2/en
Priority to CN201510531863.6A priority patent/CN105390514B/zh
Publication of JP2016051791A publication Critical patent/JP2016051791A/ja
Application granted granted Critical
Publication of JP6387745B2 publication Critical patent/JP6387745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】転送路の幅に関係なく浮遊拡散層の容量を小さくできる固体撮像装置を提供する。
【解決手段】本発明の一態様は、P型ウェル12と、P型ウェル12に形成されたN型低濃度拡散層18と、N型低濃度拡散層18の表面に形成されたP型表面拡散層16と、N型低濃度拡散層18の側面とP型ウェル12との境界に形成されたP型高濃度ウェル15と、を具備する固体撮像装置である。
【選択図】図1

Description

本発明は、固体撮像装置及びその製造方法に関する。
従来の固体撮像装置は、フォトダイオードで生成される光電変換キャリアが一時蓄積するための浮遊拡散層に転送路を通って転送されるようになっている(例えば特許文献1参照)。
上記の固体撮像装置において、フォトダイオードでの光電変換キャリアを浮遊拡散層に効率良く転送する為には、転送路の幅が大きい方が望ましい。一方、浮遊拡散層において、光電変換キャリアを電圧に変換する変換ゲインを大きくする為には、浮遊拡散層の容量(断面積)を小さくすることが望ましく、必然的に転送路の幅を小さくすることが必要となる。そのため、転送路の幅を大きくしつつ浮遊拡散層の容量を小さくすることを両立させることが困難であった。
実開平6−338524
本発明の幾つかの態様は、転送路の幅に関係なく浮遊拡散層の容量を小さくできる固体撮像装置及びその製造方法に関連している。
本発明の一態様は、第1の第1導電型ウェルと、前記第1の第1導電型ウェルに形成された第1の第2導電型拡散層と、前記第1の第2導電型拡散層の表面に形成された第1導電型拡散層と、前記第1の第2導電型拡散層の側面と前記第1の第1導電型ウェルとの境界に形成された第2の第1導電型ウェルと、を具備することを特徴とする固体撮像装置である。
上記本発明の一態様によれば、第1の第2導電型拡散層に第1導電型拡散層及び第2の第1導電型ウェルを形成することで、転送路の幅に関係なく第1の第2導電型拡散層の容量を小さくすることができる。
また、本発明の一態様において、前記第1の第1導電型ウェルの表面に第1の絶縁膜を介して形成された第1の電極と、前記第1の第1導電型ウェルに形成された第2の第2導電型拡散層、を有し、前記第1の第2導電型拡散層は、前記第1の電極によって前記第2の第2導電型拡散層と接続されている。これにより、転送路の幅に関係なく第1の第2導電型拡散層の容量を小さくすることができる。
また、本発明の一態様において、前記第1の第1導電型ウェルの表面に第2の絶縁膜を介して形成された第2の電極と、前記第1の第1導電型ウェルに形成された第3の第2導電型拡散層と、を有し、前記第1の第2導電型拡散層は、前記第2の電極によって前記第3の第2導電型拡散層と接続されている。
また、本発明の一態様において、前記第1の第1導電型ウェルの表面には前記第1の電極と前記第2の電極との間に位置する素子分離膜が形成され、前記第1の電極と前記第2の電極との間に位置する前記第1の第2導電型拡散層は、前記素子分離膜の相互間に位置し、前記第2の第1導電型ウェルは前記素子分離膜下に形成されており、前記第1導電型拡散層は前記素子分離膜の素子領域側に形成されている。
上記の本発明の一態様によれば、第1導電型拡散層を素子分離膜の素子領域側に形成するため、第1の第2導電型拡散層の容量を小さくすることができる。
また、本発明の一態様において、前記第2の第1導電型ウェルは前記素子分離膜の素子領域側に形成されており、前記第1導電型拡散層は前記第2の第1導電型ウェルに接続されている。このように第1導電型拡散層が第2の第1導電型ウェルに接続されることで、第1の第2導電型拡散層の容量をより低減できる。
また、本発明の一態様において、前記第1導電型拡散層及び前記第2の第1導電型ウェルそれぞれの濃度は、前記第1の第1導電型ウェルの濃度より高い。このように第2の第1導電型ウェルの濃度を第1の第1導電型ウェルの濃度より高くすることで素子分離の機能を高めることができる。
また、本発明の一態様において、前記第1の電極と対向する前記第2の電極の面の長手方向と平行方向の前記第1の第2導電型拡散層の幅は、前記第1の電極側より前記第2の電極側の方が広い。これにより、キャリアの転送が容易となる。
また、本発明の一態様において、前記第1の電極と対向する前記第2の電極の面の長手方向と平行方向の前記第1導電型拡散層の幅は、前記第1の電極側より前記第2の電極側の方が狭い。これにより、キャリアの転送が容易となる。
また、本発明の一態様において、前記第1の第1導電型ウェルの表面に第3の絶縁膜を介して形成された第3の電極と、前記第1の第1導電型ウェルに形成された第4の第2導電型拡散層と、を有し、前記第2の第2導電型拡散層は、前記第3の電極によって前記第4の第2導電型拡散層と接続されている。
上記本発明の一態様によれば、第2の第2導電型拡散層にキャリアを一時蓄積することで、読み出し処理等の他の処理を行う時間をかせぐことができ、また一括電子シャッターの動作や解像度の制御が容易となる。
また、本発明の一態様において、前記第1の第2導電型拡散層の表面に第4の絶縁膜を介して形成された第4の電極を有し、前記第4の電極は前記第1の電極の隣に位置する。
上記本発明の一態様によれば、第4の電極を接地電位に固定すれば第4の電極によって第1の第2導電型拡散層に転送する際の障壁を作ることができる。それにより、読み出し時間を短くするなどの高速処理が容易になり、ノイズの低減にも役立つ。
本発明の一態様は、第1の第1導電型ウェルに第2の第1導電型ウェルを形成する工程と、前記第1の第1導電型ウェルに第1の第2導電型拡散層及び第2の第2導電型拡散層を形成する工程と、前記第1の第1導電型ウェルの表面に第1の絶縁膜を介して第1の電極を形成する工程と、前記第1の第2導電型拡散層及び前記第2の第2導電型拡散層それぞれの表面に、前記第1の電極に対して自己整合的に第1導電型拡散層を形成する工程と、を具備し、前記第1の第2導電型拡散層は、前記第1の電極によって前記第2の第2導電型拡散層と接続され、前記第2の第1導電型ウェルは、前記第1の第2導電型拡散層の側面と前記第1の第1導電型ウェルとの境界に形成されることを特徴とする固体撮像装置の製造方法である。なお、第1の電極に対して自己整合的に第1導電型拡散層を形成するとは、第1の電極の一部または全部をマスクとして不純物をイオン注入することで第1導電型拡散層を形成することを意味する。
上記本発明の一態様によれば、第1の第2導電型拡散層に形成する第1導電型拡散層を、第2の第2導電型拡散層に形成する第1導電型拡散層と同時に形成することで、工程を簡略化でき、製造コストを低減できる。
また、本発明の一態様において、前記第1導電型拡散層の濃度は、前記第1の第1導電型ウェルの濃度より高い。
(A)は本発明の一態様に係る固体撮像装置を示す平面図、(B)は(A)に示すa−a'線に沿った断面図、(C)は(A)に示すb−b'線に沿った断面図。 図1(C)に示すN型浮遊拡散層のN型低濃度領域18からP型表面拡散層16とP型高濃度ウェル15を無くしたものの断面図。 本発明の一態様に係る固体撮像装置を示す平面図。 本発明の一態様に係る固体撮像装置を示す平面図。 (A)は本発明の一態様に係る固体撮像装置を示す平面図、(B)は(A)に示すa−a'線に沿った断面図。 (A)は本発明の一態様に係る固体撮像装置を示す平面図、(B)は(A)に示すa−a'線に沿った断面図、(C)は(A)に示すb−b'線に沿った断面図。 (A),(B)は図6に示す固体撮像装置の製造方法を説明するための断面図。 (A)〜(C)は図6に示す固体撮像装置の製造方法を説明するための断面図。 (A)は本発明の一態様に係る固体撮像装置を示す平面図、(B)は(A)に示すa−a'線に沿った断面図、(C)は(A)に示すb−b'線に沿った断面図。 図6に示す固体撮像装置の電荷転送動作を説明するための図。 図6に示す固体撮像装置の電荷転送動作を説明するための図。 図6に示す固体撮像装置の電荷転送動作を説明するための図。 図6に示す固体撮像装置の電荷転送動作を説明するための図。 図6に示す固体撮像装置の電荷転送動作を説明するための駆動シーケンスの図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
[実施の形態1]
図1(A)は、本発明の一態様に係る固体撮像装置を示す平面図であり、図1(B)は、図1(A)に示すa−a'線に沿った断面図であり、図1(C)は、図1(A)に示すb−b'線に沿った断面図である。
半導体基板としてのN型シリコン基板11にはP型ウェル12が形成されており、P型ウェル12には素子分離膜としてのLOCOS酸化膜13が形成されている。LOCOS酸化膜13の内側にはアクティブ領域14が形成される。LOCOS酸化膜13の下及びアクティブ領域14側(素子領域側)にはP型高濃度ウェル15が形成されている。P型高濃度ウェル15はP型ウェル12より高濃度のウェルである。これにより、P型高濃度ウェル15が画素の分離領域を形成するウェルを兼ねることができ、素子分離の機能を高めることができる。なお、本実施の形態では、素子分離膜としてLOCOS酸化膜13を用いているが、これに限定されるものではなく、トレンチ素子分離膜等の他の素子分離膜を用いることも可能である。
P型高濃度ウェル15の内側に位置するP型ウェル12にはN型蓄積層17が形成されている。N型蓄積層17は、光電変換キャリアを蓄積する層であり、光電変換素子(フォトダイオード)23の一部を構成する。
P型ウェル12の表面上にはゲート絶縁膜11aを介して転送ゲート電極(以下、「転送電極」ともいう。)21が形成されており、P型ウェル12の表面上にはゲート絶縁膜11bを介してリセットゲート電極(以下、「リセット電極」ともいう。)22が形成されている。
P型高濃度ウェル15の内側に位置するP型ウェル12にはN型低濃度拡散層18が形成されており、N型低濃度拡散層18は転送電極21とリセット電極22の相互間に位置する。N型低濃度拡散層18は、転送電極21とリセット電極22の相互間に位置するLOCOS酸化膜13、転送電極21及びリセット電極22に対して自己整合的に形成されている。N型低濃度拡散層18の表面にはN型中濃度拡散層19が形成されており、N型低濃度拡散層18及びN型中濃度拡散層19によってN型浮遊拡散層24が形成される。つまり、N型浮遊拡散層24は、LOCOS酸化膜13の相互間に位置し、且つ転送電極21とリセット電極22との間に位置する。
N型浮遊拡散層24は、転送電極21によってN型蓄積層17と接続されている。つまり、転送電極21、N型蓄積層17及びN型浮遊拡散層24によって転送トランジスターが構成され、光電変換素子23のN型蓄積層17に光電変換キャリアが蓄積され、その光電変換キャリアは転送電極21によってN型浮遊拡散層24に転送される。
P型高濃度ウェル15の内側に位置するP型ウェル12にはN型高濃度拡散層20が形成されており、N型高濃度拡散層20はリセット電極22に対して自己整合的に形成されている。N型高濃度拡散層20、N型低濃度拡散層18、N型蓄積層17の順に深さが深くなっている(図1(B)参照)。
N型浮遊拡散層24は、リセット電極22によってN型高濃度拡散層20と接続されている。つまり、リセット電極22、N型浮遊拡散層24及びN型高濃度拡散層20によってリセットトランジスターが構成され、N型浮遊拡散層24に一時蓄積されたキャリアはリセット電極22によってN型高濃度拡散層20に放出される。
N型蓄積層17の表面及びN型蓄積層17に隣接するP型高濃度ウェル15の表面にはP型表面拡散層16が形成されている。このP型表面拡散層16の濃度はP型ウェル12の濃度より高い。このP型表面拡散層16は、光電変換素子23において光によらない熱励起キャリアによって生じる暗電流を抑制する為に設けるピニング層を兼ねる。
また、P型表面拡散層16は、N型低濃度拡散層18の表面にも形成され、転送電極21からリセット電極22まで連続的に形成されている。P型表面拡散層16は、転送電極21、リセット電極22、LOCOS酸化膜13及びレジストマスク(図示せず)をマスクとしてイオン注入されることで形成されている。このレジストマスクの開口領域16aは図1(A)に示されている。P型表面拡散層16は、LOCOS酸化膜13のアクティブ領域14側(素子領域側)に形成されている。P型表面拡散層16はP型高濃度ウェル15に電気的に接続されており、P型高濃度ウェル15はP型ウェル12に電気的に接続されている。これにより、P型ウェル12の電位を表面に伝えることができる。
また、N型低濃度拡散層18の表面に形成されるP型表面拡散層16と、N型蓄積層17の表面に形成されるP型表面拡散層16を同じイオン注入工程で形成することにより、製造工程を簡略化することができ、製造コストを低減できる。
図1(C)に示すように、P型高濃度ウェル15は、N型浮遊拡散層24のN型低濃度拡散層18の側面とP型ウェル12との境界に形成されており、N型低濃度拡散層18の底面には形成されていない。
P型高濃度ウェル15は、転送トランジスターのチャネル幅方向のアクティブ領域14の端部、リセットトランジスターのチャネル幅方向のアクティブ領域14の端部、N型浮遊拡散層24のキャリア転送方向に垂直な方向のアクティブ領域14の端部に連続的に形成されている。
P型表面拡散層16は、転送トランジスターのチャネル幅方向のアクティブ領域14の端部、リセットトランジスターのチャネル幅方向のアクティブ領域14の端部、N型浮遊拡散層24のキャリア転送方向に垂直な方向のアクティブ領域14の端部を含み、N型中濃度拡散層19近くまで延在する。
本実施の形態によれば、図1(C)に示すようにN型浮遊拡散層24が反対導電型のP型表面拡散層16とP型高濃度ウェル15に挟まれることにより、N型浮遊拡散層24のキャリア蓄積領域の周囲を空乏化させることができ、キャリア蓄積領域の容量を小さくすることができる。従って、転送効率を犠牲にすることなく(転送路の幅に関係なく)、N型浮遊拡散層24の低容量化を実現できる。
つまり、転送路の幅を大きくして転送効率を高くしても、N型浮遊拡散層24がP型表面拡散層16とP型高濃度ウェル15に挟まれることで、N型浮遊拡散層24のキャリア蓄積領域の周囲を空乏化して、キャリア蓄積領域の容量を小さくすることができる。従って、光電変換キャリアを電圧に変換する変換ゲインを大きくすることができる。
上記の効果をさらに詳細に説明する。
図2は、図1(C)に示すN型浮遊拡散層24のN型低濃度領域18からP型表面拡散層16とP型高濃度ウェル15を無くしたものの断面図である。
図1(C)に示すN型低濃度拡散層18にはP型表面拡散層16とP型高濃度ウェル15によって空乏層が形成されるのに対し、図2に示すN型低濃度拡散層18には、P型表面拡散層16とP型高濃度ウェル15が無いため、そのような空乏層は形成されない。それにより、図1(C)に示すN型浮遊拡散層24では、キャリア蓄積領域の容量(断面積)を小さくすることができる。キャリアの蓄積量Qとキャリア蓄積領域の容量Cと出力電圧Vとの関係はV=Q/Cであるため、容量Cを小さくすればキャリア蓄積領域に蓄積されるキャリアが同じ数でも出力電圧Vを高くすることができる。よって、光電変換キャリアを電圧に変換する変換ゲインを大きくすることができる。
なお、N型浮遊拡散層24の低容量化を実現するためにはP型表面拡散層16及びP型高濃度ウェル15それぞれの濃度がP型ウェル12の濃度より高くなくてもよい。
[実施の形態2]
図3は、本発明の一態様に係る固体撮像装置を示す平面図であり、図1(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
転送電極21と対向するリセット電極22の側面の長手方向と平行方向のN型浮遊拡散層のN型低濃度拡散層18aは、転送電極21側の幅52よりリセット電極22側の幅51の方が広い。つまり、N型低濃度拡散層18aの幅51,52はP型高濃度ウェル15aの相互間隔に相当するため、本実施の形態では、P型高濃度ウェル15aの相互間隔を転送電極21側よりリセット電極22側の方を広くすることで、転送電極21側のN型低濃度拡散層18aの幅52よりリセット電極22側のN型低濃度拡散層18aの幅51を広くすることができる。
本実施の形態においても実施の形態1と同様の効果を得ることができる。
また、P型高濃度ウェル15aを形成するアクティブ領域14の端部からの幅を、転送トランジスターからリセットトランジスターへ向かうほど小さくすることで、N型浮遊拡散層のN型低濃度拡散層18aの空乏化する領域(断面積)を大きくすることがでる。その結果、キャリアが流れ易いポテンシャルプロファイルを形成させることができる。よって、キャリアの転送が容易となる。
[実施の形態3]
図4は、本発明の一態様に係る固体撮像装置を示す平面図であり、図1(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
転送電極21と対向するリセット電極22の側面の長手方向と平行方向のP型表面拡散層は、転送電極21側の幅54よりリセット電極22側の幅53の方が狭い。これにより、P型表面拡散層の相互間に位置するN型低濃度拡散層18の幅を、転送電極21側よりリセット電極22側の方が広くすることができる。
P型表面拡散層は、転送電極21、リセット電極22、LOCOS酸化膜13及びレジストマスク(図示せず)をマスクとしてイオン注入されることで形成されている。このレジストマスクの開口領域16bは図4に示されている。
本実施の形態においても実施の形態1と同様の効果を得ることができる。
また、P型表面拡散層を形成するアクティブ領域14の端部からの幅を、転送トランジスターからリセットトランジスターへ向かうほど小さくすることで、N型浮遊拡散層のN型低濃度拡散層18の空乏化する領域(断面積)を大きくすることがでる。その結果、キャリアが流れ易いポテンシャルプロファイルを形成させることができる。よって、キャリアの転送が容易となる。
[実施の形態4]
図5(A)は、本発明の一態様に係る固体撮像装置を示す平面図であり、図5(B)は、図5(A)に示すa−a'線に沿った断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態による固体撮像装置は、転送電極21とN型浮遊拡散層24との間にキャリア一時蓄積層32と転送電極31を配置する点が実施の形態1と異なる。つまり、P型ウェル12の表面にゲート絶縁膜11cを介して転送電極31が形成されており、P型ウェル12にはキャリアを一時蓄積するN型蓄積層33が形成されている。N型蓄積層33の表面にはP型表面拡散層16が形成されている。
N型蓄積層33は、転送電極21によってN型蓄積層17と接続され、転送電極31によってN型浮遊拡散層24と接続されている。つまり、転送電極21、N型蓄積層17及びN型蓄積層33によって転送トランジスターが構成され、光電変換素子23のN型蓄積層17に光電変換キャリアが蓄積され、その光電変換キャリアは転送電極21によってN型蓄積層33に転送される。また、転送電極31、N型浮遊拡散層24及びN型蓄積層33によって転送トランジスターが構成され、N型蓄積層33に一時蓄積されたキャリアは転送電極31によってN型浮遊拡散層24に転送される。
本実施の形態においても実施の形態1と同様の効果を得ることができる。
また、N型蓄積層33にキャリアを一時蓄積することで、読み出し処理等の他の処理を行う時間をかせぐことができ、また一括電子シャッターの動作や解像度の制御が容易となる。
[実施の形態5]
図6(A)は、本発明の一態様に係る固体撮像装置を示す平面図であり、図6(B)は、図6(A)に示すa−a'線に沿った断面図であり、図6(C)は、図6(A)に示すb−b'線に沿った断面図であり、図5と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態による固体撮像装置は、N型浮遊拡散層のN型低濃度拡散層18の表面にゲート絶縁膜11dを介して障壁電極35が形成されている点が実施の形態1と異なり、障壁電極35は転送電極31の隣に位置する。
本実施形態では、障壁電極35を接地電位(GND)に固定することで、N型蓄積層33に一時蓄積されたキャリアを転送電極31によってN型浮遊拡散層24に転送する際の障壁を作ることができる。それにより、読み出し時間を短くするなどの高速処理が容易になり、ノイズの低減にも役立つ。
図7及び図8は、図6に示す固体撮像装置の製造方法を説明するための断面図である。
まず、図7(A)に示すように、N型シリコン基板11にLOCOS酸化膜13を形成する。これにより、LOCOS酸化膜13の内側にはアクティブ領域14が形成される。次いで、N型シリコン基板11に不純物をイオン注入することでP型ウェル12を形成する。次いで、P型ウェル12に不純物をイオン注入することでP型高濃度ウェル15を形成する。P型高濃度ウェル15は分離領域としても機能する。
次に、図7(B)に示すように、P型ウェル12に不純物をイオン注入することでN型蓄積層17,33、N型浮遊拡散層のN型低濃度拡散層18及びN型中濃度拡散層19を形成する。
この後、図8(A)に示すように、N型シリコン基板11の表面を熱酸化することで、N型シリコン基板11の表面にゲート絶縁膜11a,11b,11c,11dとなるゲート酸化膜を形成する。次いで、ゲート酸化膜上にポリシリコン膜を成膜し、このポリシリコン膜をフォトリソグラフィ技術及びドライエッチング技術によりパターニングする。これにより、ゲート絶縁膜11a上には転送電極21が形成され、ゲート絶縁膜11b上にはリセット電極22が形成され、ゲート絶縁膜11c上には転送電極31が形成され、ゲート絶縁膜11d上には障壁電極35が形成される。
次に、図8(B),(C)に示すように、転送電極21,31、障壁電極35、リセット電極22、LOCOS酸化膜13及びレジストマスク(図示せず)をマスクとして、N型蓄積層17,33及びN型低濃度拡散層18に不純物をイオン注入することでP型表面拡散層16を形成する。この際に使用するレジストマスクは、図6(A)に示す開口領域16cを有している。
本実施形態では、N型低濃度拡散層18の表面に形成されるP型表面拡散層16と、N型蓄積層17,33の表面に形成されるピニング層を兼ねるP型表面拡散層16を同じイオン注入工程で形成することにより、製造工程を簡略化することができ、製造コストを低減できる。
[実施の形態6]
図9(A)は、本発明の一態様に係る固体撮像装置を示す平面図であり、図9(B)は、図9(A)に示すa−a'線に沿った断面図であり、図9(C)は、図9(A)に示すb−b'線に沿った断面図であり、図6と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態による固体撮像装置は、P型表面拡散層16を形成する際のレジストマスクの開口領域16dが、図9(A)に示すとおりであり、図6(A)に示す開口領域16cと異なる。つまり、図9(A)に示すレジストマスクの開口領域16dでは、N型中濃度拡散層19及びその周囲が開口されていないのに対し、図6(A)に示すレジストマスクの開口領域16cでは、N型中濃度拡散層19及びその周囲と障壁電極35からリセット電極22まで連続的に開口されていない。
本実施の形態においても実施の形態5と同様の効果を得ることができる。
[実施の形態7]
図10〜図13は、図6に示す固体撮像装置の電荷転送動作を説明するための図である。図14は、図6に示す固体撮像装置の電荷転送動作を説明するための駆動シーケンスである。
図10に示すように、フォトダイオードで電荷が蓄積され、N型蓄積層33に電荷が一時蓄積される(0)。次いで、N型浮遊拡散層に蓄積された電荷をリセットトランジスターRst Trによってリセットする(1)。これが図14に示す1画素目のリセット動作に相当する。
次に、図11に示すように、N型蓄積層33に蓄積された電荷を、第二転送ゲートをOnすることで第二転送ゲートとN型低濃度拡散層18の低濃度蓄積領域のオーバーラップ領域に転送する(2)。これが図14に示す1画素目の第2転送動作に相当する。次いで、第二転送ゲートをOnのままで、N型浮遊拡散層の電位レベルを増幅トランジスターのソースフォロアで読み出してNoiseレベルの読み出しを行う(3)。これが図14に示す1画素目のNoise読み出しに相当する。
次に、図12に示すように、第二転送ゲートとN型低濃度拡散層18の低濃度蓄積領域のオーバーラップ領域の電荷を、第二転送ゲートをOffすることでN型浮遊拡散層のN型低濃度拡散層18に転送する(4)。これが図14に示す1画素目の第三転送動作に相当する。次いで、第二転送ゲートをOffしたまたでN型浮遊拡散層の電位レベルを増幅トランジスターのソースフォロアで読み出してSignalレベルの読み出しを行う(5)。これが図14に示す1画素目のSignal読み出しに相当する。
次に、図13に示すように、フォトダイオードに蓄積された電荷を、第一転送ゲートをOnとOffすることで、一時蓄積層であるN型蓄積層33に転送する(6)。次いで、フォトダイオードで電荷が蓄積される(0)。
なお、本発明の種々の態様において、特定のA(以下「A」という)の上(または下)に特定のB(以下「B」という)を形成する(Bが形成される)というとき、Aの上(または下)に直接Bを形成する(Bが形成される)場合に限定されない。Aの上(または下)に本発明の作用効果を阻害しない範囲で、他のものを介してBを形成する(Bが形成される)場合も含む。
また、上記の実施の形態1〜7では、P型ウェル12を第1の第1導電型ウェルと読み替え、N型浮遊拡散層24を第1の第2導電型拡散層と読み替え、P型表面拡散層16を第1導電型拡散層と読み替え、P型高濃度ウェル15,15aを第2の第1導電型ウェルと読み替え、転送電極21を第1の電極と読み替え、N型蓄積層17を第2の第2導電型拡散層と読み替え、リセット電極22を第2の電極と読み替え、N型高濃度拡散層20を第3の第2導電型拡散層と読み替え、LOCOS酸化膜13を素子分離膜と読み替えてもよい。また、転送電極21を第3の電極と読み替え、N型蓄積層17を第4の第2導電型拡散層と読み替えてもよいが、この場合は転送電極31を第1の電極と読み替え、N型蓄積層33を第2の第2導電型拡散層と読み替えることとする。また、障壁電極35を第4の電極と読み替えてもよい。
また、上記の実施の形態1〜7を適宜組合せて実施することも可能である。
11…N型シリコン基板、11a,11b,11c,11d…ゲート絶縁膜、12…P型ウェル、13…LOCOS酸化膜、14…アクティブ領域、15,15a…P型高濃度ウェル、16…P型表面拡散層、16a,16b,16c,16d…レジストマスクの開口領域、17…N型蓄積層、18,18a…N型低濃度拡散層、19…N型中濃度拡散層、20…N型高濃度拡散層、21…転送電極、22…リセット電極、23…光電変換素子(フォトダイオード)、24…N型浮遊拡散層、31…転送電極、32…キャリア一時蓄積層、33…N型蓄積層、35…障壁電極、51…N型低濃度拡散層のリセット電極側の幅、52…N型低濃度拡散層の転送電極側の幅、53…P型表面拡散層のリセット電極側の幅、54…P型表面拡散層の転送電極側の幅。
特開平6−338524

Claims (12)

  1. 第1の第1導電型ウェルと、
    前記第1の第1導電型ウェルに形成された第1の第2導電型拡散層と、
    前記第1の第2導電型拡散層の表面に形成された第1導電型拡散層と、
    前記第1の第2導電型拡散層の側面と前記第1の第1導電型ウェルとの境界に形成された第2の第1導電型ウェルと、
    を具備することを特徴とする固体撮像装置。
  2. 請求項1において、
    前記第1の第1導電型ウェルの表面に第1の絶縁膜を介して形成された第1の電極と、
    前記第1の第1導電型ウェルに形成された第2の第2導電型拡散層、
    を有し、
    前記第1の第2導電型拡散層は、前記第1の電極によって前記第2の第2導電型拡散層と接続されていることを特徴とする固体撮像装置。
  3. 請求項2において、
    前記第1の第1導電型ウェルの表面に第2の絶縁膜を介して形成された第2の電極と、
    前記第1の第1導電型ウェルに形成された第3の第2導電型拡散層と、
    を有し、
    前記第1の第2導電型拡散層は、前記第2の電極によって前記第3の第2導電型拡散層と接続されていることを特徴とする固体撮像装置。
  4. 請求項3において、
    前記第1の第1導電型ウェルの表面には前記第1の電極と前記第2の電極との間に位置する素子分離膜が形成され、
    前記第1の電極と前記第2の電極との間に位置する前記第1の第2導電型拡散層は、前記素子分離膜の相互間に位置し、
    前記第2の第1導電型ウェルは前記素子分離膜下に形成されており、
    前記第1導電型拡散層は前記素子分離膜の素子領域側に形成されていることを特徴とする固体撮像装置。
  5. 請求項4において、
    前記第2の第1導電型ウェルは前記素子分離膜の素子領域側に形成されており、
    前記第1導電型拡散層は前記第2の第1導電型ウェルに接続されていることを特徴とする固体撮像装置。
  6. 請求項4または5において、
    前記第1導電型拡散層及び前記第2の第1導電型ウェルそれぞれの濃度は、前記第1の第1導電型ウェルの濃度より高いことを特徴とする固体撮像装置。
  7. 請求項3乃至6のいずれか一項において、
    前記第1の電極と対向する前記第2の電極の面の長手方向と平行方向の前記第1の第2導電型拡散層の幅は、前記第1の電極側より前記第2の電極側の方が広いことを特徴とする固体撮像装置。
  8. 請求項3乃至7のいずれか一項において、
    前記第1の電極と対向する前記第2の電極の面の長手方向と平行方向の前記第1導電型拡散層の幅は、前記第1の電極側より前記第2の電極側の方が狭いことを特徴とする固体撮像装置。
  9. 請求項2乃至8のいずれか一項において、
    前記第1の第1導電型ウェルの表面に第3の絶縁膜を介して形成された第3の電極と、
    前記第1の第1導電型ウェルに形成された第4の第2導電型拡散層と、
    を有し、
    前記第2の第2導電型拡散層は、前記第3の電極によって前記第4の第2導電型拡散層と接続されていることを特徴とする固体撮像装置。
  10. 請求項2乃至9のいずれか一項において、
    前記第1の第2導電型拡散層の表面に第4の絶縁膜を介して形成された第4の電極を有し、
    前記第4の電極は前記第1の電極の隣に位置することを特徴とする固体撮像装置。
  11. 第1の第1導電型ウェルに第2の第1導電型ウェルを形成する工程と、
    前記第1の第1導電型ウェルに第1の第2導電型拡散層及び第2の第2導電型拡散層を形成する工程と、
    前記第1の第1導電型ウェルの表面に第1の絶縁膜を介して第1の電極を形成する工程と、
    前記第1の第2導電型拡散層及び前記第2の第2導電型拡散層それぞれの表面に、前記第1の電極に対して自己整合的に第1導電型拡散層を形成する工程と、
    を具備し、
    前記第1の第2導電型拡散層は、前記第1の電極によって前記第2の第2導電型拡散層と接続され、
    前記第2の第1導電型ウェルは、前記第1の第2導電型拡散層の側面と前記第1の第1導電型ウェルとの境界に形成されることを特徴とする固体撮像装置の製造方法。
  12. 請求項11において、
    前記第1導電型拡散層の濃度は、前記第1の第1導電型ウェルの濃度より高いことを特徴とする固体撮像装置の製造方法。
JP2014175875A 2014-08-29 2014-08-29 固体撮像装置及びその製造方法 Active JP6387745B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014175875A JP6387745B2 (ja) 2014-08-29 2014-08-29 固体撮像装置及びその製造方法
US14/818,624 US9472590B2 (en) 2014-08-29 2015-08-05 Solid-state image capturing device and manufacturing method thereof
CN201510531863.6A CN105390514B (zh) 2014-08-29 2015-08-26 固态成像装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175875A JP6387745B2 (ja) 2014-08-29 2014-08-29 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016051791A true JP2016051791A (ja) 2016-04-11
JP6387745B2 JP6387745B2 (ja) 2018-09-12

Family

ID=55403430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175875A Active JP6387745B2 (ja) 2014-08-29 2014-08-29 固体撮像装置及びその製造方法

Country Status (3)

Country Link
US (1) US9472590B2 (ja)
JP (1) JP6387745B2 (ja)
CN (1) CN105390514B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145619A (ja) * 2018-02-19 2019-08-29 キヤノン株式会社 撮像装置およびカメラ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016187018A (ja) * 2015-03-27 2016-10-27 キヤノン株式会社 光電変換装置およびカメラ
US9857220B2 (en) * 2015-04-15 2018-01-02 Canon Kabushiki Kaisha Photoelectric converter, focus detection apparatus, and optical apparatus which are used for autofocusing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267553A (ja) * 2000-03-22 2001-09-28 Nec Corp 電荷転送装置およびその製造方法
US20070084986A1 (en) * 2005-10-18 2007-04-19 Dialog Semiconductor Manufacturing Ltd Multiple photosensor pixel
JP2009158932A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP2012010293A (ja) * 2010-06-28 2012-01-12 Panasonic Corp 固体撮像素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248225B2 (ja) 1992-04-08 2002-01-21 ソニー株式会社 固体撮像素子の製造方法
US5438211A (en) 1993-03-31 1995-08-01 Kabushiki Kaisha Toshiba Charge-transfer device having an improved charge-sensing section
JPH06338524A (ja) 1993-03-31 1994-12-06 Toshiba Corp 電荷転送装置
JP3592107B2 (ja) 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6850278B1 (en) 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP4604621B2 (ja) 2004-09-15 2011-01-05 ソニー株式会社 固体撮像装置の製造方法
JP4285388B2 (ja) 2004-10-25 2009-06-24 セイコーエプソン株式会社 固体撮像装置
JP5215650B2 (ja) 2007-03-13 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像装置
US8102443B2 (en) 2007-03-13 2012-01-24 Renesas Electronics Corporation CCD image sensor having charge storage section between photodiode section and charge transfer section
JP4486985B2 (ja) 2007-08-06 2010-06-23 シャープ株式会社 固体撮像装置および電子情報機器
JP5522980B2 (ja) 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP2011258613A (ja) 2010-06-04 2011-12-22 Panasonic Corp 固体撮像装置及びその製造方法
US8368160B2 (en) * 2010-10-05 2013-02-05 Himax Imaging, Inc. Image sensing device and fabrication thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267553A (ja) * 2000-03-22 2001-09-28 Nec Corp 電荷転送装置およびその製造方法
US20070084986A1 (en) * 2005-10-18 2007-04-19 Dialog Semiconductor Manufacturing Ltd Multiple photosensor pixel
JP2009158932A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP2012010293A (ja) * 2010-06-28 2012-01-12 Panasonic Corp 固体撮像素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145619A (ja) * 2018-02-19 2019-08-29 キヤノン株式会社 撮像装置およびカメラ
JP7361452B2 (ja) 2018-02-19 2023-10-16 キヤノン株式会社 撮像装置およびカメラ

Also Published As

Publication number Publication date
CN105390514B (zh) 2019-11-05
CN105390514A (zh) 2016-03-09
US20160064428A1 (en) 2016-03-03
JP6387745B2 (ja) 2018-09-12
US9472590B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP6541080B2 (ja) 固体撮像装置
CN107833899B (zh) 固体摄像装置
US9711558B2 (en) Imaging device with photoelectric converter
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
JP6406585B2 (ja) 撮像装置
US7936036B2 (en) Solid-state image sensor with two different trench isolation implants
JP5971565B2 (ja) 固体撮像装置
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
US9190439B2 (en) Solid-state image pickup device
JP2006352142A (ja) Cmosイメージセンサー及びその製造方法
JP2009518849A (ja) 低雑音イメージセンサー及びイメージセンサー用トランジスタ
WO2012160802A1 (ja) 固体撮像装置
TWI755976B (zh) 感光畫素、影像感測器以及其製造方法
US9899444B2 (en) Solid-state image capturing device and manufacturing method for the same
JP6387745B2 (ja) 固体撮像装置及びその製造方法
JP5274118B2 (ja) 固体撮像装置
JP6161454B2 (ja) 光電変換装置、その製造方法及びカメラ
JP6799739B2 (ja) 光検出素子及び固体撮像装置
JP2017152438A (ja) 固体撮像装置及びその製造方法
US20160093660A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
KR100790213B1 (ko) 이미지센서의 제조 방법
JP2008277787A (ja) 電荷転送装置
JP2004207520A (ja) 固体撮像素子
JP2017143159A (ja) 撮像装置、及びその製造方法
KR20070071017A (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180730

R150 Certificate of patent or registration of utility model

Ref document number: 6387745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150