JP2016051741A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016051741A
JP2016051741A JP2014174648A JP2014174648A JP2016051741A JP 2016051741 A JP2016051741 A JP 2016051741A JP 2014174648 A JP2014174648 A JP 2014174648A JP 2014174648 A JP2014174648 A JP 2014174648A JP 2016051741 A JP2016051741 A JP 2016051741A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
flux
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014174648A
Other languages
English (en)
Other versions
JP6385202B2 (ja
Inventor
尊臣 西
Takaomi Nishi
尊臣 西
剛彦 斎藤
Takehiko Saito
剛彦 斎藤
克裕 鳥居
Katsuhiro Torii
克裕 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014174648A priority Critical patent/JP6385202B2/ja
Priority to US14/829,619 priority patent/US9362241B2/en
Publication of JP2016051741A publication Critical patent/JP2016051741A/ja
Priority to US15/147,070 priority patent/US20160247772A1/en
Application granted granted Critical
Publication of JP6385202B2 publication Critical patent/JP6385202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置のフリップチップ接合における接合信頼性を向上させる。【解決手段】半導体装置の製造方法は、半導体ウエハの主面に形成された複数の電極パッドのそれぞれに接続され、かつ上記複数の電極パッドのそれぞれの位置を異なる位置に配置する配線上に、Ｎｉ／Ａｕ膜を形成する工程、上記半導体ウエハの裏面を研磨する工程、上記Ｎｉ／Ａｕ膜の表面に対して還元処理を行う工程、上記Ｎｉ／Ａｕ膜上に半田バンプを形成する工程、を有する。上記還元処理では、フラックス塗布、リフロー、洗浄の各処理を行い、上記還元処理完了後、上記Ｎｉ／Ａｕ膜に半田バンプを接合する。【選択図】図８

Description

本発明は、例えば、バンプ接合を行うウエハプロセスパッケージ等の半導体装置の製造技術に関する。
ウエハプロセスパッケージ（ＷＰＰ：Wafer Process Package 、またはＷＬＰ：Wafer Level Package ともいう) の組み立てでは、再配置配線の一部からなる電極に半田バンプを接合する際、上記電極に対して、表面の酸化膜を除去している。
そこで、バンプ（導電性バンプ）形成時の酸化膜の除去については、例えば特開２００５−４４９８７号公報（特許文献１）に記載があり、この特許文献１には、基板のＵＢＭ（Under Bump Metal）層上に種々の成分およびこれらの配合比率が異なるフラックスを複数回塗布し、ＵＢＭ層と導電性ボールそれぞれの表面酸化膜を除去する技術が開示されている。
特開２００５−４４９８７号公報
上述のウエハプロセスパッケージにおいて、再配置配線で形成された電極の表面には、Ｎｉの酸化防止のためＡｕめっきを形成しているが、無電解Ａｕめっきは、粗く形成されるため、Ａｕめっきの隙間から酸素が入り込み、Ｎｉの表面が酸化し、半田バンプ形成時にＳｎ−Ｎｉ−Ｃｕ合金層（反応層）の成長が阻害され、その結果、半田接合不良となる恐れがある。また、フリップチップ接合時にクラックが発生する恐れがある。
なお、上記特許文献１には、電極に対してＡｕめっきの使用については記載が全くない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、（ａ）半導体ウエハの主面に形成された複数の電極パッドのそれぞれに接続され、かつ上記複数の電極パッドのそれぞれの位置を異なる位置に配置する配線上に、Ｎｉ膜と上記Ｎｉ膜上に形成されたＡｕ膜とから成るＮｉ／Ａｕ膜を形成する工程、（ｂ）上記Ｎｉ／Ａｕ膜の表面に対して還元処理を行う工程、（ｃ）上記Ｎｉ／Ａｕ膜上に半田バンプを形成する工程、を有している。
上記一実施の形態によれば、半導体装置のフリップチップ接合における接合信頼性を向上させることができる。
実施の形態１の半導体装置の主要部の構造の一例を示す部分平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す部分断面図である。 実施の形態１の半導体装置の製造方法の一部を示すフロー図および断面図である。 実施の形態１の半導体装置の製造方法の一部を示すフロー図および断面図である。 比較例の製造方法を示すフロー図および断面図である。 実施の形態１の半導体装置の製造方法の一部を示すフロー図および断面図である。 実施の形態１の半導体装置の製造方法の一部を示すフロー図および断面図である。 実施の形態１の半導体装置の製造方法におけるバンプ搭載前処理の手順の一例を示すフロー図である。 図８に示すバンプ搭載前処理の一例を示す処理条件図である。 実施の形態１の半導体装置の製造方法におけるバンプ搭載前処理による効果を示す断面図である。 実施の形態２の半導体装置の製造方法におけるバンプ搭載前処理の手順の一例を示すフロー図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
図１は実施の形態１の半導体装置の主要部の構造の一例を示す部分平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す部分断面図である。
＜半導体装置＞
図１に示す本実施の形態１の半導体装置は、ウエハプロセスパッケージ５であり、チップサイズと略同等の小型の半導体パッケージである。
図１および図２を用いて本実施の形態１のウエハプロセスパッケージ５の構成について説明する。ウエハプロセスパッケージ５は、主面２ｂと、主面２ｂの反対側の裏面２ｃと、主面２ｂに形成された複数の電極パッド２ａと、複数の電極パッド２ａのそれぞれに接続され、かつ複数の電極パッド２ａのそれぞれの位置を異なる位置に配置する再配置配線（配線）２ｅと、再配置配線２ｅ上に形成された絶縁膜であるポリイミド層２ｆと、を有する半導体チップ２を備えている。
さらに、ウエハプロセスパッケージ５には、再配置配線２ｅの一部の上部に形成されたＡｕ（金）膜２ｋに接合する半田バンプ（突起電極）３が複数設けられており、これら複数の半田バンプ３がウエハプロセスパッケージ５の外部端子となっている。
つまり、ウエハプロセスパッケージ５が有する半導体チップ２では、その主面２ｂに設けられた複数の電極パッド２ａと、再配置配線２ｅ上にＡｕ膜２ｋを介して設けられた半田バンプ３とが再配置配線２ｅを介して電気的に接続されている。
これにより、半導体チップ２の主面２ｂに設けられた複数の電極パッド２ａの設置ピッチが、再配置配線２ｅによって広げられ、再配置配線２ｅ上に設けられた新たな電極（Ａｕ膜２ｋの領域）に複数の半田バンプ３のそれぞれが接合されている。
なお、上述の再配置配線２ｅは、再配線とも呼ばれている。
また、複数の電極パッド２ａのそれぞれは、例えばＡｌ（アルミニウム）から成る。そして、再配置配線２ｅは、例えばＣｕ（銅）を主成分とする配線であり、その上層にＮｉ（ニッケル）膜２ｎが形成され、一方、下層にはバリア層となるＣｒ（クロム）膜とシード層となるＣｕ膜の積層膜２ｈが形成されている。本実施の形態では、説明の簡略化のため、この積層膜をシード層２ｈとして記している。したがって、再配置配線２ｅは、シード層２ｈと、Ｃｕ膜２ｉと、Ｎｉ膜２ｎとから成る構造とも見ることができ、この場合、下層側から上層側に向かって順にシード層２ｈ、Ｃｕ膜２ｉ、Ｎｉ膜２ｎが配置されている。
そして、再配置配線２ｅは、その下層に形成されたシード層２ｈが電極パッド２ａと接合し、一方、上層に形成されたＮｉ膜２ｎが、Ａｕ膜２ｋを介して半田バンプ３と接合している。
なお、複数の半田バンプ３は、再配置配線２ｅ上に形成されたポリイミド層２ｆの複数の開口部２ｍのそれぞれに配置されている。つまり、再配置配線２ｅ上に形成されたポリイミド層２ｆの複数の開口部２ｍのそれぞれにＡｕ膜２ｋが形成されている。開口部２ｍの領域だけに着眼すれば、再配置配線２ｅ上に、Ｎｉ膜２ｎとこのＮｉ膜２ｎ上に形成されたＡｕ膜２ｋとから成るＮｉ／Ａｕ膜が形成され、開口部２ｍにＡｕ膜２ｋが露出している。
また、Ｎｉ膜２ｎ上にＡｕめっきから成るＡｕ膜２ｋが形成されている目的は、Ｎｉ膜２ｎの酸化防止と、半田との濡れ性を確保する（半田バンプ３の接合性を高める）ためである。
そして、図２に示すように、半導体チップ２の電極パッド２ａが設けられた層と同層の配線層に複数の配線パターン２ｐが形成されている。
また、ウエハプロセスパッケージ５では、半導体チップ２の主面２ｂ側に複数の外部端子である半田バンプ３が、図１に示すように格子状に並んで配置されており、外観上は、ＢＧＡ（Ball Grid Array)と同様のものである。
また、上述したように、図２に示すウエハプロセスパッケージ５では、半導体チップ２の主面２ｂ上に形成された電極パッド２ａにさらに再配置配線２ｅが接続されており、この再配置配線２ｅに半田バンプ３がＡｕ膜２ｋを介して接続されている。すなわち、ウエハプロセスパッケージ５は、電極パッド２ａの配置ピッチが狭ピッチ化されたものであり、この狭ピッチ化によって電極パッド２ａには、外部端子である半田バンプ３を直接搭載することができないため、半田バンプ３が搭載可能なように再配置配線２ｅによってピッチを拡大して半田バンプ３を再配置配線２ｅに接続している。
これにより、複数の半田バンプ３を格子状に配置することが可能になる。
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。図３および図４は、それぞれ実施の形態１の半導体装置の製造方法の一部を示すフロー図と断面図である。
まず、図３に示すポリイミド層パターンニングを行う。このポリイミド層パターンニングでは、半導体ウエハ１の主面１ａ上にポリイミド層２ｄを形成し、その後、パターンニングによって電極パッド２ａの上方を開口させる。これにより、ポリイミド層２ｄの開口部２ｊに電極パッド２ａを露出させることができる。なお、電極パッド２ａは、例えばＡｌから成る。
上記ポリイミド層パターンニング後、図３に示すシード層スパッタを行う。このシード層スパッタでは、ポリイミド層２ｄおよび電極パッド２ａ上に、スパッタによってシード層２ｈを形成（堆積）する。これにより、Ａｌから成る電極パッド２ａとシード層２ｈとが電気的に接続される。シード層２ｈの形成として、まず、バリア層としてＣｒ膜を形成し、その上にシード層としてＣｕ膜を形成する。本実施の形態では、説明の簡略化のため、このＣｒ膜とＣｕ膜の積層膜をシード層２ｈとして記している。なお、シード層２ｈのうちバリア層は、上述のＣｒ膜でもよいし、チタンから成る膜であってもよい。
上記シード層スパッタ後、図３に示すレジストパターンニングを行う。このレジストパターンニングでは、後の工程で形成する再配置配線２ｅの箇所を残してそれ以外の領域をレジスト２ｇで覆う。
上記レジストパターンニング後、図３に示す再配置配線−Ｃｕ／Ｎｉめっき形成を行う。この再配置配線−Ｃｕ／Ｎｉめっき形成では、まず、Ｃｕの電界めっき形成を行い、その後、Ｎｉの電界めっき形成を行う。
詳細には、まず、レジスト２ｇによって囲まれた領域のシード層２ｈ上に、電界めっきによってＣｕ膜２ｉを形成する。これによって、シード層２ｈ上にＣｕを主成分とする再配置配線（Ｃｕ膜２ｉ）２ｅが形成される。その後、再配置配線２ｅの表面上に電界めっきによってＮｉ膜２ｎを形成する。これにより、シード層２ｈと、再配置配線２ｅ（Ｃｕ膜２ｉ）と、Ｎｉ膜２ｎとが形成される。
上記再配置配線−Ｃｕ／Ｎｉめっき形成後、図４に示すレジスト除去・ウエットエッチを行う。このレジスト除去・ウエットエッチでは、上記ウエットエッチにより、再配置配線２ｅを囲んでいるレジスト２ｇを除去する。
上記レジスト除去・ウエットエッチ後、図４に示すポリイミド層パターンニングを行う。このポリイミド層パターンニングでは、再配置配線２ｅ上にポリイミド層２ｆを形成し、パターンニングによって再配置配線２ｅの一部の上方を開口させる。これにより、ポリイミド層２ｆに開口部２ｍが形成され、この開口部２ｍに再配置配線２ｅ上のＮｉ膜２ｎの一部が露出する。すなわち、開口部２ｍには、再配置配線２ｅの上層の膜であるＮｉ膜２ｎが露出した状態となる。
上記ポリイミド層パターンニング後、図４に示す無電解Ａｕめっき形成を行う。この無電解Ａｕめっき形成では、ポリイミド層２ｆの開口部２ｍに露出したＮｉ膜２ｎ上に、無電解Ａｕめっきにより、Ａｕ膜２ｋを形成する。これにより、再配置配線２ｅ上に形成されたＡｕ膜２ｋ（Ｎｉ／Ａｕ膜）は、ポリイミド層２ｆの開口部２ｍに露出する。
なお、このＡｕ膜２ｋは、下層のＮｉ膜２ｎの酸化防止と、半田との濡れ性を確保する（半田バンプ３の接合性を高める）ためのものである。
また、本実施の形態１では、無電解めっきによってＡｕ膜２ｋを形成している。無電解めっきは、電界めっきに比べて電界用の配線を形成しなくて済むため、Ａｕ膜２ｋ形成のためのコストの低減化を図ることができる。
なお、本実施の形態１では、無電解めっきの一例として、置換めっきを採用している。置換めっきは、金属のイオン化傾向の差を利用して溶液中の金属イオンを金属として析出させるものであり、置換めっきを採用することで、上述のようにコストの低減化を図ることができる。
ここで、再配置配線２ｅにＡｕめっきを施したことによって発生する課題について説明する。図５は本実施の形態に対して比較検討を行った比較例の製造方法を示すフロー図および断面図である。
図５のＡｕめっき形成に示すように、無電解Ａｕめっきにより、Ｎｉめっきが形成された導体２ｑにＡｕめっきであるＡｕ膜２ｋを形成する。この時、無電解Ａｕめっき、特に置換Ａｕめっきは、基材金属（Ｎｉ）の溶出があるため、基材金属（Ｎｉ）には必ず「粗」の部分が形成されてしまい、Ｎｉが酸化しやすくなる。
すなわち、図５の酸素入り込みに示すように、Ａｕ膜２ｋの隙間から酸素が入り込み、図５のＮｉ酸化に示すように、導体２ｑ上のＮｉの表面が酸化する（図５のＮｉ酸化のＰ部）。
そして、後の工程で、半田バンプ３をＡｕ膜２ｋに形成（接合）する際に、Ｓｎ−Ｎｉ−Ｃｕ合金層（反応層）の成長が阻害され、その結果、半田接合不良に至る。
さらに、半田バンプ３を介して半導体装置をフリップチップ接合する際にクラックが発生する。
そこで、本実施の形態１では、Ａｕ膜２ｋ（Ｎｉ／Ａｕ膜）上に半田バンプ３を搭載（形成、接合）する前に、後述するバンプ搭載前処理（還元処理）を施すことで、Ａｕ膜２ｋ上に形成された酸化膜を除去する。
次に、無電解Ａｕめっき形成後、図６に示すプローブ検査を行う。図６は実施の形態１の半導体装置の製造方法の一部を示すフロー図、図７は実施の形態１の半導体装置の製造方法の一部を示すフロー図および断面図である。
本プローブ検査では、再配置配線２ｅ上のＡｕ膜２ｋにプローブ４を接触させ、この状態で電気的検査を行う。
上記プローブ検査後、図６に示すバックグラインド（裏面研磨）を行う。このバックグラインドでは、半導体ウエハ１の主面１ａと反対側の裏面１ｂを研磨して半導体ウエハ１の厚さを薄くする。すなわち、Ａｕ膜２ｋ上に半田バンプ３を形成する前に、半導体ウエハ１の裏面１ｂを研磨して半導体ウエハ１を薄くする。
なお、半田バンプ３を形成する前にバックグラインドを行うことにより、半田バンプ３が半導体ウエハ１の主面１ａに取り付けられていないため、半導体ウエハ１の主面１ａが平坦な状態であり、バックグラインドにおいて主面１ａ側が保持側となることから、平坦な方が保持し易く削り易い。したがって、研磨の精度も高めることができる。
さらに、図示しないバックグラインド用テープ（以降、ＢＧ用テープとも言う）も半田バンプ３が半導体ウエハ１の主面１ａに取り付けられていない方が貼り易く、かつ剥がし易い。つまり、半田バンプ形成前にバックグラインドを行うことで、削り易く、かつ研磨の精度を高めることができる。さらに、バックグラインド用テープを貼り易く、かつ剥がし易くすることができる。
上記バックグラインド後、図７に示す半田バンプ搭載を行う。その際、本実施の形態１では、バックグラインド後で、かつこの半田バンプ搭載前に、再配置配線２ｅ上のＡｕ膜２ｋ（Ｎｉ／Ａｕ膜）の表面に対して還元処理を行う。なお、上記還元処理を、以降、バンプ搭載前処理もしくはフラックスリフロー前処理とも呼ぶ。
ここで、本実施の形態１の還元処理（バンプ搭載前処理、フラックスリフロー前処理）について説明する。図８は実施の形態１の半導体装置の製造方法におけるバンプ搭載前処理の手順の一例を示すフロー図、図９は図８に示すバンプ搭載前処理の一例を示す処理条件図、図１０は実施の形態１の半導体装置の製造方法におけるバンプ搭載前処理による効果を示す断面図である。
上記還元処理（バンプ搭載前処理）は、図８に示すように、フラックス塗布（フラックス構成材の塗布）と、リフローと、洗浄との３つの工程から成る。
まず、フラックス塗布について説明する。
なお、この還元処理で使用するフラックス構成材は、還元処理の後で、かつ半田バンプ３を形成（搭載）する前にＡｕ膜２ｋに塗布するフラックス材と同じ材料を使用する。
このように、本実施の形態１の還元処理で使用するフラックス構成材として、還元処理の後に塗布するフラックス材と同じ材料を使用することで、フラックス塗布用の装置を共用することができる。また、フラックス材そのものも共用することができる。さらに、同じフラックス材を使用することで、フラックス処理の方法を変えずに行うことができる。
ここで、上記還元処理で使用するフラックス構成材について説明する。上記フラックス構成材は、例えば、ロジン、溶剤、チキソ剤、ハロゲン系活性剤、補助活性剤および有機酸から構成されている。すなわち、上記フラックス構成材は、ロジン系フラックスである。
ただし、上記フラックス構成材としては、ロジン系フラックスに限らず、水に溶ける水溶性フラックスを用いてもよく、その場合には、還元処理の後で、かつ半田バンプ３を形成（搭載）する前にＡｕ膜２ｋに塗布するフラックス材も、同様の水溶性フラックスを使用する。
なお、ロジン系フラックスは、乾きにくい特性を有している。さらに、半田の濡れ上がりにおいてマージンが大きい。したがって、ロジン系フラックスを使用することにより、車載用の半導体装置（ウエハプロセスパッケージ５）等の高品質の製品にも対応することができる。
一方、水溶性フラックスは、粘度が低いため、スピンコートでも塗布することが可能である。したがって、水溶性フラックスを使用することにより、洗浄処理のコストの低減化を図ることができる。
そして、還元処理におけるフラックス塗布により、再配置配線２ｅ上のＡｕ膜２ｋの表面に上記フラックス構成材を塗布する。このフラックス塗布は、図９のフラックス塗布に示すように、ボール搭載機によってフラックスのみを所望の箇所に塗布する。
例えば、再配置配線２ｅのＡｕ膜２ｋ上の位置のみ開口しているマスクを使用し、この開口を介して塗布したい箇所（Ａｕ膜２ｋ）のみにフラックスを塗布する。ロジン系フラックスは除去しにくく、Ａｕ膜２ｋ以外の箇所に付着すると、腐食やリークの問題が懸念されるため、必要な箇所以外にはフラックスが付着しないようにして塗布することが好ましい。
一方、水溶性フラックスは、水に溶け易く、除去が容易である。したがって、水溶性フラックスを塗布する際には、スピンコート法により、半導体ウエハ１の全面に塗布することで、効率良く塗布を行うことができる。
還元処理におけるフラックス塗布完了後、図８の還元処理（バンプ搭載前処理）のリフローを行う。このリフローでは、図９のリフロー（昇温）に示すように、リフロー炉にてリフロー条件で昇温する。例えば、半田の溶融温度（半田の活性化温度）である２００〜３００℃で数分程度フラックスを加熱する。
これにより、フラックス構成材中の活性剤が加熱されることで、再配置配線２ｅ上のＡｕ膜２ｋの表面の酸化物や酸化膜を除去することができる。
還元処理におけるリフロー完了後、図８の還元処理（バンプ搭載前処理）の洗浄を行う。この洗浄では、図９の洗浄に示すように、半田バンプ搭載後のリフロー後洗浄と同一条件でフラックス除去を行う。
具体的には、スピン洗浄により、半導体ウエハ１を回転させながら界面活性剤を吹き付けてフラックス材を洗う。ただし、洗浄は、スピン洗浄に限定されずに、界面活性剤を収容した液槽に半導体ウエハ１を浸け置きして洗うものであってもよい。
そして、界面活性剤による洗浄後、半導体ウエハ１に純水を吹き付ける（スピン洗浄）ことで、フラックス材を洗い流すことができる。ただし、純水による洗浄もスピン洗浄に限定されずに浸け置き洗浄によって洗い流してもよい。
以上により、本実施の形態１の還元処理を完了する。
これにより、再配置配線２ｅ上のＡｕ膜２ｋの表面の酸化物や酸化膜を除去することができる。すなわち、Ａｕ膜２ｋに対して、フラックス塗布と、リフロー（昇温）と、洗浄とからなる還元処理（バンプ搭載前処理）を実施したことで、Ａｕ膜２ｋの表面の酸化物や酸化膜を除去することができる。
上記還元処理を完了した後、図８に示す還元処理（バンプ搭載前処理）後のフラックス塗布を行う。ここでは、還元処理により酸化物や酸化膜が除去された再配置配線２ｅ上のＡｕ膜２ｋに対して、還元処理後のフラックス塗布を行う。
還元処理後のフラックス塗布では、還元処理で行ったフラックス塗布と同様のフラックス材（フラックス構成材）を使用し、かつ同様の方法で再配置配線２ｅ上のＡｕ膜２ｋにフラックスを塗布する。
例えば、ロジン、溶剤、チキソ剤、ハロゲン系活性剤、補助活性剤および有機酸から構成されたロジン系のフラックス材を用い、このフラックス材をＡｕ膜２ｋの表面に塗布する。その際、還元処理の時と同様に、ボール搭載機によってフラックスのみを所望の箇所に塗布する。
例えば、再配置配線２ｅ上のＡｕ膜２ｋ上の位置のみ開口しているマスクを使用し、この開口を介して塗布したい箇所（Ａｕ膜２ｋ）のみにフラックスを塗布する。ロジン系フラックスは除去しにくく、Ａｕ膜２ｋ以外の箇所に付着すると、腐食やリークの問題が懸念されるため、必要な箇所以外にはフラックスが付着しないようにして塗布する。
ただし、還元処理時に、水溶性フラックスを用いた場合には、還元処理後のフラックス塗布でも水溶性フラックスを用いる。
なお、還元処理後のフラックス塗布の目的は、半田バンプ３搭載時の半田バンプ３の仮止めと、Ａｕ膜２ｋおよび半田バンプ３の両方の表面の酸化物および酸化膜の除去とである。つまり、半田バンプ３の仮止めについては、後の半田バンプ搭載工程でＡｕ膜２ｋ上に配置した半田バンプ３を、リフローを行うまでの間、Ａｕ膜２ｋ上に留めておくためのものである。また、半田バンプ３の表面の酸化物および酸化膜の除去については、リフロー時、半田バンプ３が回転することで、半田バンプ３の表面も洗うものである。
還元処理後のフラックス塗布完了後、半田バンプ搭載を行う。すなわち、再配置配線２ｅ上のＡｕ膜２ｋ上に半田バンプ３を形成する。この半田バンプ搭載では、ボール搭載機を用いて、所定の複数のＡｕ膜２ｋそれぞれの上に半田バンプ３を搭載する。
半田バンプ搭載後、還元処理後のリフローを行う。このリフローでは、リフロー炉にてリフロー条件で半田バンプ３を昇温する。例えば、半田の溶融温度（半田の活性化温度）である２００〜３００℃で半田バンプ３を加熱する。
これにより、フラックス材の活性剤が加熱されることで、Ａｕ膜２ｋの表面の酸化物や酸化膜が除去され、さらに、上述のように、半田バンプ３が回転することで半田バンプ３の表面の酸化物や酸化膜も除去することができる。
半田バンプ搭載のためのリフロー完了後、図８の還元処理後の洗浄を行う。この洗浄では、一例として、スピン洗浄により、半導体ウエハ１を回転させながら界面活性剤を吹き付けてフラックス材を洗う。ただし、還元処理の時と同様に、洗浄は、スピン洗浄に限定されずに、界面活性剤を収容した液槽に半導体ウエハ１を浸け置きして洗うものであってもよい。
そして、界面活性剤による洗浄後、半導体ウエハ１に純水を吹き付ける（スピン洗浄）ことで、フラックス材を洗い流す。ただし、純水による洗浄もスピン洗浄に限定されずに浸け置き洗浄によって洗い流してもよい。
以上により、図７に示す半田バンプ搭載を完了する。
上記半田バンプ搭載後、図７に示すダイシングを行って、半導体ウエハ１からそれぞれの半導体チップ２を切り出す。
そして、ダイシングによって個片化が行われ、図１に示すウエハプロセスパッケージ５の組み立て完了となる。
本実施の形態１の半導体装置の製造方法によれば、再配置配線２ｅ上のＡｕ膜２ｋに半田バンプ３を接合（形成）する前に、Ａｕ膜２ｋの表面に還元処理（（バンプ搭載前処理）フラックス塗布、リフロー（昇温）、洗浄）を実施することにより、Ａｕ膜２ｋの表面に形成された酸化物や酸化膜を除去することができる。
これにより、半田バンプ接合時に半田接合の界面（Ｓｎ−Ｎｉ−Ｃｕ合金層（図１０に示す反応層７））の成長を促進させることができ、フリップチップ接合でのクラックを抑制することができる。
ここで、図１０に示す図は、上述の還元処理を施した図１に示すウエハプロセスパッケージ５を実装基板等にフリップチップ実装した際の半田バンプ３の接合界面の構造を示すものであり、Ｎｉ層８と半田層６との間に形成されたＳｎ−Ｎｉ−Ｃｕ合金層である反応層７が連続性を有して成長し、これにより、成長が促進され、反応層７が厚く形成されている。
したがって、フリップチップ接合でのクラックの発生を抑制することができる。
その結果、ウエハプロセスパッケージ５のフリップチップ接合における接合信頼性を向上させることができる。
（実施の形態２）
図１１は実施の形態２の半導体装置の製造方法におけるバンプ搭載前処理の手順の一例を示すフロー図である。
本実施の形態２では、バンプ搭載前処理（還元処理）として、図１１に示すように酸洗浄を行う。すなわち、再配置配線２ｅ上に形成されたＡｕ膜２ｋの表面の酸化物もしくは酸化膜の除去として、酸を用いた洗浄（酸洗浄）を行うものである。
具体的には、図６に示すプローブ検査実施後、バックグラインド（裏面研磨）を行わずに図７に示す半田バンプ搭載を行う。つまり、本実施の形態２では、バックグラインドを実施する前に、図１１に示す酸洗浄を実施する。そして、バックグラインドは、還元処理である酸洗浄、および半田バンプ搭載を完了した後に実施する。
上記酸洗浄では、例えば、塩酸（ＨＣｌ）または硫酸（Ｈ2ＳＯ4)等の酸を用いて洗浄を行うことが好ましいが、これらの酸に限定されるものではない。そして、例えば、塩酸もしくは硫酸等の溶液（薬液）が収容された液槽等に、プローブ検査済みの半導体ウエハ１を浸け置きし、その後、純水等が収容されたリンス槽に浸して薬液を洗い流す。
ここでは、洗浄液として塩酸や硫酸等を扱うため、スピンコートよりも液槽等に浸す洗浄方法を採用する方が好ましく、作業者がより安全に作業を行うことができる。
以上により、酸洗浄を完了する。
これにより、再配置配線２ｅ上のＡｕ膜２ｋの表面を洗浄することができ、Ａｕ膜２ｋの表面の酸化物または酸化膜を除去することができる。
上記酸洗浄後、図１１に示す還元処理（バンプ搭載前処理）後のフラックス塗布を行う。ここでは、実施の形態１と同様に、還元処理（酸洗浄）により酸化物や酸化膜が除去された再配置配線２ｅ上のＡｕ膜２ｋに対してフラックス塗布を行う。
本フラックス塗布では、実施の形態１と同様のフラックス材（フラックス構成材）を使用し、かつ同様の方法で再配置配線２ｅ上のＡｕ膜２ｋにフラックスを塗布する。
例えば、ロジン、溶剤、チキソ剤、ハロゲン系活性剤、補助活性剤および有機酸から構成されたロジン系のフラックス材を用い、このフラックス材をＡｕ膜２ｋの表面に塗布する。その際、実施の形態１と同様に、例えば、ボール搭載機によってフラックスのみを所望の箇所に塗布する。
すなわち、本実施の形態２においても、再配置配線２ｅのＡｕ膜２ｋ上の位置のみ開口しているマスクを使用し、この開口を介して塗布したい箇所（Ａｕ膜２ｋ）のみにフラックスを塗布する。ロジン系フラックスは除去しにくく、Ａｕ膜２ｋ以外の箇所に付着すると、腐食やリークの問題が懸念されるため、必要な箇所以外にはフラックスが付着しないようにして塗布する。
なお、本フラックス塗布の目的も、実施の形態１と同様に、半田バンプ搭載時の半田バンプ３の仮止めと、Ａｕ膜２ｋおよび半田バンプ３の両方の表面の酸化物および酸化膜の除去とである。つまり、半田バンプ３の仮止めについては、後の半田バンプ搭載工程でＡｕ膜２ｋ上に配置した半田バンプ３を、リフローを行うまでの間、Ａｕ膜２ｋ上に留めておくためのものである。また、半田バンプ３の表面の酸化物および酸化膜の除去については、リフロー時、半田バンプ３が回転することで、半田バンプ３の表面も洗うものである。
上記フラックス塗布完了後、図１１に示す半田バンプ搭載を行う。すなわち、再配置配線２ｅ上のＡｕ膜２ｋ上に半田バンプ３を形成する。この半田バンプ搭載では、実施の形態１と同様に、ボール搭載機を用いて、所定の複数のＡｕ膜２ｋそれぞれの上に半田バンプ３を搭載する。
半田バンプ搭載後、図１１に示すリフローを行う。このリフローでは、実施の形態１と同様に、リフロー炉にてリフロー条件で半田バンプ３を昇温する。例えば、半田の溶融温度（半田の活性化温度）である２００〜３００℃で半田バンプ３を加熱する。
これにより、フラックス材の活性剤が加熱されることで、Ａｕ膜２ｋの表面の酸化物や酸化膜が除去され、さらに、上述のように、半田バンプ３が回転することで半田バンプ３の表面の酸化物や酸化膜も除去することができる。
図１１に示すリフロー完了後、洗浄を行う。この洗浄では、一例として、実施の形態１と同様に、スピン洗浄により、半導体ウエハ１を回転させながら界面活性剤を吹き付けてフラックス材を洗う。ただし、本洗浄は、スピン洗浄に限定されずに、界面活性剤を収容した液槽に半導体ウエハ１を浸け置きして洗うものであってもよい。
そして、界面活性剤による洗浄後、実施の形態１と同様に、半導体ウエハ１に純水を吹き付ける（スピン洗浄）ことで、フラックス材を洗い流す。ただし、純水による洗浄もスピン洗浄に限定されずに浸け置き洗浄によって洗い流してもよい。
以上により、図１１に示す半田バンプ搭載を完了する。
上記半田バンプ搭載後、本実施の形態２では、図１１に示すバックグラインド（裏面研磨）を実施する。すなわち、再配置配線２ｅ上のＡｕ膜２ｋ上に半田バンプを形成（搭載）した後に、半導体ウエハ１の主面１ａと反対側の裏面１ｂを研磨する。
ここで、本実施の形態２において、還元処理である酸洗浄（バンプ搭載前処理）、および半田バンプ搭載を完了した後にバックグラインドを行う理由について説明する。
すなわち、図３および図４に示す各工程は、半導体製造工程のうちの前工程であり、前工程で使用する各製造装置では、その搬送において、バックグラインドを行った半導体ウエハ１は薄く、割れ易いという問題があるため、扱うことが困難とされている。さらに、上記酸洗浄は、塩酸や硫酸等の酸を使用するものであるが、前工程では、塩酸や硫酸は後工程に比べて処理に使用するため、扱いが容易な環境が整っている。
そこで、本実施の形態２では、バックグラインドを行う前に、前工程にて還元処理である酸洗浄（バンプ搭載前処理）を行い、かつバンプ搭載完了後に、後工程にてバックグラインドを行う。
なお、バンプ搭載後にバックグラインドを行う場合には、半導体ウエハ１のバンプ搭載面を保持する必要があるため、バンプ高さを吸収することができる接着層が厚いＢＧ用テープをバンプ搭載面に貼り付け、この接着層が厚いＢＧ用テープで各半田バンプ３を保護した状態でバックグラインドを行う。
すなわち、接着層が厚いＢＧ用テープを半導体ウエハ１のバンプ搭載面（主面１ａ）に貼り付け、接着層の厚みによりバンプ高さを吸収し、このバンプ搭載面を保持した状態でバックグラインドを行う。
以上により、上記酸洗浄を行う際には、半導体ウエハ１はバックグラインド前で、かつその厚さが厚い状態なことから前工程でも扱うことが可能であり、さらに塩酸や硫酸を使用する環境も整っているため、既存の設備を使用して酸洗浄を行うことができる。
また、接着層が厚いＢＧ用テープを使用することで、後工程であってもバックグラインドを行うことができる。
ただし、上記酸洗浄は、後工程で行ってもよいが、上記理由より前工程で行う方が好ましい。
これにより、半導体ウエハ１のバックグラインドを完了する。
上記バックグラインドを完了した後、図７に示すダイシングを行って、半導体ウエハ１からそれぞれの半導体チップ２を切り出す。
そして、ダイシングによって個片化が行われ、図１に示すウエハプロセスパッケージ５の組み立て完了となる。
本実施の形態２の半導体装置の製造方法によれば、再配置配線２ｅ上のＡｕ膜２ｋに半田バンプ３を接合（形成）する前に、Ａｕ膜２ｋの表面に還元処理（バンプ搭載前処理）として酸洗浄を実施することにより、Ａｕ膜２ｋの表面に形成された酸化物や酸化膜を除去することができる。
これにより、実施の形態１と同様に、半田バンプ接合時に半田接合の界面（Ｓｎ−Ｎｉ−Ｃｕ合金層（図１０に示す反応層７））の成長を促進させることができ、フリップチップ接合でのクラックを抑制することができる。
その結果、ウエハプロセスパッケージ５のフリップチップ接合における接合信頼性を向上させることができる。
また、本実施の形態２では、還元処理としては、酸洗浄を行うだけであり、リフローは行っていない。したがって、リフローの加熱による半導体ウエハ１への熱ストレスの付与を低減することができ、熱ストレスに起因する不良、例えば、ウエハプロセスパッケージ５におけるフリップチップ実装時にクラックが大きくなる等の不具合を抑制することができる。
さらに、本実施の形態２の酸洗浄は、洗浄プロセスが他の洗浄に比較して簡単であるため、洗浄に係るコストの低減化を図ることができる。
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
上記実施の形態１，２では、半導体装置がウエハプロセスパッケージの場合を説明したが、上記半導体装置は、再配置配線を有し、かつこの再配置配線上にＮｉ／Ａｕ膜を有するパッケージであれば他の半導体パッケージであってもよい。
（変形例２）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
１ 半導体ウエハ
１ａ 主面
１ｂ 裏面
２ａ 電極パッド
２ｅ 再配置配線（配線）
２ｆ ポリイミド層（絶縁膜）
２ｈ シード層
２ｋ Ａｕ膜
２ｍ 開口部
２ｎ Ｎｉ膜
２ｑ 導体
３ 半田バンプ
５ ウエハプロセスパッケージ（半導体装置）

Claims (12)

  1. （ａ）半導体ウエハの主面に形成された複数の電極パッドのそれぞれに接続され、かつ前記複数の電極パッドのそれぞれの位置を異なる位置に配置する配線上に、Ｎｉ膜と前記Ｎｉ膜上に形成されたＡｕ膜とから成るＮｉ／Ａｕ膜を形成する工程、
    （ｂ）前記（ａ）工程の後、前記Ｎｉ／Ａｕ膜の表面に対して還元処理を行う工程、
    （ｃ）前記（ｂ）工程の後、前記Ｎｉ／Ａｕ膜上に半田バンプを形成する工程、
    を有する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記還元処理は、
    （ｂ１）フラックス構成材を塗布する工程、
    （ｂ２）前記（ｂ１）工程の後、リフローを行う工程、
    （ｂ３）前記（ｂ２）工程の後、洗浄を行う工程、
    を有する、半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記フラックス構成材は、前記還元処理の後で、かつ前記半田バンプを形成する前に前記Ａｕ膜に塗布するフラックス材と同じ材料を使用する、半導体装置の製造方法。
  4. 請求項２に記載の半導体装置の製造方法において、
    前記半田バンプを形成する前に、前記半導体ウエハの前記主面と反対側の裏面を研磨する、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記Ａｕ膜上に前記半田バンプを搭載した後、
    （ｃ１）リフローを行う工程、
    （ｃ２）洗浄を行う工程、
    を有する、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記還元処理は、酸洗浄である、半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記半田バンプを形成した後に、前記半導体ウエハの前記主面と反対側の裏面を研磨する、半導体装置の製造方法。
  8. 請求項６に記載の半導体装置の製造方法において、
    前記酸洗浄で用いる酸は、塩酸または硫酸である、半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記Ａｕ膜を無電解めっきで形成する、半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記無電解めっきは、置換めっきである、半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記Ａｕ膜は、前記配線上に形成された絶縁膜の開口部に露出している、半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    前記電極パッドは、Ａｌから成り、
    前記配線は、Ｃｕを主成分とする配線であり、
    前記配線は、Ｃｒ膜を介して前記電極パッドと電気的に接続されている、半導体装置の製造方法。
JP2014174648A 2014-08-28 2014-08-28 半導体装置の製造方法 Active JP6385202B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014174648A JP6385202B2 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法
US14/829,619 US9362241B2 (en) 2014-08-28 2015-08-18 Manufacturing method for semiconductor devices
US15/147,070 US20160247772A1 (en) 2014-08-28 2016-05-05 Manufacturing method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014174648A JP6385202B2 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016051741A true JP2016051741A (ja) 2016-04-11
JP6385202B2 JP6385202B2 (ja) 2018-09-05

Family

ID=55403372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014174648A Active JP6385202B2 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9362241B2 (ja)
JP (1) JP6385202B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354560A (ja) * 1998-06-09 1999-12-24 Matsushita Electron Corp 半導体装置の製造方法
JP2005044979A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp ウェハ保管方法及びバンプ形成方法
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007123577A (ja) * 2005-10-28 2007-05-17 Nec Electronics Corp 半導体装置
JP2007165671A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2008218759A (ja) * 2007-03-06 2008-09-18 Matsushita Electric Ind Co Ltd 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805279B2 (en) * 2002-06-27 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process using ions
JP2005044987A (ja) 2003-07-28 2005-02-17 Nippon Steel Corp 導電性バンプの形成方法
KR20060063778A (ko) * 2003-10-03 2006-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 패드 구조 및 배선 기판
US20090230175A1 (en) * 2008-03-11 2009-09-17 Nec Electronics Corporation Flux for soldering and method for manufacturing an electronic device using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354560A (ja) * 1998-06-09 1999-12-24 Matsushita Electron Corp 半導体装置の製造方法
JP2005044979A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp ウェハ保管方法及びバンプ形成方法
JP2007123577A (ja) * 2005-10-28 2007-05-17 Nec Electronics Corp 半導体装置
JP2007165671A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2008218759A (ja) * 2007-03-06 2008-09-18 Matsushita Electric Ind Co Ltd 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160064343A1 (en) 2016-03-03
JP6385202B2 (ja) 2018-09-05
US9362241B2 (en) 2016-06-07
US20160247772A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
TWI356460B (en) Semiconductor device including electrically conduc
KR100313706B1 (ko) 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
CN102403243B (zh) 减少金属凸块结构下金属层底切现象的方法
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JP2007502530A (ja) 歪み解放バンプ設計による半導体装置
TW201203409A (en) Semiconductor device and method of forming a dual UBM structure for lead free bump connections
JP2006279062A (ja) 半導体素子および半導体装置
JP2011210773A (ja) 半導体装置の構造および製造方法
KR20060043439A (ko) 반도체 장치 및 그 제조 방법
TW201230217A (en) Production method for solder transfer base material, solder precoating method, and solder transfer base material
JP6385202B2 (ja) 半導体装置の製造方法
US20140131863A1 (en) Semiconductor Device with Copper-Tin Compound on Copper Connector
CN105374701A (zh) 电镀工艺中的活化处理
US20130082090A1 (en) Methods of forming connection bump of semiconductor device
KR101345393B1 (ko) 추가적인 보호 층의 제공을 통한 운송중 반도체 디바이스의 반응성 금속 표면의 보호
TWI595332B (zh) 光阻剝離方法
JP2005109171A (ja) 半導体装置およびその製造方法
US11705414B2 (en) Structure and method for semiconductor packaging
JP4119740B2 (ja) 半導体装置の製造方法
JPS6112047A (ja) 半導体装置の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
TWM589366U (zh) 具有增強互連的晶片封裝組件
JP3296344B2 (ja) 半導体装置およびその製造方法
JP7470748B2 (ja) 半導体装置の製造方法
JP2009164524A (ja) 電極の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180807

R150 Certificate of patent or registration of utility model

Ref document number: 6385202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150