JP2016048680A - 回路保護デバイス - Google Patents

回路保護デバイス Download PDF

Info

Publication number
JP2016048680A
JP2016048680A JP2015164361A JP2015164361A JP2016048680A JP 2016048680 A JP2016048680 A JP 2016048680A JP 2015164361 A JP2015164361 A JP 2015164361A JP 2015164361 A JP2015164361 A JP 2015164361A JP 2016048680 A JP2016048680 A JP 2016048680A
Authority
JP
Japan
Prior art keywords
diode
electrode
electrically connected
protection device
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015164361A
Other languages
English (en)
Inventor
イエン ファーン
Yan Fang
イエン ファーン
ビン ワーン
Bin Wang
ビン ワーン
ジエンジョーァ イエ
Jianzhe Ye
ジエンジョーァ イエ
タオ グオ
Tao Guo
タオ グオ
ジエンヨーン リウ
Jianyong Liu
ジエンヨーン リウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tyco Electronics Shanghai Co Ltd
Original Assignee
Tyco Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Shanghai Co Ltd filed Critical Tyco Electronics Shanghai Co Ltd
Publication of JP2016048680A publication Critical patent/JP2016048680A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】使用の利便性が非常に良く、コンパクトな構造と、より小さな体積を有する温度ヒューズとダイオードとを備える回路保護デバイスを提供する。
【解決手段】温度ヒューズ100は第1の絶縁層500内に実装され、ダイオード200は第2の絶縁層400内に実装される。第1の絶縁層の底面上には、第1の外部電極パッド1、第2の外部電極パッド2及び第3の外部電極パッド3が設けられる。ダイオードの第1の電極面と温度ヒューズの第1の電極端とは、第1の外部電極パッドに電気的に接続され、温度ヒューズの第2の電極端は、第2の外部電極パッドに電気的に接続され、ダイオードの第2の電極面は、第3の外部電極パッドに電気的に接続される。本開示では、温度ヒューズとダイオードは、1つの回路保護デバイスに統合され、SMTによる1つのプロセスで、保護された回路上に半田付けすることができることにより、回路保護デバイスは使用の利便性が良い。
【選択図】図1

Description

関連出願の相互参照
本出願は、中国知識産権局において2014年8月25日に提出された中国特許出願第201420481154.2号の利益を主張するものであり、その全開示は参照によって本明細書に援用される。
本発明の実施形態は、一般的に、回路保護デバイスに関し、特に、温度ヒューズを備える回路保護デバイスに関する。
従来の技術では、回路の過電流及び過電圧保護を達成するため、温度ヒューズ及びダイオードを利用することがある。一般的に、温度ヒューズは、保護された回路と直列接続され、ダイオードは、保護された回路に接続されたカソード端と、接地されたアノード端とを有する。回路に過電流が流れると、温度ヒューズは加熱されて飛ぶので、回路は適時にオフされ、それによって、回路が接続された電気デバイス及び装置が保護される。回路に過電圧が印加されると、逆にダイオードが破壊され、電流はダイオードから直接的に接地端子に流れるため、回路の出力端子からの電圧は、瞬時に低電圧に引き下げられ、同時に、温度ヒューズは加熱されて飛び、最終的に回路はオフされ、それによって、回路が接続された電気デバイス及び装置が保護される。
しかしながら、従来の技術では、温度ヒューズ及びダイオードは、互いに分離した別々の部品であり、保護された回路上にリードワイヤによって個別に溶接する必要があり、これは、時間がかかり、労力を要し、使用の利便性が悪い。更に、それにより、全体の構造がまとまりないものになり、回路の体積が大きくなる。
本発明は、上述の問題及び欠点のすくなくとも一部を克服又は軽減するためになされた。
使用の利便性が非常に良く、それによって時間と労力が節約される回路保護デバイスを提供することが有利となるだろう。
また、コンパクトな構造とより小さな体積を有する回路保護デバイスを提供することが有利となるだろう。
本開示の一態様によれば、回路保護デバイスであって、第1の電極端と、前記第1の電極端とは反対側の第2の電極端とを有する温度ヒューズと、第1の電極面と、前記第1の電極面とは反対側の第2の電極面とを有するダイオードとを備え、前記温度ヒューズは、第1の絶縁層内に実装され、前記第1の絶縁層の底面上には、第1の外部電極パッド、第2の外部電極パッド、及び第3の外部電極パッドが設けられ、前記ダイオードは、第2の絶縁層内に実装され、前記ダイオードの前記第1の電極面及び前記温度ヒューズの前記第1の電極端は、前記第1の外部電極パッドに電気的に接続され、前記温度ヒューズの前記第2の電極端は、前記第2の外部電極パッドに電気的に接続され、前記ダイオードの前記第2の電極面は、前記第3の外部電極パッドに電気的に接続される回路保護デバイスが提供される。
本開示の1つの例示的実施形態によれば、前記ダイオードの前記第1の電極面は、前記第1の絶縁層の上面上に取り付けられる。
本開示の更なる例示的実施形態によれば、前記第1の絶縁層内には導電性バイアが形成され、前記ダイオードの前記第1の電極面は、前記導電性バイアを介して前記温度ヒューズの前記第1の電極端に電気的に接続される。
本開示の更なる例示的実施形態によれば、前記第1の絶縁層は、板形状に形成され、前記ダイオードは、薄板形状に形成され、前記第1の絶縁層上に積み重ねられる。
本開示の更なる例示的実施形態によれば、前記第1の外部電極パッドは、前記第1の絶縁層内に形成された第1の導電性バイアを介して前記温度ヒューズの前記第1の電極端に電気的に接続される。
本開示の更なる例示的実施形態によれば、前記第2の外部電極パッドは、前記第1の絶縁層内に形成された第2の導電性バイアを介して前記温度ヒューズの前記第2の電極端に電気的に接続される。
本開示の更なる例示的実施形態によれば、前記回路保護デバイスは、前記ダイオードの前記第2の電極面に電気的に接続された一端と、前記第1の絶縁層内に形成された第3の導電性バイアを介して前記第3の外部電極パッドに電気的に接続された他端とを有する電気接続部材を更に備える。
本開示の更なる例示的実施形態によれば、前記電気接続部材は、板形状の電気接続薄板であって、前記ダイオードの前記第2の電極面に平行であり且つ電気的に接続された第1の部分と、前記第1の部分に垂直であり、前記第3の導電性バイアに電気的に接続された第2の部分とを備える。
本開示の更なる例示的実施形態によれば、前記ダイオード及び前記電気接続部材は、前記第2の絶縁層内に実装される。
本開示の更なる例示的実施形態によれば、前記ダイオードの前記第1の電極面はカソード面であり、前記ダイオードの前記第2の電極面はアノード面である。
本開示の更なる例示的実施形態によれば、前記温度ヒューズの前記第2の電極端に電気的に接続された前記第2の外部電極パッドは、電圧又は電流の入力端子であり、前記温度ヒューズの前記第1の電極端及び前記ダイオードの前記第1の電極面に電気的に接続された前記第1の外部電極パッドは、電圧又は電流の出力端子であり、前記ダイオードの前記第2の電極面に電気的に接続された前記第3の外部電極パッドは接地端子である。
本開示の更なる例示的な実施形態によれば、前記第1の外部電極パッド、前記第2の外部電極パッド及び前記第3の外部電極パッドの表面は、同一平面内に存在する。
本開示の更なる例示的な実施形態によれば、前記第1の絶縁層内には内部キャビティが形成され、前記内部キャビティ内には前記温度ヒューズの中央部分が受容される。
本開示の様々な実施形態に係る回路保護デバイスでは、温度ヒューズ及びダイオードは、1つの回路保護デバイスに組み込まれ、SMTによって1つのプロセスで、保護された回路(基板)に単純に半田付けすることができ、使用の利便性が良い。更に、本開示では、回路保護デバイス全体が、非常にコンパクトな構造とより小さな体積を有する。
本発明の上述及びその他の特徴は及び利点は、その例示的実施形態を添付の図面を参照して詳細に記載することによってより明らかになるだろう。
本開示の一実施形態に係る回路保護デバイスを示す概略的な断面図である。 図1に示す回路保護デバイスの回路原理図である。
本発明の例示的実施形態は、添付の図面を参照して以下に詳細に記載され、同様の参照番号は、同様の部材を指す。しかしながら、本発明は様々な形態で実施され、本明細書に記載の実施形態に限定されるものとして解釈されるべきではなく、むしろ、これらの実施形態は、本発明が十分且つ完全になるように提供されるものであり、当業者に対して本会維持の概念を十分に伝えるものである。
以下の詳細な記載では、説明の目的で、本開示の実施形態の十分な理解をもたらすために、数多くの具体的な詳細が記載される。しかし、1つ以上の実施形態は、これらの具体的な詳細なしに実施されてもよいことは明らかである。その他の場合では、図面を単純化するために、周知の構造及びデバイスが概略的に示されている。
本発明の1つの一般的な発明の概念によれば、第1の電極端と、前記第1の電極端とは反対側の第2の電極端とを有する温度ヒューズと、第1の電極面と、前記第1の電極面とは反対側の第2の電極面とを有するダイオードとを備える回路保護デバイスであって、前記温度ヒューズは、第1の絶縁層内に実装され、前記第1の絶縁層の底面上には、第1の外部電極パッド、第2の外部電極パッド、及び第3の外部電極バッドが設けられ、前記ダイオードは、第2の絶縁層内に実装され、前記ダイオードの前記第1の電極面及び前記温度ヒューズの前記第1の電極端は、前記第1の外部電極パッドに電気的に接続され、前記温度ヒューズの前記第2の電極端は、前記第2の外部電極パッドに電気的に接続され、前記ダイオードの前記第2の電極面は、前記第3の外部電極パッドに電気的に接続される回路保護デバイスが提供される。
図1は、本開示の一実施形態に係る回路保護デバイスを示す概略的な断面図である。
本開示の一実施形態では、図1に示すように、回路保護デバイスは、主に、温度ヒューズ100とダイオード200とを備える。
図示の実施形態では、図1に示すように、温度ヒューズ100は、第1の電極端(図1では左端)と、第1の電極端の反対側の第2の電極端(図1では右端)とを有する。
図示の実施形態では、図1に示すように、ダイオード200は、第1の電極面(図1では下面)と、第1の電極面とは反対側の第2の電極面(図1では上面)とを有する。
本開示の一実施形態では、図1に示すように、温度ヒューズ100は、第1の絶縁層500内に実装され、ダイオード200の第1の電極面は、第1の絶縁層500の上面上に取り付けられ、ダイオード200は、第2の絶縁層400内に実装される。
図1を引き続き参照すると、図示の実施形態では、ダイオード200の第1の電極面は、第1の絶縁層500内に形成された導電性バイア40を介して温度ヒューズ100の第1の電極端に電気的に接続される。
図1に示すように、第1の絶縁層500の底面上には、第1の外部電極パッド1、第2の外部電極パッド2、及び第3の外部電極パッド3が設けられる。図示の実施形態では、第1の外部電極パッド1、第2の外部電極パッド2、及び第3の外部電極パッド3の下面は、第1の外部電極パッド1、第2の外部電極パッド2、及び第3の外部電極パッド3が、表面実装技術(SMT)によって1つのプロセスで回路基板に半田付けされてもよいように、同一平面内に位置し、それによって、非常に利便性の良い作業がもたらされる。
図1に示す実施形態では、ダイオード200の第1の電極面と温度ヒューズ100の第1の電極端とは、第1の外部電極パッド1に電気的に接続され、温度ヒューズ100の第2の外部電極端は、第2の外部電極パッド2に電気的に接続され、ダイオード200の第2の電極面は、第3の外部電極パッド3に電気的に接続される。このようにして、温度ヒューズ100とダイオード200は、リードワイヤを用いずに、第1の外部電極パッド1、第2の外部電極パッド2、及び第3の外部電極パッド3を介して、保護された回路に電気的に接続されることができ、従って、非常に利便性の良い作業がもたらされる。
本開示の一実施形態では、図1に示すように、第1の外部電極パッド1は、第1の絶縁層500内に形成された第1の導電性バイア10を介して温度ヒューズ100の第1の電極端に電気的に接続される。
本開示の一実施形態では、図1に示すように、第2の外部電極パッド2は、第1の絶縁層500内に形成された第2の導電性バイア20を介して温度ヒューズ100の第2の電極端に電気的に接続される。
本開示の一実施形態では、図1に示すように、回路保護デバイスは、更に、第2の絶縁層400内に実装された電気接続部材300を備え、電気接続部材300は、ダイオード200の第2の電極面に電気的に接続される一端と、第1の絶縁層500内に形成された第3の導電性バイア30を介して第3の外部電極パッド3に電気的に接続される他端を有する。
本開示の一実施形態では、電気接続部材300は、板形状の電気接続薄板である。電気接続部材300は、第1の部分301と第2の部分302とを備える。電気接続部材300の第1の部分301は、ダイオード200の第2の電極面に平行であり、電気的に接続される。電気接続部材300の第2の部分302は、第1の部分301に垂直であり、第3の導電性バイア30に電気的に接続される。
本開示の一実施形態では、第1の絶縁層500は、板形状に形成され、ダイオード200は、薄板形状に形成され、第1の絶縁層500上に積み重ねられ、回路保護デバイスの厚みを減少することができる。
本開示の一実施形態では、図1に示すように、第1の絶縁層500内には内部キャビティ510が形成され、内部キャビティ510内には温度ヒューズ100の中央部分が受容される。温度ヒューズ100の第1及び第2の電極端は、第1の絶縁層500内に保持される。
図2は、図1に示す回路保護デバイスの回路原理図である。
図2に示す回路保護デバイスの回路原理図からはっきりと分かるように、ダイオード200の第1の電極面はカソード面であり、ダイオード200の第2の電極面はアノード面である。
図示の実施形態では、図1及び図2に示すように、温度ヒューズ100の第2の電極端に電気的に接続された第2の外部電極パッド2は、図2に示す電圧又は電流入力端子Vinである。
図示の実施形態では、図1及び図2に示すように、温度ヒューズ100の第1の電極端及びダイオード200の第1の電極面に電気的に接続された第1の外部電極パッド1は、図2に示す電圧又は電流出力端子Voutである。
図示の実施形態では、図1及び図2に示すように、ダイオード200の第2の電極面に電気的に接続された第3の外部電極パッド3は、図2に示す接地端子GNDである。
過電流が回路を流れると、温度ヒューズ100に流れる電流は非常に大きくなり、温度ヒューズ100の急速な温度上昇と破壊を招き、それによって、回路の過電流保護を間に合わせることができることが、図2に示す回路保護デバイスの回路原理図からはっきりと分かる。回路に過電圧が印加されると、ダイオード200は、過度に高い電圧によって逆に破壊され、電流はダイオードから直接的に接地端子へ流れるため、回路の出力端子からの電圧は、瞬時に低電圧に引き下げられ、その一方で、過度に大きな故障電流が温度ヒューズ100及びダイオード200を流れ、温度ヒューズは加熱されて飛び、最終的に回路がオフされる。本開示では、温度ヒューズ及びダイオード200のパラメータは、ダイオード200が損傷する前に温度ヒューズを飛ばすことができるように適切に設計及び選択されてもよい。
上述の実施形態は一例であって、当業者によって改良されてもよいことが当業者には理解されるだろう。様々な実施形態に記載された構造は、配置又は原理において矛盾することなく自由に組み合わされてもよい。
本開示は添付の図面と併せて記載されたが、図面に示す実施形態は、本発明の好適な実施形態を例示的に図示することを意図したものであり、本発明に対して制限するものとして解釈されるべきではない。
一般的な本発明の概念のいくつかの例示的な実施形態が図示されて記載されたが、これらの実施形態では、本発明の原理及び精神から逸脱することなく様々な変更又は修正が成されてもよく、それによって本発明の範囲は、請求項及びその均等物において規定されることは、当業者には理解されるだろう。
尚、「備える」という用語は、その他の部材又はステップを排除せず、「一つの(a)」又は「一つの(an)」は、複数の要素又はステップを排除しない。更に、請求項における全ての参照番号は、本発明の範囲を制限するものと解釈されるべきではない。

Claims (13)

  1. 回路保護デバイスであって、
    第1の電極端と、前記第1の電極端とは反対側の第2の電極端とを有する温度ヒューズ(100)と、
    第1の電極面と、前記第1の電極面とは反対側の第2の電極面とを有するダイオード(200)とを備え、
    前記温度ヒューズ(100)は、第1の絶縁層(500)内に実装され、前記第1の絶縁層(500)の底面上には、第1の外部電極パッド(1)、第2の外部電極パッド(2)、及び第3の外部電極パッド(3)が設けられ、
    前記ダイオード(200)は、第2の絶縁層(400)内に実装され、
    前記ダイオード(200)の前記第1の電極面及び前記温度ヒューズ(100)の前記第1の電極端は、前記第1の外部電極パッド(1)に電気的に接続され、前記温度ヒューズ(100)の前記第2の電極端は、前記第2の外部電極パッド(2)に電気的に接続され、前記ダイオード(200)の前記第2の電極面は、前記第3の外部電極パッド(3)に電気的に接続される回路保護デバイス。
  2. 前記ダイオード(200)の前記第1の電極面は、前記第1の絶縁層(500)の上面上に取り付けられる、
    請求項1に記載の回路保護デバイス。
  3. 前記第1の絶縁層(500)内には導電性バイア(40)が形成され、
    前記ダイオード(200)の前記第1の電極面は、前記導電性バイア(40)を介して前記温度ヒューズ(100)の前記第1の電極端に電気的に接続される、
    請求項1に記載の回路保護デバイス。
  4. 前記第1の絶縁層(500)は、板形状に形成され、
    前記ダイオード(200)は、薄板形状に形成され、前記第1の絶縁層(500)上に積み重ねられる、
    請求項1に記載の回路保護デバイス。
  5. 前記第1の外部電極パッド(1)は、前記第1の絶縁層(500)内に形成された第1の導電性バイア(10)を介して前記温度ヒューズ(100)の前記第1の電極端に電気的に接続される、
    請求項1〜4のいずれか一項に記載の回路保護デバイス。
  6. 前記第2の外部電極パッド(2)は、前記第1の絶縁層(500)内に形成された第2の導電性バイア(20)を介して前記温度ヒューズ(100)の前記第2の電極端に電気的に接続される、
    請求項5に記載の回路保護デバイス。
  7. 前記ダイオード(200)の前記第2の電極面に電気的に接続された一端と、前記第1の絶縁層(500)内に形成された第3の導電性バイア(30)を介して前記第3の外部電極パッド(3)に電気的に接続された他端と、を有する電気接続部材(300)を更に備える、
    請求項6に記載の回路保護デバイス。
  8. 前記電気接続部材(300)は、板形状の電気接続薄板であって、
    前記ダイオード(200)の前記第2の電極面に平行であり且つ電気的に接続された第1の部分(301)と、
    前記第1の部分(301)に垂直であり、前記第3の導電性バイア(30)に電気的に接続された第2の部分(302)を備える、
    請求項7に記載の回路保護デバイス。
  9. 前記ダイオード(200)及び前記電気接続部材(300)は、前記第2の絶縁層(400)内に実装される、
    請求項8に記載の回路保護デバイス。
  10. 前記ダイオード(200)の前記第1の電極面はカソード面であり、前記ダイオード(200)の前記第2の電極面はアノード面である、
    請求項9に記載の回路保護デバイス。
  11. 前記温度ヒューズ(100)の前記第2の電極端に電気的に接続された前記第2の外部電極パッド(2)は、電圧又は電流入力端子(Vin)であり、
    前記温度ヒューズ(100)の前記第1の電極端及び前記ダイオード(200)の前記第1の電極面に電気的に接続された前記第1の外部電極パッド(1)は、電圧又は電流出力端子(Vout)であり、
    前記ダイオード(200)の前記第2の電極面に電気的に接続された前記第3の外部電極パッド(3)は接地端子(GND)である、
    請求項10に記載の回路保護デバイス。
  12. 前記第1の外部電極パッド(1)、前記第2の外部電極パッド(2)及び前記第3の外部電極パッド(3)の表面は、同一平面内に存在する、
    請求項11に記載の回路保護デバイス。
  13. 前記第1の絶縁層(500)内には内部キャビティ(510)が形成され、前記内部キャビティ(510)内には前記温度ヒューズ(100)の中央部分が受容される、
    請求項1に記載の回路保護デバイス。
JP2015164361A 2014-08-25 2015-08-24 回路保護デバイス Withdrawn JP2016048680A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201420481154.2 2014-08-25
CN201420481154.2U CN204030547U (zh) 2014-08-25 2014-08-25 电路保护器件

Publications (1)

Publication Number Publication Date
JP2016048680A true JP2016048680A (ja) 2016-04-07

Family

ID=52070376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015164361A Withdrawn JP2016048680A (ja) 2014-08-25 2015-08-24 回路保護デバイス

Country Status (4)

Country Link
US (1) US9484337B2 (ja)
EP (1) EP2991110B1 (ja)
JP (1) JP2016048680A (ja)
CN (1) CN204030547U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552064A (zh) * 2016-01-20 2016-05-04 深圳市槟城电子有限公司 一种电路保护器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189325A3 (en) * 2000-09-14 2005-06-22 Sony Corporation Electronic device protection circuit
JP4487635B2 (ja) * 2004-05-26 2010-06-23 日産自動車株式会社 半導体装置
US7193292B2 (en) * 2004-12-02 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Fuse structure with charge protection circuit
CN202307878U (zh) * 2011-03-18 2012-07-04 泰科电子公司 片型电路保护器件

Also Published As

Publication number Publication date
EP2991110B1 (en) 2019-01-30
CN204030547U (zh) 2014-12-17
EP2991110A3 (en) 2016-03-09
US9484337B2 (en) 2016-11-01
EP2991110A2 (en) 2016-03-02
US20160056139A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US9536671B2 (en) Planar capacitor terminals
JP5169353B2 (ja) パワーモジュール
JP2017208987A5 (ja)
JP2007134709A (ja) サージ吸収素子
US9642276B2 (en) Welding and soldering of transistor leads
JPWO2015182284A1 (ja) 半導体装置
US10181368B2 (en) Circuit protection device
JP2007202103A5 (ja)
JP2016048680A (ja) 回路保護デバイス
KR20160112379A (ko) 2개의 도전성 부재를 통하여 복수의 이차전지 셀을 병렬 연결하는 것에 의해 형성된 전지 팩
JP2010259139A (ja) 絶縁ブスバー及びこれを使用した電力変換装置
JP3195208U (ja) 金属抵抗体
JP2009238563A (ja) 過電圧保護部品、これを用いた電気回路および過電圧保護方法
WO2015124036A1 (zh) 基于印刷电路板的开关电路结构
JP2011249177A (ja) ヒューズ装置および回路基板
WO2015124520A1 (en) Led circuit with surge protection
JP2015149814A (ja) Acアダプタ
JP2015018856A (ja) 半導体パワーモジュール
CN105762028B (zh) 一种断路器的触臂和制造该触臂的方法
JP6528309B2 (ja) 光源ユニットおよびそれを用いた照明器具
TWM467242U (zh) 過電流保護裝置
US20150311702A1 (en) Safe power socket and power extension device having the same
JP2018129474A (ja) 半導体モジュール
JP2018518062A (ja) 高伝導性放熱パッドを用いたプリント回路基板の放熱システム
JP2007028701A (ja) Fetモジュールおよび誘導加熱用インバータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180718

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190325