JP2016021493A - 光伝送装置および製造方法 - Google Patents

Abstract

【課題】電子回路の発熱による光電変換素子の特性劣化を抑えること。【解決手段】ＶＣＳＥＬ１６０は、ＣＭＯＳチップ１１０の面に対してバンプ１０４，１０５を介して電気的に接続されている。ヒートインシュレータ１７３は、ＣＭＯＳチップ１１０とＶＣＳＥＬ１６０との間に設けられ、ＣＭＯＳチップ１１０からＶＣＳＥＬ１６０への熱移動を遮る。クーリングプレート１７１は、ＣＭＯＳチップ１１０とヒートインシュレータ１７３との間に設けられＣＭＯＳチップ１１０を冷却する。クーリングプレート１７２は、ヒートインシュレータ１７３とＶＣＳＥＬ１６０との間に設けられＶＣＳＥＬ１６０を冷却する。【選択図】図１Ａ

Description

本発明は、光伝送装置および製造方法に関する。

従来、デジタル回路が形成された下層半導体チップと、上層半導体チップと、をそれぞれの回路形成面同士を互いに対向させた状態で伝熱導電シートを介して積層する技術が知られている（たとえば、下記特許文献１参照。）。また、同一基板上に搭載された複数の回路素子について、放熱ベースに熱遮断溝を形成し、発熱素子を他の回路素子から熱的に隔離する技術が知られている（たとえば、下記特許文献２参照。）。

また、半導体チップ内部の回路間やコンピュータ内部の部品間などにおけるデータ伝送に光通信を用いる光インターコネクトが知られている。光インターコネクトにおいては、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ：レーザダイオード）やＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ：フォトダイオード）などの光電変換素子がＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）などの電子回路に実装される。このとき、電子回路への光電変換素子の実装には、たとえば、配線を短くして電気的特性を維持するために、フリップチップ実装などが用いられる。

特開２００７−２５１２２６号公報 特開平１０−４１４４０号公報

しかしながら、上述した従来技術では、電子回路に対して光電変換素子が近接して接続されるため、電子回路の発熱によって光電変換素子が高温になり、光電変換素子の特性が劣化するという問題がある。

１つの側面では、本発明は、電子回路の発熱による光電変換素子の特性劣化を抑えることができる光伝送装置および製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明の一側面によれば、電子回路と、前記電子回路の面に対して突起状の端子を介して電気的に接続された光電変換素子と、前記電子回路と前記光電変換素子との間に設けられ、前記電子回路から前記光電変換素子への熱移動を遮る断熱材と、前記電子回路と前記断熱材との間に設けられ、前記電子回路を冷却する第１冷却板と、前記断熱材と前記光電変換素子との間に設けられ、前記光電変換素子を冷却する第２冷却板と、を備える光伝送装置および前記光伝送装置の製造方法が提案される。

本発明の一側面によれば、電子回路の発熱による光電変換素子の特性劣化を抑えることができるという効果を奏する。

図１Ａは、実施の形態１にかかる光伝送装置の一例を示す断面図である。 図１Ｂは、実施の形態１にかかる光伝送装置の変形例を示す断面図である。 図２は、ＶＣＳＥＬの裏面の一例を示す下面図である。 図３は、ＣＭＯＳチップの側のクーリングプレートの一例を示す上面図である。 図４は、光電変換素子の側のクーリングプレートの一例を示す上面図である。 図５は、ヒートインシュレータの一例を示す上面図である。 図６Ａは、光伝送装置の製造プロセスの一例を示す図（その１）である。 図６Ｂは、光伝送装置の製造プロセスの一例を示す図（その２）である。 図６Ｃは、光伝送装置の製造プロセスの一例を示す図（その３）である。 図６Ｄは、光伝送装置の製造プロセスの一例を示す図（その４）である。 図６Ｅは、光伝送装置の製造プロセスの一例を示す図（その５）である。 図６Ｆは、光伝送装置の製造プロセスの一例を示す図（その６）である。 図７は、実施の形態２にかかる光伝送装置の一例を示す断面図である。 図８は、ＰＤの裏面の一例を示す下面図である。 図９は、実施の形態３にかかる光伝送装置の一例を示す断面図である。 図１０は、光電変換素子の側のクーリングプレートの一例を示す上面図である。

以下に図面を参照して、本発明にかかる光伝送装置および製造方法の実施の形態を詳細に説明する。

（実施の形態１）
（実施の形態１にかかる光伝送装置）
図１Ａは、実施の形態１にかかる光伝送装置の一例を示す断面図である。図１Ａに示すように、実施の形態１にかかる光伝送装置１００は、パッケージ基板１０１と、ＣＭＯＳチップ１１０と、冷却部材１７０と、ＶＣＳＥＬ１６０と、を備える光送信装置である。

パッケージ基板１０１は、ＣＭＯＳチップ１１０を含む電子回路を接続する電子回路基板（システムボード）である。ＣＭＯＳチップ１１０は、バンプ１０２，１０３を介してパッケージ基板１０１に接続されている。

ＶＣＳＥＬ１６０（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：垂直共振器面発光レーザ）は、バンプ１０４，１０５を介してＣＭＯＳチップ１１０に接続されている。バンプ１０４，１０５を介したＶＣＳＥＬ１６０とＣＭＯＳチップ１１０との接続は、たとえばフリップチップ実装である。バンプ１０２〜１０５は、半田、アルミニウムまたは銅などによって形成される突起状の端子である。

＜ＣＭＯＳチップ＞
ＣＭＯＳチップ１１０は、たとえばＣＰＵなどの電子回路の一部である。ＣＭＯＳチップ１１０は、ＣＭＯＳ１１１と、配線層１３１と、を備える。ＣＭＯＳ１１１（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）は、Ｐ型トランジスタとＮ型トランジスタを組み合わせた半導体である。図１Ａに示す例では、ＣＭＯＳ１１１は、たとえばＶＣＳＥＬ１６０への電源供給およびＶＣＳＥＬ１６０の制御を行う。

ＣＭＯＳ１１１は、半導体１１２と、ソース１１３，１１４と、ドレイン１１５，１１６と、酸化膜１１７，１１８と、ゲート１１９，１２０と、絶縁体１２１〜１２３と、を有する。半導体１１２は、シリコンなどの半導体である。

絶縁体１２１，１２２の間に設けられたソース１１３、ドレイン１１５、酸化膜１１７およびゲート１１９は、たとえばＰ型トランジスタとして動作する。絶縁体１２２，１２３の間に設けられたソース１１４、ドレイン１１６、酸化膜１１８およびゲート１２０は、たとえばＮ型トランジスタとして動作する。

＜配線層＞
配線層１３１は、電気配線１３２〜１３４を有する。電気配線１３２は、バンプ１０４と、ソース１１３と、ＴＳＶ１４１と、を接続する電気配線である。バンプ１０４は電気配線１３２の上面に設けられる。電気配線１３３は、ドレイン１１５と、ドレイン１１６と、バンプ１０５と、を接続する電気配線である。バンプ１０５は電気配線１３３の上面に設けられる。電気配線１３４は、ソース１１４と、ＴＳＶ１４２と、を接続する電気配線である。

＜ＴＳＶ＞
ＴＳＶ１４１，１４２（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：シリコン貫通電極）は、ＣＭＯＳ１１１の半導体１１２を貫通する電極（ビア）である。ＴＳＶ１４１は、電気配線１３２と端子１５１とを接続する。ＴＳＶ１４２は、電気配線１３４と端子１５２とを接続する。

＜端子＞
端子１５１，１５２は、ＣＭＯＳチップ１１０におけるＶＣＳＥＬ１６０が設けられる面とは反対の面（下面）に設けられた電極である。端子１５１は、ＴＳＶ１４１とバンプ１０２とを接続する。端子１５２は、ＴＳＶ１４２とバンプ１０３とを接続する。端子１５１，１５２の少なくとも一方は、ＣＭＯＳチップ１１０に対する電源供給を受ける電源端子である。

図１Ａに示す例では、端子１５１には、パッケージ基板１０１からのソース電圧（Ｖｓｓ）が入力される。また、端子１５２には、パッケージ基板１０１からのドレイン電圧（Ｖｄｄ）が入力される。一例としては、ソース電圧（Ｖｓｓ）を０［Ｖ］とし、ドレイン電圧（Ｖｄｄ）を１．２［Ｖ］とすることができる。

ＶＣＳＥＬ１６０は、ＣＭＯＳチップ１１０からの電源供給および制御によってレーザ光１６５を出射する発光素子である。ＶＣＳＥＬ１６０は、レーザ光１６５を出射する面とは反対側の面に端子１６１，１６２を有する。

端子１６１，１６２は、たとえば、ＣＭＯＳチップ１１０からの電源供給を兼ねた信号が入力される信号端子および接地電極である。図１Ａに示す例では、端子１６１が接地電極であり、端子１６２が信号電極であるとする。

＜冷却部材＞
冷却部材１７０は、クーリングプレート１７１，１７２の間にヒートインシュレータ１７３を挟んだ冷却部材である。クーリングプレート１７１，１７２のそれぞれには、たとえばアルミニウムや銅などの金属板を用いることができる。

クーリングプレート１７１は、ＣＭＯＳチップ１１０におけるＶＣＳＥＬ１６０が設けられる面に接するように設けられる第１冷却板である。また、クーリングプレート１７１は、クーリングプレート１７２と接しない延出部を有している。クーリングプレート１７１により、ＣＭＯＳチップ１１０を冷却することができる。発熱１９１は、ＣＭＯＳチップ１１０において発生し、クーリングプレート１７１によって放散する熱である。

クーリングプレート１７２は、ＶＣＳＥＬ１６０のうちのＣＭＯＳチップ１１０の側の面に接するように設けられる第２冷却板である。また、クーリングプレート１７２は、ＶＣＳＥＬ１６０と接しない延出部を有している。クーリングプレート１７２により、ＶＣＳＥＬ１６０を冷却することができる。発熱１９２は、ＶＣＳＥＬ１６０において発生し、クーリングプレート１７２によって放散する熱である。

ヒートインシュレータ１７３は、クーリングプレート１７１，１７２の間に設けられ、ＣＭＯＳチップ１１０からＶＣＳＥＬ１６０への熱移動を遮る断熱材である。これにより、ＣＭＯＳチップ１１０からクーリングプレート１７１に伝わった熱が、クーリングプレート１７２およびＶＣＳＥＬ１６０に伝わることを抑制することができる。また、ＣＭＯＳチップ１１０およびＶＣＳＥＬ１６０の温度を個別に調整することができる。ヒートインシュレータ１７３には、たとえば、ポリイミド系樹脂やメラミン系樹脂など、断熱性の樹脂を用いることができる。

このように、ヒートインシュレータ１７３によってＣＭＯＳチップ１１０からＶＣＳＥＬ１６０への熱伝導率を低下させ、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることを抑制することができる。また、ヒートインシュレータ１７３の両側にクーリングプレート１７１，１７２を設けることで、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることをさらに抑制することができる。

たとえば、クーリングプレート１７１，１７２を設けない場合は、ヒートインシュレータ１７３によってＣＭＯＳチップ１１０からＶＣＳＥＬ１６０への熱伝導率（熱の伝わる速さ）が低下するものの、時間の経過に伴ってＣＭＯＳチップ１１０の熱がＶＣＳＥＬ１６０に伝わる。

これに対して、クーリングプレート１７１を設けることで、ＣＭＯＳチップ１１０からヒートインシュレータ１７３に伝わる熱を低減することができる。また、クーリングプレート１７２を設けることで、ヒートインシュレータ１７３からＶＣＳＥＬ１６０に伝わる熱を低減することができる。このため、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることを抑制することができる。

ＶＣＳＥＬ１６０が高温になることを抑制することで、ＶＣＳＥＬ１６０の特性の劣化を抑えることができる。ＶＣＳＥＬ１６０の特性の劣化には、たとえば、結晶欠陥の広がりによる光電変換効率の低下などがある。

発熱１９３は、ＣＭＯＳチップ１１０において発生し、パッケージ基板１０１を介して放散される熱である。このように、ＣＭＯＳチップ１１０において発生した熱は、冷却部材１７０だけでなく、パッケージ基板１０１からも放散するようにしてもよい。

図１Ａに示す例では、光伝送装置１００のうちのＶＣＳＥＬ１６０に関する構成について説明したが、光伝送装置１００は、複数のＶＣＳＥＬ１６０がアレイ状に並んだＶＣＳＥＬアレイを備えていてもよい。この場合に、冷却部材１７０は、アレイ状に並んだ複数のＶＣＳＥＬ１６０と、ＣＭＯＳチップ１１０と、の間に設けられる１つの冷却部材とすることができる（たとえば図３〜図５参照）。

また、ＣＭＯＳチップ１１０の半導体部分（半導体１１２）を貫通し、配線層１３１と端子１５１，１５２とを接続するＴＳＶ１４１，１４２を設けることで、ＣＭＯＳチップ１１０に対してＶＣＳＥＬ１６０と反対側の面から電源を供給することができる。これにより、ＶＣＳＥＬ１６０を含む複数の光電変換素子を高密度にＣＭＯＳチップ１１０に設けてもＣＭＯＳチップ１１０への電源供給が可能になる。また、ＣＭＯＳチップ１１０とＶＣＳＥＬ１６０との間に冷却部材１７０を設けても容易に電源供給することができる。

また、ＶＣＳＥＬ１６０に代えて、ＶＣＳＥＬとは異なるＬＤを光伝送装置１００に設けてもよい。

また、冷却部材１７０が２枚のクーリングプレート（クーリングプレート１７１，１７２）を含む構成について説明したが、冷却部材１７０が３枚以上のクーリングプレートを含む構成としてもよい。この場合は、たとえば、３枚以上のクーリングプレートの各間にヒートインシュレータを設ける構成としてもよい。これにより、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることをさらに抑制することができる。

光伝送装置１００は、一例としては、サーバやルータなどにおける高速データ通信に用いられる光インターコネクトに適用することができる。光伝送装置１００によれば、熱に弱い光電変換素子（たとえばＶＣＳＥＬ１６０）をＣＭＯＳチップ１１０から熱的に分離しつつ、光電変換素子とＣＭＯＳチップ１１０とを短距離で（少ないロスで）接続して電気信号の特性を向上させることができる。

なお、光伝送装置１００の構成は、図１Ａに示した構成に限らず、実際にはさらに複雑な構成となり得る。たとえば、電気配線１３２〜１３４は、実際には１０層以上の配線層によって形成される構成となり得る。また、ＴＳＶ１４１，１４２のＣＭＯＳチップ１１０に対するサイズなどについても、図１Ａに示したものに限らず変更可能である。

（実施の形態１にかかる光伝送装置の変形例）
図１Ｂは、実施の形態１にかかる光伝送装置の変形例を示す断面図である。図１Ｂにおいて、図１Ａに示した部分と同様の部分については同一の符号を付して説明を省略する。図１Ｂに示すように、光伝送装置１００は、放熱部材１８１，１８２を備えていてもよい。放熱部材１８１，１８２のそれぞれには、たとえば放熱フィンなどの各種の放熱部材を用いることができる。

放熱部材１８１は、クーリングプレート１７１のヒートインシュレータ１７３の側の面のうちのヒートインシュレータ１７３に接していない延出部に設けられている。放熱部材１８１は、クーリングプレート１７１の熱を放散する。これにより、クーリングプレート１７１による冷却効果を向上させ、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることを抑制することができる。

放熱部材１８２は、クーリングプレート１７２のＶＣＳＥＬ１６０の側の面のうちのＶＣＳＥＬ１６０に接していない延出部に設けられている。放熱部材１８２は、クーリングプレート１７２の熱を放散する。これにより、クーリングプレート１７２による冷却効果を向上させ、ＣＭＯＳチップ１１０の発熱によってＶＣＳＥＬ１６０が高温になることを抑制することができる。

また、図１Ｂに示した構成において、放熱部材１８１，１８２のいずれかを省いた構成としてもよい。

（ＶＣＳＥＬの裏面）
図２は、ＶＣＳＥＬの裏面の一例を示す下面図である。ＶＣＳＥＬ１６０のうちのＣＭＯＳチップ１１０の側の面（裏面）には、たとえば、図２に示すように、端子１６１〜１６４が設けられている。端子１６１は、上述したようにたとえば接地電極（ＧＮＤ）である。端子１６２は、上述したようにたとえば信号電極（Ｓｉｇｎａｌ）である。

端子１６３は、図１Ａには図示していないが、たとえば端子１６１とは異なる接地電極（ＧＮＤ）である。端子１６４は、図１Ａには図示していないが、たとえば未接続電極（ＮＣ：Ｎｏ Ｃｏｎｎｅｃｔｉｏｎ）である。なお、ＶＣＳＥＬ１６０には、図２に示した寸法や電極配置のものに限らず、各種のＶＣＳＥＬを用いることができる。

（ＣＭＯＳチップの側のクーリングプレート）
図３は、ＣＭＯＳチップの側のクーリングプレートの一例を示す上面図である。図３に示すように、ＣＭＯＳチップ１１０の側のクーリングプレート１７１は、たとえば、接続部３０１と、放熱部材設置部３０２と、を備える。図３に示す例では、接続部３０１は、４×４のマトリクス状に１６個設けられている。

接続部３０１のそれぞれは、光電変換素子の接地端子と、ＣＭＯＳチップ１１０の接地端子と、を接続するバンプのための開口部（ＧＮＤ）を有する。たとえば、接続部３０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６１と、ＣＭＯＳチップ１１０の電気配線１３２と、を接続するバンプ１０４のための開口部（ＧＮＤ）を有する。

また、接続部３０１のそれぞれは、光電変換素子の信号端子と、ＣＭＯＳチップ１１０の信号端子と、を接続するバンプを貫通させる開口部（Ｓｉｇｎａｌ）を有する。たとえば、接続部３０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６２と、ＣＭＯＳチップ１１０の電気配線１３３と、を接続するバンプ１０５を貫通させる開口部（Ｓｉｇｎａｌ）を有する。

放熱部材設置部３０２は、ヒートインシュレータ１７３と接しない延出部であって、たとえば図１Ｂに示した放熱部材１８１を設置するためのスペースである。

なお、接続部３０１の数や配置、接続部３０１における開口部の形状や配置などは、図３に示したものに限らず変更可能である。クーリングプレート１７２（たとえば図４参照）やヒートインシュレータ１７３（たとえば図５参照）の各接続部についても同様である。また、クーリングプレート１７１は、電気的にフローティングしていてもよいし、他のグランドや電源に接続されていてもよい。

（光電変換素子の側のクーリングプレート）
図４は、光電変換素子の側のクーリングプレートの一例を示す上面図である。図４に示すように、ＶＣＳＥＬ１６０（光電変換素子）の側のクーリングプレート１７２は、たとえば、接続部４０１と、放熱部材設置部４０２と、を備える。図４に示す例では、接続部４０１は、図３に示したクーリングプレート１７１の接続部３０１に対応して、４×４のマトリクス状に１６個設けられている。

接続部４０１のそれぞれは、光電変換素子の接地端子と、ＣＭＯＳチップ１１０の接地端子と、を接続するバンプのための開口部（ＧＮＤ）を有する。たとえば、接続部４０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６１と、ＣＭＯＳチップ１１０の電気配線１３２と、を接続するバンプ１０４のための開口部（ＧＮＤ）を有する。

また、接続部４０１のそれぞれは、光電変換素子の信号端子と、ＣＭＯＳチップ１１０の信号端子と、を接続するバンプを貫通させる開口部（Ｓｉｇｎａｌ）を有する。たとえば、接続部４０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６２と、ＣＭＯＳチップ１１０の電気配線１３３と、を接続するバンプ１０５を貫通させる開口部（Ｓｉｇｎａｌ）を有する。

放熱部材設置部４０２は、光電変換素子（たとえばＶＣＳＥＬ１６０）と接しない延出部であって、たとえば図１Ｂに示した放熱部材１８２を設置するためのスペースである。

（ヒートインシュレータ）
図５は、ヒートインシュレータの一例を示す上面図である。図５に示すように、ヒートインシュレータ１７３は、たとえば、接続部５０１を備える。図５に示す例では、接続部５０１は、図３に示したクーリングプレート１７１の接続部３０１や、図４に示したクーリングプレート１７２の接続部４０１に対応して、４×４のマトリクス状に１６個設けられている。

接続部５０１のそれぞれは、光電変換素子の接地端子と、ＣＭＯＳチップ１１０の接地端子と、を接続するバンプのための開口部（ＧＮＤ）を有する。たとえば、接続部５０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６１と、ＣＭＯＳチップ１１０の電気配線１３２と、を接続するバンプ１０４のための開口部（ＧＮＤ）を有する。

また、接続部５０１のそれぞれは、光電変換素子の信号端子と、ＣＭＯＳチップ１１０の信号端子と、を接続するバンプを貫通させる開口部（Ｓｉｇｎａｌ）を有する。たとえば、接続部５０１のうちの１つは、ＶＣＳＥＬ１６０の端子１６２と、ＣＭＯＳチップ１１０の電気配線１３３と、を接続するバンプ１０５を貫通させる開口部（Ｓｉｇｎａｌ）を有する。

図３〜図５に示したように、光電変換素子の接地端子と、ＣＭＯＳチップ１１０の接地端子と、を接続するバンプは、クーリングプレート１７１，１７２およびヒートインシュレータ１７３に設けられた開口部（ＧＮＤ）に設けられる。また、光電変換素子の信号端子と、ＣＭＯＳチップ１１０の信号端子と、を接続するバンプは、クーリングプレート１７１，１７２およびヒートインシュレータ１７３に設けられた開口部（Ｓｉｇｎａｌ）に設けられる。

（光伝送装置の製造プロセス）
図６Ａ〜図６Ｆは、光伝送装置の製造プロセスの一例を示す図である。光伝送装置１００は、たとえば再配線プロセスを用いる場合に、図６Ａ〜図６Ｆに示す製造プロセスによって製造することができる。図６Ａ〜図６Ｆにおいて、図１Ａに示した部分と同様の部分については同一の符号を付して説明を省略する。

まず、図６Ａに示すように、ＣＭＯＳチップ１１０の上面にバンプパッド６０１，６０２が設けられる。ＣＭＯＳチップ１１０の上面は、ＣＭＯＳチップ１１０のうちのＶＣＳＥＬ１６０が接続される面である。バンプパッド６０１，６０２は、たとえば図１Ａに示した電気配線１３２，１３３の各上面となる。

つぎに、図６Ｂに示すように、ＣＭＯＳチップ１１０の側面および下面を覆うように樹脂６０３が形成される。樹脂６０３は、たとえば熱成形によって形成することができる。樹脂６０３の上面は、ＣＭＯＳチップ１１０の上面とともに、冷却部材１７０の下部のクーリングプレート１７１を設置するための土台となる。

つぎに、図６Ｃに示すように、ＣＭＯＳチップ１１０およびＶＣＳＥＬ１６０の上面のうちの、バンプパッド６０１，６０２が設けられた位置を除く部分にクーリングプレート１７１が形成される。クーリングプレート１７１は、たとえばメタルスパッタ、フォトリソグラフィ、エッチングなどを用いて形成することができる。

つぎに、図６Ｄに示すように、ＣＭＯＳチップ１１０、バンプパッド６０１，６０２およびクーリングプレート１７１の上面にヒートインシュレータ１７３が形成される。ヒートインシュレータ１７３は、たとえば高断熱性の樹脂を塗布することによって形成することができる。

つぎに、図６Ｅに示すように、ヒートインシュレータ１７３の上面にクーリングプレート１７２が形成される。クーリングプレート１７２は、たとえばメタルデポおよびフォトリソグラフィなどを用いて形成することができる。また、クーリングプレート１７１，１７２およびヒートインシュレータ１７３のうちのバンプパッド６０１，６０２に対応する位置に開口部６０４，６０５が形成される。開口部６０４，６０５は、たとえばクーリングプレート１７１，１７２およびヒートインシュレータ１７３のエッチングによって形成することができる。

つぎに、図６Ｆに示すように、クーリングプレート１７２の上面にＶＣＳＥＬ１６０が設けられ、ＶＣＳＥＬ１６０がバンプ１０４，１０５を介してバンプパッド６０１，６０２に接続される。

また、クーリングプレート１７２およびクーリングプレート１７１のうちの、ＶＣＳＥＬ１６０が設けられる部分と異なる部分がエッチングなどによって除去される。これにより、クーリングプレート１７１の上面の一部が露出する。

また、樹脂６０３のうちのＣＭＯＳチップ１１０の下面を覆う部分が除去される。そして、ＣＭＯＳチップ１１０の下面の端子（たとえば端子１５１，１５２）がバンプ６０６〜６０９を介してパッケージ基板１０１に接続される。バンプ６０６〜６０９は、たとえばバンプ１０２，１０３を含むバンプである。

これにより、パッケージ基板１０１に対してＣＭＯＳチップ１１０が設けられ、ＣＭＯＳチップ１１０に対して冷却部材１７０を介してＶＣＳＥＬ１６０を設けた光伝送装置１００を製造することができる。ただし、光伝送装置１００の製造方法には、図６Ａ〜図６Ｆに示した方法に限らず、各種の製造方法を用いることができる。

このように、実施の形態１によれば、ＶＣＳＥＬ１６０とＣＭＯＳチップ１１０との間に、ヒートインシュレータ１７３を挟んだクーリングプレート１７１，１７２を設ける構成とすることができる。これにより、ＣＭＯＳチップ１１０の発熱によるＶＣＳＥＬ１６０の高温化を抑え、ＶＣＳＥＬ１６０の特性劣化を抑えることができる。

（実施の形態２）
実施の形態２について、実施の形態１と異なる部分について説明する。

（実施の形態２にかかる光伝送装置）
図７は、実施の形態２にかかる光伝送装置の一例を示す断面図である。図７において、図１Ａに示した部分と同様の部分については同一の符号を付して説明を省略する。図７に示すように、実施の形態２にかかる光伝送装置１００は、図１Ａに示したＶＣＳＥＬ１６０に代えてＰＤ７１０を備える光受信装置である。

ＰＤ７１０は、バンプ１０４，１０５を介してＣＭＯＳチップ１１０に接続されている。バンプ１０４，１０５を介したＰＤ７１０とＣＭＯＳチップ１１０との接続は、たとえばフリップチップ実装である。

ＰＤ７１０は、光伝送装置１００への入射光７１５を受光し、受光結果を示す電気信号を出力する受光素子である。ＰＤ７１０は、入射光７１５を受光する面とは反対側の面に端子７１１，７１２を有する。端子７１１，７１２は、たとえば、ＰＤ７１０が受光結果の電気信号を出力する信号端子および接地電極である。図７に示す例では、端子７１１が接地電極であり、端子７１２が信号電極であるとする。

図７に示す例では、ＣＭＯＳ１１１は、ＰＤ７１０によって得られた受光結果を示す電気信号の処理を行う。

図７に示した構成においては、ヒートインシュレータ１７３によってＣＭＯＳチップ１１０からＰＤ７１０への熱伝導率を低下させ、ＣＭＯＳチップ１１０の発熱によってＰＤ７１０が高温になることを抑制することができる。また、ヒートインシュレータ１７３の両側にクーリングプレート１７１，１７２を設けることで、ＣＭＯＳチップ１１０の発熱によってＰＤ７１０が高温になることをさらに抑制することができる。

ＰＤ７１０が高温になることを抑制することで、ＰＤ７１０の特性の劣化（たとえばノイズの増加）を抑えることができる。

図７に示す例では、光伝送装置１００のうちのＰＤ７１０に関する構成について説明したが、光伝送装置１００は、複数のＰＤ７１０がアレイ状に並んだＰＤアレイを備えていてもよい。この場合に、冷却部材１７０は、アレイ状に並んだ複数のＰＤ７１０と、ＣＭＯＳチップ１１０と、の間に設けられる１つの冷却部材とすることができる（たとえば図３〜図５参照）。

また、光伝送装置１００は、ＶＣＳＥＬ１６０およびＰＤ７１０の両方を含む複数の光電変換素子を備えていてもよい。この場合に、冷却部材１７０は、ＶＣＳＥＬ１６０およびＰＤ７１０の両方を含む複数の光電変換素子と、ＣＭＯＳチップ１１０と、の間に設けられる１つの冷却部材とすることができる（たとえば図３〜図５参照）。

（ＰＤの裏面）
図８は、ＰＤの裏面の一例を示す下面図である。ＰＤ７１０のうちのＣＭＯＳチップ１１０の側の面（裏面）には、たとえば、図８に示すように、端子７１１〜７１４が設けられている。端子７１１は、上述したようにたとえば接地電極（ＧＮＤ）である。端子７１２は、上述したようにたとえば信号電極（Ｓｉｇｎａｌ）である。

端子７１３，７１４は、図７には図示していないが、たとえば端子７１１とは異なる接地電極（ＧＮＤ）である。なお、ＰＤ７１０には、図８に示した寸法や電極配置のものに限らず、各種のＶＣＳＥＬを用いることができる。

このように、実施の形態２によれば、ＰＤ７１０とＣＭＯＳチップ１１０との間に、ヒートインシュレータ１７３を挟んだクーリングプレート１７１，１７２を設ける構成とすることができる。これにより、ＣＭＯＳチップ１１０の発熱によるＰＤ７１０の高温化を抑え、ＰＤ７１０の特性劣化を抑えることができる。

また、実施の形態２にかかる光伝送装置１００において、図１Ｂに示した放熱部材１８１，１８２の少なくとも一方を設ける構成としてもよい。また、実施の形態２にかかる光伝送装置１００は、図６Ａ〜図６Ｆに示した製造方法と同様の製造方法によって製造することができる。ただし、図６Ｆに示した工程においては、ＶＣＳＥＬ１６０に代えてＰＤ７１０が設けられる。

（実施の形態３）
実施の形態３について、実施の形態１と異なる部分について説明する。

（実施の形態３にかかる光伝送装置）
図９は、実施の形態３にかかる光伝送装置の一例を示す断面図である。図９において、図１Ａに示した部分と同様の部分については同一の符号を付して説明を省略する。図９に示すように、実施の形態３においては、ＶＣＳＥＬ１６０の接地電極である端子１６１がクーリングプレート１７２に接続されている。

たとえば、クーリングプレート１７２は、バンプ１０４のための開口部を有しておらず、バンプ１０４は電気配線１３２とクーリングプレート１７２とを接続する。一方、クーリングプレート１７１は、ＶＣＳＥＬ１６０の端子１６１に接続しない。

これにより、クーリングプレート１７２に金属板などの電気伝導体を用い、ヒートインシュレータ１７３に絶縁体（たとえば樹脂）を用いることで、クーリングプレート１７２をＶＣＳＥＬ１６０のグランド（接地部）としても用いることができる。このとき、クーリングプレート１７１にも金属板などの電気伝導体を用いることで、ＣＭＯＳチップ１１０からＶＣＳＥＬ１６０への電波ノイズを遮断（シールド）し、ＶＣＳＥＬ１６０のグランドのノイズを抑えることができる。

なお、ＣＭＯＳチップ１１０からの電波ノイズには、たとえば、ＣＭＯＳチップ１１０を含むＣＰＵのうちの、電気配線１３３などの高速信号伝送路とは異なるデジタル回路の部分から発生するノイズなどがある。

（光電変換素子の側のクーリングプレート）
図１０は、光電変換素子の側のクーリングプレートの一例を示す上面図である。図１０において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図１０に示すように、実施の形態３においては、光電変換素子（たとえばＶＣＳＥＬ１６０）の側のクーリングプレート１７２の接続部４０１のそれぞれは、図４に示した開口部（ＧＮＤ）に代えて接地パッド（ＧＮＤ）が設けられている。

接地パッド（ＧＮＤ）は、たとえばＶＣＳＥＬ１６０の端子１６１（接地電極）が接するように突起したパッドである。また、ＶＣＳＥＬ１６０の端子１６１が突起している場合は、接地パッド（ＧＮＤ）を特に設けずに、たとえばクーリングプレート１７１を形成する金属板の一部に端子１６１が接するようにしてもよい。

このように、実施の形態３によれば、電気伝導体のクーリングプレート１７１，１７２の間に絶縁体のヒートインシュレータ１７３を挟む構成とすることができる。これにより、クーリングプレート１７２を冷却部材だけでなくＶＣＳＥＬ１６０のグランド（接地部）としても用いるとともに、クーリングプレート１７１を冷却部材だけでなく電波ノイズの遮断部としても用いることができる。

また、実施の形態３にかかる光伝送装置１００において、図１Ｂに示した放熱部材１８１，１８２の少なくとも一方を設ける構成としてもよい。また、実施の形態３にかかる光伝送装置１００において、図７に示したように、ＶＣＳＥＬ１６０に代えてＰＤ７１０を設ける構成としてもよい。

また、実施の形態３にかかる光伝送装置１００は、図６Ａ〜図６Ｆに示した製造方法と同様の製造方法によって製造することができる。ただし、図６Ｅに示した工程においては、たとえば、クーリングプレート１７２を形成する前に開口部６０４，６０５が形成され、開口部６０４にバンプ１０４が設けられる。そして、バンプパッド６０２に対応する位置に開口部６０５を備える金属板がヒートインシュレータ１７３の上に設置されることでクーリングプレート１７２が形成される。また、図６Ｆに示した工程においては、クーリングプレート１７２の上面にＶＣＳＥＬ１６０が設けられ、ＶＣＳＥＬ１６０がバンプ１０５を介してバンプパッド６０２に接続される。

以上説明したように、光伝送装置および製造方法によれば、電子回路の発熱による光電変換素子の特性劣化を抑えることができる。

たとえば、従来、ＣＰＵなどの電子回路の高速化に伴う通信の高レート化により、通信の消費電力が増加している。これに対して、電子回路と光電変換素子をフリップチップ実装などによって距離で接続することで消費電力の低減が図られている。そして、たとえば光電変換素子の１つであるＶＣＳＥＬの伝送速度はたとえば数十Ｇｂｐｓ程度であるため、近年求められる通信帯域を実現するには多数のＶＣＳＥＬを電子回路の付近に配置することになる。

しかし、ＶＣＳＥＬなどの光電変換素子は、熱に弱いため、ＣＰＵなどの電子回路において許容されている８０度程度の温度になると特性が劣化する。特性の劣化には、たとえば寿命の短縮やノイズの増加などがある。

これに対して、上述した各実施の形態によれば、光電変換素子を電子回路にフリップチップ実装などによって設ける際に、光電変換素子とＣＰＵとの間に、断熱材を挟んだ複数の冷却板を設けた構成とすることができる。これにより、光電変換素子と電子回路とを短距離で接続しつつ、電子回路の発熱による光電変換素子の高温化を抑え、光電変換素子の特性劣化を抑えることができる。

上述した各実施の形態に関し、さらに以下の付記を開示する。

（付記１）電子回路と、
前記電子回路の面に対して突起状の端子を介して電気的に接続された光電変換素子と、
前記電子回路と前記光電変換素子との間に設けられ、前記電子回路から前記光電変換素子への熱移動を遮る断熱材と、
前記電子回路と前記断熱材との間に設けられ、前記電子回路を冷却する第１冷却板と、
前記断熱材と前記光電変換素子との間に設けられ、前記光電変換素子を冷却する第２冷却板と、
を備えることを特徴とする光伝送装置。

（付記２）前記第１冷却板および前記第２冷却板は電気伝導体であり、
前記断熱材は絶縁体であり、
前記第２冷却板に前記光電変換素子の接地電極が接続される、
ことを特徴とする付記１に記載の光伝送装置。

（付記３）前記電子回路は、
相補型金属酸化膜半導体と、
前記相補型金属酸化膜半導体と前記光電変換素子とを接続する配線を含む配線層と、
自回路の面のうちの前記光電変換素子が接続される面の反対側の面に設けられ、自回路への電源供給を受ける電源端子と、
前記相補型金属酸化膜半導体の半導体部分を貫通し、前記配線層と前記電源端子とを接続する電極と、
を有することを特徴とする付記１または２に記載の光伝送装置。

（付記４）前記第１冷却板は前記断熱材と接しない延出部を有し、
前記第１冷却板の前記延出部に設けられ、前記第１冷却板の熱を放散する放熱部材を備えることを特徴とする付記１〜３のいずれか一つに記載の光伝送装置。

（付記５）前記第２冷却板は前記光電変換素子と接しない延出部を有し、
前記第２冷却板の前記延出部に設けられ、前記第２冷却板の熱を放散する放熱部材を備えることを特徴とする付記１〜４のいずれか一つに記載の光伝送装置。

（付記６）前記突起状の端子は、前記第１冷却板、前記第２冷却板および前記断熱材に形成された開口部に設けられることを特徴とする付記１〜５のいずれか一つに記載の光伝送装置。

（付記７）前記光電変換素子は、前記電子回路から前記突起状の端子を介して入力される信号に応じて発光する発光素子を含むことを特徴とする付記１〜６のいずれか一つに記載の光伝送装置。

（付記８）前記光電変換素子は、受光結果を示す信号を、前記突起状の端子を介して前記電子回路へ出力する受光素子を含むことを特徴とする付記１〜７のいずれか一つに記載の光伝送装置。

（付記９）電子回路と、前記電子回路に対して電気的に接続された光電変換素子と、を備える光伝送装置の製造方法において、
前記電子回路に対して、前記電子回路を冷却する第１冷却板と、前記光電変換素子を冷却する第２冷却板と、前記第１冷却板と前記第２冷却板との間に設けられ前記電子回路から前記光電変換素子への熱移動を遮る断熱材と、を含む冷却部材を設け、
前記冷却部材の面のうちの前記電子回路と反対側の面に前記光電変換素子を設け、前記光電変換素子を前記電子回路の面に対して突起状の端子を介して電気的に接続する、
ことを特徴とする製造方法。

１００ 光伝送装置
１０１ パッケージ基板
１０２〜１０５，６０６〜６０９ バンプ
１１０ ＣＭＯＳチップ
１１１ ＣＭＯＳ
１１２ 半導体
１１３，１１４ ソース
１１５，１１６ ドレイン
１１７，１１８ 酸化膜
１１９，１２０ ゲート
１２１〜１２３ 絶縁体
１３１ 配線層
１３２〜１３４ 電気配線
１４１，１４２ ＴＳＶ
１５１，１５２，１６１〜１６４，７１１〜７１４ 端子
１６０ ＶＣＳＥＬ
１６５ レーザ光
１７０ 冷却部材
１７１，１７２ クーリングプレート
１７３ ヒートインシュレータ
１８１，１８２ 放熱部材
１９１〜１９３ 発熱
３０１，４０１，５０１ 接続部
３０２，４０２ 放熱部材設置部
６０１，６０２ バンプパッド
６０３ 樹脂
６０４，６０５ 開口部
７１０ ＰＤ
７１５ 入射光

Claims (4)

1. 電子回路と、
   前記電子回路の面に対して突起状の端子を介して電気的に接続された光電変換素子と、
   前記電子回路と前記光電変換素子との間に設けられ、前記電子回路から前記光電変換素子への熱移動を遮る断熱材と、
   前記電子回路と前記断熱材との間に設けられ、前記電子回路を冷却する第１冷却板と、
   前記断熱材と前記光電変換素子との間に設けられ、前記光電変換素子を冷却する第２冷却板と、
   を備えることを特徴とする光伝送装置。
2. 前記第１冷却板および前記第２冷却板は電気伝導体であり、
   前記断熱材は絶縁体であり、
   前記第２冷却板に前記光電変換素子の接地電極が接続される、
   ことを特徴とする請求項１に記載の光伝送装置。
3. 前記電子回路は、
   相補型金属酸化膜半導体と、
   前記相補型金属酸化膜半導体と前記光電変換素子とを接続する配線を含む配線層と、
   自回路の面のうちの前記光電変換素子が接続される面の反対側の面に設けられ、自回路への電源供給を受ける電源端子と、
   前記相補型金属酸化膜半導体の半導体部分を貫通し、前記配線層と前記電源端子とを接続する電極と、
   を有することを特徴とする請求項１または２に記載の光伝送装置。
4. 電子回路と、前記電子回路に対して電気的に接続された光電変換素子と、を備える光伝送装置の製造方法において、
   前記電子回路に対して、前記電子回路を冷却する第１冷却板と、前記光電変換素子を冷却する第２冷却板と、前記第１冷却板と前記第２冷却板との間に設けられ前記電子回路から前記光電変換素子への熱移動を遮る断熱材と、を含む冷却部材を設け、
   前記冷却部材の面のうちの前記電子回路と反対側の面に前記光電変換素子を設け、前記光電変換素子を前記電子回路の面に対して突起状の端子を介して電気的に接続する、
   ことを特徴とする製造方法。

Images