JP2016021457A - プリント回路板 - Google Patents

Abstract

【課題】デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を伝送線路に対して減衰させる。【解決手段】プリント回路板２００は、送信回路１と、プリント配線板１００とを備えている。プリント配線板１００は、グランド導体７と、デジタル信号を伝送する伝送線路３と、伝送線路３に沿って伝送線路３と間隔をあけて配置され、伝送線路３と電磁的に結合する結合線路５と、を有する。結合線路５は、伝送線路３に沿う配線方向の一端部５１がグランド導体７に接続され、配線方向の他端部５３が開放されている。結合線路５の配線方向の中央部５２と、グランド導体７のグランドパターン７２とがヴィア導体６で接続されている。【選択図】図１

Description

本発明は、デジタル信号を送信する送信回路と、送信回路が実装されたプリント配線板とを有するプリント回路板に関する。

近年のデジタル複合機やデジタルカメラ等の電子機器は、高速化・高精彩化の要求のため、大容量のデジタル信号を高速に伝送する必要がある。これらの大容量データを高速に伝送するためには、伝送線路の数を増やすか、伝送速度を上げる必要がある。小型化・高密度化しているプリント配線板においては、増やすことができる伝送線路に限界がある。また、ケーブルで伝送する場合には、ケーブル芯数の増加がコスト増加に直結してしまう。さらに、伝送速度の向上に伴いスキューによる信号間タイミングのばらつきが顕著になり、セットアップ／ホールドを満たすことが困難となる。そのため、少ない伝送線路で高速に大容量のデータを伝送することが可能なシリアル伝送が広く用いられるようになっている。

シリアル伝送方式とは、データやアドレス、制御線といった伝送線路に低速なパラレル信号をシリアル化して差動出力し、送られてきたシリアル信号を受信側でデシリアライズしてパラレル信号に変換するものである。このシリアル伝送方式では、シリアル化したデータ列にクロック信号を埋め込んで伝送し、受信側ではクロックとデータが再生される。

一方、ケーブル等の長い有損失伝送線路上に高速な信号が伝送された場合、信号成分の一部がケーブルをアンテナとして放射され、他の機器の動作に影響を与える恐れがある。そのため、機器からのＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ：不要電磁ノイズ）を抑制する必要がある。

クロック埋め込み型シリアル伝送では、データと同期クロックが一緒にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化されたデータが伝送される。そのため、伝送されるシリアルデータは、ローレベルまたはハイレベルが多ビット連続することがなく、１ビットを基本周期とした繰り返し波形が支配的に現れることになる。従って、シリアル伝送系からの強いＥＭＩが、シリアルデータの１ビット周期の整数倍で観測される。また、矩形波で伝送されるデータのスペクトラムは、ｓｉｎｃ関数で表され、１ビット周期の整数倍の周波数にはスペクトラムを持たないことが知られている。つまり、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生することになる。例えば、伝送レートが１Ｇｂｐｓの場合、１ビットの周期は１ＧＨｚ（基本周波数）となり、その整数倍には伝送信号スペクトラムは無いが、強いＥＭＩが発生する。このクロック埋め込み型シリアル伝送方式を採用する場合、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生するため、差動伝送線路にバンドリジェクションフィルタ又はノッチフィルタを使用することが考えられる。その理由は、伝送信号スペクトラムが無い周波数近傍の帯域を遮断するため、伝送信号に影響を与えることなく、積極的にＥＭＩを遮断することが出来るからである。

そこで、従来、バンドリジェクションフィルタを、伝送線路に並列にコイルとコンデンサの直列回路を接続した構成とするか、伝送線路に直列にコイルとコンデンサの並列回路を接続した構成とすることが知られている（非特許文献１参照）。しかし、このバンドリジェクションフィルタでは、回路素子をチップ部品等の集中定数素子にて構成するため、ＧＨｚ帯のような高周波領域では部品定数値が非常に小さな値となり標準的な部品では希望する遮断周波数を得にくい。また、部品の素子値のばらつきで希望する遮断周波数にするのが困難である。

高周波領域での所望特性を確保し、部品の素子値ばらつきの問題に対処するため、分布定数回路にてバンドリジェクションフィルタを構成する技術が知られている。ＧＨｚ帯等の高い周波数帯では、基板上に形成されたパターンを分布定数素子として分布定数回路を構成するのが一般的である。分布定数素子で分布定数回路を構成する場合、集中定数素子でいう素子値はパターンの幅、線路長といった物理的な寸法で設定され、希望する遮断周波数は形成する寸法で制御でき、任意の特性を容易に得ることができる。

従来、分布定数素子で構成されたバンドリジェクションフィルタは、除去したい周波数の電気長に関係する線路を、主たる伝送線路に近接させて配置し、不要な周波数成分を除去している（特許文献１参照）。特許文献１では、伝送線路に近接して、一端をグランドに接続し、他端を開放した線路を配置している。

このように構成された伝送線路の通過特性は、一端をグランド接続した線路の電気長が、λ／４（λ：波長）に相当する基本周波数とその奇数倍の周波数において信号成分が減衰を示すようになる。

特開平９−２３２８０４号公報

佐藤利三郎著、「伝送回路」、コロナ出版、１９６３年６月３０日、Ｐ２７７

しかしながら、上記特許文献１では、基本周波数の奇数倍の周波数に対してＥＭＩ除去能力があるが、偶数倍の周波数に対しては減衰が得られず、偶数倍の周波数のＥＭＩ除去効果が極めて低いという問題があった。特に、クロック埋め込み型シリアル伝送では、データ伝送レートに対応した基本周波数の整数倍に強いスペクトラムを発生し、偶数倍の成分を除去できない。

そこで、本発明は、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を伝送線路に対して減衰させることを目的とするものである。

本発明のプリント回路板は、デジタル信号を送信する送信回路と、前記送信回路が実装されたプリント配線板と、を備え、前記プリント配線板は、グランド導体と、前記送信回路から送信されたデジタル信号を伝送する伝送線路と、前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されていることを特徴とする。

本発明によれば、結合線路により、伝送線路を伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。よって、効果的に放射される不要電磁ノイズを低減することができる。

本発明の第１実施形態に係るプリント回路板を説明するための図である。 本発明の第１実施形態に係るプリント回路板のプリント配線板における透過特性をシミュレーションにより算出した結果を示すグラフである。 本発明の第２実施形態に係るプリント回路板の平面図である。 本発明の第３実施形態に係るプリント回路板を説明するための図である。 本発明の第３実施形態に係るプリント回路板のプリント配線板における透過特性をシミュレーションにより算出した結果を示すグラフである。 本発明の第３実施形態に係るプリント回路板におけるヴィア導体のインダクタンス値に対する透過特性及び結合線路の長さの関係を示すグラフである。 本発明の第４実施形態に係るプリント回路板の平面図である。 本発明の第５実施形態に係るプリント回路板の平面図である。 本発明の第６実施形態に係るプリント回路板の平面図である。

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板を説明するための図である。図１（ａ）はプリント回路板の平面図、図１（ｂ）はプリント配線板の断面図、図１（ｃ）はプリント回路板の回路構成を示す回路図、図１（ｄ）は基本周波数の１倍、２倍、３倍の周波数において結合線路に発生する電圧定在波の様子を示す模式図である。図１（ａ）に示すプリント回路板２００は、不図示の電子機器（例えば、撮像装置や画像形成装置等）に搭載されている。

プリント回路板２００は、図１（ａ）に示すように、プリント配線板１００と、プリント配線板１００に実装された、例えば半導体パッケージで構成された、送信回路（信号源）１を備えている。

プリント配線板１００は、複数の導体層が絶縁体層（誘電体層）を介して積層された多層基板であり、第１実施形態では、図１（ｂ）に示すように、２つの導体層１０１，１０２が絶縁体層１０３を介して積層された２層基板（両面基板）である。なお、図１（ａ）は、導体層１０１側からプリント回路板２００を見た平面図である。導体層１０１，１０２は、導電性を有する導体が配置された層であり、絶縁体層１０３は、絶縁性を有する絶縁体（誘電体）が配置された層である。なお、導体層であっても、導体と導体との間には絶縁体が存在し、絶縁体層であっても、絶縁体を貫通するヴィアに形成された導体が存在する。第１実施形態では、プリント配線板１００が２層基板であるので、両方の導体層１０１，１０２とも表面層の導体層である。送信回路１は、導体層１０１に実装されている。なお、表面層の外表面には、ソルダーレジスト等の絶縁膜が形成されていてもよい。

プリント配線板１００は、図１（ａ）に示すように、グランド導体７と、送信回路１から送信されたデジタル信号を伝送する伝送線路３と、伝送線路３に沿って伝送線路３と間隔をあけて配置され、伝送線路３と電磁的に結合する結合線路５と、を有する。

結合線路５は、図１（ｂ）中、複数の導体層１０１，１０２のうちいずれか、第１実施形態では導体層１０１に配置されている。よって、導体層１０１は、結合線路５が配置された導体層であり、導体層１０２は、結合線路５が配置された導体層１０１とは異なる導体層、つまり導体層１０１に隣接する導体層である。

グランド導体７には、送信回路１のグランド端子が接続されている。グランド導体７は、導体層１０１に配置されたグランドパターン（結合線路５と同じ層の同層グランドパターン）７１と、導体層１０２に配置されたグランドパターン（結合線路５と異なる層の異層グランドパターン）７２と、を有する。なお、第１実施形態では、グランドパターン７１が２つあるが、１つでも３つ以上であってもよい。また、グランド導体７は、グランドパターン７１とグランドパターン７２とを電気的に接続する複数のグランドヴィア導体７３を有する。グランドヴィア導体７３は、プリント配線板１００に形成されたヴィア（第１実施形態ではスルーホール）に形成された導体である。

伝送線路３は、導体層１０１に、結合線路５に隣接して配置されている。換言すると、結合線路５は、伝送線路３に隣接して配置されている。第１実施形態では、結合線路５は、伝送線路３に平行に配置されている。

グランドパターン７１，７１は、伝送線路３及び結合線路５を囲むように（挟むように）配置され、線路３，５から漏れ出る電磁放射を低減するガードグランドとして機能している。また、グランドパターン７２は、プリント配線板１００の面に垂直な方向から見て（つまり、図１（ａ）で）伝送線路３、結合線路５及びグランドパターン７１に重なる位置に配置されている。このグランドパターン７２は、信号のリターン経路として機能するので、伝送線路３に対向して配置させておくのがよい。

伝送線路３の始端は、送信回路１に接続され、終端には、終端抵抗４が接続されている。より具体的には、終端抵抗４は、プリント配線板１００の導体層１０１に実装されており、一端が伝送線路３の終端に接続され、他端がグランド導体７のグランドパターン７１に接続されている。

なお、図示は省略するが、受信回路が、伝送線路３の終端（終端抵抗４の一端）にプリント配線板１００の配線パターン又はプリント配線板１００にコネクタ等で連結されるケーブルを介して接続されている。つまり、受信回路は、プリント配線板１００に実装されていてもよいし、別の基板に実装されてプリント配線板１００にケーブル接続されていてもよい。これにより、受信回路は、送信回路１から送信され、伝送線路３を伝送したデジタル信号を受信することができる。

結合線路５は、伝送線路３に沿う配線方向の一端部５１がグランド導体７のグランドパターン７１に接続され（繋がれ）ており、配線方向の他端部５３が開放されている。グランドパターン７１は、表面積が結合線路５よりも大きく形成されている。これにより、グランドパターン７１の各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路５の一端部５１の接地効果が高められている。

そして、結合線路５の配線方向の中央部５２と、グランド導体７のグランドパターン７２とが接続部材であるヴィア導体６で接続されている。ヴィア導体６は、プリント配線板１００に形成されたヴィア（第１実施形態ではスルーホール）に形成された導体である。図１（ｃ）中、抵抗２は、送信回路１のインピーダンスである。

ここで、送信回路１から出力されるデジタル信号は、データと同期クロックが共にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化された信号である。送信回路１は、シングルエンド方式によりデジタル信号としてシングルエンド信号を出力する。

デジタル信号のデータレートに相当する周波数を基本周波数とすると、結合線路５は、伝送線路３に隣接して配置され、伝送線路３と電磁的に結合しているので、伝送線路３を伝送するデジタル信号において、基本周波数の整数倍の周波数成分が減衰される。

なお、基本周波数は、デジタル信号の時間波形をオシロスコープで測定し、アイパターン表示したときのアイ開口の最小周期（Ｔ）の逆数（１／Ｔ）を求めることで確認することができる。

第１実施形態では、結合線路５は、配線方向の長さが、基本周波数の１／２波長（許容差を含む）に設定された線路（１／２波長線路）である。ここで、第１実施形態では、基本周波数の１／２波長（許容差を含む）に設定された線路とは、電気長で１８０［°］に対し±２０［％］程度の許容差を有する線路、即ち、電気長で１４４［°］以上２１６［°］以下の範囲の線路をいう。つまり、結合線路５の電気長は、送信回路１が送信するデジタル信号のデータレートに相当する周波数を基本周波数としたときに、基本周波数の１／２波長に対し±２０［％］の範囲に設定されている。結合線路５がこの範囲であれば、伝送線路３を伝搬する信号において、基本周波数の整数倍の周波数成分を効果的に減衰させることができる。

図１（ｄ）に示すように、結合線路５は、開放されている他端部５３が正弦波電圧の腹となり、グランドパターン７２にヴィア導体６を介して接地されている中央部５２が正弦波電圧の節となる。つまり、結合線路５における中央部５２と他端部５３との間の区間で、基本周波数の１／４波長の奇数倍の定在波Ｖ１，Ｖ３を発生する。これにより、結合線路５における中央部５２と他端部５３との間の区間は、基本周波数の奇数倍の周波数成分を減衰させる機能を有する。図１（ｄ）では、結合線路５における中央部５２と他端部５３との間の区間で基本周波数において発生する１／４波長定在波Ｖ１を実線で示し、基本周波数の３倍の周波数において発生する３／４波長定在波Ｖ３を一点鎖線で示している。

同時に、グランドパターン７１に接地されている一端部５１と中央部５２が共に正弦波電圧の腹となることにより、結合線路５における一端部５１と中央部５２との間の区間で基本周波数の１／４波長の偶数倍の定在波Ｖ２を発生する。これにより、結合線路５における一端部５１と中央部５２との間の区間は、基本周波数の偶数倍の周波数成分を減衰させる機能を有する。図１（ｄ）では、結合線路５における一端部５１と中央部５２との間の区間で基本周波数の２倍の周波数において発生する１／２波長定在波Ｖ２を点線で示している。

以上により、結合線路５は、伝送線路３を通過するデジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数、特に、１倍、２倍、３倍の周波数に対して減衰を与える。

第１実施形態で説明した図１（ａ）に示すプリント回路板２００について、シミュレーター（ＡＮＳＹＳ社 Ａｎｓｏｆｔ Ｄｅｓｉｇｎｅｒ）を使用して効果の検証を行った結果について説明する。以下、送信回路１が発生するデジタル信号のデータレートを１［Ｇｂｐｓ］とし、データレートに相当する基本周波数を１［ＧＨｚ］とした場合について説明する。

シミュレーションモデルとして、プリント配線板１００は、誘電体の厚さ１．６［ｍｍ］の両面基板である。誘電体はＦＲ４（比誘電率４．３）とし、導体は銅（導電率５．８×１０^７［Ｓ／ｍ］）を用いた。伝送線路３は、長さ１２０［ｍｍ］、幅１［ｍｍ］、厚さ０．０３５［ｍｍ］とした。一端部５１をグランド導体７に接続した結合線路５は、長さ８２．６［ｍｍ］、幅１．５［ｍｍ］、厚さ０．０３５［ｍｍ］とした。伝送線路３と結合線路５とのギャップは０．２［ｍｍ］とした。結合線路５の中央部５２は、直径３００［μｍ］、長さ１．６［ｍｍ］のヴィア（スルーホール）に形成されたヴィア導体６に相当する０．７４［ｎＨ］のインダクタンスにてグランド導体７に接続した。

以上の構成において、ノイズの低減度合いが分かるように、伝送線路３の始端から終端への信号の透過特性Ｓ２１を算出した。図２は、プリント配線板１００における透過特性Ｓ２１をシミュレーションにより算出した結果を示すグラフである。

シミュレーションにより計算した結果、１［ＧＨｚ］にて−３１．６８［ｄＢ］、２［ＧＨｚ］にて−７．５７［ｄＢ］、３［ＧＨｚ］にて−２８．９６［ｄＢ］であった。注目した３つの周波数において−６［ｄＢ］以下となっており、半減以上のノイズ抑制を実現していることがわかった。

以上、第１実施形態では、伝送線路３に隣接して配置した結合線路５の一端部５１及び中央部５２がグランド導体７に接続され、他端部５３が開放されている。これにより、伝送線路３を伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。特に、基本周波数の１倍、２倍、３倍の周波数成分を効果的に低減させることができる。これにより、伝送線路３、又は伝送線路３に接続されるケーブルから放射される不要電磁ノイズを、効果的に低減することができる。

しかも、第１実施形態では、１つの伝送線路３に対して１つの結合線路５で奇数倍のみならず偶数倍の周波数成分を低減することができるので、ノイズ除去のために１つの伝送線路３に対して複数のスタブ線路を配置する必要がない。したがって、プリント配線板１００の配線領域を有効活用できるか、又はプリント配線板１００を小面積にする（小型化する）ことができる。

［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図３は、本発明の第２実施形態に係るプリント回路板の平面図である。上記第１実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第２実施形態では、差動信号を伝送する場合について説明する。

近年、デジタルデータの高速化に伴い、ＥＭＩの低減と干渉の除去を目的に差動伝送方式が多用されている。第２実施形態では、プリント回路板２００Ａは、デジタル信号として差動信号を送信するよう構成された送信回路（信号源）１１と、プリント配線板１００Ａと、を備えている。送信回路１１は、プリント配線板１００Ａに実装されている。送信回路１１は、例えば半導体パッケージで構成されている。

第２実施形態においても、上記第１実施形態と同様、クロック埋め込み型シリアル伝送を行う。データと同期クロックが一緒にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化されたデータが伝送される。

プリント配線板１００Ａは、複数の導体層が絶縁体層（誘電体層）を介して積層された多層基板である。第２実施形態においても、上記第１実施形態と同様、２層基板とした場合を例に説明する。なお、プリント配線板１００Ａの層構造は、上記第１実施形態と同様、一方の表面層を導体層１０１、他方の表面層を導体層１０２、導体層１０１と導体層１０２との間の絶縁体層を絶縁体層１０３として説明する。

プリント配線板１００Ａは、グランド導体１７と、送信回路１１から送信されたデジタル信号（差動信号）を伝送する伝送線路として、一対の差動伝送線路３Ａ，３Ｂと、を有する。また、プリント配線板１００Ａは、各差動伝送線路３Ａ，３Ｂに沿って各差動伝送線路３Ａ，３Ｂと間隔をあけて配置され、各差動伝送線路３Ａ，３Ｂと電磁的に結合する一対の結合線路５Ａ，５Ｂを有する。

結合線路５Ａ，５Ｂは、複数の導体層１０１，１０２のうちいずれか、第２実施形態では導体層１０１に配置されている。よって、導体層１０１は、結合線路５Ａ，５Ｂが配置された導体層であり、導体層１０２は、結合線路５Ａ，５Ｂが配置された導体層１０１とは異なる導体層、つまり導体層１０１に隣接する導体層である。

グランド導体１７は、導体層１０１に配置されたグランドパターン（結合線路５Ａ，５Ｂと同じ層の同層グランドパターン）７１Ａ，７１Ｂを有する。また、グランド導体１７は、導体層１０２に配置されたグランドパターン（結合線路５Ａ，５Ｂと異なる層の異層グランドパターン）１７２を有する。また、グランド導体１７は、グランドパターン７１Ａ，７１Ｂとグランドパターン１７２とを電気的に接続する複数のグランドヴィア導体７３Ａ，７３Ｂを有する。グランドヴィア導体７３Ａ，７３Ｂは、プリント配線板１００Ａに形成されたヴィア（第２実施形態ではスルーホール）に形成された導体である。

一対の差動伝送線路３Ａ，３Ｂは、導体層１０１に互いに間隔をあけて配置されている。一対の差動伝送線路３Ａ，３Ｂは、互いに密に結合するように形成する必要があり、互いに隣接して配置されている。図３では、一対の差動伝送線路３Ａ，３Ｂは、互いに平行に配置されている。

差動伝送線路３Ａは結合線路５Ａに、差動伝送線路３Ｂは結合線路５Ｂに、それぞれ隣接して配置されている。換言すると、結合線路５Ａは差動伝送線路３Ａに、結合線路５Ｂは差動伝送線路３Ｂに隣接して配置されている。第２実施形態では、結合線路５Ａ，５Ｂは、差動伝送線路３Ａ，３Ｂに平行に配置されている。

一対のグランドパターン７１Ａ，７１Ｂは、差動伝送線路３Ａ，３Ｂ及び結合線路５Ａ，５Ｂを囲むように（挟むように）配置され、線路３Ａ，３Ｂ，５Ａ，５Ｂから漏れ出る電磁放射を低減するガードグランドとして機能している。また、グランドパターン１７２は、プリント配線板１００Ａの面に垂直な方向から見て（つまり、図３で）差動伝送線路３Ａ，３Ｂ、結合線路５Ａ，５Ｂ及びグランドパターン７１Ａ，７１Ｂに重なる位置に配置されている。

一対の差動伝送線路３Ａ，３Ｂの始端は、送信回路１１に接続され、一対の差動伝送線路３Ａ，３Ｂの終端には、終端抵抗１４が接続されている。差動伝送線路３Ａ，３Ｂには、それぞれ極性が異なったデジタル信号が伝送される。

なお、図示は省略するが、受信回路が、一対の差動伝送線路３Ａ，３Ｂの終端（終端抵抗１４の両端）にプリント配線板１００Ａの配線パターン又はプリント配線板１００Ａにコネクタ等で連結されるケーブルを介して接続されている。つまり、受信回路は、プリント配線板１００Ａに実装されていてもよいし、別の基板に実装されてプリント配線板１００Ａにケーブル接続されていてもよい。これにより、受信回路は、送信回路１１から送信され、一対の差動伝送線路３Ａ，３Ｂを伝送した差動信号（デジタル信号）を受信することができる。

結合線路５Ａ，５Ｂは、差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部５１Ａ，５１Ｂがグランド導体１７のグランドパターン７１Ａ，７１Ｂにそれぞれ接続され（繋がれ）ており、配線方向の他端部５３Ａ，５３Ｂが開放されている。グランドパターン７１Ａ，７１Ｂは、表面積が結合線路５Ａ，５Ｂよりも大きく形成されている。これにより、グランドパターン７１Ａ，７１Ｂの各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路５Ａ，５Ｂの一端部５１Ａ，５１Ｂの接地効果が高められている。

そして、結合線路５Ａ，５Ｂの配線方向の中央部５２Ａ，５２Ｂと、グランド導体１７のグランドパターン１７２と、が接続部材であるヴィア導体６Ａ，６Ｂでそれぞれ接続されている。ヴィア導体６Ａ，６Ｂは、プリント配線板１００Ａに形成されたヴィア（第２実施形態ではスルーホール）に形成された導体である。

第２実施形態では、結合線路５Ａ，５Ｂは、配線方向の長さが、基本周波数の１／２波長（許容差を含む）に設定された線路（１／２波長線路）である。ここで、第２実施形態では、基本周波数の１／２波長（許容差を含む）に設定された線路とは、電気長で１８０［°］に対し±２０［％］程度の許容差を有する線路、即ち、電気長で１４４［°］以上２１６［°］以下の範囲の線路をいう。つまり、結合線路５Ａ，５Ｂの電気長は、送信回路１１が送信するデジタル信号のデータレートに相当する周波数を基本周波数としたときに、基本周波数の１／２波長に対し±２０［％］の範囲に設定されている。結合線路５Ａ，５Ｂがこの範囲であれば、差動伝送線路３Ａ，３Ｂを伝搬する信号において、基本周波数の整数倍の周波数成分を効果的に減衰させることができる。

以上、第２実施形態では、差動伝送線路３Ａ，３Ｂにそれぞれ隣接して配置した結合線路５Ａ，５Ｂの一端部５１Ａ，５１Ｂ及び中央部５２Ａ，５２Ｂがグランド導体１７に接続され、他端部５３Ａ，５３Ｂが開放されている。これにより、差動伝送線路３Ａ，３Ｂを伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。特に、基本周波数の１倍、２倍、３倍の周波数成分を効果的に低減させることができる。これにより、差動伝送線路３Ａ，３Ｂ、又は差動伝送線路３Ａ，３Ｂに接続されるケーブルから放射される不要電磁ノイズを、効果的に低減することができる。

しかも、第２実施形態では、１つの差動伝送線路３Ａ（３Ｂ）に対して１つの結合線路５Ａ（５Ｂ）で奇数倍のみならず偶数倍の周波数成分を低減することができる。よって、ノイズ除去のために１つの差動伝送線路３Ａ（３Ｂ）に対して複数のスタブ線路を配置する必要がない。したがって、プリント配線板１００Ａの配線領域を有効活用できるか、又はプリント配線板１００Ａを小面積にする（小型化する）ことができる。

［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図４は、本発明の第３実施形態に係るプリント回路板を説明するための図である。図４（ａ）はプリント回路板の平面図、図４（ｂ）はプリント回路板の回路構成を示す回路図、図４（ｃ）は基本周波数の１倍、２倍、３倍の周波数において結合線路に発生する電圧定在波の様子を示す模式図である。以下、第３実施形態において、上記第１実施形態と同様の構成については、同一符号を付して説明を省略し、異なる部分について説明する。

図４（ａ）に示す第３実施形態のプリント回路板２００Ｂのプリント配線板１００Ｂでは、上記第１実施形態のプリント回路板２００のプリント配線板１００の接続部材であるヴィア導体６の代わりに、ヴィア導体３６としたものである。その他の構成は、上記第１実施形態と同様である。

ヴィア導体３６が形成されているヴィアは、他のヴィア導体７３が形成されているヴィアよりも小径に形成されている。よって、ヴィア導体３６は、他のヴィア導体７３よりもインダクタンスが大きい。

結合線路５の一端部５１は、直接グランドパターン７１に接続されているので、インダクタンスはヴィア導体３６に比して無視できる程度である。よって、図４（ｂ）に示すように、結合線路５の中央部５２は、ヴィア導体３６を等価的に表したインダクタンス素子９を介してグランド導体７に接続されていると考えることができる。

上記第１実施形態の図１（ｄ）の説明と同様に、図４（ｃ）には、基本周波数において発生する１／４波長定在波Ｖ１を実線で示している。また、基本周波数の２倍の周波数において発生する１／２波長定在波Ｖ２を点線で示している。また、基本周波数の３倍の周波数において発生する３／４波長定在波Ｖ３を一点鎖線で示している。

ここで、インダクタンス素子９により、結合線路５の中央部５２は、上記第１実施形態の場合に比べて、グランド導体７に比較して少し高いインピーダンスを持つようになる。これにより、基本周波数の２倍の周波数において、結合線路５の中央部５２と他端部５３が共に正弦波電圧の腹となる１／２波長定在波Ｖ２’が発生する。

上記第１実施形態においても、結合線路５の一端部５１と中央部５２がともに正弦波電圧の節となる１／２波長定在波Ｖ２は発生していたが、開放端のない短絡端のみの線路に発生する定在波は利得が小さい。

第３実施形態によれば、結合線路５の２つの区間でモードの異なる２つの定在波Ｖ２，Ｖ２’が発生する。これにより、ノイズ低減効果の小さかった基本周波数の２倍の周波数のノイズをより低減することが可能となる。

以下、図４（ａ）に示す本発明の第３実施形態のプリント回路板２００Ｂについて、シミュレーションを使用して効果の検証を行った結果について説明する。シミュレーションモデルとして、プリント配線板１００Ｂは、誘電体の厚さ１．６［ｍｍ］の両面基板である。誘電体はＦＲ４（比誘電率４．３）とし、導体は銅（導電率５．８×１０^７［Ｓ／ｍ］）を用いた。

伝送線路３は、長さ１２０［ｍｍ］、幅１［ｍｍ］、厚さ０．０３５［ｍｍ］とした。一端部５１をグランド導体７に接続した結合線路５は、長さ８１．３［ｍｍ］、幅１．５［ｍｍ］、厚さ０．０３５［ｍｍ］とした。伝送線路３と結合線路５とのギャップは０．２［ｍｍ］とした。結合線路５の中央部５２は、直径１００［μｍ］、長さ１．６［ｍｍ］のヴィア（スルーホール）に形成したヴィア導体３６相当する１．１ｎＨのインダクタンス素子９にてグランド導体７に接続した。

以上の構成において、ノイズの低減度合いが分かるように、伝送線路３の始端から終端への信号の透過特性Ｓ２１を算出した。図５は、プリント配線板１００Ｂにおける透過特性Ｓ２１をシミュレーションにより算出した結果を示すグラフである。

シミュレーションにより計算した結果、１［ＧＨｚ］にて−２５．３８［ｄＢ］、２［ＧＨｚ］にて−９．９６［ｄＢ］、３［ＧＨｚ］にて−２４．６９［ｄＢ］であった。注目した３つの周波数において−６［ｄＢ］以下となっており、半減以上のノイズ抑制を実現していることがわかった。

さらに、インダクタンス素子９のインダクタンスを１．１［ｎＨ］としたことにより、上記第１実施形態で説明した図２と比較して、基本周波数の２倍の周波数における減衰を約２．５［ｄＢ］増加することがわかった。

つまり、結合線路５の中央部５２とグランド導体７との間に、インダクタンス成分を有するヴィア導体３６（接続部材）を入れ、その値を大きくしていくことによって、基本周波数の２倍の周波数の低減量は増加していく。

しかし、それと同時に、結合線路５にヴィア導体３６のインピーダンス（リアクタンス）が加算されるため、結合線路５の電気長が延長されたようになる。その結果、定在波の周波数が低周波へシフトする。このシフトによってずれた共振周波数を１［ＧＨｚ］，２［ＧＨｚ］，３［ＧＨｚ］に戻すには、結合線路５の長さを短くすればよい。

ヴィア導体３６のインピーダンスＺは、下記の式（１）のように、インダクタンスＬと周波数ｆの積に比例するため、３つの周波数に対しての影響度は均等ではない。
Ｚ∝Ｌ＊ｆ ・・・（１）

基本周波数の２倍の周波数の低減量を増加させるためにヴィア導体３６のインダクタンスの値を大きくするほど、３つの共振周波数が所望の周波数１［ＧＨｚ］，２［ＧＨｚ］，３［ＧＨｚ］からずれることになる。

図６は、本発明の第３実施形態に係るプリント回路板における接続部材としてのヴィア導体３６のインダクタンス値に対する透過特性及び結合線路の長さの関係を示すグラフである。

図６（ａ）はヴィア導体３６のインダクタンス値に対する、１［ＧＨｚ］、２［ＧＨｚ］、３［ＧＨｚ］の各周波数における透過量を示すグラフである。接続部材であるヴィア導体３６のインダクタンス値が０．５［ｎＨ］から３［ｎＨ］の範囲内であれば、３つの周波数のノイズが同時に半分以上低減することがわかる。

また、図６（ｂ）は、ヴィア導体３６のインダクタンス値を０．５［ｎＨ］から３［ｎＨ］の範囲で変動させたときに３つの周波数のノイズを同時に半分以上低減するための結合線路５の長さを示している。長さの表記は、プリント配線板１００Ｂにおける１波長を３６０［°］としたときの電気長で表しており、結合線路５の電気長の範囲は１５４［°］以上１７０［°］以下である。

図６（ａ）および図６（ｂ）では、基本周波数１［ＧＨｚ］のときのヴィア導体３６のインダクタンス値で説明している。基本周波数で正規化することにより、汎用的な表現が可能である。すなわち、基本周波数で正規化し、リアクタンスで表現すれば、３．２［Ω］以上１８．８［Ω］以下の範囲と表記できる。

なお、接続部材がヴィア導体３６である場合について説明したが、接続部材が結合線路５の中央部５２とグランド導体７とを電気的に接続する、インダクタンス成分を有するものであれば、ヴィア導体３６に限定するものではない。この場合、接続部材のインダクタンス成分によるリアクタンスが、３．２［Ω］以上１８．８［Ω］以下の範囲となるものを選択するのが好ましい。

［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図７は、本発明の第４実施形態に係るプリント回路板の平面図である。上記第３実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第４実施形態では、差動信号を伝送する場合について説明する。図７において、上記第１〜第３実施形態と同様の構成については、同一符号を付して説明を省略し、異なる部分について説明する。

第４実施形態のプリント回路板２００Ｃのプリント配線板１００Ｃでは、上記第２実施形態のプリント回路板２００Ａのプリント配線板１００Ａの接続部材であるヴィア導体６Ａ，６Ｂの代わりに、ヴィア導体３６Ａ，３６Ｂとしたものである。その他の構成は、上記第２実施形態と同様である。なお、ヴィア導体３６Ａ，３６Ｂは、上記第３実施形態で説明したヴィア導体３６と同様の構成である。即ち、ヴィア導体３６Ａ，３６Ｂは、他のヴィア導体７３Ａ，７３Ｂよりもインダクタンスが大きい。

つまり、ヴィア導体３６Ａ，３６Ｂのインダクタンス成分により、結合線路５Ａ，５Ｂそれぞれにおける２つの区間で、モードの異なる２つの定在波がそれぞれ発生する。これにより、ノイズ低減効果の小さかった基本周波数の２倍の周波数のノイズをより低減することが可能となる。

上記第３実施形態と同様、第４実施形態においても、ヴィア導体３６Ａ，３６Ｂのリアクタンスを、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。

また、上記第３実施形態と同様、第４実施形態においても、結合線路５Ａ，５Ｂの電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。

本第４実施形態の構成によって、差動伝送形態においても、上記第３実施形態と同様にして、デジタル信号の伝送に不要な基本周波数の１倍、２倍、３倍の信号の除去効果を高めることができる。

なお、接続部材がヴィア導体３６Ａ，３６Ｂである場合について説明したが、ヴィア導体３６Ａ，３６Ｂに限定するものではない。接続部材が結合線路５Ａ，５Ｂの中央部５２Ａ，５２Ｂとグランド導体１７とを電気的に接続する、インダクタンス成分を有するものであればよい。この場合、接続部材のインダクタンス成分によるリアクタンスが、３．２［Ω］以上１８．８［Ω］以下の範囲となるものを選択するのが好ましい。

［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図８は、本発明の第５実施形態に係るプリント回路板の平面図である。上記第１〜第４実施形態では、結合線路を、伝送線路が配置された層と同一の導体層に配置した場合について説明した。第５実施形態では、結合線路を伝送線路が配置された導体層とは異なる隣接する導体層に配置した場合について説明する。なお、図８において、上記実施形態と同様の構成については、同一符号を付して説明を省略する。以下、上記実施形態と異なる点について説明する。

図８に示すプリント回路板２００Ｄのプリント配線板１００Ｄは、上記第１〜第３実施形態と同様、２層基板（多層基板）であり、一方の表面層を導体層１０１、他方の表面層を導体層１０２、絶縁体層を絶縁体層１０３とする。図８では、導体層１０２側からプリント回路板２００Ｄを見た平面図を示している。

プリント配線板１００Ｄは、グランド導体１７Ｄと、送信回路１１から送信された差動信号（デジタル信号）を伝送する伝送線路である一対の差動伝送線路３Ａ，３Ｂとを有する。また、プリント配線板１００Ｄは、差動伝送線路３Ａ，３Ｂに沿って差動伝送線路３Ａ，３Ｂと間隔をあけて配置され、一対の差動伝送線路３Ａ，３Ｂと電磁的に結合する１つの結合線路１５を有する。

結合線路１５は、差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部１５１がグランド導体１７Ｄに接続され、配線方向の他端部１５３が開放されている。ここで、図８中、プリント配線板１００Ｄの裏側（導体層１０１）には、送信回路１１及び終端抵抗１４が実装されており、一対の差動伝送線路３Ａ，３Ｂが配置されている。また、図８中、プリント配線板１００Ｄの表側（導体層１０２）には、結合線路１５が差動伝送線路３Ａ，３Ｂに沿って配置されている。結合線路１５は、導体層１０２に配置されており、一対の差動伝送線路３Ａ，３Ｂは、結合線路１５が配置された導体層１０２に隣接する、導体層１０２とは異なる導体層１０１に配置されている。

そして、一対の差動伝送線路３Ａ，３Ｂは、プリント配線板１００Ｄの面に垂直な方向から見て、１つの結合線路１５に重なる位置に配置されている。換言すると、１つの結合線路１５は、プリント配線板１００Ｄの面に垂直な方向から見て、一対の差動伝送線路３Ａ，３Ｂに重なる位置に配置されている。つまり、第５実施形態では、上記第２実施形態とは異なり、一対の差動線路３Ａ，３Ｂに対して１つの結合線路１５を配置している。この結合線路１５は、一対の差動伝送線路３Ａ，３Ｂに平行に配置されている。

グランド導体１７Ｄは、導体層１０１に配置されたグランドパターン（結合線路１５と異なる層の異層グランドパターン）１７１Ａ，１７１Ｂを有する。また、グランド導体１７Ｄは、導体層１０２に配置されたグランドパターン（結合線路１５と同じ層の同層グランドパターン）１７２Ｄを有する。また、グランド導体１７は、グランドパターン１７１Ａ，１７１Ｂとグランドパターン１７２Ｄとを電気的に接続する複数のグランドヴィア導体１７３を有する。グランドヴィア導体１７３は、プリント配線板１００Ｄに形成されたヴィア（第５実施形態ではスルーホール）に形成された導体である。

グランドパターン１７１Ａ，１７１Ｂは、差動伝送線路３Ａ，３Ｂを囲むように（挟むように）配置され、グランドパターン１７２Ｄは、結合線路１５を囲むように配置されている。これにより、グランドパターン１７１Ａ，１７１Ｂ，１７２Ｄは、線路３Ａ，３Ｂ，１５から漏れ出る電磁放射を低減するガードグランドとして機能している。

結合線路１５は、一対の差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部１５１がグランド導体１７Ｄのグランドパターン１７２Ｄに接続され（繋がれ）ており、配線方向の他端部１５３が開放されている。グランドパターン１７２Ｄは、表面積が結合線路１５よりも大きく形成されている。これにより、グランドパターン１７２Ｄの各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路１５の一端部１５１の接地効果が高められている。

そして、結合線路１５の配線方向の中央部１５２と、グランド導体１７Ｄのグランドパターン１７２Ｄとが、導体層１０２に配置された導体パターン（接続部材）５６，５６で接続され（繋がれ）ている。なお、導体パターン５６は、１つでもよいが、第５実施形態では、結合線路１５がグランドパターン１７２Ｄで囲われているので、２つ（複数）有している。

第５実施形態では、結合線路１５が、プリント配線板１００Ｄの面に垂直な方向から見て、一対の差動伝送線路３Ａ，３Ｂに重なる位置に配置されている。したがって、伝送線路に同一層で隣接して配置する場合よりも専有面積が小さくなり、プリント配線板１００Ｄの配線領域を有効活用できるか、又はプリント配線板１００Ｄを小型化できる。

更に、第５実施形態では、一対（複数）の伝送線路３Ａ，３Ｂに対して１つの結合線路１５を対応させて配置しているので、伝送線路３Ａ，３Ｂ各々に対応させた数だけ結合線路１５を設けるよりも、結合線路の本数が少なくて済む。したがって、プリント配線板１００Ｄの配線領域を有効活用できるか、又はよりプリント配線板１００Ｄを小型化することができる。

ここで、上記第３実施形態と同様、第５実施形態においても、接続部材である導体パターン５６のリアクタンス（合成リアクタンス）を、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。また、上記第３実施形態と同様、第５実施形態においても、結合線路１５の電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。

以上、差動伝送線路３Ａ，３Ｂと、結合線路１５と、が互いに異なる層に配置されていても、差動伝送線路３Ａ，３Ｂにおけるデジタル信号の伝送に不要な、基本周波数の１倍、２倍、３倍の信号を除去することができる。

なお、第５実施形態では、プリント配線板１００Ｄが差動信号を伝送する回路を構成している場合について説明したが、シングルエンド信号を伝送する回路を構成しているプリント配線板についても同様に、伝送線路と結合線路とを異なる層に配置してもよい。

また、接続部材が導体パターン５６である場合について説明したが、接続部材がインダクタンス素子（集中定数素子）であってもよい。また、一対の差動伝送線路３Ａ，３Ｂに対して１つの結合線路１５を配置した構成について説明したが、一対の差動伝送線路３Ａ，３Ｂそれぞれに対して各結合線路を配置してもよい。

また、導体層が３層以上の多層基板の場合であって、結合線路１５及びグランドパターン１７２Ｄが内層の導体層に配置されていてもよい。これにより、結合線路１５を基板の内層に配置することができ、表面層により多くの部品実装が可能になる。

また、更に別の導体層にグランドパターンが配置されていてもよい。この場合、結合線路１５の中央部１５２とグランドパターンとをヴィア導体で接続してもよい。

［第６実施形態］
次に、本発明の第６実施形態に係るプリント回路板について説明する。図９は、本発明の第６実施形態に係るプリント回路板の平面図である。第６実施形態のプリント回路板２００Ｅでは、上記第２実施形態のプリント回路板２００Ａのプリント配線板１００Ａの接続部材であるヴィア導体６Ａ，６Ｂの代わりに、インダクタンス素子６６Ａ，６６Ｂとしたものである。したがって、プリント回路板２００Ｅのプリント配線板１００Ｅは、プリント配線板１００に対してヴィア導体６Ａ，６Ｂを省略した構成となる。それ以外の構成は、第２実施形態と同様である。上記実施形態と同様の構成については、同一符号を付して説明を省略する。以下、上記実施形態と異なる点について説明する。

第６実施形態では、接続部材は、結合線路５Ａ，５Ｂ及びグランドパターン（同層グランドパターン）７１Ａ，７１Ｂが配置された導体層１０１に実装されたインダクタンス素子６６Ａ，６６Ｂである。インダクタンス素子６６Ａ，６６Ｂは、コイルなどの集中定数素子（電気部品）である。

上記第３実施形態と同様、第６実施形態においても、インダクタンス素子６６Ａ，６６Ｂのリアクタンスを、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。また、上記第３実施形態と同様、第６実施形態においても、結合線路５Ａ，５Ｂの電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。

以上、接続部材にインダクタンス素子６６Ａ，６６Ｂを用いても、差動伝送線路３Ａ，３Ｂにおけるデジタル信号の伝送に不要な、基本周波数の１倍、２倍、３倍の信号を除去することができる。これにより、仮に、基板の製造誤差などにより、共振周波数が設計値からずれた場合でも、基板を作り直すこと無く、インダクタンス素子（電気部品）６６Ａ，６６Ｂの定数調整によって所望の周波数のノイズ低減が可能になる。

なお、第６実施形態では、プリント配線板１００Ｅが差動信号を伝送する回路を構成している場合について説明したが、シングルエンド信号を伝送するように構成しているプリント配線板についても同様の効果が得られる。

また、第６実施形態では、接続部材をインダクタンス素子６６Ａ，６６Ｂとした場合について説明したが、上記第５実施形態と同様、接続部材を導体パターンで構成してもよい。

本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。

１…送信回路、３…伝送線路、５…結合線路、６…ヴィア導体（接続部材）、７…グランド導体、５１…一端部、５２…中央部、５３…他端部、１００…プリント配線板、２００…プリント回路板

Claims (15)

1. デジタル信号を送信する送信回路と、
   前記送信回路が実装されたプリント配線板と、を備え、
   前記プリント配線板は、
   グランド導体と、
   前記送信回路から送信されたデジタル信号を伝送する伝送線路と、
   前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、
   前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されていることを特徴とするプリント回路板。
2. 前記結合線路の電気長は、前記送信回路が送信するデジタル信号のデータレートに相当する周波数の１／２波長に対し±２０［％］の範囲に設定されていることを特徴とする請求項１に記載のプリント回路板。
3. 前記プリント配線板は、複数の導体層が絶縁体層を介して積層された多層基板であり、
   前記結合線路は、複数の導体層のうちいずれかの導体層に配置され、
   前記伝送線路は、前記結合線路が配置された導体層に、前記結合線路に隣接して配置されていることを特徴とする請求項１又は２に記載のプリント回路板。
4. 前記プリント配線板は、複数の導体層が絶縁体層を介して積層された多層基板であり、
   前記結合線路は、複数の導体層のうちいずれかの導体層に配置され、
   前記伝送線路は、前記結合線路が配置された導体層に隣接する導体層に、前記プリント配線板の面に垂直な方向から見て、前記結合線路に重なる位置に配置されていることを特徴とする請求項１又は２に記載のプリント回路板。
5. 前記グランド導体は、前記複数の導体層のうち前記結合線路が配置された導体層とは異なる導体層に配置された異層グランドパターンを有することを特徴とする請求項３又は４に記載のプリント回路板。
6. 前記接続部材は、前記異層グランドパターンと前記結合線路の中央部とを接続するヴィア導体であることを特徴とする請求項５に記載のプリント回路板。
7. 前記グランド導体は、前記結合線路が配置された導体層に配置され、前記結合線路の一端部に繋がる同層グランドパターンを有し、
   前記同層グランドパターンと前記異層グランドパターンとは複数のグランドヴィア導体で接続されていることを特徴とする請求項５又は６に記載のプリント回路板。
8. 前記グランド導体は、前記結合線路が配置された導体層に配置された同層グランドパターンを有することを特徴とする請求項３又は４に記載のプリント回路板。
9. 前記接続部材は、前記結合線路及び前記同層グランドパターンが配置された導体層に配置され、前記同層グランドパターンと前記結合線路の中央部とを繋ぐ導体パターンであることを特徴とする請求項８に記載のプリント回路板。
10. 前記接続部材は、前記結合線路及び前記同層グランドパターンが配置された導体層に実装されたインダクタンス素子であることを特徴とする請求項８に記載のプリント回路板。
11. 前記結合線路の一端部が、前記同層グランドパターンに繋がっていることを特徴とする請求項８乃至１０のいずれか１項に記載のプリント回路板。
12. 前記グランド導体は、前記複数の導体層のうち、前記結合線路及び前記同層グランドパターンが配置された導体層とは異なる導体層に配置された異層グランドパターンを有し、
    前記同層グランドパターンと前記異層グランドパターンとは複数のグランドヴィア導体で接続されていることを特徴とすることを特徴とする請求項８乃至１１のいずれか１項に記載のプリント回路板。
13. 前記接続部材のリアクタンスが、３．２［Ω］以上１８．８［Ω］以下であることを特徴とする請求項１乃至１２のいずれか１項に記載のプリント回路板。
14. 前記結合線路の電気長が、１５４［°］以上１７０［°］以下であることを特徴とする請求項１乃至１３のいずれか１項に記載のプリント回路板。
15. 前記送信回路が、前記デジタル信号として差動信号を送信するよう構成され、
    前記プリント配線板は、前記伝送線路として、前記送信回路に接続された一対の差動伝送線路を有することを特徴とする請求項１乃至１４のいずれか１項に記載のプリント回路板。

Images