JP2016020839A - ブリッジ回路、及び、検出装置 - Google Patents
ブリッジ回路、及び、検出装置 Download PDFInfo
- Publication number
- JP2016020839A JP2016020839A JP2014144441A JP2014144441A JP2016020839A JP 2016020839 A JP2016020839 A JP 2016020839A JP 2014144441 A JP2014144441 A JP 2014144441A JP 2014144441 A JP2014144441 A JP 2014144441A JP 2016020839 A JP2016020839 A JP 2016020839A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output terminal
- path
- bridge circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】簡易な構成で温度補償を実現したブリッジ回路及び検出装置を提供する。
【解決手段】第1電源端子T1aから第2電源端子T1bへ至る第1経路に設けられ第1電位V1を出力する第1出力端子T2aと、第2経路に設けられ第2電位V2を出力する第2出力端子T2bと、第1経路の第1電源端子T1aから第1出力端子T2aの間に設けられた第1センサ素子GMR-Aと、第1経路の第1出力端子から第2電源端子の間に設けられた第4センサ素子GMR-Dと、第2経路の第1電源端子から第2出力端子の間に設けられた第3センサ素子GMR-Cと、第2経路の第2出力端子から第2電源端子の間に設けられた第2センサ素子GMR-Bと、第1経路に設けられ、隣接するノ-ド間に抵抗素子が設けられた第1ラダ-抵抗Rcan1とを備え、第1出力端子は、第1温度と第2温度とで略同一の電位となるノ-ドと接続されるブリッジ回路3。
【選択図】図1
【解決手段】第1電源端子T1aから第2電源端子T1bへ至る第1経路に設けられ第1電位V1を出力する第1出力端子T2aと、第2経路に設けられ第2電位V2を出力する第2出力端子T2bと、第1経路の第1電源端子T1aから第1出力端子T2aの間に設けられた第1センサ素子GMR-Aと、第1経路の第1出力端子から第2電源端子の間に設けられた第4センサ素子GMR-Dと、第2経路の第1電源端子から第2出力端子の間に設けられた第3センサ素子GMR-Cと、第2経路の第2出力端子から第2電源端子の間に設けられた第2センサ素子GMR-Bと、第1経路に設けられ、隣接するノ-ド間に抵抗素子が設けられた第1ラダ-抵抗Rcan1とを備え、第1出力端子は、第1温度と第2温度とで略同一の電位となるノ-ドと接続されるブリッジ回路3。
【選択図】図1
Description
本発明は、ブリッジ回路、及び該ブリッジ回路を備えた検出装置に関する。
地磁気を検出する地磁気センサには、磁場強度に応じて電気的特性(電気抵抗値)が変化する磁気センサ素子が設けられている。磁気センサ素子としては、例えば巨大磁気抵抗効果(GMR;Giant Magneto-Resistance Effect)素子などがある。
このような磁気センサ素子は所定の温度特性を有しており、温度によって、その電気抵抗値が変化してしまう。また、1℃当たりの電気抵抗値の変化率を示す温度係数は、磁気センサ素子ごとにばらつきがある。
上述の事情から、地磁気センサにおいては、周囲温度に応じて測定値を適切に補正する必要があり、そのための補正技術が種々提案されている(例えば特許文献1参照)。
このような磁気センサ素子は所定の温度特性を有しており、温度によって、その電気抵抗値が変化してしまう。また、1℃当たりの電気抵抗値の変化率を示す温度係数は、磁気センサ素子ごとにばらつきがある。
上述の事情から、地磁気センサにおいては、周囲温度に応じて測定値を適切に補正する必要があり、そのための補正技術が種々提案されている(例えば特許文献1参照)。
しかしながら、特許文献1をはじめとする従来技術では、補正のためのデジタル回路若しくはソフトウェア、又は乗算器等の複雑なアナログ回路を必要とするので、装置構成の複雑化や消費電力の増大等のデメリットを免れ得ない。
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で温度補償を実現したブリッジ回路及びこれを用いた検出装置を提供することを解決課題の一つとする。
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で温度補償を実現したブリッジ回路及びこれを用いた検出装置を提供することを解決課題の一つとする。
上記課題を解決するために、本発明の一態様に係るブリッジ回路は、第1電源電位が供給される第1電源端子と、第2電源電位が供給される第2電源端子と、前記第1電源端子から前記第2電源端子へ至る第1経路と、前記第1電源端子から前記第2電源端子へ至る第2経路と、前記第1経路に設けられ第1電位を出力する第1出力端子と、前記第2経路に設けられ第2電位を出力する第2出力端子と、前記第1経路において前記第1電源端子から前記第1出力端子までの間に設けられた第1センサ素子と、前記第1経路において前記第1出力端子から前記第2電源端子までの間に設けられた第4センサ素子と、前記第2経路において前記第1電源端子から前記第2出力端子までの間に設けられた第3センサ素子と、前記第2経路において前記第2出力端子から前記第2電源端子までの間に設けられた第2センサ素子と、前記第1経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第1ラダー抵抗と、を備え、前記第1出力端子は、前記ラダー抵抗の前記複数のノードのうち、第1温度と第2温度とで略同一の電位となるノードと接続される、ことを特徴とする。
この態様によれば、第1温度乃至第2温度の範囲内においては、第1出力端子の電位(「第1電位V1」とする。)が略一定の値となる。ここで第2出力端子の電位を「第2電位V2」とすると、第2電位V2を基準とした当該ブリッジ回路の出力電圧は(V1−V2)と表される。温度補償を実現するための能動素子を別途に追加することなく、簡易な構成で温度補償が実現したブリッジ回路が提供される。なお、本態様では、能動素子を別途に追加することなく温度補償を実現しているため、消費電力の抑制やブリッジ回路の省スペース化の観点からも有利である。
本発明の他の態様に係るブリッジ回路は、前記第2経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第2ラダー抵抗とを備え、前記第2出力端子は、前記第2ラダー抵抗の前記複数のノードのうち、前記第1温度と前記第2温度とで略同一の電位となるノードと接続される、ことを特徴とする。
この態様によれば、第1電位V1と同様に、第1温度乃至第2温度の範囲内においては、第2出力端子の第2電位V2も略一定の値となる。従って、第1温度乃至第2温度の範囲内においては、ブリッジ回路の出力電圧(V1−V2)の値が略一定の値となる。すなわち、本態様によれば、第1温度乃至第2温度の範囲内で、出力電圧(V1−V2)への周囲温度の影響がほぼ打ち消される。つまり、簡易な構成でより確実な温度補償が実現したブリッジ回路が提供される。
この態様によれば、第1電位V1と同様に、第1温度乃至第2温度の範囲内においては、第2出力端子の第2電位V2も略一定の値となる。従って、第1温度乃至第2温度の範囲内においては、ブリッジ回路の出力電圧(V1−V2)の値が略一定の値となる。すなわち、本態様によれば、第1温度乃至第2温度の範囲内で、出力電圧(V1−V2)への周囲温度の影響がほぼ打ち消される。つまり、簡易な構成でより確実な温度補償が実現したブリッジ回路が提供される。
上記課題を解決するために、本発明の一態様に係る検出装置は、前記一態様又は前記他の態様に係るブリッジ回路と、前記第1出力端子を介して第1電位が供給される第1入力端子と、前記第2出力端子を介して第2電位が供給される第2入力端子と、前記第1電位と前記第2電位との電位差を増幅して出力する差動増幅器と、前記ブリッジ回路の平衡条件が満たされているときの、前記第1電位と前記第2電位との電位差をオフセット電圧としたとき、前記差動増幅器の出力信号に重畳された前記オフセット電圧に係る成分を補正するオフセット補正回路、を備えることを特徴とする。
この態様によれば、前記一態様又は前記他の態様に係るブリッジ回路の出力電圧(V1−V2)が差動増幅器によって所定の増幅率(利得)で増幅される上に、この差動増幅器の出力信号に当該ブリッジ回路のオフセット電圧に係る成分が含まれていたとしても、そのオフセット電圧に係る成分が補正(例えばキャンセル)される。従って、前記一態様又は前記他の態様に係るブリッジ回路を備える検出装置であって、当該ブリッジ回路の出力信号が所望のレベルに増幅された上に、当該ブリッジ回路のオフセット電圧に係る成分が補正(キャンセル)されて出力される検出装置が実現する。
この態様によれば、前記一態様又は前記他の態様に係るブリッジ回路の出力電圧(V1−V2)が差動増幅器によって所定の増幅率(利得)で増幅される上に、この差動増幅器の出力信号に当該ブリッジ回路のオフセット電圧に係る成分が含まれていたとしても、そのオフセット電圧に係る成分が補正(例えばキャンセル)される。従って、前記一態様又は前記他の態様に係るブリッジ回路を備える検出装置であって、当該ブリッジ回路の出力信号が所望のレベルに増幅された上に、当該ブリッジ回路のオフセット電圧に係る成分が補正(キャンセル)されて出力される検出装置が実現する。
本発明の実施形態に係るブリッジ回路、及び該ブリッジ回路を備える検出装置について、図面を参照して説明する。図1は、本発明の一実施形態に係る検出装置100の構成を示すブロック図である。同図に示すように、検出装置100は、ブリッジ回路3と補正回路5とを備える。
ブリッジ回路3は、高電源電位Vddが供給される第1電源端子T1aと、低電源電位Vssが供給される第2電源端子T1bと、第1電位V1を取り出す第1出力端子T2aと、第2電位V2を取り出す第2出力端子T2bと、を備える。
ブリッジ回路3は、高電源電位Vddが供給される第1電源端子T1aと、低電源電位Vssが供給される第2電源端子T1bと、第1電位V1を取り出す第1出力端子T2aと、第2電位V2を取り出す第2出力端子T2bと、を備える。
また、ブリッジ回路3において、第1電源端子T1aから第2電源端子T1bに至る「第1経路」には、第1磁気センサ素子GMR−A、第1ラダー抵抗Rcan1、及び第4磁気センサ素子GMR−Dが直列に接続されている。
また、第1電源端子T1aから第2電源端子T1bに至る「第2経路」には、第3磁気センサ素子GMR−C、第2ラダー抵抗Rcan2、及び第2磁気センサ素子GMR−Bが直列に接続されている。
外部磁場(図2を参照して後述)が、ブリッジ回路3の第1乃至第4磁気センサ素子GMR−A,B,C,Dに作用して、それらの抵抗値が変化すると、第1出力端子T2aは、当該抵抗値の変化に応じた値の第1電位V1を出力し、第2出力端子T2bは、当該抵抗値の変化に応じた値の第2電位V2を出力する。
ここで、第1経路における第1ラダー抵抗Rcan1及び第2経路における第2ラダー抵抗Rcan2は、当該ブリッジ回路3の温度補償を実現するための素子である。
また、第1電源端子T1aから第2電源端子T1bに至る「第2経路」には、第3磁気センサ素子GMR−C、第2ラダー抵抗Rcan2、及び第2磁気センサ素子GMR−Bが直列に接続されている。
外部磁場(図2を参照して後述)が、ブリッジ回路3の第1乃至第4磁気センサ素子GMR−A,B,C,Dに作用して、それらの抵抗値が変化すると、第1出力端子T2aは、当該抵抗値の変化に応じた値の第1電位V1を出力し、第2出力端子T2bは、当該抵抗値の変化に応じた値の第2電位V2を出力する。
ここで、第1経路における第1ラダー抵抗Rcan1及び第2経路における第2ラダー抵抗Rcan2は、当該ブリッジ回路3の温度補償を実現するための素子である。
図2は、第1乃至第4磁気センサ素子GMR−A,GMR−B,GMR−C,及びGMR−Dの基板上での配置を示す図である。図2に示す例では、ブリッジ回路3が形成された基板50に対してU字バスバー150を近接配置して電流センサを構成している。U字バスバー150は、同図に示すように平面視略U字状で、端部Aから端部Bに向かって被測定電流Iが流れる導体である。図2では、被測定電流Iが流れることで生じる外部磁場の向きを白抜きの矢印にて示している。
すなわち、同図に示す例では、U字バスバー150の端部Aから曲げ部C1へ向かって流れる電流Iによって正方向(+)の外部磁場(+H)が生じており、U字バスバー150の曲げ部C2から端部Bへ向かって流れる電流Iによって負方向(−)の外部磁場(−H)が生じている。
ここで、第1乃至第4磁気センサ素子GMR−A,B,C,Dは、磁気抵抗効果素子で構成され、例えば、GMR素子を採用できる。第1及び第2磁気センサ素子GMR−A及びGMR−Bは、正方向(+)の外部磁場(+H)が強くなると抵抗値が減少する。一方、第3及び第4磁気センサ素子GMR−C及びGMR-Dは負方向(−)の外部磁場(−H)が強くなると抵抗値が増加する。
すなわち、同図に示す例では、U字バスバー150の端部Aから曲げ部C1へ向かって流れる電流Iによって正方向(+)の外部磁場(+H)が生じており、U字バスバー150の曲げ部C2から端部Bへ向かって流れる電流Iによって負方向(−)の外部磁場(−H)が生じている。
ここで、第1乃至第4磁気センサ素子GMR−A,B,C,Dは、磁気抵抗効果素子で構成され、例えば、GMR素子を採用できる。第1及び第2磁気センサ素子GMR−A及びGMR−Bは、正方向(+)の外部磁場(+H)が強くなると抵抗値が減少する。一方、第3及び第4磁気センサ素子GMR−C及びGMR-Dは負方向(−)の外部磁場(−H)が強くなると抵抗値が増加する。
基板50は、トランジスタなどの回路が形成されたシリコン基板、シリコン基板上の配線層、及び配線層上に形成されたシリコン酸化膜(SiO2)の厚膜層からなる。
第1乃至第4磁気センサ素子GMR−A,GMR−B,GMR−C,及びGMR−DをGMR素子などの磁気抵抗効果素子で構成した場合、磁気抵抗効果素子は、シリコン基板上の厚膜層に形成することができる。さらに、GMR素子を採用した場合には、フリー層、スペーサ層、ピン層、及びギャップ層からなる帯状の複数の素子をリード線で直列につなぐことで一つの磁気センサ素子を形成することができる。
このような磁気抵抗効果素子を、素子の長手方向が基板の向かい合う辺に平行になるように4つ配置し、規則化熱処理を施すことによりピン層の磁化の向きを、基板表面に平行で磁気抵抗効果素子の長手方向と直角の向きに固定することができる。図2ではピン層の磁化の向きは黒色の矢印で示されている。
第1乃至第4磁気センサ素子GMR−A,GMR−B,GMR−C,及びGMR−DをGMR素子などの磁気抵抗効果素子で構成した場合、磁気抵抗効果素子は、シリコン基板上の厚膜層に形成することができる。さらに、GMR素子を採用した場合には、フリー層、スペーサ層、ピン層、及びギャップ層からなる帯状の複数の素子をリード線で直列につなぐことで一つの磁気センサ素子を形成することができる。
このような磁気抵抗効果素子を、素子の長手方向が基板の向かい合う辺に平行になるように4つ配置し、規則化熱処理を施すことによりピン層の磁化の向きを、基板表面に平行で磁気抵抗効果素子の長手方向と直角の向きに固定することができる。図2ではピン層の磁化の向きは黒色の矢印で示されている。
説明を図1に戻す。第1ラダー抵抗Rcan1はn(nは2以上の自然数)個の抵抗素子R1、R2、…、Rn−1を直列に接続して構成される。各抵抗素子R1、R2、…、Rn−1の両端のノードN11、N12、…N1nは、対応するスイッチSW11〜SW1nの一方の端子に接続される。なお、第1ラダー抵抗Rcan1に含まれる抵抗素子R1、R2、…、Rn−1の抵抗値のステップが細かいほど、第1ラダー抵抗Rcan1を用いた温度補償の精度を高めることができる。
スイッチSW11〜SW1nの他方の端子は、第1出力端子T2aに接続されている。スイッチSW11〜SW1nは、複数のノードN11,N12,…N1nの一つを選択して第1出力端子T2aに接続する第1選択部SEL1として機能する。
スイッチSW11〜SW1nの他方の端子は、第1出力端子T2aに接続されている。スイッチSW11〜SW1nは、複数のノードN11,N12,…N1nの一つを選択して第1出力端子T2aに接続する第1選択部SEL1として機能する。
図3は、第1出力端子T2aにノードN1x(xは、1≦x≦nを満たす整数)が接続されたときの、第1出力端子T2aの第1電位V1を示す図である。同図に示す例では、直線L1は、当該ブリッジ回路3の温度tがt1[℃]のときの特性を示すグラフであり、直線L2は、当該ブリッジ回路3の温度tがt2[℃]のときの特性を示すグラフである。
なお、図3に示すようなノードN1xと第1電位V1との関係は、厳密に線形であるとは限らないが、ほぼ線形の関係に近似できるため、同図においては直線で特性を示している。
なお、図3に示すようなノードN1xと第1電位V1との関係は、厳密に線形であるとは限らないが、ほぼ線形の関係に近似できるため、同図においては直線で特性を示している。
図3に示すように、直線L1と直線L2とは平行ではないため、直線L1と直線L2とは必ず交点iで交わる。なお、交点iが必ず生じることの証明は、図4乃至図7を参照して後述する。
そして、この交点iに対応するノードN1x1(x1は、1≦x1≦nを満たす整数)と第1出力端子T2aとを接続する構成としたとき、ブリッジ回路3の温度tが下記(式1)で示される範囲内では、第1出力端子T2aの第1電位V1は略一定の値をとる。つまり、そうでない構成と比較して、第2電位V2を基準としたブリッジ回路3の出力電圧(V1−V2)の値がより安定する。
t1≦t≦t2 …(式1)
このように、第1出力端子T2aは、第1ラダー抵抗Rcan1の複数のノードのうち、第1温度t1と第2温度t2とで略同一の電位となるノードN1x1と接続される。
そして、この交点iに対応するノードN1x1(x1は、1≦x1≦nを満たす整数)と第1出力端子T2aとを接続する構成としたとき、ブリッジ回路3の温度tが下記(式1)で示される範囲内では、第1出力端子T2aの第1電位V1は略一定の値をとる。つまり、そうでない構成と比較して、第2電位V2を基準としたブリッジ回路3の出力電圧(V1−V2)の値がより安定する。
t1≦t≦t2 …(式1)
このように、第1出力端子T2aは、第1ラダー抵抗Rcan1の複数のノードのうち、第1温度t1と第2温度t2とで略同一の電位となるノードN1x1と接続される。
同様に、第2ラダー抵抗Rcan2は複数の抵抗素子R1、R2、…、Rn−1を直列に接続して構成される。抵抗素子R1、R2、…、Rn−1の両端のノードN21、N22、…N2nは、対応するスイッチSW21〜SW2nの一方の端子に接続される。スイッチSW21〜SW2nの他方の端子は第2出力端子T2bに接続されている。スイッチSW21〜SW2nは、第2ラダー抵抗Rcan2の複数のノードの一つを選択して第2出力端子T2bに接続する第2選択部SEL2として機能する。なお、第2ラダー抵抗Rcan2に含まれる抵抗素子R1、R2、…、Rn−1の抵抗値のステップが細かいほど、第2ラダー抵抗Rcan2を用いた温度補償の精度を高めることができる。
ここで、第1経路における第1出力端子T2aと第1ラダー抵抗Rcan1との関係と同様に、第2出力端子T2bは、第2ラダー抵抗Rcan2の複数のノードのうち、第1温度t1と第2温度t2とで略同一の電位となるノードN2x1と接続される。
ここで、第1経路における第1出力端子T2aと第1ラダー抵抗Rcan1との関係と同様に、第2出力端子T2bは、第2ラダー抵抗Rcan2の複数のノードのうち、第1温度t1と第2温度t2とで略同一の電位となるノードN2x1と接続される。
すなわち、第2ラダー抵抗Rcan2に係るノードN21、N22、…N2nと、第2出力端子T2bとの関係は、図3を参照して説明した第1ラダー抵抗Rcan1に係るノードN11、N12、…N1nと、第1出力端子T2aとの関係と同様である。
これにより、ブリッジ回路3の温度tが(式1)で示される範囲内では、第2出力端子T2bの第2電位V2は略一定の値をとる。つまり、ブリッジ回路3の出力電圧(V1−V2)の値がより安定する。
これにより、ブリッジ回路3の温度tが(式1)で示される範囲内では、第2出力端子T2bの第2電位V2は略一定の値をとる。つまり、ブリッジ回路3の出力電圧(V1−V2)の値がより安定する。
なお、ブリッジ回路3の温度tの変化に関わらず、ブリッジ回路3の出力(V1−V2)の値が略一定の値となることが好ましいところ、本実施形態では、第1ラダー抵抗Rcan1と第2ラダー抵抗Rcan2とは同様の素子であるため、周囲温度tが(式1)で示される範囲内では、第1出力端子T2aの第1電位V1が略一定の値をとると共に、第2出力端子T2bの第2電位V2も略一定の値をとる。つまり、本実施形態においては、(式1)を満たす範囲内では、ブリッジ回路3の出力電圧(V1−V2)の値は、ブリッジ回路3の温度tの変化に関わらず略一定の値となる。
説明を図1に戻す。補正回路5は、ブリッジ回路3の出力電圧(V1−V2)が入力される差動増幅器10と、ブリッジ回路3のオフセット電圧を補正(キャンセル)するオフセットキャンセル回路15と、を備える。
ブリッジ回路3の第1出力端子T2aは、差動増幅器10の第1入力端子と接続され、ブリッジ回路3の第2出力端子T2bは、差動増幅器10の第2入力端子と接続される。これにより、ブリッジ回路3の出力電圧(V1−V2)は差動増幅器10によって所定の増幅率(利得)で増幅され、差動増幅器10から出力信号Vopとして出力される。
ブリッジ回路3の第1出力端子T2aは、差動増幅器10の第1入力端子と接続され、ブリッジ回路3の第2出力端子T2bは、差動増幅器10の第2入力端子と接続される。これにより、ブリッジ回路3の出力電圧(V1−V2)は差動増幅器10によって所定の増幅率(利得)で増幅され、差動増幅器10から出力信号Vopとして出力される。
ところで、ブリッジ回路3に作用する磁気がゼロである場合、本来は、ブリッジ回路3から出力される第1電位V1と第2電位V2との電位差はゼロとなるべきである。しかしながら、実際には、ブリッジ回路3に作用する磁気がゼロであっても、第1電位V1と第2電位V2との電位差がゼロとならないことがあり、この場合の電位差を「オフセット電圧」とする。
本実施形態に係るブリッジ回路3は、このオフセット電圧を許容しつつ、ブリッジ回路3の出力電圧(V1−V2)の値が、ブリッジ回路3の温度tの変化に関わらず略一定の値となるように構成されている。
従って、ブリッジ回路3の出力電圧(V1−V2)には、略一定の値ではあるもののオフセット電圧が重畳されているため、その後段の差動増幅器10の出力信号Vopにも、オフセット電圧に係る成分が重畳されている場合がある。
本実施形態に係るブリッジ回路3は、このオフセット電圧を許容しつつ、ブリッジ回路3の出力電圧(V1−V2)の値が、ブリッジ回路3の温度tの変化に関わらず略一定の値となるように構成されている。
従って、ブリッジ回路3の出力電圧(V1−V2)には、略一定の値ではあるもののオフセット電圧が重畳されているため、その後段の差動増幅器10の出力信号Vopにも、オフセット電圧に係る成分が重畳されている場合がある。
オフセットキャンセル回路15は、差動増幅器10の出力信号Vopに重畳されたオフセット電圧に係る成分をキャンセルする。
ここで、差動増幅器10のゲインをGとし、出力信号Vopに重畳されているオフセット電圧に係る成分をVoffとし、ブリッジ回路3に作用する磁気がゼロの場合の第1電位V1をVaとし、第2電位V2をVbとしたとき、出力信号Vopに重畳されているオフセット電圧に係る成分Voffは、Voff=G*(Va−Vb)で与えられる。
オフセットキャンセル回路15は、オフセット電圧に係る成分Voffをキャンセルした出力信号Voutを生成する。この場合、出力信号Voutは、Vout=Vop−Voffとなる。
ここで、差動増幅器10のゲインをGとし、出力信号Vopに重畳されているオフセット電圧に係る成分をVoffとし、ブリッジ回路3に作用する磁気がゼロの場合の第1電位V1をVaとし、第2電位V2をVbとしたとき、出力信号Vopに重畳されているオフセット電圧に係る成分Voffは、Voff=G*(Va−Vb)で与えられる。
オフセットキャンセル回路15は、オフセット電圧に係る成分Voffをキャンセルした出力信号Voutを生成する。この場合、出力信号Voutは、Vout=Vop−Voffとなる。
従って、差動増幅器10の出力信号Vopに重畳されたオフセット電圧を、オフセットキャンセル回路15によってキャンセルした後の信号を、当該検出装置100の出力信号Voutとする。これにより、上述の(式1)を満たす温度tの範囲内でブリッジ回路3の温度補償が実現する上に、オフセット電圧も補正された信号(出力信号Vout)を得ることができる。
換言すれば、ブリッジ回路3のオフセットにより第1出力端子T2aの第1電位V1と、第2出力端子T2bの第2電位V2との間に差が生じ、差動増幅器10にオフセット電圧が重畳された信号が入力されたとしても、当該オフセット電圧は、オフセットキャンセル回路15によってキャンセルされるため、当該オフセット電圧が無いとした場合と同様の出力信号Voutを得ることができる。
以下、図4乃至図7を参照して、図3に示す交点iの存在を証明する。図4は、図1に示す検出装置の等価回路を示す回路図である。
図4においては、第1磁気センサ素子GMR−Aに係る電気抵抗をRgaと表し、第2磁気センサ素子GMR−Bに係る電気抵抗をRgbと表し、第3磁気センサ素子GMR−Cに係る電気抵抗をRgcと表し、第4磁気センサ素子GMR−Dに係る電気抵抗をRgdと表している。
図4においては、第1磁気センサ素子GMR−Aに係る電気抵抗をRgaと表し、第2磁気センサ素子GMR−Bに係る電気抵抗をRgbと表し、第3磁気センサ素子GMR−Cに係る電気抵抗をRgcと表し、第4磁気センサ素子GMR−Dに係る電気抵抗をRgdと表している。
図5は、図4に示す回路の等価回路を示す回路図である。以下、回路計算を可能にするため、図5に示すように第1選択部SEL1ではスイッチSW1x1がオンされ、第1出力端子T2aとノードN1x1と接続されているものとする。
このとき、第1ラダー抵抗Rcan1は、等価的に、ノードN1x1と第1磁気センサ素子GMR−Aとの間に接続された抵抗Rcaと、ノードN1x1と第4磁気センサ素子GMR−Dとの間に接続された抵抗Rcdとによって表される。
このとき、第1ラダー抵抗Rcan1は、等価的に、ノードN1x1と第1磁気センサ素子GMR−Aとの間に接続された抵抗Rcaと、ノードN1x1と第4磁気センサ素子GMR−Dとの間に接続された抵抗Rcdとによって表される。
以下、上述した第1経路と第2経路とのうち、第1経路について計算する。図6は、図5に示す回路のうち第1経路を抜き出して示す回路図である。同図に示す例では、第2電源端子T1bを介して供給される低電源電位Vssを接地電位としている。
第1経路に係る回路は、図6に示すように、第1電源端子T1aと、第1磁気センサ素子GMR−A(抵抗Rga)と、第1ラダー抵抗Rcan1(抵抗Rca、抵抗Rcd)と、第4磁気センサ素子GMR−D(抵抗Rgd)と、第2電源端子T1bとが直列に接続され、その両端に高電源電位Vddと低電源電位Vssとが印加されて成る回路である。
第1経路に係る回路は、図6に示すように、第1電源端子T1aと、第1磁気センサ素子GMR−A(抵抗Rga)と、第1ラダー抵抗Rcan1(抵抗Rca、抵抗Rcd)と、第4磁気センサ素子GMR−D(抵抗Rgd)と、第2電源端子T1bとが直列に接続され、その両端に高電源電位Vddと低電源電位Vssとが印加されて成る回路である。
図6に示す回路から、
が導き出される。
ここで、tを温度[℃]とし、Rga0,Rgd0,Rca0,Rcd0を、Rga,Rgd,Rca,Rcdの0℃における抵抗値とし、Cga,Cgdを各磁気センサ素子GMR−A,GMR−Dに係る電気抵抗の一次の温度係数[1/℃]とし、Cca,Ccdを第1ラダー抵抗Rcan1の一次の温度係数[1/℃]とすると、(式2)は、下記(式3)で表される。
が導き出される。
ここで、tを温度[℃]とし、Rga0,Rgd0,Rca0,Rcd0を、Rga,Rgd,Rca,Rcdの0℃における抵抗値とし、Cga,Cgdを各磁気センサ素子GMR−A,GMR−Dに係る電気抵抗の一次の温度係数[1/℃]とし、Cca,Ccdを第1ラダー抵抗Rcan1の一次の温度係数[1/℃]とすると、(式2)は、下記(式3)で表される。
この(式10)の右辺における第2項がゼロとなるとき、第1電位V1は温度tの関数では無くなる。つまり、第1電位V1は、温度tに関わらず一定の値をとる。このようになる条件は下記(式11)であり、これを変形して(式12)が得られる。
以上説明したように、(式19)で表される条件を満たすとき、第1電位V1は温度tに関わらず一定の値となる。
すなわち、特定のノードN1x1と第1出力端子T2aとを接続することで、ブリッジ回路3の温度変化に関わらず第1電位V1を一定の値にすることができることが証明された。つまり、上述した図3における直線L1と直線L2とが、必ず交点iを有することが証明された。
すなわち、特定のノードN1x1と第1出力端子T2aとを接続することで、ブリッジ回路3の温度変化に関わらず第1電位V1を一定の値にすることができることが証明された。つまり、上述した図3における直線L1と直線L2とが、必ず交点iを有することが証明された。
ここで、交点iに対応するノードN1x1を求めるために(Rca,Rcdを求めるために)、上述の計算を行っても勿論よいが、その他どのような方法を採ってもよい。
例えば、特定の温度で、第1ラダー抵抗Rcan1を用いて、Rcaを0〜Rctまで変化させていき、その間の第1電位V1の値を記録する。ここでRca+Rcd=Rctである。
続いて、例えばヒーター等の手段で当該ブリッジ回路3の温度を上昇させた後、同様の測定を行う。この2回の測定結果を参照し、第1電位V1の値が互いに最も近い値となるときのRcaの値を特定すればよい。
なお、Rcaの値は、第1ラダー抵抗Rcan1に含まれる抵抗R1〜Rn−1の個数に応じて所定のステップを持つ離散的な値であるため、上述の2回の測定結果間で全く同じ値を取ることはない。よって、上述した2回の測定結果を参照し、第1電位V1が互いに最も近い値となるときのRcaの値を特定する。
例えば、特定の温度で、第1ラダー抵抗Rcan1を用いて、Rcaを0〜Rctまで変化させていき、その間の第1電位V1の値を記録する。ここでRca+Rcd=Rctである。
続いて、例えばヒーター等の手段で当該ブリッジ回路3の温度を上昇させた後、同様の測定を行う。この2回の測定結果を参照し、第1電位V1の値が互いに最も近い値となるときのRcaの値を特定すればよい。
なお、Rcaの値は、第1ラダー抵抗Rcan1に含まれる抵抗R1〜Rn−1の個数に応じて所定のステップを持つ離散的な値であるため、上述の2回の測定結果間で全く同じ値を取ることはない。よって、上述した2回の測定結果を参照し、第1電位V1が互いに最も近い値となるときのRcaの値を特定する。
なお、ここでは第1電位V1について説明したが、第1ラダー抵抗Rcan1と同様に第2ラダー抵抗Rcan2を設定することで、第2電位V2についても、t1≦t≦t2の温度範囲内で温度変化による変動を無くすことができるノードN2x1が存在し、ノードN1x1と同様の方法で特定できる。
以上説明したように、本発明の一実施形態によれば、ブリッジ回路3に作用する磁気がゼロの場合に当該ブリッジ回路3から出力される第1電位V1と第2電位V2との電位差(オフセット電圧)がゼロとならないことを許容しつつ、温度変化に関わらず第1電位V1及び第2電位V2を一定とすることで、簡易な構成で温度補償を実現したブリッジ回路及び検出装置を提供することができる。
そして、オフセットキャンセル回路15によって、差動増幅器10の出力信号Vopに重畳されたオフセット電圧に係る成分がキャンセルされるため、検出装置100の出力信号Voutにはオフセット電圧に係る成分が含まれない。
なお、上述した一実施形態では、能動素子を別途に追加することなく温度補償を実現しているため、消費電力の抑制やブリッジ回路の省スペース化の観点からも有利である。
そして、オフセットキャンセル回路15によって、差動増幅器10の出力信号Vopに重畳されたオフセット電圧に係る成分がキャンセルされるため、検出装置100の出力信号Voutにはオフセット電圧に係る成分が含まれない。
なお、上述した一実施形態では、能動素子を別途に追加することなく温度補償を実現しているため、消費電力の抑制やブリッジ回路の省スペース化の観点からも有利である。
なお、第1ラダー抵抗Rcan1または第2ラダー抵抗Rcan2のうちいずれか一方のみを設け、その設定を上述したように調節することで、第1電位V1の温度特性と第2電位V2の温度特性とのうち一方を他方に近付けることで、出力電圧(V1−V2)の値については温度に関わらず略一定の値となるように構成してもよい。
なお、上述した一実施形態に係る検出装置100では、ブリッジ回路3を構成するセンサ素子として磁気センサ素子を用いているが、ブリッジ回路構成を採ることが可能なセンサ素子であれば、他の種類のセンサ素子を適用することができる。例えば圧力センサ素子や歪みゲージ向けの素子等を、ブリッジ回路3におけるセンサ素子として適用することができる。
なお、上述した一実施形態に係る検出装置100では、ブリッジ回路3を構成するセンサ素子として磁気センサ素子を用いているが、ブリッジ回路構成を採ることが可能なセンサ素子であれば、他の種類のセンサ素子を適用することができる。例えば圧力センサ素子や歪みゲージ向けの素子等を、ブリッジ回路3におけるセンサ素子として適用することができる。
3…ブリッジ回路、5…補正回路、10…差動増幅器、15…オフセットキャンセル回路、50…基板、100…検出装置、GMR−A…第1磁気センサ素子、GMR−B…第2磁気センサ素子、GMR−C…第3磁気センサ素子、GMR−D…第4磁気センサ素子、Rcan1…第1ラダー抵抗、Rcan2…第2ラダー抵抗、Rpa,Rpb,Rpc,Rpd…配線抵抗、SEL1…第1選択部、SEL2…第2選択部、T1a…第1電源端子、T1b…第2電源端子、T2a…第1出力端子、T2b…第2出力端子。
Claims (3)
- 第1電源電位が供給される第1電源端子と、
第2電源電位が供給される第2電源端子と、
前記第1電源端子から前記第2電源端子へ至る第1経路と、
前記第1電源端子から前記第2電源端子へ至る第2経路と、
前記第1経路に設けられ第1電位を出力する第1出力端子と、
前記第2経路に設けられ第2電位を出力する第2出力端子と、
前記第1経路において前記第1電源端子から前記第1出力端子までの間に設けられた第1センサ素子と、
前記第1経路において前記第1出力端子から前記第2電源端子までの間に設けられた第4センサ素子と、
前記第2経路において前記第1電源端子から前記第2出力端子までの間に設けられた第3センサ素子と、
前記第2経路において前記第2出力端子から前記第2電源端子までの間に設けられた第2センサ素子と、
前記第1経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第1ラダー抵抗と、を備え、
前記第1出力端子は、前記第1ラダー抵抗の前記複数のノードのうち、第1温度と第2温度とで略同一の電位となるノードと接続される、
ことを特徴とするブリッジ回路。 - 前記第2経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第2ラダー抵抗とを備え、
前記第2出力端子は、前記第2ラダー抵抗の前記複数のノードのうち、前記第1温度と前記第2温度とで略同一の電位となるノードと接続される、
ことを特徴とする請求項1に記載のブリッジ回路。 - 請求項1又は2に記載のブリッジ回路と、
前記第1出力端子を介して前記第1電位が供給される第1入力端子と、前記第2出力端子を介して前記第2電位が供給される第2入力端子と、前記第1電位と前記第2電位との電位差を増幅して出力する差動増幅器と、
前記ブリッジ回路の平衡条件が満たされているときの、前記第1電位と前記第2電位との電位差をオフセット電圧としたとき、前記差動増幅器の出力信号に重畳された前記オフセット電圧に係る成分を補正するオフセット補正回路と、
を備えることを特徴とする検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144441A JP2016020839A (ja) | 2014-07-14 | 2014-07-14 | ブリッジ回路、及び、検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144441A JP2016020839A (ja) | 2014-07-14 | 2014-07-14 | ブリッジ回路、及び、検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016020839A true JP2016020839A (ja) | 2016-02-04 |
Family
ID=55265756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014144441A Pending JP2016020839A (ja) | 2014-07-14 | 2014-07-14 | ブリッジ回路、及び、検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016020839A (ja) |
-
2014
- 2014-07-14 JP JP2014144441A patent/JP2016020839A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363075B2 (ja) | センサ回路 | |
EP2871488B1 (en) | Hall electromotive force compensation device and hall electromotive force compensation method | |
KR101352308B1 (ko) | 센서 회로 | |
US20200355758A1 (en) | Magnetic sensor | |
JP5688572B2 (ja) | 電流センサ | |
JP6070460B2 (ja) | 電流検知回路及びそれを備えた磁気検出装置 | |
JP5981890B2 (ja) | ホール素子駆動回路 | |
JP5055367B2 (ja) | ブリッジ回路出力電圧のオフセット調整回路 | |
JP6897106B2 (ja) | 電流センサの信号補正方法、及び電流センサ | |
CN111693187B (zh) | 半导体装置 | |
CN115980639B (zh) | 一种磁阻传感器 | |
JP5729254B2 (ja) | ヒシテリシス装置 | |
US20060284627A1 (en) | Apparatus for correcting electrical signals | |
JP5891516B2 (ja) | 電流センサ | |
JP2012052986A (ja) | 磁気抵抗センサの電源回路、磁気検出ユニット、及び位置検出ユニット | |
JP2016020839A (ja) | ブリッジ回路、及び、検出装置 | |
JP6144515B2 (ja) | ホール素子駆動回路 | |
JP5144168B2 (ja) | センサ回路 | |
JP2010127636A (ja) | 磁気比例式電流センサ | |
JP2010536013A (ja) | 導電体を流れる電流を測定する装置および方法 | |
US10502766B2 (en) | Measurement method and apparatus for simultaneous correction of disturbance and offset of sensor | |
JP6357182B2 (ja) | センサ装置 | |
JP2015177205A (ja) | オフセットキャンセル回路 | |
JP6269936B2 (ja) | 集積回路 | |
JP2013231621A (ja) | 信号処理回路 |