JP2013231621A - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP2013231621A JP2013231621A JP2012102681A JP2012102681A JP2013231621A JP 2013231621 A JP2013231621 A JP 2013231621A JP 2012102681 A JP2012102681 A JP 2012102681A JP 2012102681 A JP2012102681 A JP 2012102681A JP 2013231621 A JP2013231621 A JP 2013231621A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- unit
- processing
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】温度依存性を抑制すると共に小型化することができる信号処理回路を提供する。
【解決手段】信号処理回路1は、図1に示すように、主に、測定対象に応じた、また自身の温度に応じたアナログ信号(中点電位V1a及び中点電位V1b)を出力する信号生成部としてのセンサ2と、センサ2から取得したアナログ信号を処理する処理部3と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧V1を生成してセンサ2に供給する第1の電源部4と、自身の温度に依存しない第2の電圧V2を生成して処理部3に供給する第2の電源部5と、を備えて概略構成されている。
【選択図】図1
【解決手段】信号処理回路1は、図1に示すように、主に、測定対象に応じた、また自身の温度に応じたアナログ信号(中点電位V1a及び中点電位V1b)を出力する信号生成部としてのセンサ2と、センサ2から取得したアナログ信号を処理する処理部3と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧V1を生成してセンサ2に供給する第1の電源部4と、自身の温度に依存しない第2の電圧V2を生成して処理部3に供給する第2の電源部5と、を備えて概略構成されている。
【選択図】図1
Description
本発明は、信号処理回路に関する。
従来の技術として、オフセットレジスタ、オフセット温度係数レジスタ及びゲイン温度係数レジスタに記憶された調整データを用いて、感圧素子から出力された信号を補正する圧力センサが知られている(例えば、特許文献1参照。)。
これらのレジスタは、それぞれがデジタル・アナログ変換機と接続されている。圧力センサは、これらのレジスタに記憶された調整データをデジタル・アナログ変換機により変換し、変換されたアナログ信号を用いて感圧素子から出力された信号を補正する。
しかし、従来の圧力センサは、感圧素子の温度依存性の影響を抑制するため、レジスタとデジタル・アナログ変換機とが必要であり、これらが占める面積が大きく、小型化が困難となる問題があった。
従って、本発明の目的は、温度依存性を抑制すると共に小型化することができる信号処理回路を提供することにある。
本発明の一態様は、測定対象に応じた、また自身の温度に応じたアナログ信号を出力する信号生成部と、信号生成部から取得したアナログ信号を処理する処理部と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧を生成して信号生成部に供給する第1の電源部と、自身の温度に依存しない第2の電圧を生成して処理部に供給する第2の電源部と、を備えた信号処理回路を提供する。
本発明によれば、温度依存性を抑制すると共に小型化することができる。
(実施の形態の要約)
実施の形態に係る信号処理回路は、測定対象に応じた、また自身の温度に応じたアナログ信号を出力する信号生成部と、信号生成部から取得したアナログ信号を処理する処理部と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧を生成して信号生成部に供給する第1の電源部と、自身の温度に依存しない第2の電圧を生成して処理部に供給する第2の電源部と、を備える。
実施の形態に係る信号処理回路は、測定対象に応じた、また自身の温度に応じたアナログ信号を出力する信号生成部と、信号生成部から取得したアナログ信号を処理する処理部と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧を生成して信号生成部に供給する第1の電源部と、自身の温度に依存しない第2の電圧を生成して処理部に供給する第2の電源部と、を備える。
[実施の形態]
(信号処理回路1の構成)
図1は、実施の形態に係る信号処理回路のブロック図である。図2(a)は、実施の形態に係る処理部の等価回路図であり、(b)は、処理部の可変抵抗が並列となる場合の等価回路図であり、(c)は、処理部の可変抵抗が直列となる場合の等価回路図であり、(d)は、基準電圧生成回路を示す等価回路図である。図1のモード切替部10からのばされた矢印Sa及びSbは、モード切替部10が、少なくとも第1のスイッチ8及び第2のスイッチ9に電気的に接続していることを示している。なお、実施の形態に係る各図において、部品と部品との比率は、実際の比率とは異なる場合がある。
(信号処理回路1の構成)
図1は、実施の形態に係る信号処理回路のブロック図である。図2(a)は、実施の形態に係る処理部の等価回路図であり、(b)は、処理部の可変抵抗が並列となる場合の等価回路図であり、(c)は、処理部の可変抵抗が直列となる場合の等価回路図であり、(d)は、基準電圧生成回路を示す等価回路図である。図1のモード切替部10からのばされた矢印Sa及びSbは、モード切替部10が、少なくとも第1のスイッチ8及び第2のスイッチ9に電気的に接続していることを示している。なお、実施の形態に係る各図において、部品と部品との比率は、実際の比率とは異なる場合がある。
この信号処理回路1は、図1に示すように、主に、測定対象に応じた、また自身の温度に応じたアナログ信号(中点電位V1a及び中点電位V1b)を出力する信号生成部としてのセンサ2と、センサ2から取得したアナログ信号を処理する処理部3と、アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧V1を生成してセンサ2に供給する第1の電源部4と、自身の温度に依存しない第2の電圧V2を生成して処理部3に供給する第2の電源部5と、を備えて概略構成されている。なお測定対象とは、一例として、温度、速度、加速度、磁場及び電場等の物理量である。
また信号処理回路1は、取得した入力信号S4をデコードしてデコード信号S5を生成するデコーダ6と、デコーダ6と電気的に接続され、デコーダ6から取得したデコード信号S5に基づく処理情報としての補正情報70を格納する記憶部としてのメモリ7と、処理部3とメモリ7に電気的に接続された第1のスイッチ8と、処理部3とデコーダ6とに電気的に接続された第2のスイッチ9と、取得した制御信号S10に基づいて第1のスイッチ8及び第2のスイッチ9を制御するスイッチ制御部としてのモード切替部10と、を備えて概略構成されている。
この信号処理回路1は、例えば、1つのチップ上に形成されている。また信号処理回路1は、第1の端子15〜第4の端子18により、外部と電気的に接続されている。第1の端子15は、後述する処理信号S3が出力され、入力信号S4が入力する端子である。第2の端子16は、制御信号S10が入力する端子である。第3の端子17は、後述する主電源12から供給される電圧Vが入力する端子である。第4の端子18は、接地回路に電気的に接続されている。
(センサ2の構成)
センサ2は、例えば、測定対象に応答してアナログ信号を生成するものである。本実施の形態に係るセンサ2は、例えば、検出対象に設けられた磁界発生部材(例えば、永久磁石)の移動に基づいてアナログ信号を生成する磁気センサである。なお、アナログ信号を生成する信号生成部としては、例えば、MEMS(Micro Electro Mechanical Systems)等の微小な機械要素、またはアンテナ等の外部の電場に応答してアナログ信号を出力する装置であっても良い。
センサ2は、例えば、測定対象に応答してアナログ信号を生成するものである。本実施の形態に係るセンサ2は、例えば、検出対象に設けられた磁界発生部材(例えば、永久磁石)の移動に基づいてアナログ信号を生成する磁気センサである。なお、アナログ信号を生成する信号生成部としては、例えば、MEMS(Micro Electro Mechanical Systems)等の微小な機械要素、またはアンテナ等の外部の電場に応答してアナログ信号を出力する装置であっても良い。
このセンサ2は、一例として、4つの磁気抵抗素子によりブリッジ回路が組まれている。2つの磁気抵抗素子の中点電位V1a、及び残りの2つの磁気抵抗素子の中点電位V1bが処理部3に出力されるように構成されている。
この磁気抵抗素子は、一例として、NiFe、FeCo等の強磁性体を用いて形成される。この強磁性体材料は、自身の温度に基づいて磁気抵抗が変化することが知られている。従って磁気抵抗素子により構成されたブリッジ回路が出力する中点電位は、温度に依存して変化する。信号処理回路1は、この温度依存性のため、ブリッジ回路から出力される中点電位を、温度に応じて補正する必要がある。
信号処理回路1は、図2(a)に示す後述する処理部3の抵抗33の抵抗値を温度によって変えることで、センサ2の温度依存性による影響を抑制することが可能となる。しかし本実施の形態の信号処理回路1は、センサ2の温度依存性による影響を抑制する方法として、センサ2に供給する第1の電圧V1をブリッジ回路の温度依存性と実質的に同じ温度依存性としている。従ってセンサ2は、抵抗33の抵抗値を変えることなく、供給される第1の電圧V1に応じて中点電位が変化するので、温度依存性を抑制した中点電位を出力するように構成されている。
(処理部3の構成)
処理部3は、図2(a)に示すように、オペアンプ3a〜オペアンプ3cと、抵抗31〜抵抗37と、基準電圧Vrefを生成する基準電圧生成回路38と、を備えて概略構成されている。この処理部3は、センサ2から出力された中点電位V1a及び中点電位V1bに基づいて差分を算出し、算出した結果を処理信号S3として出力するように構成されている。
処理部3は、図2(a)に示すように、オペアンプ3a〜オペアンプ3cと、抵抗31〜抵抗37と、基準電圧Vrefを生成する基準電圧生成回路38と、を備えて概略構成されている。この処理部3は、センサ2から出力された中点電位V1a及び中点電位V1bに基づいて差分を算出し、算出した結果を処理信号S3として出力するように構成されている。
オペアンプ3aは、センサ2から出力された中点電位V1aを増幅するものである。具体的には、オペアンプ3aの非反転入力端子には、中点電位V1aが入力する。またオペアンプ3aの反転入力端子には、抵抗31の一方端部と、抵抗33の一方端部が電気的に接続されている。オペアンプ3aの出力端子は、抵抗31の他方端部と、抵抗32の一方端部と、が電気的に接続されている。
オペアンプ3bは、センサ2から出力された中点電位V1bを増幅するものである。具体的には、オペアンプ3bの非反転入力端子には、中点電位V1bが入力する。またオペアンプ3bの反転入力端子には、抵抗33の他方端部と、抵抗34の一方端部が電気的に接続されている。オペアンプ3aの出力端子は、抵抗34の他方端部と、抵抗35の一方端部と、が電気的に接続されている。
オペアンプ3cは、オペアンプ3aによって増幅された信号と、オペアンプ3bによって増幅された信号と、を差動増幅して処理信号S3として第2のスイッチ9に出力する。具体的には、オペアンプ3cの反転入力端子には、抵抗32の他方端部が電気的に接続され、この抵抗32の他方端部とオペアンプ3cの出力端子とに抵抗36が電気的に接続されている。オペアンプ3cの非反転入力端子には、抵抗35の他方端部が電気的に接続されている。この抵抗35の他方端部と非反転入力端子の間には、抵抗37の一方端部が電気的に接続されている。抵抗37の他方端部は、基準電圧生成回路38に電気的に接続されている。
この処理部3の抵抗37は、可変抵抗である。抵抗37は、基準電圧Vrefを調整するために用いられる。
また基準電圧Vrefの調整は、温度による基準電圧Vrefの変化による処理信号S3への影響を抑制するために行われる。
抵抗37は、一例として、図2(b)に示すように複数の抵抗R1〜抵抗RNを並列に接続したもの、図2(c)に示すように複数の抵抗R1〜抵抗RMを直列に接続したもの、又は、これらを組み合わせたもの、を用いることができる。なおNは、例えば、2以上の正数である。Mは、例えば、1以上の整数である。
抵抗37が、図2(b)に示すN個の抵抗を並列に接続した抵抗であった場合、抵抗37は、例えば、抵抗R1と、両端にスイッチFSW1を有する抵抗R2と、両端にスイッチFSW2を有する抵抗R3と、両端にスイッチFSWN−1を有する抵抗RNと、を備えて概略構成される。このスイッチFSW1〜スイッチFSWN−1は、メモリ7から出力される補正信号S2に応じてオン、オフするアナログスイッチである。またスイッチFSW1〜スイッチFSWN−1は、例えば、補正信号S2が入力しない状態では、オフとなるように構成されているものとする。従って抵抗37において、抵抗R1は、スイッチが接続されない構成としている。これは、第1のモードでは、補正信号S2が入力しないためである。
つまりスイッチFSW1〜スイッチFSWN−1は、第1のスイッチ8を介してメモリ7と電気的に接続されている。従ってスイッチFSW1〜スイッチFSWN−1は、補正信号S2に基づいてオン、オフを行うので、抵抗37の抵抗値を変更することが可能となる。
例えば、補正信号S2により、スイッチFSW1がオン、他のスイッチがオフとなる場合、並列に接続された抵抗R1と抵抗R2との合成抵抗が、抵抗37の抵抗値となる。
また抵抗37が、図2(c)に示すM個の抵抗を直列に接続した抵抗であった場合、抵抗37は、例えば、スイッチFSW1によりバイパス可能な抵抗R1と、スイッチFSW2によりバイパス可能な抵抗R2と、スイッチFSW3によりバイパス可能な抵抗R3と、スイッチFSW4によりバイパス可能な抵抗R4と、スイッチFSW5によりバイパス可能な抵抗R5と、スイッチFSWMによりバイパス可能な抵抗RMと、を備えて概略構成される。
例えば、補正信号S2により、スイッチFSW1とスイッチFSW2とがオフ、他のスイッチがオンとなる場合、直列に接続された抵抗R1と抵抗R2との合成抵抗が、抵抗37の抵抗値となる。
以下では、抵抗37が、図2(b)に示すように、抵抗が並列に接続された構成を有するものとする。
基準電圧生成回路38は、一例として、図2(d)に示すように、n個の抵抗r1〜抵抗rnを直列に電気的に接続して概略構成されている。このnは、例えば、3以上の整数である。
基準電圧生成回路38は、例えば、抵抗r1と、スイッチSSW1によりバイパス可能な抵抗r2と、スイッチSSW2によりバイパス可能な抵抗r3と、抵抗r4と、スイッチSSW3によりバイパス可能な抵抗r5と、スイッチSSWn―2によりバイパス可能な抵抗rnと、を備えて概略構成される。ここでは、一例として、抵抗r1と抵抗r4がスイッチを接続されない構成となっている。
このスイッチSSW1〜スイッチSSWn―2は、第1のスイッチ8を介してメモリ7と電気的に接続されている。つまり、第1のスイッチ8が、スイッチ制御信号Saに基づいてオンとなる場合、メモリ7から補正信号S2が第1のスイッチを介して基準電圧生成回路38に入力する。スイッチSSW1〜スイッチSSWn―2は、この補正信号S2に基づいてオン、オフを行うので、基準電圧生成回路38から出力される基準電圧Vrefを変更することが可能となる。
基準電圧生成回路38は、抵抗r3と抵抗r4との間のノード380から基準電圧Vrefが出力されるように構成されている。また抵抗r1側には、第2の電源部5から供給される電圧V2が印加され、抵抗rn側は、接地されている。
なお基準電圧生成回路38は、上記に限定されず、複数の抵抗を並列に接続したもの、複数の抵抗を直列に接続したもの、又は、これらを組み合わせたもの、を用いることができる。以下では、基準電圧生成回路38は、抵抗が直列に接続された構成を有するものとする。
(第1の電源部4の構成)
第1の電源部4は、一例として、自身の温度に基づいて出力する第1の電圧V1が変化するバンドギャップリファレンス(Bandgap reference)電源が用いられる。この第1の電源部4は、センサ2の温度依存性を打ち消す温度勾配を有するように構成されている。このセンサ2の温度依存性を打ち消す温度勾配は、例えば、センサ2が材料に依存した温度特性を有することから、センサ2の材料の温度特性から得られる。
第1の電源部4は、一例として、自身の温度に基づいて出力する第1の電圧V1が変化するバンドギャップリファレンス(Bandgap reference)電源が用いられる。この第1の電源部4は、センサ2の温度依存性を打ち消す温度勾配を有するように構成されている。このセンサ2の温度依存性を打ち消す温度勾配は、例えば、センサ2が材料に依存した温度特性を有することから、センサ2の材料の温度特性から得られる。
(第2の電源部5の構成)
第2の電源部5は、一例として、バンドギャップリファレンス電源が用いられる。この第2の電源部5では、例えば、バンドギャップリファレンス電源の温度勾配をゼロに設定している。つまり第2の電源部5は、自身の温度に依存しない第2の電圧V2を出力するように構成されている。
第2の電源部5は、一例として、バンドギャップリファレンス電源が用いられる。この第2の電源部5では、例えば、バンドギャップリファレンス電源の温度勾配をゼロに設定している。つまり第2の電源部5は、自身の温度に依存しない第2の電圧V2を出力するように構成されている。
(デコーダ6の構成)
デコーダ6は、第1の端子15及び第2のスイッチ9を介して取得した入力信号S4をデコードしてデコード信号S5をメモリ7に出力するように構成されている。
デコーダ6は、第1の端子15及び第2のスイッチ9を介して取得した入力信号S4をデコードしてデコード信号S5をメモリ7に出力するように構成されている。
(メモリ7の構成)
メモリ7は、一例として、半導体素子によって構成された半導体メモリである。このメモリ7には、補正情報70が格納されている。
メモリ7は、一例として、半導体素子によって構成された半導体メモリである。このメモリ7には、補正情報70が格納されている。
補正情報70は、デコーダ6から出力されたデコード信号S5をメモリ7に格納可能な形式に変換したものである。また補正情報70は、メモリ7から補正信号S2として読み出され、第1のスイッチ8を介して処理部3に入力する。処理部3は、この補正信号S2に基づいて基準電圧Vref等を変更する。
(第1のスイッチ8の構成)
第1のスイッチ8は、モード切替部10から出力されるスイッチ制御信号Saに基づいてオン、オフを行うアナログスイッチである。第1のスイッチ8は、スイッチ制御信号Saに基づいてメモリ7と処理部3とを電気的に接続するように構成されている。
第1のスイッチ8は、モード切替部10から出力されるスイッチ制御信号Saに基づいてオン、オフを行うアナログスイッチである。第1のスイッチ8は、スイッチ制御信号Saに基づいてメモリ7と処理部3とを電気的に接続するように構成されている。
(第2のスイッチ9の構成)
第2のスイッチ9は、モード切替部10から出力されるスイッチ制御信号Sbに基づいてオン、オフを行うアナログスイッチである。第2のスイッチ9は、スイッチ制御信号Sbに基づいて処理部3と第1の端子15とを電気的に接続する、又は第1の端子15とデコーダ6とを電気的に接続するように構成されている。
第2のスイッチ9は、モード切替部10から出力されるスイッチ制御信号Sbに基づいてオン、オフを行うアナログスイッチである。第2のスイッチ9は、スイッチ制御信号Sbに基づいて処理部3と第1の端子15とを電気的に接続する、又は第1の端子15とデコーダ6とを電気的に接続するように構成されている。
(モード切替部10の構成)
モード切替部10は、第2の端子16と電気的に接続されている。モード切替部10は、例えば、この第2の端子16を介して制御信号S10を取得し、この制御信号S10に基づいて信号処理回路1の第1のモード〜第3のモードを切り替えるように構成されている。
モード切替部10は、第2の端子16と電気的に接続されている。モード切替部10は、例えば、この第2の端子16を介して制御信号S10を取得し、この制御信号S10に基づいて信号処理回路1の第1のモード〜第3のモードを切り替えるように構成されている。
第1のモードは、第1のスイッチ8を制御して処理部3とメモリ7とを電気的に接続し、メモリ7に格納された補正情報70に基づいてセンサ2から出力された中点電位V1a及び中点電位V1bを処理部3で処理させると共に、第2のスイッチ9を制御して処理部3と第2のスイッチ9を電気的に接続し、処理部3から出力された処理信号S3を、第1の端子15を介して出力させるモードである。
第2のモードは、第2のスイッチ9を制御して処理部3と第1の端子15とを電気的に接続し、センサ2から出力された中点電位V1a及び中点電位V1bを処理部3で処理した処理信号S3を、第2のスイッチ9及び第1の端子15を介して出力させるモードである。
第3のモードは、第2のスイッチ9を制御して第1の端子15とデコーダ6とを電気的に接続し、第1の端子15を介して取得した入力信号S4をデコーダ6でデコードし、デコードしたデコード信号S5に基づく補正情報70をメモリ7に格納させるモードである。
なおモード切替部10の変形例として、モード切替部10は、第2の電源部5と電気的に接続され、第2の電源部5から供給される第2の電圧V2の変化に応じてモードを切り替える構成を有していても良い。
(クロック源11の構成)
またクロック源11は、例えば、信号処理回路1が動作するために必要なクロック信号を生成して供給するように構成されている。
またクロック源11は、例えば、信号処理回路1が動作するために必要なクロック信号を生成して供給するように構成されている。
(主電源12の構成)
主電源12は、例えば、信号処理回路1の外部から電圧Vを供給するように構成されている。この電圧Vは、一例として、6〜16vである。第1の電源部4及び第2の電源部5は、この電圧Vに基づいて信号処理回路1が動作するために必要な第1の電圧V1及び第2の電圧V2を生成する。
主電源12は、例えば、信号処理回路1の外部から電圧Vを供給するように構成されている。この電圧Vは、一例として、6〜16vである。第1の電源部4及び第2の電源部5は、この電圧Vに基づいて信号処理回路1が動作するために必要な第1の電圧V1及び第2の電圧V2を生成する。
以下では、信号処理回路1の動作について各図を参照しながら説明する。
(動作)
・第1のモードについて
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオンするスイッチ制御信号Sa、及び処理部3に電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
・第1のモードについて
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオンするスイッチ制御信号Sa、及び処理部3に電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
第1のスイッチ8は、取得したスイッチ制御信号Saに基づいてメモリ7と処理部3とを電気的に接続する。第2のスイッチ9は、取得したスイッチ制御信号Sbに基づいて処理部3と第1の端子15とを電気的に接続する。
処理部3は、メモリ7から取得した補正情報70に基づく補正信号S2に基づいて抵抗37、及び基準電圧生成回路38から出力される基準電圧Vrefを切り替え、センサ2から出力された中点電位V1a及び中点電位V1bを処理する。
処理部3は、この処理により処理信号S3を生成し、第2のスイッチ9及び第1の端子15を介して出力する。
・第2のモードについて
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオフするスイッチ制御信号Sa、及び処理部3と電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオフするスイッチ制御信号Sa、及び処理部3と電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
第1のスイッチ8は、取得したスイッチ制御信号Saに基づいてオフとなる。第2のスイッチ9は、取得したスイッチ制御信号Sbに基づいて処理部3と第1の端子15とを電気的に接続する。
処理部3は、センサ2から出力された中点電位V1a及び中点電位V1bを処理する。処理部3は、この処理により処理信号S3を生成し、第2のスイッチ9及び第1の端子15を介して出力する。
・第3のモードについて
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオフするスイッチ制御信号Sa、及び第1の端子15とデコーダ6と電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
モード切替部10は、第2の端子16から取得した制御信号S10に基づいて第1のスイッチ8をオフするスイッチ制御信号Sa、及び第1の端子15とデコーダ6と電気的に接続するように第2のスイッチ9をオンするスイッチ制御信号Sbを生成し、第1のスイッチ8及び第2のスイッチ9に出力する。
第1のスイッチ8は、取得したスイッチ制御信号Saに基づいてオフとなる。第2のスイッチ9は、取得したスイッチ制御信号Sbに基づいてデコーダ6と第1の端子15とを電気的に接続する。
デコーダ6は、第1の端子15及び第2のスイッチ9を介して入力信号S4を取得してデコードし、デコード信号S5を生成する。
メモリ7は、取得したデコード信号S5に基づいて補正情報70を生成し、格納する。
(実施の形態の効果)
本実施の形態に係る信号処理回路1は、温度依存性を抑制すると共に小型化することができる。具体的には、この信号処理回路1は、センサ2が、第1の電源部4から供給される、センサ2の温度依存性と実質的に同じ温度依存性を有する第1の電圧V1により動作するので、ゲインを調整する抵抗33を可変抵抗とする必要がなく、センサ2の温度依存性の影響を抑制することができる。
本実施の形態に係る信号処理回路1は、温度依存性を抑制すると共に小型化することができる。具体的には、この信号処理回路1は、センサ2が、第1の電源部4から供給される、センサ2の温度依存性と実質的に同じ温度依存性を有する第1の電圧V1により動作するので、ゲインを調整する抵抗33を可変抵抗とする必要がなく、センサ2の温度依存性の影響を抑制することができる。
また信号処理回路1は、ゲインを調整する抵抗33を可変抵抗とする必要がなく、またアナログ回路よりも面積が大きくなるアナログデジタル変換回路とデジタルアナログ変換回路を含むことなく構成されている。従って信号処理回路1は、ゲインを調整する可変抵抗、及びアナログデジタル変換回路を含む場合と比べて小さな面積で構成することができ、小型化することができる。
また信号処理回路1は、面積が小さいので、この信号処理回路1を搭載するチップの面積を小さくすることができる。従って1つのウエハから多くのチップを製造することができることから、信号処理回路1を備えたチップが低コストで製造されることとなり、この信号処理回路1を備えた電子機器の製造コストを抑制することができる。
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…信号処理回路、2…センサ、3…処理部、3a…オペアンプ、3b…オペアンプ、3c…オペアンプ、4…第1の電源部、5…第2の電源部、6…デコーダ、7…メモリ、8…第1のスイッチ、9…第2のスイッチ、10…モード切替部、11…クロック源、12…主電源、15〜18…第1の端子〜第4の端子、31〜37…抵抗、38…基準電圧生成回路、70…補正情報、380…ノード
Claims (5)
- 測定対象に応じた、また自身の温度に応じたアナログ信号を出力する信号生成部と、
前記信号生成部から取得した前記アナログ信号を処理する処理部と、
前記アナログ信号の温度依存性に実質的に同じ温度依存性を有する第1の電圧を生成して前記信号生成部に供給する第1の電源部と、
自身の温度に依存しない第2の電圧を生成して前記処理部に供給する第2の電源部と、
を備えた信号処理回路。 - 取得した入力信号をデコードしてデコード信号を生成するデコーダと、
前記デコーダと電気的に接続され、前記デコーダから取得した前記デコード信号に基づく処理情報を格納する記憶部と、
前記処理部と前記記憶部に電気的に接続された第1のスイッチと、
前記処理部と前記デコーダとに電気的に接続された第2のスイッチと、
取得した制御信号に基づいて前記第1のスイッチ及び前記第2のスイッチを制御するスイッチ制御部と、
を備えた請求項1に記載の信号処理回路。 - 前記スイッチ制御部は、前記制御信号に基づいて前記第1のスイッチを制御して前記処理部と前記記憶部とを電気的に接続し、前記記憶部に格納された前記処理情報に基づいて前記信号生成部から出力された前記アナログ信号を前記処理部で処理させる第1のモードを備えた請求項2に記載の信号処理回路。
- 前記スイッチ制御部は、前記制御信号に基づいて前記第2のスイッチを制御して前記第2のスイッチと前記処理部とを電気的に接続し、前記信号生成部から出力された前記アナログ信号を前記処理部及び前記第2のスイッチを介して出力させる第2のモードを備えた請求項2に記載の信号処理回路。
- 前記スイッチ制御部は、前記制御信号に基づいて前記第2のスイッチを制御して前記第2のスイッチと前記デコーダとを電気的に接続し、前記入力信号を前記デコーダでデコードした前記デコード信号に基づく前記処理情報を前記記憶部に格納させる第3のモードを備えた請求項2に記載の信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012102681A JP2013231621A (ja) | 2012-04-27 | 2012-04-27 | 信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012102681A JP2013231621A (ja) | 2012-04-27 | 2012-04-27 | 信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013231621A true JP2013231621A (ja) | 2013-11-14 |
Family
ID=49678195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012102681A Pending JP2013231621A (ja) | 2012-04-27 | 2012-04-27 | 信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013231621A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181579A (ja) * | 2015-03-24 | 2016-10-13 | 三菱電機株式会社 | 抵抗調整装置 |
-
2012
- 2012-04-27 JP JP2012102681A patent/JP2013231621A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181579A (ja) * | 2015-03-24 | 2016-10-13 | 三菱電機株式会社 | 抵抗調整装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363075B2 (ja) | センサ回路 | |
KR101863602B1 (ko) | 온도에 따른 감도 및/또는 오프셋을 조절하는 자기장 센서 및 이의 방법 | |
US8487701B2 (en) | Circuit for amplifying a signal representing a variation in resistance of a variable resistance and corresponding sensor | |
JP5363074B2 (ja) | センサ回路 | |
CN106908744B (zh) | 磁传感器 | |
EP2978131B1 (en) | Low-power magnetic resistance switch sensor | |
US9128127B2 (en) | Sensor device | |
US20110119015A1 (en) | Geomagnetic sensor control device | |
JP5827759B2 (ja) | 増幅回路及び増幅回路icチップ | |
CN105277220A (zh) | 具有四个阻性感测元件的全桥配置的传感器系统 | |
JP2011119398A (ja) | 赤外線センサの信号処理装置、赤外線センサ | |
JP5729254B2 (ja) | ヒシテリシス装置 | |
JP2013231621A (ja) | 信号処理回路 | |
JP5129302B2 (ja) | センサ閾値決定回路 | |
JP5891516B2 (ja) | 電流センサ | |
US8907656B2 (en) | Integrated current sensing apparatus | |
JP2013228302A (ja) | 信号処理回路 | |
JP2010028445A (ja) | 電流ドライバ回路 | |
JP2009047478A (ja) | センサ回路 | |
WO2020059246A1 (ja) | センサ処理回路及びセンサシステム | |
US10436857B2 (en) | Magnetic field sensing apparatus and sensing method thereof | |
JP2006322836A (ja) | 圧力センサ装置 | |
JP2015177205A (ja) | オフセットキャンセル回路 | |
JP2006292517A (ja) | 磁気センサ駆動装置 | |
JP5856557B2 (ja) | センサ閾値決定回路 |