JP2015515082A - 電気導体の製造方法 - Google Patents

電気導体の製造方法 Download PDF

Info

Publication number
JP2015515082A
JP2015515082A JP2014556563A JP2014556563A JP2015515082A JP 2015515082 A JP2015515082 A JP 2015515082A JP 2014556563 A JP2014556563 A JP 2014556563A JP 2014556563 A JP2014556563 A JP 2014556563A JP 2015515082 A JP2015515082 A JP 2015515082A
Authority
JP
Japan
Prior art keywords
layer
substrate layer
graphene
barrier
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014556563A
Other languages
English (en)
Other versions
JP6014685B2 (ja
Inventor
メアリー・エリザベス・サリバン・マラービー
ロバート・ダニエル・ヒルティ
ロドニー・アイバン・マーテンス
ジョン・ミン
ジェシカ・ヘンダーソン・ブラウン・ヘモンド
リウ・ジョンウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
Tyco Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Corp filed Critical Tyco Electronics Corp
Publication of JP2015515082A publication Critical patent/JP2015515082A/ja
Application granted granted Critical
Publication of JP6014685B2 publication Critical patent/JP6014685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

電気導体（１００）の製造方法は、基板層（１０２）を供する工程、基板層を少なくとも部分的に露出させた孔（１２０）を有する基板層に表面層（１０４）を堆積させる工程、及び孔内にグラフェン堆積物（１４０）を形成する工程を含む。必要に応じて、孔内にのみグラフェン堆積物を形成してよい。基板層の露出部に沿ってグラフェン堆積物を形成してよい。選択的にグラフェン層を堆積させてもよく、又は、全層を覆うようにグラフェン層を堆積させてもよい。必要に応じて、グラフェン堆積物の形成工程には、基板層を有して成る金属化合物上にグラフェンを容易に成長させるように有機化合物前駆体及び十分な温度の熱を用いる化学蒸着法を用いて電気導体を処理する工程が含まれてよい。

Description

本発明は、概して電気導体の製造方法に関する。
電気導体は、コンタクト、端子、ピン、ソケット、針の穴のピン、ミクロ動作ピン、コンプライアントピン、ワイヤー、ケーブル編組、配線、パッド等の多くの形態を有する。そのような電気導体は、電気コネクタ、ケーブル、プリント回路基板等を含む多くの異なるタイプの製品又はデバイスで使用される。電気導体で使用される金属は、腐食、拡散又は他の反応の影響を受けやすく、それら金属の使用が制限され又は保護コーティングが必要とされる。例えば、銅又は銅合金の電気導体が使用される際、そのような導体は腐食の影響を受けやすい。金の表面層が典型的には腐食防止剤として銅に施される。しかしながら、金材及び銅材は拡散し、典型的にはニッケル等の拡散バリアが銅層と金層との間に堆積（又は蒸着又は被着又は付着;ｄｅｐｏｓｉｔ）される。
ベースメタルの腐食は、導体界面（又はインターフェース；ｉｎｔｅｒｆａｃｅ）及び信号品位に弊害をもたらす。腐食を軽減するために使用される電流めっき方法は孔だらけの面（又は多孔性面;ｐｏｒｏｕｓ ｓｕｒｆａｃｅ）をしばしば残してしまい、それによって、下層表面は酸化及び腐食される。更に、いくつかの表面層は、摩擦、静止摩擦及び他の接触力に関連する問題を有し、導体の用途が制限される。
上述の問題及び従来の導体に関連する欠点に対処する必要がある。
本発明では、基板層を供する工程、少なくとも部分的に基板層を露出させる孔を有する表面層を基板層上に堆積させる工程、及び当該孔内にグラフェン堆積物（又は蒸着物又は被着物又は付着物;ｄｅｐｏｓｉｔｓ）を形成する工程を含む、電気導体の製造方法が供される。必要に応じて（又は適宜；ｏｐｔｉｏｎａｌｌｙ）、グラフェン堆積物は、当該孔内にのみ形成されてよい。又、グラフェン堆積物は、基板層の任意の露出部に沿って形成されてよい。
必要に応じて、グラフェン堆積物を形成する工程には、基板層を有して成る金属化合物上にグラフェンを容易に成長させるように有機化合物前駆体と十分な温度の熱を用いる化学蒸着（ＣＶＤ）法（又はプロセス又は処理;ｐｒｏｃｅｓｓ）を用いて電気導体を処理する工程が含まれていてよい。化学蒸着法では、露出させた基板層上でグラフェンの成長を促進する温度で、メタンが使用されてよい。グラフェン堆積物を形成する工程は、表面層に比べ基板層にグラフェンの成長をさせ易くする状況に電気導体を付する工程を含んでいてよい。グラフェン堆積物を形成する工程は、基板層と、孔を横断して広がっている表面層との間にグラフェン層を堆積させる工程を含んでいてよい。
本発明は、添付の図面を参照しながら例示の実施形態により説明される。
図１は、例示的な実施形態に従い形成された電気導体の一部の断面図である。 図２は、グラフェンバリアを有した電気導体の一部の断面図である。 図３は、グラフェンバリアを有した電気導体の一部の断面図である。 図４は、グラフェンバリアを有する電気導体を示している。 図５は、グラフェンバリアを有する電気導体を示している。 図６は、グラフェンバリアを有する電気導体を示している。 図７は、電気導体の例示的な製造方法を示すフローチャートである。
図１は、例示的な実施形態に従い形成された電気導体１００の一部の断面図である。電気導体１００は、コンタクト、端子、ピン、ソケット、針状のピン、ミクロ動作ピン、コンプライアントピン、ワイヤー、ケーブル編組、配線、パッド等の任意のタイプの電気導体であってよい。電気導体１００は、電気コネクタ、ケーブル、プリント回路基板等の一部を形成してよい。
例示的な実施形態では、電気導体１００は、一体となってワークピース１０５を規定する、基板層１０２と表面層１０４を有する多層構造体である。ワークピース１０５は処理されて、ワークピース１０５の選択層及び/又は選択した位置にグラフェンが形成され、それによって、電気導体の性能が高められる。表面層１０４は、基板層１０２に耐食性を有した電気導電層を供する。例えば、表面層１０４は、金、銀、スズ、パラジウム、ニッケル、パラジウム−ニッケル、白金等の金属化合物を含んでいてよい。表面層１０４は、概して薄層である。表面層１０４は、めっき等の既知の方法により基板層１０２に堆積させてよい。必要に応じて、表面層１０４は、下層の基板層１０２に直接堆積させてよい。又、１つ以上の他の層、例えばグラフェン層が、表面層１０４と基板層１０２との間に供されてよい。
基板層１０２は多層構造体である。図示した実施形態では、基板層１０２は、ベース基板層１０６及びベース基板層１０６に堆積させたバリア基板層１０８を有して成る。必要に応じて、ベース基板層１０６及び/又はバリア基板層１０８は、多層構造体であってよい。表面層１０４及び基板層１０２は、スタックアップ層を一体的に規定する。グラフェンは、電気導体の性能を高めるために、スタックアップ層間の任意の若しくは全ての界面、及び/又はスタックアップ層の選択箇所で供されてよい。
例示的な実施形態では、ベース基板層１０６は、電気導電性を有しており、銅又は銅合金等の金属化合物を含んでいてよい。ベース基板層１０６のための他の金属化合物としては、ニッケル、ニッケル合金、鋼、鋼合金、アルミニウム、アルミニウム合金、パラジウム−ニッケル、スズ、スズ合金、コバルト、カーボン、グラファイト、グラフェン、カーボン系布（又は織物;ｆａｂｒｉｃ）又は他の導電材料が挙げられる。バリア基板層１０８は、電気導電性を有しており、ニッケル又はニッケル合金等の金属化合物を含んでいてよい。バリア基板層１０８のための他の金属化合物としては、銅、金、銀、コバルト、タングステン、白金、パラジウム、若しくはこれら金属の合金等の他の金属又は導電性材料が挙げられる。例えば、ベース基板層１０６と表面層１０４とが、銅と金又は拡散問題を有する他の金属化合物とである場合、バリア基板層１０８により、ベース基板層１０６と表面層１０４との間に拡散バリアが供される。バリア基板層１０８は、耐摩耗性を改善する相対的に薄くてよい、表面層１０４の機械的支持体（又はバッキング；ｂａｃｋｉｎｇ）を供する。バリア基板層１０８は、表面層１０４に存在する孔の影響を低減する。バリア基板層１０８は、めっき等の任意の既知の方法によりベース基板層１０６に堆積させてよい。必要に応じて、バリア基板層１０８は、下方のベース基板層１０６に直接堆積させてよい。又、１つ以上の他の層、例えばグラフェン層が、バリア基板層１０８とベース基板層１０６との間に供されてよい。
バリア基板層１０８は、ベース基板層１０６を露出させる孔１１０を含んでいてよい。孔１１０は、堆積工程（又は蒸着工程又は付着工程;ｄｅｐｏｓｉｔｉｎｇ ｐｒｏｃｅｓｓ）の間に形成される。例えば、孔１１０は、ベース基板層１０６の三重点又は粒界で形成されてよい。孔１１０はベース基板層１０６を露出させている。ベース基板層１０６が露出されたままである場合、ベース基板層１０６の腐食を招くかもしれない。孔１１０は、ベース基板層１０６を露出させる底部１１２、及び、バリア基板層１０８の底部１１２から上部１１６まで延在する側部１１４を有する（ここで、上部と底部は、電気導体の特定の方向に対して相対的であり、より一般的には各々内部と外部を構成しているものである）。側部１１４は孔１１０内で露出されている。孔１１０は、図１にて長方形として図示されているが、孔１１０は任意の形状を有していてよいことは認識されよう。例えば、側部１１４は、非平面形状であってよく、不規則な形状であってよい。
表面層１０４は、基板層１０２を露出させる孔１２０を含んでいてよい。孔１２０は、堆積工程の間に形成される。例えば、孔１２０は孔１１０に形成されてよい。孔１２０は、基板層１０２を露出させている。基板層１０２が露出されたままである場合、基板層１０２の腐食を招くかもしれない。孔１２０は、表面層１０４と基板層１０２との間の界面に沿って開口底部１２２を有している。孔１２０は、表面層１０４の底部１２２から上部１２６まで延在する側部１２４を有している。側部１２４は、孔１２０内で露出されている。
図２は、腐食を抑制するためのグラフェンバリア１３０を有した電気導体１００の一部の断面図である。グラフェンバリア１３０は、電気導電性を有してよい。グラフェンバリア１３０は基板層１０２に堆積させる。図示した実施形態では、グラフェンバリア１３０は、ベース基板層１０６（例えば、銅層）の腐食を抑制するためにベース基板層１０６（例えば、銅層）に供される。例示的な実施形態では、グラフェンバリア１３０は、ベース基板層１０６の露出部にて成長する。例えば、電気導体１００は、選択した箇所に（例えば、露出させたベース基板層１０６に）グラフェンバリア１３０が成長するように処理される。グラフェンバリア１３０は、符号１３２により概して示されるグラフェン堆積物を構成している。グラフェン堆積物１３２は、孔１１０、１２０を塞いでいる。グラフェン堆積物１３２は、孔１２０の下方にある孔１１０の底部１１２を覆っている。グラフェン堆積物１３２は、孔のための栓（又はプラグ；ｐｌｕｇ）を構成してよく、又、以下本明細書ではプラグ１３２と呼んでよい。
例示的な実施形態では、グラフェンバリア１３０は、約８００℃の高温でガス状のメタン等の有機化合物の存在下で化学蒸着（ＣＶＤ）プロセスの間に形成されてよい。又、堆積のメカニズムは、蒸気雰囲気内での電子ビーム、マイクロ波又は他の方法を含む。レーザ堆積（;ｌａｓｅｒ ｄｅｐｏｓｉｔｏｎ）、プラズマ堆積（;ｐｌａｓｍａ ｄｅｐｏｓｉｔｏｎ）又は他の技術若しくはプロセス等の他の方法（又はプロセス;ｐｒｏｃｅｓｓ）がグラフェンバリア１３０を堆積させるために使用されてよい。必要に応じて、グラフェンバリア１３０は、ベース基板層１０６に１原子層の厚みであってよい。又、グラフェンバリア１３０は、より厚くてよい。グラフェンバリア１３０は耐食性を供する。
グラフェンバリア１３０は、ベース基板層１０６露出部にのみ堆積されてよい。例えば、ベース基板層１０６の金属化合物は、バリア基板層１０８又は表面層１０４等の他の層と比べて、ベース基板層１０６との界面でグラフェンの成長を促進するためにＣＶＤプロセス（又は他のプロセス）の間に触媒として使用されてよい。必要に応じて、他の金属化合物を伴う界面とは対照的にそのような界面でグラフェン成長を促進するために、ＣＶＤプロセスを制御してよい。例えば、使用される有機化合物若しくはガス前駆体の種類、使用されるガス前駆体の圧力、ガス前駆体の流速、処理温度、又は他のファクターにより、他の金属と比べてある金属でのグラフェンの成長が促進されてよい。グラフェンバリア１３０自体は、電気導体１００全てのブランケット被覆又は電気導体１００の特定層とは対照的に電気導体１００に選択的に堆積されてよい。
別の実施形態では、他の種類の金属と比べて、１種類よりも多い金属にグラフェンが成長することを促進するためにＣＶＤプロセスを制御してよい。例えば、金ではなく銅及びニッケルにグラフェンが成長することを促進するためにＣＶＤプロセスを制御することで、孔１１０内のバリア基板層１０８及びベース基板層１０６の露出部はグラフェンにより覆われるが、表面層１０４はグラフェンにより覆われないようにしてよい。そのような実施形態は、図３でより詳細に示される。
図３は、腐食を抑制するためのグラフェンバリア１４０を有した電気導体１００の一部の断面図である。グラフェンバリア１４０は電気導電性を有していてよい。グラフェンバリア１４０は、基板層１０２に堆積される。図示した実施形態では、グラフェンバリア１４０は、腐食を抑制するためにベース基板層１０６及び/又はバリア基板層１０８に供される。グラフェンバリア１４０は、ベース基板層１０６及びバリア基板層１０８の露出部にて成長する。例えば、選択した箇所にグラフェンバリア１４０を成長させるため、バリア基板層１０８に沿って孔１１０の側部１１４及び孔１２０の底部１２２にグラフェンバリア１４０を成長させる。グラフェンバリア１４０は、符号１４２により概して示されるグラフェン堆積物を構成する。グラフェン堆積物１４２は孔１１０を塞いでいる。グラフェン堆積物１４２は、孔１１０の底部１１２を覆っている。グラフェン堆積物１４２は、（図２に示される）グラフェン堆積物１３２と同様の方法で形成されてよい。必要に応じて、グラフェン堆積物１４２は、孔１１０及び/又は１２０を完全に満たしていてよい。グラフェン堆積物１４２は、孔のための栓を構成してよく、以下本明細書では栓（又はプラグ；ｐｌｕｇ）と呼んでよい。
別の実施形態では、電気導体１００は、グラフェン堆積物１３２若しくは１４２を有することに加えて又はグラフェン堆積物１３２若しくは１４２を有することに代えて、１つ以上の層の全面を覆うグラフェン層を含んでいてよい。図４は、ベース基板層１０６とバリア基板層１０８との間にあり、ベース基板層１０６に堆積させたグラフェン層１５０を有する電気導体１００を示している。図５は、バリア基板層１０８と表面層１０４との間にあり、バリア基板層１０８に堆積させたグラフェン層１５２を有する電気導体１００を示している。図６は、表面層１０４に堆積させたグラフェン層１５４を有する電気導体を示している。グラフェン層１５０、１５２、１５４は、グラフェンバリアを規定している。必要に応じて、電気導体１００は、グラフェン層１５０及び１５２、グラフェン層１５０及び１５４、グラフェン層１５２及び１５４、又はグラフェン層１５０、１５２及び１５４等の１つよりも多いグラフェン層を含んでいてよい。
例示的な実施形態では、グラフェン層１５０、１５２、１５４は、ベース基板層１０６、バリア基板層１０８及び表面層１０４の各々の上面を完全に覆っている。バリア基板層１０８内の孔１１０は、グラフェン層１５０を露出させている。表面層１０４内の孔１２０は、グラフェン層１５０及び/又は１５２を露出させている。グラフェン層１５４は、孔１２０及び/又は１１０を覆っている。グラフェン層の露出部は、酸素原子がベース基板層１０６の金属化合物と相互作用することを抑制するため、ベース基板層１０６と大気との間にバリアを供することにより、電気導体１００の腐食バリアとして作用する。
例示的な実施形態では、グラフェン層１５０、１５２は、ベース基板層１０６と表面層１０４との間の拡散を抑止するための拡散バリアとして作用する。必要に応じて、グラフェン層１５０は、バリア基板層１０８に取って代わってよく、ベース基板層１０６と表面層１０４との間の拡散バリアとして作用する。
例示的な実施形態では、グラフェン層１５４は、電気導体１００の最外層である。グラフェン層１５４により、電気導体１００の最外面における摩擦が減じられてよく、それによって電気導体１００の嵌め合わせをし易くしてよい。グラフェン層１５４は、表面層１０４の静止摩擦を減じてよい。表面層１０４の静止摩擦の低減により、摩擦及び/又は冷間溶接の問題を有し、例えば金層である最外層を有する電気導体１００にこれまで適さなかった領域又はデバイスにおいて、当該電気導体１００を使用できるかもしれない。例えば、微小電気機械システム（ＭＥＭＳ）スイッチでは、金層が電気導体の最外層である場合に静止摩擦の問題が生じる。表面層１０４をグラフェン層１５４で被覆することにより、電気導体１００の静止摩擦が減じられ、当該電気導体をＭＥＭＳスイッチでの使用に適したものとする。
グラフェン層１５２、１５４は、孔１１０、１２０を各々覆う。必要に応じて、グラフェン層１５２、１５４は、孔１１０及び/又は１２０を少なくとも部分的に満たしてよい。グラフェン層１５２、１５４は、孔１１０及び/又は１２０を少なくとも部分的に塞ぐグラフェン堆積物を規定してよい。
図７は、電気導体１００等の電気導体の例示的な製造方法を示すフローチャートである。当該製造方法には、ベース基板層１０６等のベース基板層を供する工程２００が含まれる。ベース基板層は、銅層又は銅合金層であってよい。
必要に応じて、当該製造方法には、ベース基板層にグラフェン層１５０等のグラフェン層を形成する工程２０２が含まれてよい。グラフェン層は、ＣＶＤプロセス又は別のプロセスにより形成されてよい。グラフェン層は、ベース基板層を完全に覆ってよく、又はベース基板層の一部を選択的に覆ってよい。グラフェン層は、ベース基板層に１つ以上のグラフェン層を成長させ、又は堆積させることにより形成されてもよい。ベース基板層は、ベース基板層においてグラフェンの選択的な成長を促進させるための触媒として作用してよい。
当該製造方法には、ベース基板層にバリア基板層１０８等のバリア基板層を堆積させる工程２０４が含まれる。バリア基板層は、ベース基板層に直接堆積させてよい。又は、バリア基板層とベース基板層との間に、１つ以上のグラフェン層等の他の層を積層してよい。バリア基板層は、メッキにより又はバリア基板層をベース基板層に適用する他の既知の方法により堆積させてよい。
必要に応じて、当該製造方法には、グラフェン層１５２等のグラフェン層をバリア基板層に形成する工程２０６が含まれてよい。グラフェン層は、ＣＶＤプロセス又は別のプロセスにより形成されてよい。グラフェン層は、バリア基板層を完全に覆ってよく、又はバリア基板層の一部を選択的に覆ってよい。グラフェン層は、バリア基板層内の任意の孔を覆ってよい。グラフェン層は、バリア基板層内の任意の孔を少なくとも部分的に満たしてよい。グラフェン層は、バリア基板層に１つ以上のグラフェン層を成長させ、又は堆積させることにより形成されてもよい。バリア基板層は、バリア基板層においてグラフェンの成長を促進させるための触媒として作用してよい。
当該製造方法には、バリア基板層に表面層１０４等の表面層を堆積させる工程２０８が含まれる。表面層は、表面層に直接堆積させてよい。又は、バリア基板層と表面層との間に、１つ以上のグラフェン層１５２等の他の層を積層させてよい。表面層は、メッキ又はバリア基板層に表面層を他の既知の方法により堆積させてよい。
必要に応じて、当該製造方法には、グラフェン層１５４等のグラフェン層を表面層に形成する工程２１０が含まれてよい。グラフェン層は、ＣＶＤプロセス又は別のプロセスにより形成してよい。グラフェン層は、表面層を完全に覆ってよく、又は表面層の一部を選択的に覆ってよい。グラフェン層は、表面層内の任意の孔を覆ってよい。グラフェン層は、表面層内の任意の孔を少なくとも部分的に満たしてよい。グラフェン層は、表面層に１つ以上のグラフェン層を成長させることにより形成されてもよい。表面層は、表面層においてグラフェンの成長を促進させるための触媒として作用してよい。
当該製造方法には、バリア基板層内の孔に、及び/又は、表面層内の孔に、グラフェン堆積物１３２及び/又は１４２等のグラフェン堆積物を形成する工程２１２が含まれる。グラフェン堆積物は、ＣＶＤプロセス又は別のプロセスにより形成されてよい。例えば、電気導体の様々な層により規定されるワークピースは、選択したエリアでグラフェンを形成するために処理される。グラフェン堆積物は、バリア基板層の露出させた金属及び/又はバリア基板層内の孔内のベース基板層に形成されてよい。グラフェン堆積物は、ベース基板層の露出部及び/又はバリア基板層内の孔の側部を完全に覆ってよい。グラフェン堆積物は、バリア基板層内の任意の孔を少なくとも部分的に満たしてよい。グラフェン堆積物は、基板層の露出させた金属に１つ以上のグラフェン層を成長させることにより形成してよい。基板層の露出させた金属は、表面層の露出させた金属と比べて基板層の露出させた金属にてグラフェンの成長を促進するための触媒として作用してよい。
例示的な実施形態では、層又は堆積物のグラフェンは、約８００℃のような高温でガス状のメタン等の有機化合物の存在下で、ＣＶＤプロセスの間に形成される。例えば、露出させた特定の金属をグラフェンの成長を促進するための触媒として使用することにより、グラフェンの成長の位置を制御してよい。例えば、孔内に露出させた金属は、露出させた金属を有していない他の層と比べて、その界面でグラフェン成長を促進するための触媒として使用されてよい。使用される有機化合物若しくはガス前駆体の種類、使用されるガス前駆体の圧力、ガス前駆体の流速、処理温度、又は他のファクターにより、他の金属と比べてある金属でのグラフェンの成長が促進されてよい。

Claims (10)

  1. 電気導体（１０６）の製造方法であって、
    基板層（１０２）を供する工程；
    前記基板層に表面層（１０４）を堆積させる工程；及び
    前記基板層にグラフェン層（１３０又は１５０）を堆積させる工程
    を含む、製造方法。
  2. 表面層（１０４）を堆積させる前に、基板層（１０２）に直接グラフェン層（１５２）を堆積させる、請求項１に記載の製造方法。
  3. 表面層（１０４）に直接グラフェン層（１５４）を堆積させる、請求項１に記載の製造方法。
  4. 基板層（１０２）に表面層（１０４）を堆積させた後、基板層（１０２）に直接グラフェン層（１３０）を堆積させる、請求項１に記載の製造方法。
  5. 表面層（１０４）は、基板層（１０２）に堆積させる際において孔（１２０）を有しており、
    基板層に表面層を堆積させた後、基板層上の前記孔内にグラフェン層（１３２）を堆積させる、請求項１に記載の製造方法。
  6. 基板層（１０２）は、ベース基板層（１０６）及び該ベース基板層に堆積させたバリア基板層（１０８）を有して成り、
    バリア基板層に表面層（１０４）を堆積させ、
    バリア基板層に表面層を堆積させる前に、バリア基板層に直接グラフェン層（１５２）を堆積させる、請求項１に記載の製造方法。
  7. 基板層（１０２）は、ベース基板層（１０６）及び該ベース基板層に堆積させたバリア基板層（１０８）を有して成り、
    バリア基板層に表面層（１０４）を堆積させ、ベース基板層にバリア基板層を堆積させる前に、ベース基板層に直接グラフェン層（１５０）を堆積させる、請求項１に記載の製造方法。
  8. 基板層（１０２）は、ベース基板層（１０６）及び該ベース基板層に堆積させたバリア基板層（１０８）を有して成り、
    バリア基板層に表面層（１０４）を堆積させ、バリア基板層に表面層を堆積させた後に、バリア基板層及びベース基板層の少なくとも一方に直接グラフェン層（１４２）を堆積させる、請求項１に記載の製造方法。
  9. 基板層（１０２）は、ベース基板層（１０６）及び該ベース基板層に堆積させたバリア基板層（１０８）を有して成り、
    バリア基板層に表面層（１０４）を堆積させ、表面層及びバリア基板層によりスタックアップが形成され、スタックアップの層間の界面のいずれか又は全てにグラフェン層（１５０,１５２,１５４）を堆積させる、請求項１に記載の製造方法。
  10. 前記グラフェン層（１４０）を堆積させる工程は、基板層（１０２）を有して成る金属化合物上にグラフェンを容易に成長させるように有機化合物前駆体及び十分な温度の熱を用いる化学蒸着法を用いて電気導体（１００）を処理することにより、表面層（１０４）の孔（１２０）内にグラフェン・プラグ（１４２）を堆積させる工程を含む、請求項１に記載の製造方法。
JP2014556563A 2012-02-13 2013-01-24 電気導体の製造方法 Active JP6014685B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/372,155 2012-02-13
US13/372,155 US9112002B2 (en) 2012-02-13 2012-02-13 Electrical conductors and methods of manufacturing electrical conductors
PCT/US2013/022885 WO2013122724A1 (en) 2012-02-13 2013-01-24 Method of manufacturing electrical conductors

Publications (2)

Publication Number Publication Date
JP2015515082A true JP2015515082A (ja) 2015-05-21
JP6014685B2 JP6014685B2 (ja) 2016-10-25

Family

ID=47750032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014556563A Active JP6014685B2 (ja) 2012-02-13 2013-01-24 電気導体の製造方法

Country Status (5)

Country Link
US (1) US9112002B2 (ja)
EP (1) EP2815427B1 (ja)
JP (1) JP6014685B2 (ja)
TW (1) TWI634566B (ja)
WO (1) WO2013122724A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014005339B4 (de) * 2014-01-28 2022-06-09 Wolfgang B. Thörner Verfahren zur Herstellung eines Kontaktelements
US9504158B2 (en) 2014-04-22 2016-11-22 Facebook, Inc. Metal-free monolithic epitaxial graphene-on-diamond PWB
US10036765B2 (en) * 2015-07-10 2018-07-31 Honeywell International Inc. Reducing hysteresis effects in an accelerometer
US10763165B2 (en) * 2017-04-18 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive powder formation method, device for forming conductive powder, and method of forming semiconductor device
TWI626775B (zh) * 2017-08-22 2018-06-11 研能科技股份有限公司 致動器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006425A1 (en) * 2009-07-13 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
WO2011046323A1 (en) * 2009-10-14 2011-04-21 Korea University Research And Business Foundation Nanosoldering heating element
WO2011105530A1 (ja) * 2010-02-26 2011-09-01 独立行政法人産業技術総合研究所 炭素膜積層体
JP2012025004A (ja) * 2010-07-22 2012-02-09 Seiko Epson Corp グラフェンシート付き基材及びグラフェンシートの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US20100203340A1 (en) 2009-02-09 2010-08-12 Ruoff Rodney S Protective carbon coatings
WO2011074987A1 (en) 2009-12-17 2011-06-23 Universitetssenteret På Kjeller Field effect transistor structure
US9305571B2 (en) 2009-12-23 2016-04-05 HGST Netherlands B.V. Magnetic devices and magnetic media with graphene overcoat
JP4967034B2 (ja) 2010-01-27 2012-07-04 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006425A1 (en) * 2009-07-13 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
WO2011046323A1 (en) * 2009-10-14 2011-04-21 Korea University Research And Business Foundation Nanosoldering heating element
WO2011105530A1 (ja) * 2010-02-26 2011-09-01 独立行政法人産業技術総合研究所 炭素膜積層体
JP2012025004A (ja) * 2010-07-22 2012-02-09 Seiko Epson Corp グラフェンシート付き基材及びグラフェンシートの製造方法

Also Published As

Publication number Publication date
US20130206461A1 (en) 2013-08-15
JP6014685B2 (ja) 2016-10-25
TW201346938A (zh) 2013-11-16
EP2815427B1 (en) 2020-05-06
WO2013122724A1 (en) 2013-08-22
EP2815427A1 (en) 2014-12-24
US9112002B2 (en) 2015-08-18
TWI634566B (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP6545207B2 (ja) 導電体および導電体の製造方法
JP2018152345A (ja) 電気コネクタの耐腐食性の改善方法および用途
JP6014685B2 (ja) 電気導体の製造方法
EP2518117B1 (en) Electrical conductors having organic compound coatings
US20160064332A1 (en) Metal Cap Apparatus and Method
CN102971840A (zh) 用于金属化的方法、器件和材料
JP2014519548A (ja) 耐食性を有する導電体
CN109287072A (zh) 电路迹线的封装
JP2007201188A (ja) 構造体および配線基板並びに配線付き構造体の製造方法
JP5231733B2 (ja) 貫通孔配線構造およびその形成方法
US9970121B2 (en) Composite material, method for forming the composite material, electrode plated with the composite material, and connection structure having the composite material
TWI428274B (zh) Process of nanotubes with internal connections
JP2002053971A (ja) めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
KR20200104443A (ko) 구리 와이어 제조 장치 및 방법
JPH066012A (ja) 電気回路の被覆構造
JP3795438B2 (ja) 半導体素子の配線形成方法
JP7236321B2 (ja) 配線回路基板
CN109844180B (zh) 用于电触点的腐蚀保护系统和方法
JP2016071951A (ja) 圧着端子
JP3162122U (ja) 集積回路素子堆積構造
KR20090034656A (ko) 기판 및 그 제조방법
JP2008118063A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6014685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250