JP2001118806A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2001118806A JP2001118806A JP29677799A JP29677799A JP2001118806A JP 2001118806 A JP2001118806 A JP 2001118806A JP 29677799 A JP29677799 A JP 29677799A JP 29677799 A JP29677799 A JP 29677799A JP 2001118806 A JP2001118806 A JP 2001118806A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- ultrafine
- copper
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
- C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 微細な凹部に欠陥のない健全な導電体からな
る埋込み配線を形成できるようにした配線形成方法を提
供する。 【解決手段】 基材Ｗの表面に設けた微細な凹部５にめ
っきにより導電性金属７を埋込んで配線を形成するにあ
たり、金属超微粒子２４を溶媒２６中に分散させた超微
粒子分散液２０を基材Ｗの表面に供給し、乾燥後に焼成
して下地膜２８を形成することによって、その後に行な
う健全な金属埋込みに資する。
る埋込み配線を形成できるようにした配線形成方法を提
供する。 【解決手段】 基材Ｗの表面に設けた微細な凹部５にめ
っきにより導電性金属７を埋込んで配線を形成するにあ
たり、金属超微粒子２４を溶媒２６中に分散させた超微
粒子分散液２０を基材Ｗの表面に供給し、乾燥後に焼成
して下地膜２８を形成することによって、その後に行な
う健全な金属埋込みに資する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線形成方法に関
し、特に半導体基板等の基材の表面に設けた配線用の微
細な凹部に銅（Ｃｕ）等の導電性金属を埋込んで配線を
形成する配線形成方法に関する。
し、特に半導体基板等の基材の表面に設けた配線用の微
細な凹部に銅（Ｃｕ）等の導電性金属を埋込んで配線を
形成する配線形成方法に関する。
【０００２】
【従来の技術】半導体基板上に配線回路を形成するため
の金属材料としては、アルミニウムまたはアルミニウム
合金が一般に用いられているが、近年、銅を用いる動き
が顕著となっている。これは、銅の電気抵抗率は、１．
７２μΩｃｍとアルミニウムの電気抵抗率より４０％近
く低いので、信号遅延現象に対して有利となるばかりで
なく、銅のエレクトロマイグレーション耐性が現用のア
ルミニウムより遙かに高く、しかもアルミニウムの場合
よりもデュアルダマシンプロセスを採用し易いので、複
雑で微細な多層配線構造を相対的に安価に製造できる可
能性が高い等の理由による。
の金属材料としては、アルミニウムまたはアルミニウム
合金が一般に用いられているが、近年、銅を用いる動き
が顕著となっている。これは、銅の電気抵抗率は、１．
７２μΩｃｍとアルミニウムの電気抵抗率より４０％近
く低いので、信号遅延現象に対して有利となるばかりで
なく、銅のエレクトロマイグレーション耐性が現用のア
ルミニウムより遙かに高く、しかもアルミニウムの場合
よりもデュアルダマシンプロセスを採用し易いので、複
雑で微細な多層配線構造を相対的に安価に製造できる可
能性が高い等の理由による。
【０００３】ここで、デュアルダマシン法によって配線
溝とビアホールに同時に銅等の金属を埋込む方法として
は、ＣＶＤ、スパッタリフロー、めっきの３つの
手法がある。これらの手法のうち、めっき法は、微細な
凹部内への埋込み性が比較的良く、相対的に容易で安価
なプロセスによって導電性の良い線路形成を可能とする
傾向が強いので、少なくとも０．１８μｍ世代でこれを
半導体量産ラインに組み込むことは常識化しつつある。
溝とビアホールに同時に銅等の金属を埋込む方法として
は、ＣＶＤ、スパッタリフロー、めっきの３つの
手法がある。これらの手法のうち、めっき法は、微細な
凹部内への埋込み性が比較的良く、相対的に容易で安価
なプロセスによって導電性の良い線路形成を可能とする
傾向が強いので、少なくとも０．１８μｍ世代でこれを
半導体量産ラインに組み込むことは常識化しつつある。
【０００４】図２は、半導体基板の表面に銅めっきを施
して、銅からなる配線が形成された半導体装置を得るの
に使用される基本工程を示す。即ち、半導体基板Ｗに
は、図２（ａ）に示すように、半導体素子が形成された
半導体基材１上の導電層１ａの上にＳｉＯ２からなる絶
縁膜２が堆積され、リソグラフィ・エッチング技術によ
りコンタクトホール３と配線用の溝４とからなる微細な
凹部５が形成され、その上にＴａＮ等からなる拡散抑制
（バリア）層６が形成されている。
して、銅からなる配線が形成された半導体装置を得るの
に使用される基本工程を示す。即ち、半導体基板Ｗに
は、図２（ａ）に示すように、半導体素子が形成された
半導体基材１上の導電層１ａの上にＳｉＯ２からなる絶
縁膜２が堆積され、リソグラフィ・エッチング技術によ
りコンタクトホール３と配線用の溝４とからなる微細な
凹部５が形成され、その上にＴａＮ等からなる拡散抑制
（バリア）層６が形成されている。
【０００５】そして、図２（ｂ）に示すように、前記半
導体基板Ｗの表面に銅めっきを施すことによって、半導
体基材１の凹部５内に銅７を充填すると共に、拡散抑制
（バリヤ）層６上に銅７を堆積する。その後、化学機械
研摩（ＣＭＰ）により、拡散抑制（バリヤ）層６上の銅
７、及び該拡散抑制（バリヤ）層６を除去して、コンタ
クトホール３および配線用の溝４に充填した銅７の表面
と絶縁膜２の表面とをほぼ同一平面にする。これによ
り、図２（ｃ）に示すように銅７からなる埋込み配線を
形成する。
導体基板Ｗの表面に銅めっきを施すことによって、半導
体基材１の凹部５内に銅７を充填すると共に、拡散抑制
（バリヤ）層６上に銅７を堆積する。その後、化学機械
研摩（ＣＭＰ）により、拡散抑制（バリヤ）層６上の銅
７、及び該拡散抑制（バリヤ）層６を除去して、コンタ
クトホール３および配線用の溝４に充填した銅７の表面
と絶縁膜２の表面とをほぼ同一平面にする。これによ
り、図２（ｃ）に示すように銅７からなる埋込み配線を
形成する。
【０００６】ここに、半導体基板Ｗの表面に設けた微細
な凹部５の内部に、例えば電解めっき法で銅７を埋込む
場合には、図３（ａ）に示すように、銅めっきに先だっ
て、半導体基板Ｗに形成した拡散抑制層６の表面に給電
（シード）層となる下地膜８を形成することが広く行わ
れている。この下地膜（給電層）８の主たる目的は、給
電層の表面を電気的カソードとして液中金属イオンを還
元し、金属固体として析出するために十分な電流を供給
することにある。また、無電解めっき法にあっては、下
地膜８として給電層の代わりに触媒層を設けることが広
く行われている。
な凹部５の内部に、例えば電解めっき法で銅７を埋込む
場合には、図３（ａ）に示すように、銅めっきに先だっ
て、半導体基板Ｗに形成した拡散抑制層６の表面に給電
（シード）層となる下地膜８を形成することが広く行わ
れている。この下地膜（給電層）８の主たる目的は、給
電層の表面を電気的カソードとして液中金属イオンを還
元し、金属固体として析出するために十分な電流を供給
することにある。また、無電解めっき法にあっては、下
地膜８として給電層の代わりに触媒層を設けることが広
く行われている。
【０００７】
【発明が解決しようとする課題】ところで、前記下地膜
８の形成は、一般にスパッタリングによって行うことが
多いが、スパッタリングによる成膜では、凹部５の幅が
狭く、かつ深くなるに従って、凹部５の全表面を覆う下
地膜８の形成が困難となる。例えば、凹部５の開口部の
幅Ｗ１が０．２５μｍの場合、スパッタリング成膜で凹
部５の全表面に健全な下地膜８を形成するための限界深
さＤは、１．２５μｍ程度であるといわれている。
８の形成は、一般にスパッタリングによって行うことが
多いが、スパッタリングによる成膜では、凹部５の幅が
狭く、かつ深くなるに従って、凹部５の全表面を覆う下
地膜８の形成が困難となる。例えば、凹部５の開口部の
幅Ｗ１が０．２５μｍの場合、スパッタリング成膜で凹
部５の全表面に健全な下地膜８を形成するための限界深
さＤは、１．２５μｍ程度であるといわれている。
【０００８】このため、この限界深さを超えると、図３
（ａ）に示すように、基板Ｗの表面に設けた微細な凹部
５の側壁には不完全な膜しか形成できず、更にスパッタ
リング実施中にプラズマに面した表面が一定温度以上に
昇温した場合に、スパッタ銅原子が凝集して粒状析出部
９を形成して、連続した膜の形成を阻害する。
（ａ）に示すように、基板Ｗの表面に設けた微細な凹部
５の側壁には不完全な膜しか形成できず、更にスパッタ
リング実施中にプラズマに面した表面が一定温度以上に
昇温した場合に、スパッタ銅原子が凝集して粒状析出部
９を形成して、連続した膜の形成を阻害する。
【０００９】このような不完全な下地の状態で電解めっ
きによる埋込み操作を行うと、めっき金属は下地膜８の
健全通電部表面から等方向的に等速度で成長し、下地膜
８の欠陥部分からはめっき金属の成長が抑制又は阻止さ
れる結果、図３（ｂ）に示すように、最終的に凹部５内
に埋込まれた銅７の内部にボイド（空洞）１０が生じた
り、図３（ｃ）に示すように、大規模な空窩（めっき欠
け）１１が生じてしまう。
きによる埋込み操作を行うと、めっき金属は下地膜８の
健全通電部表面から等方向的に等速度で成長し、下地膜
８の欠陥部分からはめっき金属の成長が抑制又は阻止さ
れる結果、図３（ｂ）に示すように、最終的に凹部５内
に埋込まれた銅７の内部にボイド（空洞）１０が生じた
り、図３（ｃ）に示すように、大規模な空窩（めっき欠
け）１１が生じてしまう。
【００１０】一方、これらを避けることを企図して、図
５（ａ）に示すように、下地膜８の膜厚を通常よりも極
端に厚くし該下地膜８で被覆する面積率を大幅に高めよ
うとすると、凹部５の開口部の肩部に形成される、いわ
ゆるオーバーハング部１２の張出し量が著しく大きくな
る。そして、この状態で、銅めっきを施すと、めっきの
進行に伴って凹部５の入口部分の流路が急速に狭まり、
閉塞する結果、該凹み内部へ供給される銅イオンがめっ
き過程中に枯渇すると共に、めっき液が残留するので、
図５（ｂ）に示すように、凹部５内に埋込んだ銅７の内
部に細いスリット状の欠陥であるシーム１３を生じるこ
とが多い。
５（ａ）に示すように、下地膜８の膜厚を通常よりも極
端に厚くし該下地膜８で被覆する面積率を大幅に高めよ
うとすると、凹部５の開口部の肩部に形成される、いわ
ゆるオーバーハング部１２の張出し量が著しく大きくな
る。そして、この状態で、銅めっきを施すと、めっきの
進行に伴って凹部５の入口部分の流路が急速に狭まり、
閉塞する結果、該凹み内部へ供給される銅イオンがめっ
き過程中に枯渇すると共に、めっき液が残留するので、
図５（ｂ）に示すように、凹部５内に埋込んだ銅７の内
部に細いスリット状の欠陥であるシーム１３を生じるこ
とが多い。
【００１１】これらめっき欠陥であるボイド１０、空窩
１１及びシーム１３は、そのいずれもが導電路としては
極めて有害なものなので、これらの欠陥を根絶して、連
続した一体導電路を形成することによって十分な電流容
量を確保し、信号の遅延を抑制するとともに、エレクト
ロマイグレーション耐性を改善することが望まれてい
る。なお、このことは、前記電解めっきにおける給電層
の代わりに触媒層を下地膜として、無電解めっきを行う
時も同様である。
１１及びシーム１３は、そのいずれもが導電路としては
極めて有害なものなので、これらの欠陥を根絶して、連
続した一体導電路を形成することによって十分な電流容
量を確保し、信号の遅延を抑制するとともに、エレクト
ロマイグレーション耐性を改善することが望まれてい
る。なお、このことは、前記電解めっきにおける給電層
の代わりに触媒層を下地膜として、無電解めっきを行う
時も同様である。
【００１２】本発明は上記事情に鑑みて為されたもの
で、微細な凹部に欠陥のない健全な導電体からなる埋込
み配線を形成できるようにした配線形成方法を提供する
ことを目的とする。
で、微細な凹部に欠陥のない健全な導電体からなる埋込
み配線を形成できるようにした配線形成方法を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の発明
は、基材の表面に設けた微細な凹部にめっきにより導電
性金属を埋込んで配線を形成するにあたり、金属超微粒
子を溶媒中に分散させた超微粒子分散液を前記基材の表
面に供給し、乾燥後に焼成して下地膜を形成した後、基
材の表面にめっきを施すことを特徴とする配線形成方法
である。
は、基材の表面に設けた微細な凹部にめっきにより導電
性金属を埋込んで配線を形成するにあたり、金属超微粒
子を溶媒中に分散させた超微粒子分散液を前記基材の表
面に供給し、乾燥後に焼成して下地膜を形成した後、基
材の表面にめっきを施すことを特徴とする配線形成方法
である。
【００１４】これにより、金属超微粒子を溶媒中に均一
に混合分散させ、溶媒中の全ての有機物を焼成分解させ
れば、純粋な金属超微粒子の規則的な配列からなる、基
材表面の微細な凹部の側壁を含む全表面を均一に被覆し
ためっきのために良好な下地膜を形成することができ
る。
に混合分散させ、溶媒中の全ての有機物を焼成分解させ
れば、純粋な金属超微粒子の規則的な配列からなる、基
材表面の微細な凹部の側壁を含む全表面を均一に被覆し
ためっきのために良好な下地膜を形成することができ
る。
【００１５】請求項２に記載の発明は、前記金属超微粒
子は、銀を含む有機錯体を熱分解して製造した銀超微粒
子であることを特徴とする請求項１記載の配線形成方法
である。この銀超微粒子は、例えばステアリン酸銀を２
５０℃程度に窒素雰囲気で４時間加熱し、精製すること
によって製造される。
子は、銀を含む有機錯体を熱分解して製造した銀超微粒
子であることを特徴とする請求項１記載の配線形成方法
である。この銀超微粒子は、例えばステアリン酸銀を２
５０℃程度に窒素雰囲気で４時間加熱し、精製すること
によって製造される。
【００１６】請求項３に記載の発明は、前記基材は半導
体基板で、前記導電性金属は銅であることを特徴とする
請求項１記載の配線形成方法である。請求項４に記載の
発明は、請求項１乃至３のいずれかに記載の配線形成方
法によって形成された配線を有することを特徴とする半
導体装置である。
体基板で、前記導電性金属は銅であることを特徴とする
請求項１記載の配線形成方法である。請求項４に記載の
発明は、請求項１乃至３のいずれかに記載の配線形成方
法によって形成された配線を有することを特徴とする半
導体装置である。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態の配
線形成方法を工程順に示す。なお、この図１に示す工程
は、図２に示す基本工程における図２（ａ）に示す工程
と、図２（ｂ）に示す工程との間に挿入されるものであ
る。
を参照して説明する。図１は、本発明の実施の形態の配
線形成方法を工程順に示す。なお、この図１に示す工程
は、図２に示す基本工程における図２（ａ）に示す工程
と、図２（ｂ）に示す工程との間に挿入されるものであ
る。
【００１８】先ず、図１（ａ）に示すように、半導体基
板Ｗの半導体基材上に堆積したＳｉＯ２からなる絶縁膜
２に、リソグラフィ・エッチング技術により配線用の微
細な凹部５を形成し、この表面に、例えば窒化タンタル
（ＴａＮ）等からなる拡散抑制（バリア）層６を形成す
る。そして、この拡散抑制層６の表面に、超微粒子分散
液２０を供給する。
板Ｗの半導体基材上に堆積したＳｉＯ２からなる絶縁膜
２に、リソグラフィ・エッチング技術により配線用の微
細な凹部５を形成し、この表面に、例えば窒化タンタル
（ＴａＮ）等からなる拡散抑制（バリア）層６を形成す
る。そして、この拡散抑制層６の表面に、超微粒子分散
液２０を供給する。
【００１９】この超微粒子分散液２０は、導電性の良
い、例えば単体の銀で構成され、周囲をアルキル鎖殻２
２で被覆した銀超微粒子２４を、例えばシクロヘキサン
等の有機溶媒２６（図１（ｂ）参照）で所定の濃度に希
釈したものであり、この銀超微粒子２４は、その平均粒
径が１〜２０ｎｍ、好ましくは１〜１０ｎｍ程度であ
る。
い、例えば単体の銀で構成され、周囲をアルキル鎖殻２
２で被覆した銀超微粒子２４を、例えばシクロヘキサン
等の有機溶媒２６（図１（ｂ）参照）で所定の濃度に希
釈したものであり、この銀超微粒子２４は、その平均粒
径が１〜２０ｎｍ、好ましくは１〜１０ｎｍ程度であ
る。
【００２０】ここで、周囲をアルキル鎖殻２２で被覆し
た銀超微粒子２４は、例えばミリスチン酸、ステアリン
酸またはオレイン酸を水酸化ナトリウムによって鹸化
し、しかる後、硝酸銀と反応させることによって作製し
た直鎖型脂肪酸銀塩（アルキル鎖の炭素数＝１４，１
８，１８ω）を、２５０℃程度の窒素雰囲気で４時間加
熱し、精製することによって製造される。
た銀超微粒子２４は、例えばミリスチン酸、ステアリン
酸またはオレイン酸を水酸化ナトリウムによって鹸化
し、しかる後、硝酸銀と反応させることによって作製し
た直鎖型脂肪酸銀塩（アルキル鎖の炭素数＝１４，１
８，１８ω）を、２５０℃程度の窒素雰囲気で４時間加
熱し、精製することによって製造される。
【００２１】このように、極小な粒径をなした銀超微粒
子２４を、例えばシクロヘキサン等の有機溶媒２６に溶
解させると、極めて分散性が良好で、互いに凝集するこ
となく、銀超微粒子２４が安定した状態で有機溶媒２６
中に均一に混じり合う。すなわち、銀超微粒子２４同士
は、互いに非接触状態で、有機溶媒２６中に均一に分散
する。しかも、銀超微粒子２４は常温でも変形量が大き
く、常温常圧の大気中での取扱いも容易である。これに
より、超微粒子分散液２０は、銀超微粒子２４を均一に
分散させた状態で、微細な凹部５内に均一に入り込む。
子２４を、例えばシクロヘキサン等の有機溶媒２６に溶
解させると、極めて分散性が良好で、互いに凝集するこ
となく、銀超微粒子２４が安定した状態で有機溶媒２６
中に均一に混じり合う。すなわち、銀超微粒子２４同士
は、互いに非接触状態で、有機溶媒２６中に均一に分散
する。しかも、銀超微粒子２４は常温でも変形量が大き
く、常温常圧の大気中での取扱いも容易である。これに
より、超微粒子分散液２０は、銀超微粒子２４を均一に
分散させた状態で、微細な凹部５内に均一に入り込む。
【００２２】そして、図１（ｂ）に示すように、超微粒
子分散液２０を乾燥させて、この濃度を高める。する
と、液体の蒸発に伴って、アルキル鎖殻２２で被覆され
た銀超微粒子２４が拡散抑制層６の表面に該表面の全面
に亘って均一に付着した状態となる。なお、銀超微粒子
２４にあっては、一旦乾燥した後であっても、適当な溶
媒を使用すれば再溶解させることができ、これにより、
膜厚の調整を容易に行うことができる。
子分散液２０を乾燥させて、この濃度を高める。する
と、液体の蒸発に伴って、アルキル鎖殻２２で被覆され
た銀超微粒子２４が拡散抑制層６の表面に該表面の全面
に亘って均一に付着した状態となる。なお、銀超微粒子
２４にあっては、一旦乾燥した後であっても、適当な溶
媒を使用すれば再溶解させることができ、これにより、
膜厚の調整を容易に行うことができる。
【００２３】この状態で、例えば２００℃程度に加熱す
ることによって乾燥後の超微粒子分散液２０を焼成す
る。ここで、銀超微粒子２４の周囲を被覆しているアル
キル鎖殻２２は、２００℃程度の加熱で消滅することが
知られており、この焼成に伴って、銀超微粒子２４同士
が強固に焼結する。これにより、純粋な銀超微粒子２４
の規則的な配列からなる下地膜２８が形成され、しかも
この下地膜２８は、微細な凹部５の側壁を含む拡散抑制
層６の全表面を均一に被覆しためっきに良好なものとな
る。
ることによって乾燥後の超微粒子分散液２０を焼成す
る。ここで、銀超微粒子２４の周囲を被覆しているアル
キル鎖殻２２は、２００℃程度の加熱で消滅することが
知られており、この焼成に伴って、銀超微粒子２４同士
が強固に焼結する。これにより、純粋な銀超微粒子２４
の規則的な配列からなる下地膜２８が形成され、しかも
この下地膜２８は、微細な凹部５の側壁を含む拡散抑制
層６の全表面を均一に被覆しためっきに良好なものとな
る。
【００２４】この下地膜２８の膜厚は、例えば１回の乾
燥当り０．１μｍ以下で、超微粒子分散液２０の濃度を
調節することによって調整することができる。以上によ
り、必要十分な膜厚の薄膜状の下地膜２８を微細な凹部
５内の表面に自由に被覆形成することができるので、電
解めっきに必須の下地形成が容易にでき、従来のスパッ
タリングによる下地形成に伴う難点を回避できる。
燥当り０．１μｍ以下で、超微粒子分散液２０の濃度を
調節することによって調整することができる。以上によ
り、必要十分な膜厚の薄膜状の下地膜２８を微細な凹部
５内の表面に自由に被覆形成することができるので、電
解めっきに必須の下地形成が容易にでき、従来のスパッ
タリングによる下地形成に伴う難点を回避できる。
【００２５】この状態で、基板Ｗの表面を電解めっき液
中に浸漬させ、電界を印加して半導体基板Ｗの表面に電
解銅めっきを施す。すると、基板Ｗの表面の微細な凹部
５の内部を含む表面は、純粋な銀超微粒子２４からなる
下地膜２８で均一に被覆されているので、微細な凹部５
内に埋込まれて配線を構成する銅７（図２（ｂ）参照）
の内部にボイドやシール等の欠陥が生じることを防止す
る。
中に浸漬させ、電界を印加して半導体基板Ｗの表面に電
解銅めっきを施す。すると、基板Ｗの表面の微細な凹部
５の内部を含む表面は、純粋な銀超微粒子２４からなる
下地膜２８で均一に被覆されているので、微細な凹部５
内に埋込まれて配線を構成する銅７（図２（ｂ）参照）
の内部にボイドやシール等の欠陥が生じることを防止す
る。
【００２６】その後、化学機械研摩（ＣＭＰ）により、
絶縁膜２上の銅７及び拡散抑制層６を除去して、凹部５
に充填した銅７の表面と絶縁膜２の表面とをほぼ同一平
面にすることによって、銅７からなる配線を形成する
（図２（ｃ）参照）。
絶縁膜２上の銅７及び拡散抑制層６を除去して、凹部５
に充填した銅７の表面と絶縁膜２の表面とをほぼ同一平
面にすることによって、銅７からなる配線を形成する
（図２（ｃ）参照）。
【００２７】なお、この例は、電解めっきを施すように
した例を示すもので、無電解めっきを行う時には、給電
層の代わりに金属触媒材料で構成された触媒層を形成し
て、これを下地膜とする。
した例を示すもので、無電解めっきを行う時には、給電
層の代わりに金属触媒材料で構成された触媒層を形成し
て、これを下地膜とする。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
純粋な金属超微粒子の規則的な配列からなり、基材の微
細な凹部の側壁を含む全表面を均一に被覆しためっきの
ために良好な下地膜を形成することができ、これによっ
て、ボイドやシーム等の内部欠陥のない健全な導電体か
らなる埋込み配線を形成することができる。
純粋な金属超微粒子の規則的な配列からなり、基材の微
細な凹部の側壁を含む全表面を均一に被覆しためっきの
ために良好な下地膜を形成することができ、これによっ
て、ボイドやシーム等の内部欠陥のない健全な導電体か
らなる埋込み配線を形成することができる。
【図１】本発明の実施の形態の配線形成方法を工程順に
示す断面図である。
示す断面図である。
【図２】半導体基板の表面に銅めっきによる配線を形成
した半導体装置の基本的な配線製造方法を工程順に示す
断面図である。
した半導体装置の基本的な配線製造方法を工程順に示す
断面図である。
【図３】従来の半導体装置の製造方法におけるボイド及
び空窩の発生の説明に付する断面図である。
び空窩の発生の説明に付する断面図である。
【図４】従来の半導体装置の製造方法におけるシームの
発生の説明に付する断面図である。
発生の説明に付する断面図である。
５ 凹部 ７ 導電性金属（銅） ２０ 超微粒子分散液 ２２ アルキル鎖殻 ２４ 銀超微粒子 ２６ 有機溶媒 ２８ 下地膜 Ｗ 半導体基板（基材）
Claims (4)
- 【請求項１】 基材の表面に設けた微細な凹部にめっき
により導電性金属を埋込んで配線を形成するにあたり、 金属超微粒子を溶媒中に分散させた超微粒子分散液を前
記基材の表面に供給し、乾燥後に焼成して下地膜を形成
した後、基材の表面にめっきを施すことを特徴とする配
線形成方法。 - 【請求項２】 前記金属超微粒子は、銀を含む有機錯体
を熱分解して製造した銀超微粒子であることを特徴とす
る請求項１記載の配線形成方法。 - 【請求項３】 前記基材は半導体基板で、前記導電性金
属は銅であることを特徴とする請求項１記載の配線形成
方法。 - 【請求項４】 請求項１乃至３のいずれかに記載の配線
形成方法によって形成された配線を有することを特徴と
する半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29677799A JP2001118806A (ja) | 1999-10-19 | 1999-10-19 | 配線形成方法 |
| PCT/JP2000/007181 WO2001029283A1 (en) | 1999-10-19 | 2000-10-17 | Plating method, wiring forming method and devices therefor |
| US09/868,524 US6709555B1 (en) | 1999-10-19 | 2000-10-17 | Plating method, interconnection forming method, and apparatus for carrying out those methods |
| EP00966527A EP1158073A1 (en) | 1999-10-19 | 2000-10-17 | Plating method, wiring forming method and devices therefor |
| KR1020017007643A KR20010101292A (ko) | 1999-10-19 | 2000-10-17 | 도금방법, 배선형성방법 및 이들 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29677799A JP2001118806A (ja) | 1999-10-19 | 1999-10-19 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118806A true JP2001118806A (ja) | 2001-04-27 |
Family
ID=17838007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29677799A Withdrawn JP2001118806A (ja) | 1999-10-19 | 1999-10-19 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118806A (ja) |
-
1999
- 1999-10-19 JP JP29677799A patent/JP2001118806A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| TWI406361B (zh) | 於互連應用中形成可靠介層接觸之結構及方法 | |
| US7737028B2 (en) | Selective ruthenium deposition on copper materials | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| JP5503147B2 (ja) | 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層 | |
| JP4658808B2 (ja) | 配線構造の形成方法 | |
| KR20020028360A (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| JP2001185510A (ja) | 電気めっき処理用バリヤー層 | |
| EP1018152A1 (en) | Borderless vias with cvd barrier layer | |
| US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| TWI345591B (en) | A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| EP1204141A2 (en) | Method for forming interconnects and semiconductor device | |
| JP2010010642A (ja) | 銅めっきされた高アスペクト比のビア、及びその製造する方法 | |
| US20080242078A1 (en) | Process of filling deep vias for 3-d integration of substrates | |
| JP2001118806A (ja) | 配線形成方法 | |
| JP2002043247A (ja) | 半導体素子の金属薄膜及びその形成方法 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2002526663A (ja) | 電気化学的堆積を使用したサブミクロン金属被覆 | |
| US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
| JP4751496B2 (ja) | （Ｃｕ−Ｃ）シード層の形成法 | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050126 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070713 |