JP3162122U - 集積回路素子堆積構造 - Google Patents
集積回路素子堆積構造 Download PDFInfo
- Publication number
- JP3162122U JP3162122U JP2010003948U JP2010003948U JP3162122U JP 3162122 U JP3162122 U JP 3162122U JP 2010003948 U JP2010003948 U JP 2010003948U JP 2010003948 U JP2010003948 U JP 2010003948U JP 3162122 U JP3162122 U JP 3162122U
- Authority
- JP
- Japan
- Prior art keywords
- grain
- integrated circuit
- deposition structure
- circuit element
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 31
- 239000003989 dielectric material Substances 0.000 claims abstract description 4
- 238000000465 moulding Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】二つ以上のグレーンを堆積する時、グレーン表面上の回路コンタクト点や欠け口部或いは貫通孔部中の導電誘電体により、導通が形成され、集積回路レイアウトが多様化になり、同時に、簡単に作製でき、素子信頼度が向上される集積回路素子堆積構造を提供する。【解決手段】少なくとも一つの表面の中央に、複数の回路コンタクト点１１と回路領域１２があるグレーン１と、上記グレーンの周縁の適当な位置に設置される少なくとも一つの欠け口部２と、上記グレーンの中央にある適当な位置に設置され、高温穿孔成形により形成され、高温下、その内縁に、絶縁層３１が形成される少なくとも一つの貫通孔部３と、上記欠け口部と貫通孔部に設置される導通誘電体４と、それぞれ、回路コンタクト点や回路領域及び導通誘電体に接続される複数の導線５と、が含有される。【選択図】図４
Description
本考案は、集積回路素子堆積構造に関し、特に、二つ以上のグレーンを堆積する時、グレーン表面上の回路コンタクト点や欠け口部或いは貫通孔部中の導通誘電体により、導通が形成され、集積回路レイアウトが多様化になり、同時に、簡単に作製でき、素子信頼度が向上されるものに関する。
一般の従来のものは、例えば、中華民国特許公報公告第434848号の「半導体チップ装置のパッケージ方法」があり、上記半導体チップ装置は、複数の半田付けポイントを有する基板に適合し、バンドパッド実装表面と複数の上記バンドパッド実装表面に設置されたバンドパッドを有し、上記らのバンドパッドの位置が、上記基板の半田付けポイントの位置に対応しない半導体チップを用意するステップと、複数の上記チップに対応するバンドパッドの一部を露出するため、上記チップのバンドパッド実装表面の所定位置に、貫通孔が形成され、各貫通孔の孔壁と上記チップのバンドパッド実装表面との間に、導電体形成空間が形成されるスチール板を上記チップのバンドパッド実装表面に設置するステップと、導電金属コロイドを材料とし、印刷手段により、各導電体形成空間に、導電体が形成され、各導電体に、回路軌跡の延伸部として、上記チップに対応するバンドパッドから伸びだし、上記延伸部の自由端に位置してその位置が、上記基板に対応する半田付けポイントの位置に対応する電気接続部が形成されるステップが含まれる。これにより、バンドパッド同士の距離が縮小されて、外部回路を電気的に接続する問題点が解消される。
上記の、従来の「半導体チップ装置のパッケージ方法」は、バンドパッド同士の距離が縮小される問題点を解消できるが、上記の、従来の「半導体チップ装置的パッケージ方法」は、単一チップに適用される時、一面導通が形成される機能だけで、両面導通に堆積される時、一般の、従来の半導体プロセスにおいては、関連チップ上に複数の貫通孔が設置されることが多く、また、貫通孔内に、導電材料が埋め込まれることにより、チップの両表面が導通され、また、一般の、従来の方法は、工具で、チップに複数の貫通孔を形成してから、各貫通孔の内壁面に、印刷や塗布、インクジェット、化学蒸着（ＣVD）、物理蒸着（PVD）、スパッタリング、電気メッキ或いは非電気メッキにより、絶縁層が形成され、絶縁層により、チップの短絡を防止でき、また、貫通孔に導電材料が埋め込まれ、チップの両表面を導通する機能が実現される。
しかしながら、従来のプロセスは、チップを穿孔した後、絶縁層を設置し、最後に、導電材料が埋め込まれるため、製造過程が、複雑になり、歩留まりがやや低く、素子信頼度がやや悪いため、実用的とは、言えない。
本考案者は、上記欠点を解消するため、慎重に研究し、また、学理を活用して、有効に上記欠点を解消でき、設計が合理である本考案を提案する。
本考案の主な目的は、従来の技術の上記問題点を解消でき、二つ以上のグレーンに堆積する時、グレーン表面上の回路コンタクト点や欠け口部或いは貫通孔部中の導電誘電体により、導通が形成され、集積回路レイアウトが多様化になり、同時に、簡単に作製でき、素子信頼度が向上される。
本考案は、上記の目的を達成するため、少なくとも一つの表面の中央に、複数の回路コンタクト点と回路領域があるグレーンと、上記グレーンの周縁の適当な位置に設置される少なくとも一つの欠け口部と、上記グレーンの中央にある適当な位置に設置され、高温穿孔成形により形成され、高温下、その内縁に、絶縁層が形成される少なくとも一つの貫通孔部と、上記欠け口部と貫通孔部に設置される導通誘電体と、それぞれ、回路コンタクト点や回路領域及び導通誘電体に接続される複数の導線と、が含有される、集積回路素子堆積構造である。
以下、図面を参照しながら、本考案の特徴や技術内容について、詳しく説明するが、それらの図面等は、参考や説明のためであり、本考案は、それによって制限されることが無い。
図１〜図３は、それぞれ、本考案の第一実施例の立体外観概念図と本考案の第二実施例の立体外観概念図及び本考案のグレーンの断面状態概念図である。図のように、本考案は、集積回路素子堆積構造であり、少なくとも一つのグレーン１と少なくとも一つの欠け口部２、少なくとも一つの貫通孔部３、導通誘電体４及び複数の導線５から構成される。
上記のグレーン１は、ケイ素（Si）や、例えば、ケイ素に、ホウ素（Boron）や燐（Phosphorus）、砒素（Arsenic）及びアンチモン（Antimony）等の元素がドーピングされたものから形成されたN形材質或P形材質である。上記グレーン１の少なくとも一つの表面の中央に、複数の回路コンタクト点１１と回路領域１２が設置され、上記回路コンタクト点１１と回路領域１２は、半導体プロセスにおいて、グレーン１に設置され、上記らの回路コンタクト点１１は、必要とする上記グレーン１の一面に設置され（図１のように）、また、必要に応じて、上記グレーン１aの両面に、それぞれ、複数の回路コンタクト点１１aが設置されても良い（図２のように）。
各欠け口部２は、上記グレーン１の周縁において、適当な位置に設置され、複数の半円形凹孔からなる。
各貫通孔部３は、上記グレーン１の中央において、適当な位置に設置され、複数の円形貫通孔からなる。また、上記グレーン１は、酸素雰囲気において、高温穿孔設備（例えば、レーザー）により、各貫通孔部３が形成され、また、各貫通孔部３が形成される時、ともに、その内縁に、それぞれ、絶縁層３１が形成される（図３のように）。
各導通誘電体４は、上記欠け口部２と貫通孔部３に設置され、銀ペーストからなる。また、各導通誘電体４は、半導体プロセスにおいて、欠け口部２と貫通孔部３に設置される。
各導線５は、それぞれ、回路コンタクト点１１や回路領域１２及び導通誘電体４に接続され、半導体プロセスにおいて、回路コンタクト点１１や回路領域１２及び導通誘電体４に接続される。上記の構造により、新規の集積回路素子堆積構造が構成される。
図４と図５は、それぞれ、本考案の第一堆積状態概念図と本考案の第一堆積状態の断面概念図である。図のように、より良い実施例において、本考案は、更に、上記各導線５を覆って、上記回路コンタクト点１１と回路領域１２が露出された保護層６がある。本考案によれば、必要に応じて、二つのグレーン１を堆積し、二つのグレーン１を堆積する時、各グレーン１は、回路コンタクト点１１を有する一面で、対応してコンタクト導通し、また、各グレーン１に設置された回路領域１２の回路レイアウトに応じて、適当な位置にある導通誘電体４により、二つのグレーン１を導通し、そのため、集積回路のレイアウトが多様化になる。
また、本考案は、更に、導電材料（例えば、銀ペースト）が埋め込まれた各貫通孔部３を利用して、グレーン１の両面を導通しても良い。二つのグレーン１を堆積する時、各グレーン１は、それぞれ、上記回路コンタクト点１１と回路領域１２に対応する位置にある上記保護層６に形成され、各貫通孔部３と各導線５を介して接続され、各貫通孔部３内に、導通誘電体４が埋め込まれることにより、二つのグレーン１と導線５が、貫通孔部３により電気的に接続され、簡単に作製でき、素子信頼度が向上される。
図６と図７は、それぞれ、本考案の第二堆積状態概念図と本考案の第二堆積状態の断面概念図である。図のように、他のより良い実施例において、本考案は、上記二つのグレーン１を二層堆積すること以外、三層や三層以上の堆積でもよく、ここで、三層堆積を例とし、堆積する時、両面に、それぞれ複数の回路コンタクト点１１aが設置されたグレーン１aを、中央に設置し、その後、グレーン１aの両面に、それぞれ、対応して、一面に回路コンタクト点１１を有するグレーン１を設置し、中央に設置されたグレーン１aと二側に設置されたグレーン１は、その上にある回路コンタクト点１１、１１aが対応してコンタクト導通され、これにより、必要とする堆積が終了され、また、実用上、更に、各グレーン１、１aに設置された回路領域１２、１２aの回路レイアウトに応じて、適当な位置にある導通誘電体４で、必要とするグレーン１、１aを導通し、これにより、集積回路レイアウトが多様化になる。
また、本考案は、更に、導電材料（例えば、銀ペースト）が埋め込まれた各貫通孔部３を利用して、グレーン１、１aを導通しても良い。三つのグレーン１、１aを堆積する時、各グレーン１、１aが、それぞれ、上記回路コンタクト点１１、１１aと回路領域１２、１２aに対応する位置にある上記保護層６に形成され、各貫通孔部３を介して各導線５と接続し、導通誘電体４が埋め込まれた各貫通孔部３を利用して、三つのグレーン１、１aが、貫通孔部３を介して導線５に電気的に接続され、これにより、簡単に作製でき、素子信頼度が向上される。
以上のように、本考案は、集積回路素子堆積構造を提供し、有効に従来の諸欠点を解消でき、二つ以上のグレーンを堆積する時、グレーン表面上の回路コンタクト点や欠け口部或いは貫通孔部の導電誘電体により、導通が形成され、これにより、集積回路レイアウトが多様化になり、同時に、簡単に作製でき、素子信頼度が向上され、そのため、本考案は、より進歩的かつより実用的で、法に従って実用新案登録請求を出願する。
以上は、ただ、本考案のより良い実施例であり、本考案は、それによって制限されることが無く、本考案に係わる実用新案登録請求の範囲や明細書の内容に基づいて行った等価の変更や修正は、全てが、本考案の実用新案登録請求の範囲内に含まれる。
１、１a グレーン
１１、１１a 回路コンタクト点
１２、１２a 回路領域
２ 欠け口部
３ 貫通孔部
３１ 絶縁層
４ 導通誘電体
５ 導線
６ 保護層
１１、１１a 回路コンタクト点
１２、１２a 回路領域
２ 欠け口部
３ 貫通孔部
３１ 絶縁層
４ 導通誘電体
５ 導線
６ 保護層
Claims (12)
- 少なくとも一つの表面の中央に、複数の回路コンタクト点と回路領域があるグレーンと、
上記グレーンの周縁の適当な位置に設置される少なくとも一つの欠け口部と、
上記グレーンの中央にある適当な位置に設置され、高温穿孔成形により形成され、高温下、その内縁に、絶縁層が形成される少なくとも一つの貫通孔部と、
上記欠け口部と貫通孔部に設置される導通誘電体と、
それぞれ、回路コンタクト点や回路領域及び導通誘電体に接続される複数の導線とが含有される、
ことを特徴とする集積回路素子堆積構造。 - 上記回路コンタクト点と回路領域は、半導体プロセスにより、グレーンに設置されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記回路コンタクト点と回路領域は、グレーンの一面に設置されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記回路コンタクト点と回路領域は、グレーンの両面に設置されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記欠け口部は、複数の半円形凹孔であることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記貫通孔部は、複数の円形通孔であることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 各導線は、半導体プロセスにおいて、回路コンタクト点と回路領域及び導通誘電体に接続されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 各導通誘電体は、半導体プロセスにおいて、欠け口部と貫通孔部に設置されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 各導通誘電体は、銀ペーストであることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記グレーンは、酸素雰囲気において、高温穿孔設備により、上記貫通孔部とその絶縁層が形成されることを特徴とする請求項１に記載の集積回路素子堆積構造。
- 上記高温穿孔設備は、レーザーであることを特徴とする請求項１０に記載の集積回路素子堆積構造。
- 更に、上記導線を覆って、上記回路コンタクト点と回路領域を露出する保護層があることを特徴とする請求項１に記載の集積回路素子堆積構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010003948U JP3162122U (ja) | 2010-06-10 | 2010-06-10 | 集積回路素子堆積構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010003948U JP3162122U (ja) | 2010-06-10 | 2010-06-10 | 集積回路素子堆積構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3162122U true JP3162122U (ja) | 2010-08-19 |
Family
ID=54864969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010003948U Expired - Fee Related JP3162122U (ja) | 2010-06-10 | 2010-06-10 | 集積回路素子堆積構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162122U (ja) |
-
2010
- 2010-06-10 JP JP2010003948U patent/JP3162122U/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483706C (zh) | 具有薄膜电容器结构的集成电路封装衬底 | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| CN101290930B (zh) | 包含半导体芯片叠层的半导体器件及其制造方法 | |
| TW200618227A (en) | Structure of embedding chip in substrate and method for fabricating the same | |
| US9870931B2 (en) | Package carrier and manufacturing method thereof | |
| WO2007089723A3 (en) | Thermal enhanced package | |
| JP2001203316A5 (ja) | ||
| JP2006019433A5 (ja) | ||
| TW200610116A (en) | Micro-electronic package structure and method for fabricating the same | |
| CN102971840A (zh) | 用于金属化的方法、器件和材料 | |
| TW200618212A (en) | Semiconductor device and semiconductor device producing substrate and production method for semiconductor device producing substrate | |
| CN108417550A (zh) | 半导体装置及其制造方法 | |
| JP2012004505A5 (ja) | ||
| CN108155155A (zh) | 半导体结构及其形成方法 | |
| JP3162122U (ja) | 集積回路素子堆積構造 | |
| KR100649313B1 (ko) | 반도체 소자의 이중 금속배선 및 그 제조 방법 | |
| US10129987B2 (en) | Circuit carrier and a method for producing a circuit carrier | |
| JP2003258107A5 (ja) | ||
| JP3139248U (ja) | 集積回路連結構造 | |
| JP3160545U (ja) | チップ集積回路構造 | |
| JP2012004506A5 (ja) | ||
| JP3163100U (ja) | 集積回路素子層状組織 | |
| JP2005260079A5 (ja) | ||
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2001094044A (ja) | 半導体装置及びその製造方法、回路基板、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R323113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |