JP2015507458A

JP2015507458A - バッテリ保護チップ及びバッテリ保護チップの均等化制御装置

Info

Publication number: JP2015507458A
Application number: JP2014547691A
Authority: JP
Inventors: ワン，シャオピン; トゥ，ツァイリン; バイ，チンガン
Original assignee: BYD Co Ltd
Current assignee: BYD Co Ltd
Priority date: 2011-12-29
Filing date: 2012-12-04
Publication date: 2015-03-05
Anticipated expiration: 2032-12-04
Also published as: EP2798715A4; KR20140102228A; EP2798715B1; CN103187743B; US9419449B2; US20140292280A1; JP5919392B2; EP2798715A1; KR101641445B1; CN103187743A; WO2013097584A1

Abstract

【解決手段】保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き上げ信号を出力し、前記保護されるバッテリパック内のすべてのバッテリの電圧が前記均等化閾値に届く場合に弱い引き下げ信号を出力するように構成された第１端子と、保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き下げ信号を出力し、前記保護されるバッテリパック内のすべてのバッテリの電圧が前記均等化閾値に届く場合に弱い引き上げ信号を出力するように構成された第２端子とを備えるバッテリ保護チップ。

Description

本開示は、一般的には、バッテリ保護チップの均等化制御方法に関し、特には、バッテリ保護チップ及びバッテリ保護チップの均等化制御装置に関する。

複数バッテリ保護集積回路又は複数バッテリに関する集積回路内の複数のバッテリの電圧は、一般的には夫々異なる。ここで複数バッテリ保護集積回路は複数のバッテリ保護チップを備えるものである。バッテリの使用可能寿命を延長し、縦続接続されたバッテリを予め決められた状態で動作するように制御するために、バッテリ保護チップの均等化を制御するための装置が必要とされる。

中国特許出願公開第１０１８００４３３号明細書

従前のバッテリ保護チップの均等化制御装置は４つの端子（ポート）を使用しているが、これによりパッケージ化費用が増大し装置の性能が低下することがある。加えて、外部のプリント回路基板(PCB)上のレイアウトの複雑さが増し、ハードウェアの要求性能が上がることがある。

本開示の一の実施形態によると、複数のバッテリ保護チップの均等化を制御し、複数のバッテリを有するバッテリパックを前記バッテリ保護チップ夫々が保護する装置は、直列に接続された複数のバッテリ保護チップであって、該バッテリ保護チップ夫々は第１端子及び第２端子を有し、第１のバッテリ保護チップの前記第１端子は第２のバッテリ保護チップの前記第２端子に接続され、前記第１のバッテリ保護チップの前記第２の端子は第３のバッテリ保護チップの前記第１端子に接続され、前記複数のバッテリ保護チップのうち一のバッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、前記一のバッテリ保護チップの前記第１端子から強い引き上げ信号が出力され且つ前記一のバッテリ保護チップの前記第２端子から強い引き下げ信号が出力され、前記複数のバッテリ保護チップのうちの前記一のバッテリ保護チップにより保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合、前記一のバッテリ保護チップの前記第１端子から弱い引き下げ信号が出力され且つ前記一のバッテリ保護チップの前記第２端子から弱い引き上げ信号が出力され、前記第２のバッテリ保護チップの前記第２端子から前記強い引き下げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第１のバッテリ保護チップの前記第１端子からの前記弱い引き下げ信号が前記強い引き上げ信号に変化させられ、前記第３のバッテリ保護チップの前記第１端子から前記強い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力された場合、前記第１のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられ、前記第２のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第２のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられるバッテリ保護チップを備える。本開示の一実施形態によるバッテリ保護チップの均等化制御装置は、夫々が端子を２つしか有さないバッテリ保護チップを備え、それによりバッテリ保護チップのパッケージングの複雑さが減少し、同時にパッケージング費用も減る可能性がある。加えて、本開示によるパッケージ化されたバッテリ保護チップの外部端子が減少するため、他のバッテリ保護チップといった他の装置との接続が簡易化され、外部のPCB上のレイアウトが容易になる可能性がある。

本開示の他の実施形態によると、複数のバッテリを有するバッテリパックを保護するバッテリ保護チップは、保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き上げ信号を出力するように構成され、保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合に弱い引き下げ信号を出力するように構成された第１端子と、保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き下げ信号を出力するように構成され、保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合に弱い引き上げ信号を出力するように構成された第２端子とを備え、前記強い引き下げ信号が前記第１端子に接続され且つ前記弱い引き下げ信号が前記第１端子から出力された場合、前記第１端子からの前記弱い引き下げ信号が強い引き上げ信号に変化させられ、前記強い引き上げ信号が前記第２端子に接続され且つ前記第２端子から前記弱い引き上げ信号が出力された場合、前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられ、前記第２のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第２のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられる。

本開示の一実施形態によるバッテリ保護チップは端子を２つしか有さないため、バッテリ保護チップのパッケージングの複雑さが減少し、同時にパッケージング費用が減る可能性がある。加えて、本開示によるパッケージ化されたバッテリ保護チップの外部端子が減少するため、他のバッテリ保護チップといった他の装置との接続が簡易化され、外部のPCB上のレイアウトが容易になる可能性がある。

本開示の実施形態の上記に加えた観点及び利点が以下の説明により与えられ、以下の説明により一部が明らかになり、又は本開示の実施形態による実施から習得される。

本開示の上記及び他の観点及び利点は、添付の図を参照した以下の説明により、明らかになり、より容易に認識される。

本開示の一実施形態によるバッテリ保護チップを示す均等化制御装置のブロック図である。本開示の一実施形態によるバッテリ保護チップの第１モジュールを示す概略的な回路図である。本開示の一実施形態によるバッテリ保護チップの第２モジュールを示す回路図である。本開示の一実施形態によるバッテリ保護チップの均等化決定モジュールを示す回路図である。本開示の一実施形態による均等化決定モジュールに入力される信号の遅延を示す概略図である。本開示の一実施形態によるバッテリ保護チップの論理状態を示す概略図である。

本開示の実施形態の詳細について言及する。以下で、図面と共に述べられる実施形態は、説明的で、例示的であって、本開示を一般的に理解するために用いられる。実施形態は、本開示を限定するために構成されるものではない。説明中において、同じ又は類似の要素及び同じ又は類似の機能を有する要素には同様の参照番号が付されて示される。

本開示の一の実施形態においては、バッテリ保護チップの均等化制御装置は、直列に接続された複数のバッテリ保護チップであって、該バッテリ保護チップ夫々は第１端子及び第２端子を有し、第１のバッテリ保護チップの前記第１端子は第２のバッテリ保護チップの前記第２端子に接続され、前記第１のバッテリ保護チップの前記第２の端子は第３のバッテリ保護チップの前記第１端子に接続され、前記複数のバッテリ保護チップのうち一のバッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、前記一のバッテリ保護チップの前記第１端子から強い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第２端子から強い引き下げ信号が出力され、前記複数のバッテリ保護チップのうちの前記一のバッテリ保護チップにより保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合、前記一のバッテリ保護チップの前記第１端子から弱い引き下げ信号が出力され且つ前記一のバッテリ保護チップの前記第２端子から弱い引き上げ信号が出力され、前記第２のバッテリ保護チップの前記第２端子から前記強い引き下げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第１のバッテリ保護チップの前記第１端子からの前記弱い引き下げ信号が前記強い引き上げ信号に変化させられ、前記第３のバッテリ保護チップの前記第１端子から前記強い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力された場合、前記第１のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられ、前記第２のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第２のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられるバッテリ保護チップを備える。

ここで、強い引き上げ信号とは第１端子の電圧がバッテリの合計電圧VCCまで引き上げられることを意味し、弱い引き下げ信号とは第１端子の電圧が第１のローレベルまで引き下げられることを意味し、強い引き下げ信号とは第２端子の電圧が第２のローレベルまで引き下げられることを意味し、弱い引き上げ信号とは第２端子の電圧がハイレベルまで引き上げられることを意味する。

本開示の一実施形態によるバッテリ保護チップの均等化制御装置内のバッテリ保護チップ夫々は、端子を２つしか有しないため、バッテリ保護チップのパッケージングの複雑さが減少し、同時にパッケージング費用が減る可能性がある。加えて、本開示によるパッケージ化されたバッテリ保護チップの外部端子が減少するため、他のバッテリ保護チップといった他の装置との接続が簡易化され、外部のPCB上のレイアウトが容易になる可能性がある。

続いて、添付の図を参照し、バッテリ保護チップの均等化制御装置の実施形態を詳述する。

図１に示されるように、本開示の一実施形態によると、バッテリ保護チップの均等化制御装置は、直列に接続された３つのバッテリ保護チップ（チップ1、チップ2、及びチップ3）を備える。夫々のバッテリ保護チップは、第１端子BALUP及び第２端子BALDNを有する。チップ2の第１端子BALUPはチップ1の第２端子BALDNに接続され、チップ2の第２端子BALDNはチップ3の第１端子BALUPに接続されている。それに加えて、本実施形態においては、バッテリ保護チップ夫々は、複数のバッテリを備えるバッテリパックを保護する複数バッテリ保護チップである。

一のバッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、当該バッテリ保護チップの第１端子BALUPから強い引き上げ信号が出力され且つ当該バッテリ保護チップの第２端子BALDNから強い引き下げ信号が出力され、当該バッテリ保護チップにより保護されるバッテリパック内のすべてのバッテリの電圧が均等化閾値に届く場合、当該バッテリ保護チップの第１端子BALUPから弱い引き下げ信号が出力され且つ当該バッテリ保護チップの第２端子BALDNから弱い引き上げ信号が出力される。

更に、チップ1の第２端子BALDNから強い引き下げ信号が出力され且つチップ2の第１端子BALUPから弱い引き下げ信号が出力された場合、チップ2の第１端子BALUPからの弱い引き下げ信号が強い引き上げ信号に変化させられ、チップ3の第１端子BALUPから強い引き上げ信号が出力され且つチップ2の第２端子BALDNから弱い引き上げ信号が出力された場合、チップ2の第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられ、チップ1の第２端子BALDNから弱い引き上げ信号が出力され且つチップ2の第１端子BALUPから弱い引き下げ信号が出力された場合、チップ1の第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられる。

幾つかの実施形態においては、バッテリ保護チップ夫々は、保護されるバッテリパック内のバッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、第１端子BALUP及び第２端子BALDNからの信号に基づいてパック間均等化を開始するか否かを決定する
。斯かる詳細について、図２から図６を参照して、以降に記述する。

図２は、本開示の一実施形態によるバッテリ保護チップの第１モジュールを示す概略的な回路図であり、図３は、本開示の一実施形態によるバッテリ保護チップの第２モジュールを示す回路図である。

図２及び図３を参照すると、本開示の一実施形態によると、バッテリ保護チップ夫々は第１モジュール200及び第２モジュール300を備えていてもよい。第１モジュール200は、第１制御端子201から第２モジュール300へ第１制御信号UP2DNを送信し、第２モジュール300は、第２制御端子301から第１モジュール200へ第２制御信号DN2UPを送信する。

更に、第１モジュール200は第１端子BALUP及び均等化信号端子202を有する。均等化信号端子202は均等化信号HBAL_ALLを受信するように構成されている。バッテリ保護チップにより保護されるバッテリパック内のすべてのバッテリの電圧が均等化閾値に届く場合、均等化信号HBAL_ALLはハイレベル信号であり、バッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、均等化信号HBAL_ALLはローレベル信号である。均等化信号端子202が均等化信号HBAL_ALLをローレベル信号として受信した場合、第１モジュール200は、第２制御信号DN2UPに基づいて第１端子BALUPを制御して強い引き上げ信号を出力し、均等化信号端子202が均等化信号HBAL_ALLをハイレベル信号として受信した場合、第１モジュール200は、第２制御信号DN2UPに基づいて、第１端子BALUPを制御して弱い引き下げ信号を出力し且つ第１制御端子201を制御して第１制御信号UP2DNを出力する。

第２モジュール300は第２端子BALDN及び均等化信号端子302を夫々有する。均等化信号端子302が均等化信号HBAL_ALLをローレベル信号として受信した場合、第２モジュール300は、第１制御信号UP2DNに基づいて第２端子BALDNを制御して強い引き下げ信号を出力し、均等化信号端子302が均等化信号HBAL_ALLをハイレベル信号として受信した場合、第２モジュール300は、第１制御信号UP2DNに基づいて、第２端子BALDNを制御して弱い引き上げ信号を出力し且つ第２制御端子301を制御して第２制御信号DN2UPを出力する。ここで、第１制御信号UP2DNは第２制御信号DN2UPとは異なる状態を有する。

図２を参照すると、一の実施形態においては、第１モジュール200は、第１決定部210、レベル変更部220、引き上げ制御部230、及び第１制御部240を備えていてもよい。第１決定部210は、第２制御信号DN2UP及び均等化信号HBAL_ALLに基づいて第１決定信号UP_CT_Pを生成するように構成されている。レベル変更部220は、第１決定信号UP_CT_Pに基づいてレベル変更信号UP_CTを生成するように構成されている。引き上げ制御部230は、レベル変更信号UP_CTに基づいて引き上げ信号及び第３制御信号UPを生成するように構成されている。ここで、引き上げ信号は第３制御信号UPとは異なる状態を有し、第１決定部210は、第３制御信号UP及び第１決定信号UP_CT_Pに基づいて第２決定信号UP_CT_P2を生成するように更に構成されている。第１制御部240は、第２決定信号UP_CT_P2に基づいて第１制御信号UP2DNを生成するように構成されている。

図３を参照すると、一の実施形態においては、第２モジュール300は、第２決定部310、引き下げ制御部320、及び第２制御部330を備えていてもよい。第２決定部310は、第1制御信号UP2DN及び均等化信号HBAL_ALLに基づいて第３決定信号DN_CT_Pを生成するように構成されている。引き下げ制御部320は、第３決定信号DN_CT_Pに基づいて、引き下げ信号、第４制御信号DN1、及び第５制御信号DN2を生成するように構成されており、第２決定部310は、第４制御信号DN1、第５制御信号DN2、及び第３決定信号DN_CT_Pに基づいて第４決定信号DN_CT_P2を生成するように更に構成されている。第２制御部330は、第４決定信号DN_CT_P2に基づいて第２制御信号DN2UPを生成するように構成されている。

図４は、本開示の一実施形態によるバッテリ保護チップの均等化決定モジュールを示す回路図である。図４を参照すると、幾つかの実施形態において、バッテリ保護チップは更に均等化決定モジュール400を備えていてもよい。均等化決定モジュール400は、第１制御端子201、第２制御端子301、及び均等化信号端子202夫々に接続され、当該バッテリ保護チップにより保護されるバッテリパック内のバッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、第１制御信号UP2DN及び第２制御信号DN2UPに基づいてパック間均等化を開始するか否かを決定するように構成されている。

次に、図２及び図３を参照して、バッテリ保護チップ夫々の第１モジュール200及び第２モジュール300の動作過程を詳述する。図２及び図３において、VCCはバッテリパック内のバッテリの合計電圧であり、典型的には10から20Vである。POWERはバッテリ保護チップの内部の論理回路の駆動電圧であり、典型的には4Vである。GNDはバッテリ保護チップのグラウンドであり、BIASはバイアス電圧である。

最初に、均等化信号HBAL_ALLがローレベル信号である場合の第１モジュール200及び第２モジュール300の動作過程を詳述する。

図２を参照すると、均等化信号HBAL_ALLがローレベル信号である場合、均等化信号HBAL_ALLは１つのインバータを通過後にハイレベル信号INTHBAL_ALLになり、第２制御信号DN2UPはローレベル信号である。第２制御信号DN2UP及びハイレベル信号INTHBAL_ALLがNORゲートを通過した後に得られる第１決定信号UP_CT_Pはローレベル信号である。そして、第１決定信号UP_CT_Pがレベル変更部220に入力されレベル変更信号UP_CTがローレベル信号として得られ、M6がオンになる。これにより、第１端子BALUPの電圧がVCCまで引き上げられ（すなわち、第１端子BALUPが強い引き上げ信号を出力し）、M8がオンになる。M8の引き上げ能がM10より強いため、M8のドレイン準位（すなわち、M12のゲート準位）はハイレベルであり、M12はオンになる。したがって、第３制御信号UPがGNDまで引き下げられる。そして、第３制御信号UPが２つのインバータを通過した後、ローレベル信号が得られ、その信号が信号UP_CT_Nと共にNORゲートに入力されて第２決定信号UP_CT_P2がローレベルで得られる。ローレベル信号UP_CT_P2がM2をオンにし、M3のゲート準位をハイレベルにし、M3がオンになる。M3のドレインが、３つのインバータを通過後に第１制御信号UP2DNがハイレベルで得られるローレベル信号を出力する。第１制御信号UP2DNは第２モジュール300に入力される。

図３を参照すると、均等化信号HBAL_ALLがローレベル信号である場合、第１制御信号UP2DNはハイレベル信号である。均等化信号HBAL_ALL及び第１制御信号UP2DNがNANDゲートを通過した後に得られる第３決定信号DN_CT_Pはハイレベル信号である。そして、第３決定信号DN_CT_PがM11のゲートに入力され、M11がオンになる。これにより、第２端子BALDNの電圧がローレベルまで引き下げられ（すなわち、第２端子BALDNが強い引き下げ信号を出力し）、M12がオンになる。M5の引き上げ能がM12の引き下げ能より強いため、M12のドレイン順位（すなわち、M10のゲート準位）はハイレベルであり、M10がオンになる。したがって、第４制御信号DN1がGNDまで引き下げられ、M15がオフになり、第５制御信号DN2がハイレベル信号まで引き上げられる。第４制御信号DN1が１つのインバータを通過した後にハイレベル信号が得られ、第５制御信号DN2が２つのインバータを通過した後にハイレベル信号が得られる。均等化信号HBAL_ALL及び第１制御信号UP2DNがNANDゲート及びインバータを通過した後に得られる出力信号はローレベル信号である。したがって、第４制御信号DN1、第５制御信号DN2、及び信号DN_CT_NがNANDゲートを通過した後に得られる第４決定信号DN_CT_P2はハイレベル信号である。すなわち、M2のゲート準位はハイレベルであり、M2がオンになる。したがって、M1のゲート準位はローレベルであり、M1がオンになる。M1のドレインが、３つのインバータを通過後に第２制御信号DN2UPがローレベルで得られるハイレベル信号を出力する。第２制御信号DN2UPは第１モジュール200に入力される。

続いて、均等化信号HBAL_ALLがハイレベル信号である場合の第１モジュール200及び第２モジュール300の動作過程を詳述する。

再び図２を参照すると、均等化信号HBAL_ALLがハイレベル信号である場合、均等化信号HBAL_ALLは１つのインバータを通過後にローレベル信号INTHBAL_ALLになり、第２制御信号DN2UPはローレベル信号である。したがって、第２制御信号DN2UP及びローレベル信号INTHBAL_ALLがNORゲートを通過した後に得られる第１決定信号UP_CT_Pはハイレベル信号である。そして、第１決定信号UP_CT_Pがレベル変更部220に入力されレベル変更信号UP_CTがハイレベル信号として得られ、M6がオフになる。したがって、第１端子BALUPの電圧がローレベルまで引き下げられ（すなわち、第１端子BALUPが弱い引き下げ信号を出力し）、M8がオフになる。M8のドレイン準位（すなわち、M12のゲート準位）はローレベルであり、M12はオフになる。したがって、第３制御信号UPがハイレベル信号まで引き上げられる。そして、第３制御信号UPが２つのインバータを通過した後、ハイレベル信号が得られ、その信号が信号UP_CT_Nと共にNORゲートに入力されて第２決定信号UP_CT_P2がローレベルで得られる。ローレベル信号UP_CT_P2がM2をオンにし、M3のゲート準位をハイレベルにし、そしてM3がオンになる。M3の引き下げ能がM1より強いため、M3のドレインが、３つのインバータを通過して第１制御信号UP2DNがハイレベルで得られるローレベル信号を出力する。第１制御信号UP2DNは第２モジュール300に入力される。

再び図３を参照すると、均等化信号HBAL_ALLがハイレベル信号である場合、第１制御信号UP2DNはハイレベル信号である。均等化信号HBAL_ALL及び第１制御信号UP2DNがNANDゲートを通過した後に得られる第３決定信号DN_CT_Pはローレベル信号である。そして、第３決定信号DN_CT_PがM11に入力され、M11がオフになる。したがって、第２端子BALDNの電圧がハイレベルまで引き上げられ（すなわち、第２端子BALDNが弱い引き上げ信号を出力し）、M12がオフになる。M12のドレイン順位（すなわち、M10のゲート準位）はハイレベルであり、M10がオンになる。したがって、第４制御信号DN1がローレベル信号まで引き下げられ、M15のゲート準位はハイレベルである。それにより、M15がオンになり、第５制御信号DN2がローレベル信号まで引き下げられる。第４制御信号DN1が１つのインバータを通過した後にハイレベル信号が得られ、第５制御信号DN2が２つのインバータを通過した後にローレベル信号が得られる。均等化信号HBAL_ALL及び第１制御信号UP2DNがNANDゲート及びインバータを通過した後に得られる出力信号はハイレベル信号である。したがって、第４制御信号DN1、第５制御信号DN2、及び信号DN_CT_NがNANDゲートを通過した後に得られる第４決定信号DN_CT_P2はハイレベル信号である。すなわち、M2のゲート準位はハイレベルであり、M2がオンになる。したがって、M1のゲート準位はローレベルであり、M1がオンになる。M1のドレインが、３つのインバータを通過後に第２制御信号DN2UPがローレベルで得られるハイレベル信号を出力する。第２制御信号DN2UPは第１モジュール200に入力される。

バッテリ保護チップ夫々について、均等化信号HBAL_ALLがローレベル信号である場合、第１端子BALUPが強い引き上げ信号を出力し、第２端子BALDNが強い引き下げ信号を出力し、第３制御信号UPがローレベル信号であり、第４制御信号DN1がローレベル信号であり、第５制御信号DN2がハイレベル信号であり、第１制御信号UP2DNがハイレベル信号であって、均等化信号HBAL_ALLがハイレベル信号である場合、第１端子BALUPが弱い引き下げ信号を出力し、第２端子BALDNが弱い引き上げ信号を出力し、第３制御信号UPがハイレベル信号であり、第４制御信号DN1がローレベル信号であり、第５制御信号DN2がローレベル信号であり、第２制御信号DN2UPがローレベル信号であることが、上の記述より示された。

更に、バッテリ保護チップ夫々について、第１端子BALUP及び第２端子BALDNの状態は均等化信号HBAL_ALLにより制御されることが示された。第１端子BALUPは強い引き上げ及び弱い引き下げの２つの状態を有し、第２端子BALDNは強い引き下げ及び弱い引き上げの２つの状態を有する。

図１を参照すると、次の４つの接続条件が存在する。（a）チップ1の第２端子BALDNから出力される強い引き下げ信号がチップ2の第１端子BALUPから出力される強い引き上げ信号に接続される場合、チップ1の第２端子BALDN及びチップ2の第１端子BALUPの両方の状態は共に変化しない。（b）チップ1の第２端子BALDNからの強い引き下げ信号がチップ2の第１端子BALUPからの弱い引き下げ信号に接続される場合、チップ1の第２端子BALDNの状態は変化しないが、チップ2の第１端子BALUPからの弱い引き下げ信号は強い引き上げ信号に変化させられる。（c）チップ1の第２端子BALDNからの弱い引き上げ信号がチップ2の第１端子BALUPからの強い引き上げ信号に接続される場合、チップ2の第１端子BALUPの状態は変化しないが、チップ1の第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられる。（d）チップ1の第２端子BALDNからの弱い引き上げ信号がチップ2の第１端子BALUPからの弱い引き下げ信号に接続される場合、チップ2の第１端子BALUPの状態は変化しないが、チップ1の第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられる。

本開示の実施形態によると、弱い信号は、強い信号の働きかけにより、別の強い信号に変化させられる。簡略化のため、（b）及び（c）の詳細な説明は省略する。条件（d）について、図２及び図３を参照すると、第２端子BALDNから弱い引き上げ信号が出力され且つ第１端子BALUPから弱い引き下げ信号が出力された場合、M4はオンになるがM11はオフになり、M6はオフになるがM7はオンになる。M4及びM7内のMOSFETの大きさは予め同じに決められているものの、M7内のMOSFET数はM4内のMOSFET数より多くなるように構成され得るため（例えば、M7は13個のMOSFETを有するがM4は3個のMOSFETしか有さない）、M7の引き下げ能はM4の引き上げ能より強く、第２端子BALDNの電圧はグラウンドより低い値に引き下げられる（すなわち、弱い引き上げ信号は強い引き下げ信号に変化させられる）。

幾つかの実施形態においては、論理エラーを回避するために、遅延キャパシタC1及びC2が第１モジュール200及び第２モジュール300夫々に追加されてもよい。これにより、第１制御信号UP2DN及び第２制御信号DN2UPは、図５に示されるように、変化時において一定の遅延T1及びT2を夫々有する。ここで図５は、本開示の一実施形態による均等化決定モジュールに入力される信号の遅延を示す概略図である。

次に、バッテリ保護チップ夫々の均等化決定モジュール400の動作過程を、図４を参照して詳述する。

図４に示されるように、信号HBAL_LVは、バッテリ夫々の電圧を均等化閾値と比較するコンパレータ(不図示)からの出力信号である。バッテリの電圧が均等化閾値未満である場合、信号HBAL_LVはハイレベル信号である。バッテリの電圧が均等化閾値を超える場合、信号HBAL_LVはローレベル信号である。それに加えて、既述のように、バッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、均等化信号HBAL_ALLはローレベル信号であり、第１制御信号UP2DNはハイレベル信号であり、第２制御信号DN2UPはローレベル信号である。したがって、NORゲートN1に入力される信号S1はローレベル信号であり、均等化制御信号BALはバッテリの電圧により決定される。更に、均等化信号HBAL_ALLがハイレベル信号である場合、信号HBAL_LVはローレベル信号である。したがって、NORゲートN1に入力される信号S2はローレベル信号であり、均等化制御信号BALは第１制御信号UP2DN及び第２制御信号DN2UPにより決定される。夫々の信号の状態は次の表に示される。ここで「0」はローレベル信号を表し、「1」はハイレベル信号を表す。

均等化制御信号BALがローレベル信号である場合、M1はオフになり均等化は開始されない。均等化制御信号BALがハイレベル信号である場合、M1はオンになりパック内均等化が開始される、すなわちM1及び抵抗R1により放電回路が形成され、バッテリの電圧を放電して均等化閾値より低い値まで下げることができる。

続いて、図１に示される実施形態を参照して、パック内均等化及びパック間均等化の開始状態について詳述する。図１の３つのバッテリ保護チップについて次の表に示される８つの状態が存在する。

１．状態Aにおいては、チップ1,2及び3のすべての均等化信号HBAL_ALLはローレベル信号であり、チップ1,2及び3のすべての第１端子BALUPは強い引き上げ信号を出力し、チップ1,2及び3のすべての第２端子BALDNは強い引き下げ信号を出力する。それに加えて、チップ1,2及び3のすべての論理状態は変化しないため、互いに影響を及ぼし合わずパック間均等化を開始しない。パック内均等化を開始するか否かは、バッテリパック内の夫々のバッテリの電圧にのみ依存する。バッテリの電圧が均等化閾値より高い場合、パック内均等化が開始される。

２．状態Bにおいては、チップ3の均等化信号HBAL_ALLはハイレベル信号であるが、チップ1及び2の均等化信号HBAL_ALLはローレベル信号である。したがって、チップ2及び1の第１端子BALUPは強い引き上げ信号を出力し、チップ2及び1の第２端子BALDNは強い引き下げ信号を出力するが、チップ3の第１端子BALUPは弱い引き下げ信号を出力する。それゆえ、チップ2及び1は互いに影響を及ぼし合わずそれらの間でのパック間均等化は開始されない。しかし、チップ2の第２端子BALDNからの強い引き下げ信号がチップ3の第１端子BALUPからの弱い引き下げ信号に接続されるため、チップ3の第１端子BALUPからの弱い引き下げ信号が強い引き上げ信号に変化させられ、チップ3の第１制御信号UP2DNがハイレベル信号からローレベル信号へと変化する。したがって、チップ3の均等化制御信号BALはハイレベル信号へと変化し、チップ3のパック間均等化を開始する（すなわち、チップ3により保護されるバッテリパック内のすべてのバッテリが均等化を開始する）。加えて、チップ2及び1については、バッテリの電圧が均等化閾値より高い場合のみ、パック内均等化が開始される。

３．状態Cにおいては、チップ2の均等化信号HBAL_ALLはハイレベル信号であるが、チップ1及びチップ3の均等化信号HBAL_ALLはローレベル信号である。したがって、チップ1及び3の第１端子BALUPは強い引き上げ信号を出力し、チップ1及び3の第２端子BALDNは強い引き下げ信号を出力するが、チップ2の第１端子BALUPは弱い引き下げ信号を出力し、チップ2の第２端子BALDNは弱い引き上げ信号を出力する。それゆえ、チップ1の第２端子BALDNからの強い引き下げ信号がチップ2の第１端子BALUPからの弱い引き下げ信号に接続され且つチップ3の第１端子BALUPからの強い引き上げ信号がチップ2の第２端子BALDNからの弱い引き上げ信号に接続されるため、チップ2の第１端子BALUPからの弱い引き下げ信号が強い引き上げ信号に変化させられ、チップ2の第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられ、チップ2の第１制御信号UP2DNがハイレベル信号からローレベル信号に変化する。したがって、チップ2の均等化制御信号BALがハイレベル信号に変化し、チップ2のパック間均等化を開始する。加えて、チップ3及び1については、バッテリの電圧が均等化閾値より大きい場合のみ、パック内均等化が開始される。

状態E及びFにおけるパック間均等化及びパック内均等化の開始は状態B及びCに夫々類似する。簡略化のため、状態E及びFにおけるパック間均等化及びパック内均等化の開始については詳述しない。

４．状態Dにおいては、チップ1の均等化信号HBAL_ALLはローレベル信号であるが、チップ2及び3の均等化信号HBAL_ALLはハイレベル信号である。したがって、チップ1の第２端子BALDNからの強い引き下げ信号がチップ2の第１端子BALUPからの弱い引き下げ信号に接続されるため、チップ2の第１端子BALUPからの弱い引き下げ信号が強い引き上げ信号に変化させられ、チップ2の第１制御信号UP2DNがローレベル信号に変化し、それによりチップ2のパック間均等化が開始されチップ2の第２端子BALDNから強い引き下げ信号が出力される。そして、同様に、チップ2の第２端子BALDNからの強い引き下げ信号がチップ3の第１端子BALUPからの弱い引き上げ信号を強い引き下げ信号に変化させ、チップ3の第１制御信号UP2DNがローレベル信号に変化し、それによりチップ3のパック間均等化が開始される。加えて、チップ1については、バッテリの電圧が均等化閾値より高い場合のみ、パック内均等化が開始される。

状態Gにおけるパック間均等化及びパック内均等化の開始は状態Dに夫々類似する。簡略化のため、状態Gにおけるパック間均等化及びパック内均等化の開始については詳述しない。

５．状態Hにおいては、チップ1,2及び3のすべての均等化信号HBAL_ALLはハイレベル信号であり、チップ1,2及び3のすべての第１端子BALUPは弱い引き下げ信号を出力し、チップ1,2及び3のすべての第２端子BALDNは弱い引き上げ信号を出力する。既述のように、第１端子BALUPの弱い引き下げ能は、第２端子BALDNの弱い引き上げ能よりはるかに強いため、第２端子BALDNからの弱い引き上げ信号が第１端子BALUPからの弱い引き下げ信号に接続された場合、第２端子BALDNの準位はグラウンドより低い値に引き下げられる。図３を参照すると、第２端子BALDNの準位がグラウンドよりも低い場合、M12はオンになりM10のゲート準位をGNDよりも低くする。M10はオフになり、そのためM10から出力される第４制御信号DN1はハイレベル信号でありM15をオフにする。そのため、M15から出力される第５制御信号DN2もまたハイレベル信号である。論理処理の後、第２制御信号DN2UPはローレベル信号となり且つ第１制御信号UP2DNはハイレベル信号となり、それらの信号が均等化制御信号BALをローレベル信号に制御し、したがって均等化は開始されない。それゆえ、状態Hでは、チップ1のパック間均等化は開始されず、チップ2のパック間均等化も開始されない。加えて、チップ3の両端子の状態は変化しないため、チップ3のパック間均等化も開始されない。

まとめると、チップ1,2及び3のパック間均等化の開始状態は次の表に示される。

図６は、本開示の一実施形態によるバッテリ保護チップの論理状態を示す概略図である。図６に示されるように、第１端子BALUP及び第２端子BALDNに対して、「11」は強い引き上げ信号を表し、「1」は弱い引き上げ信号を表し、「00」は強い引き下げ信号を表し、「0」は弱い引き下げ信号を表し、「0-11」は第１端子BALUPからの弱い引き下げ信号が強い引き上げ信号に変化させられることを表し、「1-00」は第２端子BALDNからの弱い引き上げ信号が強い引き下げ信号に変化させられることを表す。均等化信号HBAL_ALLに対しては、「0」はローレベル信号を表し、「1」はハイレベル信号を表す。

本開示の他の実施形態によると、複数のバッテリを有するバッテリパックを保護するバッテリ保護チップも提供される。

図１に示されるように、バッテリ保護チップは第１端子BALUP及び第２端子BALDNを備えていてもよい。第１端子BALUPは、当該バッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き上げ信号を出力し、当該バッテリ保護チップにより保護されるバッテリパック内のすべてのバッテリの電圧が均等化閾値に届く場合に弱い引き下げ信号を出力するように構成されている。第２端子BALDNは、当該バッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き下げ信号を出力し、当該バッテリ保護チップにより保護されるバッテリパック内のすべてのバッテリの電圧が均等化閾値に届く場合に弱い引き上げ信号を出力するように構成されている。更に、当該バッテリ保護チップの第１端子は第２のバッテリ保護チップの第２端子に接続され、当該バッテリ保護チップの第２端子は第３のバッテリ保護チップの第１端子に接続されている。第２のバッテリ保護チップの第２端子から強い引き下げ信号が出力され且つ当該バッテリ保護チップの第１端子から弱い引き下げ信号が出力された場合、当該バッテリ保護チップの第１端子からの弱い引き下げ信号が強い引き上げ信号に変化させられる。第３のバッテリ保護チップの第１端子から強い引き上げ信号が出力され且つ当該バッテリ保護チップの第２端子から弱い引き上げ信号が出力された場合、当該バッテリ保護チップの第２端子からの弱い引き上げ信号が強い引き下げ信号に変化させられる。そして、第２のバッテリ保護チップの第２端子から弱い引き上げ信号が出力され且つ当該バッテリ保護チップの第１端子から弱い引き下げ信号が出力された場合、第２のバッテリ保護チップの第２端子からの弱い引き上げ信号が強い引き下げ信号に変化させられる。

図２及び図３を参照すると、バッテリ保護チップは更に、均等化信号HBAL_ALLを受信するように構成された均等化信号端子202を備えていてもよい。保護されるバッテリパック内のすべてのバッテリの電圧が均等化閾値に届く場合には均等化信号HBAL_ALLはハイレベル信号であり、保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合には均等化信号HBAL_ALLはローレベル信号である。

図２及び図３を参照すると、幾つかの実施形態においては、バッテリ保護チップは第１モジュール200及び第２モジュール300を備えていてもよい。第１モジュール200は第１制御端子201から第２モジュール300へ第１制御信号UP2DNを送信する。第２モジュール300は第２制御端子301から第１モジュール200へ第２制御信号DN2UPを送信する。

第１モジュール200は、第１端子BALUP及び均等化信号端子202を有し、均等化信号端子202が均等化信号HBAL_ALLをローレベル信号として受信した場合に第２制御信号DN2UPに基づいて第１端子BALUPを制御して強い引き上げ信号を出力するように構成され、均等化信号端子202が均等化信号HBAL_ALLをハイレベル信号として受信した場合に第２制御信号DN2UPに基づいて第１端子BALUPを制御して弱い引き下げ信号を出力し且つ第１制御端子201を制御して第１制御信号UP2DNを出力するように構成されている。

第２モジュール300は、第２端子BALDN及び均等化信号端子302を有し、均等化信号端子302が均等化信号HBAL_ALLをローレベル信号として受信した場合に第１制御信号UP2DNに基づいて第２端子BALDNを制御して強い引き下げ信号を出力するように構成され、均等化信号端子302が均等化信号HBAL_ALLをハイレベル信号として受信した場合に第１制御信号UP2DNに基づいて第２端子BALDNを制御して弱い引き上げ信号を出力し且つ第２制御端子301を制御して第２制御信号DN2UPを出力するように構成されている。ここで、第１制御信号UP2DNは第２制御信号DN2UPとは異なる状態を有する。

再び図２を参照すると、一の実施形態においては、第１モジュール200は、第１決定部210、レベル変更部220、引き上げ制御部230、及び第１制御部240を備える。第１決定部210は、第２制御信号DN2UP及び均等化信号HBAL_ALLに基づいて第１決定信号UP_CT_Pを生成するように構成されている。レベル変更部220は、第１決定信号UP_CT_Pに基づいてレベル変更信号UP_CTを生成するように構成されている。引き上げ制御部230は、レベル変更信号UP_CTに基づいて引き上げ信号及び第３制御信号UPを生成するように構成されている。ここで、引き上げ信号は第３制御信号UPとは異なる状態を有し、第１決定部210は、第３制御信号UP及び第１決定信号UP_CT_Pに基づいて第２決定信号UP_CT_P2を生成するように、更に構成されている。第１制御部240は、第２決定信号UP_CT_P2に基づいて第１制御信号UP2DNを生成するように構成されている。

再び図３を参照すると、一の実施形態においては、第２モジュール300は、第２決定部310、引き下げ制御部320、及び第２制御部330を備える。第２決定部310は、第1制御信号UP2DN及び均等化信号HBAL_ALLに基づいて第３決定信号DN_CT_Pを生成するように構成されている。引き下げ制御部320は、第３決定信号DN_CT_Pに基づいて、引き下げ信号、第４制御信号DN1、及び第５制御信号DN2を生成するように構成されており、第２決定部310は、第４制御信号DN1、第５制御信号DN2、及び第３決定信号DN_CT_Pに基づいて第４決定信号DN_CT_P2を生成するように、更に構成されている。第２制御部330は、第４決定信号DN_CT_P2に基づいて第２制御信号DN2UPを生成するように構成されている。

更に加えて、図２及び図３を参照すると、均等化信号HBAL_ALLがローレベル信号である場合、第３制御信号UPはローレベル信号であり、第４制御信号DN1はローレベル信号であり、第５制御信号DN2はハイレベル信号であり、第１制御信号UP2DNはハイレベル信号であって、均等化信号HBAL_ALLがハイレベル信号である場合、第３制御信号UPはハイレベル信号であり、第４制御信号DN1はローレベル信号であり、第５制御信号DN2はローレベル信号であり、第２制御信号DN2UPはローレベル信号である。

図４を参照すると、いくつかの実施形態においては、バッテリ保護チップは更に均等化決定モジュール400を備えていてもよい。均等化決定モジュール400は、第１制御端子201、第２制御端子301、及び均等化信号端子202夫々に接続され、当該バッテリ保護チップにより保護されるバッテリパック内のバッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、第１制御信号UP2DN及び第２制御信号DN2UPに基づいてパック間均等化を開始するか否かを決定するように構成されている。

本開示の一実施形態によるバッテリ保護チップは、端子を２つしか有しないため、バッテリ保護チップのパッケージングの複雑さが減少し、またパッケージング費用が減る可能性がある。加えて、本開示によるパッケージ化されたバッテリ保護チップの外部端子が減少するため、他のバッテリ保護チップといった他の装置との接続が簡易化され、外部のPCB上のレイアウトが容易になる可能性がある。

本発明の広い概念を超えない範囲で上述の実施例に対する変更が可能であることが当業者により認識される。したがって、本開示は開示された特定の実施例に限定されず、添付された特許請求の範囲により定義される本開示の範囲及び精神の範囲内での変更を含むことが意図されることが理解される。

関連出願の相互参照
本出願は、２０１１年１２月２９日に中華人民共和国国家知識産権局に出願された中国特許出願第２０１１１０４５３８６１．１号明細書の優先権及び利益を主張している。その開示は参照によって本明細書に組み込まれる。

Claims

複数のバッテリ保護チップの均等化を制御し、複数のバッテリを有するバッテリパックを前記バッテリ保護チップ夫々が保護する装置において、
直列に接続された複数のバッテリ保護チップを備え、
該バッテリ保護チップ夫々は第１端子及び第２端子を有し、第１のバッテリ保護チップの前記第１端子は第２のバッテリ保護チップの前記第２端子に接続され、前記第１のバッテリ保護チップの前記第２端子は第３のバッテリ保護チップの前記第１端子に接続され、
前記複数のバッテリ保護チップのうち一のバッテリ保護チップにより保護されるバッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合、前記一のバッテリ保護チップの前記第１端子から強い引き上げ信号が出力され且つ前記一のバッテリ保護チップの前記第２端子から強い引き下げ信号が出力され、
前記複数のバッテリ保護チップのうちの前記一のバッテリ保護チップにより保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合、前記一のバッテリ保護チップの前記第１端子から弱い引き下げ信号が出力され且つ前記一のバッテリ保護チップの前記第２端子から弱い引き上げ信号が出力され、
前記第２のバッテリ保護チップの前記第２端子から前記強い引き下げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第１のバッテリ保護チップの前記第１端子からの前記弱い引き下げ信号が前記強い引き上げ信号に変化させられ、
前記第３のバッテリ保護チップの前記第１端子から前記強い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力された場合、前記第１のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられ、
前記第２のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力され且つ前記第１のバッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第２のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられる
複数のバッテリ保護チップの均等化を制御するための装置。
前記バッテリ保護チップ夫々は、前記保護されるバッテリパック内のバッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、前記第１端子及び第２端子からの信号に基づいてパック間均等化を開始するか否かを決定する
請求項１に記載の装置。
前記バッテリ保護チップ夫々は、均等化信号を受信する均等化信号端子を有し、
前記複数のバッテリ保護チップの前記バッテリ保護チップ夫々により保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合、前記均等化信号はハイレベル信号であり、
前記複数のバッテリ保護チップの前記バッテリ保護チップ夫々により保護される前記バッテリパック内の少なくとも一つのバッテリの電圧が前記均等化閾値に届かない場合、前記均等化信号はローレベル信号である
請求項１又は２に記載の装置。
バッテリ保護チップ夫々は第１モジュール及び第２モジュールを備え、
前記第１モジュールは第１制御端子から前記第２モジュールへ第１制御信号を送信し、前記第２モジュールは第２制御端子から前記第１モジュールへ第２制御信号を送信し、
前記第１モジュールは、前記第１端子及び前記均等化信号端子を有し、前記均等化信号端子が前記均等化信号をローレベル信号として受信した場合に前記第２制御信号に基づいて前記第１端子を制御して前記強い引き上げ信号を出力するように構成され、前記均等化信号端子が前記均等化信号をハイレベル信号として受信した場合に前記第２制御信号に基づいて前記第１端子を制御して前記弱い引き下げ信号を出力し且つ前記第１制御端子を制御して前記第１制御信号を出力するように構成されており、
前記第２モジュールは、前記第２端子及び前記均等化信号端子を有し、前記均等化信号端子が前記均等化信号をローレベル信号として受信した場合に前記第１制御信号に基づいて前記第２端子を制御して前記強い引き下げ信号を出力するように構成され、前記均等化信号端子が前記均等化信号をハイレベル信号として受信した場合に前記第１制御信号に基づいて前記第２端子を制御して前記弱い引き上げ信号を出力し且つ前記第２制御端子を制御して前記第２制御信号を出力するように構成され、前記第１制御信号は前記第２制御信号とは異なる状態を有する
請求項１から３までのいずれか一つに記載の装置。
前記第１モジュールは、
前記第２制御信号及び前記均等化信号に基づいて第１決定信号を生成するように構成された第１決定部と、
前記第１決定信号に基づいてレベル変更信号を生成するように構成されたレベル変更部と、
前記レベル変更信号に基づいて引き上げ信号及び第３制御信号を生成するように構成され、前記引き上げ信号は前記第３制御信号とは異なる状態を有し且つ前記第３制御信号及び前記第１決定信号に基づいて前記第１決定部が第２決定信号を生成するように更に構成されている、引き上げ制御部と、
前記第２決定信号に基づいて前記第１制御信号を生成するように構成されている第１制御部と
を備える請求項１から４までのいずれか一つに記載の装置。
前記第２モジュールは、
前記第１制御信号及び前記均等化信号に基づいて第３決定信号を生成するように構成された第２決定部と、
前記第３決定信号に基づいて引き下げ信号、第４制御信号、及び第５制御信号を生成するように構成され、該第４制御信号、第５制御信号、及び前記第３決定信号に基づいて前記第２決定部が第４決定信号を生成するように更に構成されている、引き下げ制御部と、
前記第４決定信号に基づいて前記第２制御信号を生成するように構成されている第２制御部と
を備える請求項１から５までのいずれか一つに記載の装置。
前記均等化信号がローレベル信号である場合、前記第３制御信号はローレベル信号であり、前記第４制御信号はローレベル信号であり、前記第５制御信号はハイレベル信号であり、前記第１制御信号はハイレベル信号であり、
前記均等化信号がハイレベル信号である場合、前記第３制御信号はハイレベル信号であり、前記第４制御信号はローレベル信号であり、前記第５制御信号はローレベル信号であり、前記第２制御信号はローレベル信号である
請求項１から６までのいずれか一つに記載の装置。
バッテリ保護チップ夫々は更に、
前記第１制御端子、前記第２制御端子、及び前記均等化信号端子夫々に接続され、前記バッテリ保護チップ夫々により保護される前記バッテリパック内の前記バッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、前記第１制御信号及び前記第２制御信号に基づいてパック間均等化を開始するか否かを決定するように構成された、均等化決定モジュール
を備える請求項１から７までのいずれか一つに記載の装置。
複数のバッテリを有するバッテリパックを保護するバッテリ保護チップであって、
前記バッテリ保護チップにより保護される前記バッテリパック内の少なくとも一つのバッテリの電圧が均等化閾値に届かない場合に強い引き上げ信号を出力するように構成され、前記バッテリ保護チップにより保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合に弱い引き下げ信号を出力するように構成された第１端子と、
前記バッテリ保護チップにより保護される前記バッテリパック内の少なくとも一つのバッテリの電圧が前記均等化閾値に届かない場合に強い引き下げ信号を出力するように構成され、前記バッテリ保護チップにより保護される前記バッテリパック内の前記複数のバッテリの電圧が前記均等化閾値に届く場合に弱い引き上げ信号を出力するように構成された第２端子と
を備え、
前記バッテリ保護チップの前記第１端子は第２のバッテリ保護チップの第２端子に接続され、前記バッテリ保護チップの前記第２端子は第３のバッテリ保護チップの第１端子に接続されており、
前記第２のバッテリ保護チップの前記第２端子から前記強い引き下げ信号が出力され且つ前記バッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記バッテリ保護チップの前記第１端子からの前記弱い引き下げ信号が前記強い引き上げ信号に変化させられ、
前記第３のバッテリ保護チップの前記第１端子から前記強い引き上げ信号が出力され且つ前記バッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力された場合、前記バッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられ、
前記第２のバッテリ保護チップの前記第２端子から前記弱い引き上げ信号が出力され且つ前記バッテリ保護チップの前記第１端子から前記弱い引き下げ信号が出力された場合、前記第２のバッテリ保護チップの前記第２端子からの前記弱い引き上げ信号が前記強い引き下げ信号に変化させられる
バッテリ保護チップ。
保護される前記バッテリパック内のバッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、前記第１端子及び第２端子からの信号に基づいてパック間均等化を開始するか否かを決定する
請求項９に記載のバッテリ保護チップ。
均等化信号を受信するように構成され、
保護される前記バッテリパック内のすべてのバッテリの電圧が前記均等化閾値に届く場合には前記均等化信号はハイレベル信号であり、保護される前記バッテリパック内の少なくとも一つのバッテリの電圧が前記均等化閾値に届かない場合には前記均等化信号はローレベル信号である、
均等化信号端子
を更に備える請求項９又は１０に記載のバッテリ保護チップ。
第１モジュール及び第２モジュールを備え、
前記第１モジュールは第１制御端子から前記第２モジュールへ第１制御信号を送信し、前記第２モジュールは第２制御端子から前記第１モジュールへ第２制御信号を送信し、
前記第１モジュールは、前記第１端子及び前記均等化信号端子を有し、前記均等化信号端子が前記均等化信号をローレベル信号として受信した場合に前記第２制御信号に基づいて前記第１端子を制御して前記強い引き上げ信号を出力するように構成され、前記均等化信号端子が前記均等化信号をハイレベル信号として受信した場合に前記第２制御信号に基づいて前記第１端子を制御して前記弱い引き下げ信号を出力し且つ前記第１制御端子を制御して前記第１制御信号を出力するように構成されており、
前記第２モジュールは、前記第２端子及び前記均等化信号端子を有し、前記均等化信号端子が前記均等化信号をローレベル信号として受信した場合に前記第１制御信号に基づいて前記第２端子を制御して前記強い引き下げ信号を出力するように構成され、前記均等化信号端子が前記均等化信号をハイレベル信号として受信した場合に前記第１制御信号に基づいて前記第２端子を制御して前記弱い引き上げ信号を出力し且つ前記第２制御端子を制御して前記第２制御信号を出力するように構成され、前記第１制御信号は前記第２制御信号とは異なる状態を有する
請求項９から１１までのいずれか一つに記載のバッテリ保護チップ。
前記第１モジュールは、
前記第２制御信号及び前記均等化信号に基づいて第１決定信号を生成するように構成された第１決定部と、
前記第１決定信号に基づいてレベル変更信号を生成するよう構成されたレベル変更部と、
前記レベル変更信号に基づいて引き上げ信号及び第３制御信号を生成するように構成され、前記引き上げ信号は前記第３制御信号とは異なる状態を有し且つ前記第３制御信号及び前記第１決定信号に基づいて前記第１決定部が第２決定信号を生成するように更に構成されている、引き上げ制御部と、
前記第２決定信号に基づいて前記第１制御信号を生成するように構成されている第１制御部と
を備える
請求項９から１２までのいずれか一つに記載のバッテリ保護チップ。
前記第２モジュールは、
前記第１制御信号及び前記均等化信号に基づいて第３決定信号を生成するように構成された第２決定部と、
前記第３決定信号に基づいて引き下げ信号、第４制御信号、及び第５制御信号を生成するように構成され、該第４制御信号、第５制御信号、及び前記第３決定信号に基づいて前記第２決定部が第４決定信号を生成するように更に構成されている、引き下げ制御部と、
前記第４決定信号に基づいて前記第２制御信号を生成するように構成されている第２制御部と
を備える
請求項９から１３までのいずれか一つに記載のバッテリ保護チップ。
前記均等化信号がローレベル信号である場合、前記第３制御信号はローレベル信号であり、前記第４制御信号はローレベル信号であり、前記第５制御信号はハイレベル信号であり、前記第１制御信号はハイレベル信号であり、
前記均等化信号がハイレベル信号である場合、前記第３制御信号はハイレベル信号であり、前記第４制御信号はローレベル信号であり、前記第５制御信号はローレベル信号であり、前記第２制御信号はローレベル信号である
請求項９から１４までのいずれか一つに記載のバッテリ保護チップ。
前記第１制御端子、前記第２制御端子、及び前記均等化端子夫々に接続され、保護される前記バッテリパック内の前記バッテリの電圧に基づいてパック内均等化を開始するか否かを決定し、前記第１制御信号及び第２制御信号に基づいてパック間均等化を開始するか否かを決定する均等化決定モジュール
を更に備える
請求項９から１５までのいずれか一つに記載のバッテリ保護チップ。