CN107315708B - 一种芯片间级联应用电路 - Google Patents

一种芯片间级联应用电路 Download PDF

Info

Publication number
CN107315708B
CN107315708B CN201710567696.XA CN201710567696A CN107315708B CN 107315708 B CN107315708 B CN 107315708B CN 201710567696 A CN201710567696 A CN 201710567696A CN 107315708 B CN107315708 B CN 107315708B
Authority
CN
China
Prior art keywords
circuit
cascade
nmos transistor
output end
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710567696.XA
Other languages
English (en)
Other versions
CN107315708A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DANGSHAN TAILAI ELECTRICAL EQUIPMENT Co.,Ltd.
Original Assignee
Dangshan Tailai Electrical Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dangshan Tailai Electrical Equipment Co ltd filed Critical Dangshan Tailai Electrical Equipment Co ltd
Priority to CN201710567696.XA priority Critical patent/CN107315708B/zh
Publication of CN107315708A publication Critical patent/CN107315708A/zh
Application granted granted Critical
Publication of CN107315708B publication Critical patent/CN107315708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种芯片间级联应用电路，属于半导体集成电路技术领域。该电路包括至少两个芯片；每个芯片均包含级联模块上部分电路、级联模块下部分电路；所述下一级芯片的级联模块下部分电路的输出端连接上一芯片的级联模块上部分电路的输出端；所述第一级芯片的级联模块下部分电路输出端和所述最后一级芯片的级联模块上部分电路输出端均连接逻辑处理模块；逻辑处理模块的输出端作为整个电路的输出端。本发明中用于芯片间的级联应用电路，能够在省掉处理器的情况下使多颗芯片级联共同作用，大大降低了系统的成本。

Description

一种芯片间级联应用电路
技术领域
本发明属于半导体集成电路技术领域，具体涉及一种用于芯片间级联应用电路。
背景技术
级联应用，就是把多个相同或相似功能的模块通过规律性的连接方式进行连接。级联电路现在被广泛应用于很多场合中，串联锂电池应用就是其中之一。
在串联锂电池应用中，需要对每节锂电池的电压进行检测，以对其充电和放电行为进行控制。然而多节锂电池的检测结果如何实现同步控制，是个非常困难的问题。目前的解决方法是把每节锂电池的检测结果送入处理器，通过处理器对每节的检测结果进行处理后，对每节锂电池进行单独控制。这种通过处理器来控制的传统方法非常复杂，而且需要大量的程序实现，成本昂贵。
发明内容
为解决现有锂电池串联应用解决方案成本昂贵的技术问题，本发明提供了一种用于串联锂电池应用的级联应用电路。
一种芯片间级联应用电路，包括：至少两个芯片；每个芯片均包含级联模块上部分电路、级联模块下部分电路；所述下一级芯片的级联模块下部分电路的输出端连接上一芯片的级联模块上部分电路的输出端；所述第一级芯片的级联模块下部分电路输出端和所述最后一级芯片的级联模块上部分电路输出端均连接逻辑处理模块；逻辑处理模块的输出端作为整个电路的输出端。
进一步的，所述芯片为3级。
进一步的，所述级联模块上部分电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一PMOS晶体管P1的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第一NMOS晶体管N1的栅极和漏极以及第二NMOS晶体管N2的栅极；第二PMOS晶体管P2的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第二NMOS晶体管N2的漏极；第一NMOS晶体管N1的源极接地；第二NMOS晶体管N2的源极接输出UP；第三NMOS晶体管N3的栅极接上半部分电路输入端INU，源极接地，漏极接模块的输出UP。
进一步的，第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一NMOS晶体管N1的栅极接偏置电流输入端NBIAS，源极接地，漏极接第一PMOS晶体管P1的栅极和漏极以及第二PMOS晶体管P2的栅极；第二NMOS晶体管N2的栅极接偏置电流输入端NBIAS，源极接地，漏极接第二PMOS晶体管P2的漏极；第三NMOS晶体管N3的栅极接偏置电流输入端NBIAS，源极接地，漏极接输出端DOWN；第一PMOS晶体管P1的源极接电源；第二PMOS晶体管P2的源极接输出端DOWN；第三PMOS晶体管P3的栅极接下半部分电路输入端IND，源极接电源，漏极接输出端DOWN。
本发明中用于芯片间的级联应用电路，能够在省掉处理器的情况下使多颗芯片级联共同作用，大大降低了系统的成本。
附图说明
图1是本发明第一实施方式提供的芯片间级联应用电路结构示意图；
图2是本发明第一实施方式提供的级联上部分电路结构示意图；
图3是本发明第一实施方式提供的级联下部分电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
为解决现有锂电池串联应用解决方案成本昂贵的技术问题，本发明提供了一种用于串联锂电池应用的级联应用电路。至少两级芯片；每级芯片均包含级联模块上部分电路、级联模块下部分电路；所述下一级芯片的级联模块下部分电路的输出端连接上一芯片的级联模块上部分电路的输出端；所述第一级芯片的级联模块下部分电路输出端和所述最后一级芯片的级联模块上部分电路输出端均连接逻辑处理模块；逻辑处理模块的输出端作为整个电路的输出端。
如图1所述，采用3级芯片为例，详细描述芯片间级联应用电路。芯片一包括级联模块上部分电路11、级联模块下部分电路12、芯片二包括级联模块上部分电路21、级联模块下部分电路22、芯片三包括级联模块上部分电路31、级联模块下部分电路32、逻辑处理模块4；芯片二的级联模块下部分电路22输出DOWN2连接芯片一的级联模块上部分电路11输出UP1，芯片三的级联模块下部分电路32输出DOWN3连接芯片二的级联模块上部分电路21输出UP2，芯片一的级联模块下部分电路12输出DOWN1、芯片三的级联模块上部分电路31输出UP3连接逻辑处理模块4，逻辑处理模块4的输出端作OUT为整个电路的输出端。
一种级联模块上部分电路，如图2所示，包括第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一PMOS晶体管P1的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第一NMOS晶体管N1的栅极和漏极以及第二NMOS晶体管N2的栅极；第二PMOS晶体管P2的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第二NMOS晶体管N2的漏极；第一NMOS晶体管N1的源极接地；第二NMOS晶体管N2的源极接输出UP；第三NMOS晶体管N3的栅极接上半部分电路输入端INU，源极接地，漏极接模块的输出UP。
一种级联模块下部分电路，如图3所示，包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一NMOS晶体管N1的栅极接偏置电流输入端NBIAS，源极接地，漏极接第一PMOS晶体管P1的栅极和漏极以及第二PMOS晶体管P2的栅极；第二NMOS晶体管N2的栅极接偏置电流输入端NBIAS，源极接地，漏极接第二PMOS晶体管P2的漏极；第三NMOS晶体管N3的栅极接偏置电流输入端NBIAS，源极接地，漏极接输出端DOWN；第一PMOS晶体管P1的源极接电源；第二PMOS晶体管P2的源极接输出端DOWN；第三PMOS晶体管P3的栅极接下半部分电路输入端IND，源极接电源，漏极接输出端DOWN。
本发明中用于芯片间的级联应用电路，能够在省掉处理器的情况下使多颗芯片级联共同作用，大大降低了系统的成本。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (3)

1.一种芯片间级联应用电路，其特征在于，包括：至少两级芯片；每级芯片均包含级联模块上部分电路、级联模块下部分电路；下一级芯片的级联模块下部分电路的输出端连接上一级芯片的级联模块上部分电路的输出端；第一级芯片的级联模块下部分电路输出端和最后一级芯片的级联模块上部分电路输出端均连接逻辑处理模块；逻辑处理模块的输出端作为整个电路的输出端；
所述级联模块上部分电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一PMOS晶体管P1的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第一NMOS晶体管N1的栅极和漏极以及第二NMOS晶体管N2的栅极；第二PMOS晶体管P2的栅极接偏置电流输入端PBIAS，源极接电源，漏极接第二NMOS晶体管N2的漏极；第一NMOS晶体管N1的源极接地；第二NMOS晶体管N2的源极接输出UP；第三NMOS晶体管N3的栅极接上半部分电路输入端INU，源极接地，漏极接模块的输出UP。
2.根据权利要求1所述芯片间级联应用电路，其特征在于，所述芯片为3级。
3.根据权利要求1所述芯片间级联应用电路，其特征在于，所述级联模块下部分电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3；第一NMOS晶体管N1的栅极接偏置电流输入端NBIAS，源极接地，漏极接第一PMOS晶体管P1的栅极和漏极以及第二PMOS晶体管P2的栅极；第二NMOS晶体管N2的栅极接偏置电流输入端NBIAS，源极接地，漏极接第二PMOS晶体管P2的漏极；第三NMOS晶体管N3的栅极接偏置电流输入端NBIAS，源极接地，漏极接输出端DOWN；第一PMOS晶体管P1的源极接电源；第二PMOS晶体管P2的源极接输出端DOWN；第三PMOS晶体管P3的栅极接下半部分电路输入端IND，源极接电源，漏极接输出端DOWN。
CN201710567696.XA 2017-07-12 2017-07-12 一种芯片间级联应用电路 Active CN107315708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710567696.XA CN107315708B (zh) 2017-07-12 2017-07-12 一种芯片间级联应用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710567696.XA CN107315708B (zh) 2017-07-12 2017-07-12 一种芯片间级联应用电路

Publications (2)

Publication Number Publication Date
CN107315708A CN107315708A (zh) 2017-11-03
CN107315708B true CN107315708B (zh) 2020-11-20

Family

ID=60178765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710567696.XA Active CN107315708B (zh) 2017-07-12 2017-07-12 一种芯片间级联应用电路

Country Status (1)

Country Link
CN (1) CN107315708B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726709A (zh) * 2008-10-21 2010-06-09 精工电子有限公司 电池状态监视电路及电池装置
CN101830269A (zh) * 2010-03-30 2010-09-15 吕成学 电动自行车内置电机内置锂电池和保护板
CN103187743A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 电池保护芯片的级联平衡控制装置及电池保护芯片
KR20130133557A (ko) * 2012-05-29 2013-12-09 주식회사 아이티엠반도체 직렬 또는 병렬 전환이 가능한 배터리 시스템
CN103963656A (zh) * 2013-01-25 2014-08-06 株式会社京滨 蓄电池系统
CN104849536A (zh) * 2015-06-11 2015-08-19 中国人民解放军国防科学技术大学 一种应用于可串联锂电池组保护芯片的检测电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726709A (zh) * 2008-10-21 2010-06-09 精工电子有限公司 电池状态监视电路及电池装置
CN101830269A (zh) * 2010-03-30 2010-09-15 吕成学 电动自行车内置电机内置锂电池和保护板
CN103187743A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 电池保护芯片的级联平衡控制装置及电池保护芯片
KR20130133557A (ko) * 2012-05-29 2013-12-09 주식회사 아이티엠반도체 직렬 또는 병렬 전환이 가능한 배터리 시스템
CN103963656A (zh) * 2013-01-25 2014-08-06 株式会社京滨 蓄电池系统
CN104849536A (zh) * 2015-06-11 2015-08-19 中国人民解放军国防科学技术大学 一种应用于可串联锂电池组保护芯片的检测电路

Also Published As

Publication number Publication date
CN107315708A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN101034884B (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN105471409B (zh) 具有共享反相器的低面积触发器
CN106941317A (zh) 电荷泵单元及电荷泵电路
US8330515B2 (en) Inverting zipper repeater circuit
CN104319275A (zh) 静电放电保护电路
CN107911104B (zh) 时钟门控电路
US9246489B1 (en) Integrated clock gating cell using a low area and a low power latch
US9373612B1 (en) Electrostatic discharge protection circuits and methods
CN106033960A (zh) 一种低功耗上电复位电路
EP3682545A1 (en) Glitch-free wide supply range transceiver for integrated circuits
KR100842402B1 (ko) 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터
US9385718B1 (en) Input-output buffer circuit with a gate bias generator
US7755392B1 (en) Level shift circuit without high voltage stress of transistors and operating at low voltages
US6661274B1 (en) Level converter circuit
US20100214002A1 (en) Signal level conversion circuit
CN107315708B (zh) 一种芯片间级联应用电路
CN105720956A (zh) 一种基于FinFET器件的双时钟控制触发器
US8350609B2 (en) Semiconductor device
US20110193588A1 (en) Multi-mode circuit and a method for preventing degradation in the multi-mode circuit
KR102034903B1 (ko) Cmos 인버터 회로장치
CN113033138B (zh) 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构
US9407255B2 (en) Circuit
CN104836565A (zh) 可快速切换栅极电位的输出缓冲器及静电防护电路
CN106330139B (zh) 延迟单元
US20160064916A1 (en) Detection circuit and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201030

Address after: 234000 Economic Development Zone of Dangshan County, Suzhou City, Anhui Province (within the standardized plant area)

Applicant after: DANGSHAN TAILAI ELECTRICAL EQUIPMENT Co.,Ltd.

Address before: 410205 Fugu Linyu District, No. 408 Tongzipo West Road, Changsha High-tech Development Zone, Changsha City, Hunan Province, F19 Building 1804

Applicant before: CHANGSHA FANGXINGTENG ELECTRONIC TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant