CN107317059B - 电池保护芯片级联的均衡控制电路 - Google Patents

电池保护芯片级联的均衡控制电路 Download PDF

Info

Publication number
CN107317059B
CN107317059B CN201710526320.4A CN201710526320A CN107317059B CN 107317059 B CN107317059 B CN 107317059B CN 201710526320 A CN201710526320 A CN 201710526320A CN 107317059 B CN107317059 B CN 107317059B
Authority
CN
China
Prior art keywords
tube
transistor
pmos
voltage
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710526320.4A
Other languages
English (en)
Other versions
CN107317059A (zh
Inventor
刘雨鑫
李演明
张豪
席晓丽
周罡
曹灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhonghexin Microelectronics Co ltd
Original Assignee
Xi'an Huatai Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Huatai Semiconductor Technology Co Ltd filed Critical Xi'an Huatai Semiconductor Technology Co Ltd
Priority to CN201710526320.4A priority Critical patent/CN107317059B/zh
Publication of CN107317059A publication Critical patent/CN107317059A/zh
Application granted granted Critical
Publication of CN107317059B publication Critical patent/CN107317059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4207—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4278—Systems for data transfer from batteries, e.g. transfer of battery parameters to a controller, data transferred between battery controller and main controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种电池保护芯片级联的均衡控制电路，所述装置主要包括多个串联锂电保护芯片，每个电池保护芯片均具有均衡检测单元，可实现本级芯片组内电池组的均衡。同时芯片的均衡检测单元具有BUP端和BDN端，本节锂电保护芯片的BUP端与上一节锂电保护芯片的BDN端连接，本节锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端连接。本发明能实现多级芯片的级联，并通过BUP端和BDN端传送和接受均衡信号，最终实现多串电池组同时均衡。

Description

电池保护芯片级联的均衡控制电路
技术领域
本发明属于电池管理技术领域，具体涉及电池保护芯片级联的均衡控制电路。
背景技术
随着技术的发展，锂电池的发展越来越快，锂电池也越来越多地应用在各个领域，因此，其安全性也逐渐成为大家密切关注的问题。目前，在电池保护芯片的均衡检测电路中通常只有单节芯片电池内部的组内均衡，而不能实现各节芯片之间的组间均衡，即使有些芯片可以多节级联实现多组电池均衡，但是电路比较复杂。因此，用简单的电路实现多节芯片级联，多串电池组能够同时实现均衡就显得尤为重要。
发明内容
本发明的目的在于克服上述不足，提供一种电池保护芯片级联的均衡控制电路，对多节芯片级联，多串电池组能够同时实现均衡，并且电路简单，从而解决现有技术的不足。
为了达到上述目的，本发明采用的技术方案是，电池保护芯片级联的均衡控制电路，包括多节锂电保护芯片，每节锂电保护芯片均具有BUP端和BDN端，本节锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端连接；
锂电保护芯片中设置有均衡检测电路和逻辑控制单元，均衡检测电路包括阈值检测单元A1和阈值检测单元A2，阈值检测单元A1的第一输入端连接至电压VCC，第二输入端连接至直流电流源I2的输入端，直流电流源I2的输出端接地VSS；阈值检测单元A1的第一输出端分别连接至BUP引脚以及直流电流源I1的输入端，直流电流源I1的输出端接地VSS，直流电流源I1与阈值检测单元A1的第一输出端之间设置有开关SW1；第二输出端分别连接直流电流源I3输入端以及逻辑控制单元输入端用来控制逻辑控制单元，直流电流源I3的输出端接地VSS；
直流电流源I4、直流电流源I5和直流电流源I6的输入端均由VDD控制，直流电流源I4的输出端通过开关SW2连接阈值检测单元A2的第一输出端以及BDN引脚；直流电流源I5的输出端连接至阈值检测单元A2的第二输入端，阈值检测单元A2的第一输入端接地VSS，阈值检测单元A2的第二输出端分别连接至直流电流源I6的输出端以及反相器A3的输入端，反相器A3的输出为DN信号连接至逻辑控制单元，用来控制逻辑控制单元，逻辑控制单元输出信号为CB1～CBn。
还包括开关控制逻辑电路，包括反相器A106和反相器A108，其中，反相器A106的输入端由UP信号控制，反相器A106的输出端信号传送给逻辑与门A107的一个输入端，反相器A108的输入端由DN信号控制，反相器A108的输出端信号传送给逻辑与门A109的一个输入端，逻辑与门A107和A109的另一个输入端均由STOP信号控制，逻辑与门A107的输出为S_DN信号用于控制开关SW2的状态，逻辑与门A109的输出信号经反相器A110后输出为S_UP信号用于控制开关SW1的状态。
均衡检测电路中，PMOS管M101、PMOS管M106与PMOS管M102、PMOS管M107构成电流镜作为直流电流源I4，PMOS管M101、PMOS管M106与PMOS管M103、PMOS管M108构成电流镜作为直流电流源I5，PMOS管M101、PMOS管M106与PMOS管M104、PMOS管M109构成电流镜作为直流电流源I6，PMOS管M101、PMOS管M106与PMOS管M105、PMOS管M110构成电流镜，这四组电流镜的源头均为PMOS管M101、PMOS管M106，均由直流电流源I101提供镜像电流；PMOS管M101、PMOS管M102、PMOS管M103、PMOS管M104、PMOS管M105的源极均由电压VDD控制，PMOS管M106的漏极与直流电流源I101的输入端连接，直流电流源I101的输出端接地VSS，PMOS管M107的漏极与PMOS管M118的源极连接，PMOS管M118作为开关SW2，其栅极由S_DN信号控制；电阻R2、NMOS管M119以及NMOS管M120构成了阈值检测单元A2，NMOS管M119的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M119的栅极作为阈值检测单元A2的第二输入端连接PMOS管M108的漏极，电阻R2的另一端与NMOS管M119的漏极以及NMOS管M120的栅极连接；NMOS管M120的漏极作为阈值检测单元A2的第二输出端连接PMOS管M109的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M120的源极作为阈值检测单元A2的第一输出端与PMOS管M118的漏极以及引脚BDN连接；
PMOS管M110的漏极分别与高压NMOS管M111的漏极和栅极、NMOS管M112的栅极以及高压NMOS管M115的栅极连接，高压NMOS管M111的源极与NMOS管M121的漏极连接，高压NMOS管M112的源极与NMOS管M117的漏极连接，NMOS管M117的栅极由S_UP信号控制，NMOS管M117的源极连接NMOS管M122的漏极，高压NMOS管M115的源极连接NMOS管M123的漏极；NMOS管M121与NMOS管M122、NMOS管M123、NMOS管M124构成电流镜，NMOS管M121为电流镜源头，由直流电流源I101提供镜像电流，NMOS管M121与NMOS管M122作为直流电流源I1，其中NMOS管M121与NMOS管M123构成的电流镜作为直流电流源I2，NMOS管M121与NMOS管M124构成的电流镜作为直流电流源I3；
高压PMOS管M113、高压PMOS管M114和电阻R1构成阈值检测单元A1，高压PMOS管M113的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M113的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M115的漏极，电阻R1的另一端与高压PMOS管M113的漏极和高压PMOS管M114的栅极连接；高压PMOS管M114的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M112的漏极，高压PMOS管M114的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M116的漏极，高压NMOS管M116的栅极由电压VDD控制，高压NMOS管M116的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号。
均衡检测电路中，高压PMOS管M306、高压PMOS管M307和电阻R1构成阈值检测单元A1，高压PMOS管M306的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M306的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M310的漏极，电阻R1的另一端与高压PMOS管M306的漏极和高压PMOS管M307的栅极连接；高压PMOS管M307的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M309的漏极，高压PMOS管M307的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M311的漏极，高压NMOS管M311的栅极由电压VDD控制，高压NMOS管M311的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号；
PMOS管M301与PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305构成电流镜，PMOS管M301为电流镜的源头，由直流电流源I301提供镜像电流，其中，PMOS管M301与PMOS管M302构成的电流镜作为直流电流源I4，PMOS管M301与PMOS管M303构成的电流镜作为直流电流源I5，其中PMOS管M301与PMOS管M304构成的电流镜作为直流电流源I6；PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305的源极均由电压VDD控制，PMOS管M301的漏极与直流电流源I301的输入端连接，直流电流源I301的输出端接地；PMOS管M302的漏极与PMOS管M313的源极连接，PMOS管M313作为开关SW2，其栅极由S_DN信号控制；
电阻R2、NMOS管M314以及NMOS管M315构成了阈值检测单元A2，NMOS管M314的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M314的栅极作为阈值检测单元A2的第二输入端连接PMOS管M303的漏极，电阻R2的另一端与NMOS管M314的漏极以及NMOS管M315的栅极连接；NMOS管M315的漏极作为阈值检测单元A2的第二输出端连接PMOS管M304的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M315的源极作为阈值检测单元A2的第一输出端与PMOS管M313的漏极以及引脚BDN连接；
PMOS管M305的漏极与高压NMOS管M308的漏极连接，高压NMOS管M308的源极与NMOS管M316的漏极连接，NMOS管M316与NMOS管M317、NMOS管M318、NMOS管M319构成电流镜，NMOS管M316为电流镜的源头，由直流电流源I301提供镜像电流，其中，NMOS管M316与NMOS管M317构成的电流镜作为直流电流源I1，NMOS管M316与NMOS管M318构成的电流镜作为直流电流源I2，其中NMOS管M316与NMOS管M319构成的电流镜作为直流电流源I3，NMOS管M316、NMOS管M317、NMOS管M318和NMOS管M319的源极均接地VSS；
高压NMOS管M308与高压NMOS管M309、高压NMOS管M310构成电流镜，高压NMOS管M308的源极连接至高压NMOS管M316的漏极，高压NMOS管M309的源极连接高压NMOS管M312的漏极，高压NMOS管M312作为开关SW1，其栅极接入S_UP信号，高压NMOS管M312的源极连接NMOS管M317的漏极；高压NMOS管M310的源极连接NMOS管M318的漏极。
当前锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端之间连接有电阻。
包括电池CELL1～CELLn，电池CELLi的正极与的电阻RCBi的一端连接，电阻RCBi的另一端连接有NMOS管MBi的漏极，NMOS管MBi的栅极分别由对应的逻辑控制单元输出信号CBi控制，电池CELLi的正极通过电阻Ri和Ci组成的RC滤波电路接地VSS。
均衡检测电路中，高压PMOS管M206和高压PMOS管M207构成阈值检测单元A1，高压PMOS管M206的源极作为阈值检测单元A1的第一输入端连接电压VCC，高压PMOS管M206的栅极和漏极以及高压PMOS管M206的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M208的漏极；高压PMOS管M207的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M205的漏极，高压PMOS管M207的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M209的漏极，高压NMOS管M209的栅极由电压VDD控制，高压NMOS管M209的源极连接至电阻R8一端以及施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号，电阻R8另一端接地VSS；
NMOS管M202以及NMOS管M203构成了阈值检测单元A2，NMOS管M202的源极作为阈值检测单元A2的第一输入端接地VSS，NMOS管M202的栅极和漏极以及NMOS管M203的栅极作为阈值检测单元A2的第二输入端连接电阻R202的一端；NMOS管M203的漏极作为阈值检测单元A2的第二输出端连接电阻R203的一端以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M203的源极作为阈值检测单元A2的第一输出端与PMOS管M201的漏极以及引脚BDN连接，PMOS管M201作为开关SW1，其栅极由信号S_DN控制，其源极连接电阻R201一端，电阻R201、R202、R203的另一端连接至电压VDD分别作为直流电流源I4、I5、I6；
电阻R204一端连接至电压VDD，另一端连接至高压NMOS管M204的漏极和栅极、高压NMOS管M205的栅极以及高压NMOS管M208的栅极，高压NMOS管M204的源极通过电阻R205接地VSS，高压NMOS管M204的源极连接至高压NMOS管M210的漏极，高压NMOS管M210作为开关SW1，其栅极由S_UP信号控制，高压NMOS管M210的源极通过电阻R206接地VSS，高压NMOS管M210的源极通过电阻R207接地VSS，电阻R205、电阻R206和电阻R207分别作为直流电流源I1、I2、I3。
锂电保护芯片至少为两级级联。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明实现了多节芯片的级联，多串电池组能够同时实现均衡，通过上节锂电保护芯片的BDN引脚和本节锂电保护芯片的BUP引脚的连接，实现上节锂电保护芯片的均衡信号向本节锂电保护芯片传递以及本节锂电保护芯片的均衡信号向上节锂电保护芯片传递。通过下节锂电保护芯片的BUP引脚和本节锂电保护芯片的BDN引脚的连接，实现下节锂电保护芯片的均衡信号向本节锂电保护芯片传递以及本节锂电保护芯片的均衡信号向下节锂电保护芯片传递。
2、用简单的电路结构实现均衡信号传递的功能，并通过逻辑处理实现均衡信号隔节传递让整个电池组都能同时发生均衡。
附图说明
图1是本发明的结构框图；
图2是本发明实施例1中的电路原理图；
图3是本发明实施例2中的电路原理图；
图4是本发明实施例3中的电路原理图。
图5是本发明的开关逻辑控制电路原理图。
附图中：1-均衡检测单元。
具体实施方式
下面结合附图和实施例对本发明做进一步说明。
电池保护芯片包括串联在一起的多节电池，每节电池是否实现均衡由逻辑控制单元产生的信号控制，各节锂电保护芯片串联在一起实现级联，每节锂电保护芯片均具有BUP端和BDN端，本节锂电保护芯片的BUP端与上一节锂电保护芯片的BDN端连接，本节锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端连接；下面以A、B两节锂电保护芯片级联应用为例，其组间均衡原则如表1所示：
表1
信号说明：锂电保护IC(芯片)均衡状态：“H”表示电池组中所有电池电压均在均衡阈值以上；“M”表示电池组中有电池电压在均衡阈值以下；“L”表示电池组内所有电池电压在均衡阈值以下。
由表1可知，当A、B芯片电池组内所有电池电压同时在均衡阈值以下(L)或者同时在均衡阈值以上(H)时，A、B芯片均不会发生均衡；
当A、B芯片中的其中一节芯片中电池组内的所有电池电压均在均衡阈值以下(L)时，则该节芯片不会发生均衡，若另一节芯片电池组内有电池电压在均衡阈值以下(M)，则这节芯片发生均衡；
当A、B芯片中的其中一节芯片电池组内的所有电池电压在均衡阈值以下(L)，则该节芯片不会发生均衡，若另一节芯片电池组内的所有电池电压均在均衡阈值以上(H)，则这节芯片也会发生均衡；
当A、B芯片中其中一节芯片电池组内有电池电压在均衡阈值以下(M)，而另一节芯片电池组内的所有电池电压均在均衡阈值以上(H)时，则两节芯片均发生均衡。
均衡级联应用时，各节锂电保护IC(芯片)均可将自身的均衡信息传输给相邻的锂电保护IC(芯片)。锂电保护IC内部的均衡信息通过BUP、BDN端子进行传输，遵循先进行组内均衡，再进行组间均衡原则。以A、B、C三节锂电保护IC级联应用为例，其组间均衡原则如表2所示：
表2
信号说明：锂电保护IC均衡状态：“H”表示电池组中所有电池均在均衡阈值以上；“M”表示电池组中有电池电压在均衡阈值以下。
由表2可知，在编号1或者编号8的情况下，A、B、C三节芯片均衡不会被强制打开；在编号2的情况下，B芯片传递均衡信号给C芯片，C芯片均衡会被强制打开；在编号3的情况下，A、C芯片同时发送均衡信号给B芯片，B芯片均衡会被强制打开；在编号4的情况下，A芯片先给B芯片传递均衡信号，B芯片均衡先被强制打开后，B芯片发送均衡信号给C芯片，使C芯片均衡也被强制打开，实现均衡信号隔节传递；在编号5的情况下，B芯片给A芯片传递均衡信号，A芯片均衡会被强制打开；在编号6的情况下，B芯片同时给A、C芯片传递均衡信号，A、C芯片均衡都被强制打开；在编号7的情况下，C先芯片给B芯片传递均衡信号，B芯片均衡先被强制打开后，B芯片发送均衡信号给A芯片，使A芯片均衡也被强制打开，实现均衡信号隔节传递。
如图1所示，本发明包括至少为两级级联的锂电保护芯片，每节锂电保护芯片均具有BUP端和BDN端，本节锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端连接，当前锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端之间连接有电阻；电池CELLi的正极与的电阻RCBi的一端连接，电阻RCBi的另一端连接有NMOS管MBi的漏极，NMOS管MBi的栅极分别由对应的逻辑控制单元输出信号CBi控制，电池CELLi的正极通过电阻Ri和Ci组成的RC滤波电路接地VSS；
锂电保护芯片中设置有均衡检测电路和逻辑控制单元，均衡检测电路包括阈值检测单元A1和阈值检测单元A2，阈值检测单元A1的第一输入端连接至电压VCC，第二输入端连接至直流电流源I2的输入端，直流电流源I2的输出端接地VSS；阈值检测单元A1的第一输出端分别连接至BUP引脚以及直流电流源I1的输入端，直流电流源I1的输出端接地VSS，直流电流源I1与阈值检测单元A1的第一输出端之间设置有开关SW1；第二输出端分别连接直流电流源I3输入端以及逻辑控制单元输入端用来控制逻辑控制单元，直流电流源I3的输出端接地VSS；
直流电流源I4、直流电流源I5和直流电流源I6的输入端均由VDD控制，直流电流源I4的输出端通过开关SW2连接阈值检测单元A2的第一输出端以及BDN引脚；直流电流源I5的输出端连接至阈值检测单元A2的第二输入端，阈值检测单元A2的第一输入端接地VSS，阈值检测单元A2的第二输出端分别连接至直流电流源I6的输出端以及反相器A3的输入端，反相器A3的输出为DN信号连接至逻辑控制单元，用来控制逻辑控制单元，逻辑控制单元输出信号为CB1～CBn。
如图5所示，本发明还包括开关控制逻辑电路，包括反相器A106和反相器A108，其中，反相器A106的输入端由UP信号控制，反相器A106的输出端信号传送给逻辑与门A107的一个输入端，反相器A108的输入端由DN信号控制，反相器A108的输出端信号传送给逻辑与门A109的一个输入端，逻辑与门A107和A109的另一个输入端均由STOP信号控制，逻辑与门A107的输出为S_DN信号用于控制开关SW2的状态，逻辑与门A109的输出信号经反相器A110后输出为S_UP信号用于控制开关SW1的状态。
如图2所示，在本发明的实施例1的均衡检测电路1中，PMOS管M101、PMOS管M106与PMOS管M102、PMOS管M107构成电流镜作为直流电流源I4，PMOS管M101、PMOS管M106与PMOS管M103、PMOS管M108构成电流镜作为直流电流源I5，PMOS管M101、PMOS管M106与PMOS管M104、PMOS管M109构成电流镜作为直流电流源I6，PMOS管M101、PMOS管M106与PMOS管M105、PMOS管M110构成电流镜，这四组电流镜的源头均为PMOS管M101、PMOS管M106，均由直流电流源I101提供镜像电流；PMOS管M101、PMOS管M102、PMOS管M103、PMOS管M104、PMOS管M105的源极均由电压VDD控制，PMOS管M106的漏极与直流电流源I101的输入端连接，直流电流源I101的输出端接地VSS，PMOS管M107的漏极与PMOS管M118的源极连接，PMOS管M118作为开关SW2，其栅极由S_DN信号控制；电阻R2、NMOS管M119以及NMOS管M120构成了阈值检测单元A2，NMOS管M119的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M119的栅极作为阈值检测单元A2的第二输入端连接PMOS管M108的漏极，电阻R2的另一端与NMOS管M119的漏极以及NMOS管M120的栅极连接；NMOS管M120的漏极作为阈值检测单元A2的第二输出端连接PMOS管M109的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M120的源极作为阈值检测单元A2的第一输出端与PMOS管M118的漏极以及引脚BDN连接；
PMOS管M110的漏极分别与高压NMOS管M111的漏极和栅极、NMOS管M112的栅极以及高压NMOS管M115的栅极连接，高压NMOS管M111的源极与NMOS管M121的漏极连接，高压NMOS管M112的源极与NMOS管M117的漏极连接，NMOS管M117的栅极由S_UP信号控制，NMOS管M117的源极连接NMOS管M122的漏极，高压NMOS管M115的源极连接NMOS管M123的漏极；NMOS管M121与NMOS管M122、NMOS管M123、NMOS管M124构成电流镜，NMOS管M121为电流镜源头，由直流电流源I101提供镜像电流，NMOS管M121与NMOS管M122作为直流电流源I1，其中NMOS管M121与NMOS管M123构成的电流镜作为直流电流源I2，NMOS管M121与NMOS管M124构成的电流镜作为直流电流源I3；
高压PMOS管M113、高压PMOS管M114和电阻R1构成阈值检测单元A1，高压PMOS管M113的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M113的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M115的漏极，电阻R1的另一端与高压PMOS管M113的漏极和高压PMOS管M114的栅极连接；高压PMOS管M114的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M112的漏极，高压PMOS管M114的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M116的漏极，高压NMOS管M116的栅极由电压VDD控制，高压NMOS管M116的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号。
在本实施例中，当本节芯片组内电池均衡完毕时，STOP信号为高电平开始接受其它节芯片传递的均衡信号，此时如果本节芯片接收到上节芯片传递的均衡信号时，即本节芯片的BUP引脚被上节芯片上拉使高压PMOS管M114导通，则UP变为高电平，同时S_DN信号为低电平，PMOS管M118导通，本节芯片的BDN引脚被上拉，并向下一节芯片传递均衡信号；此时如果本节芯片接收到来自下一节芯片的均衡信号时，即本节芯片的BDN引脚被下节芯片下拉使NMOS管M120导通，则DN变为高电平，同时S_UP为高电平，NMOS管M117导通，本节芯片的BUP引脚被下拉，并向上一节芯片传递均衡信号。除上诉两种情况，还有本节芯片组内电池均衡未完成时会向其它节芯片传递均衡信号，此时STOP信号为低电平，S_DN信号为低电平，PMOS管M118导通，本节芯片的BDN引脚被上拉，向下一节芯片传递均衡信号；S_UP为高电平，NMOS管M117导通，本节芯片的BUP引脚被下拉，向上一节芯片传递均衡信号。
当BUP引脚没被上节芯片上拉时，BUP和VCC电压相等，高压PMOS管M114比高压PMOS管M113的栅源电压低，此时高压PMOS管M114没有导通，信号UP为低电平。同样，当BDN引脚没被下节芯片下拉时，BDN和VSS电压相等，NMOS管M120比PMOS管M119的栅源电压低，此时NMOS管M120没有导通，信号DN为低电平。
如图3所示，在本发明实施例2的均衡检测电路中，高压PMOS管M206和高压PMOS管M207构成阈值检测单元A1，高压PMOS管M206的源极作为阈值检测单元A1的第一输入端连接电压VCC，高压PMOS管M206的栅极和漏极以及高压PMOS管M206的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M208的漏极；高压PMOS管M207的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M205的漏极，高压PMOS管M207的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M209的漏极，高压NMOS管M209的栅极由电压VDD控制，高压NMOS管M209的源极连接至电阻R8一端以及施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号，电阻R8另一端接地VSS；
NMOS管M202以及NMOS管M203构成了阈值检测单元A2，NMOS管M202的源极作为阈值检测单元A2的第一输入端接地VSS，NMOS管M202的栅极和漏极以及NMOS管M203的栅极作为阈值检测单元A2的第二输入端连接电阻R202的一端；NMOS管M203的漏极作为阈值检测单元A2的第二输出端连接电阻R203的一端以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M203的源极作为阈值检测单元A2的第一输出端与PMOS管M201的漏极以及引脚BDN连接，PMOS管M201作为开关SW1，其栅极由信号S_DN控制，其源极连接电阻R201一端，电阻R201、R202、R203的另一端连接至电压VDD分别作为直流电流源I4、I5、I6；
电阻R204一端连接至电压VDD，另一端连接至高压NMOS管M204的漏极和栅极、高压NMOS管M205的栅极以及高压NMOS管M208的栅极，高压NMOS管M204的源极通过电阻R205接地VSS，高压NMOS管M204的源极连接至高压NMOS管M210的漏极，高压NMOS管M210作为开关SW1，其栅极由S_UP信号控制，高压NMOS管M210的源极通过电阻R206接地VSS，高压NMOS管M210的源极通过电阻R207接地VSS，电阻R205、电阻R206和电阻R207分别作为直流电流源I1、I2、I3。
在本实施例中，当本节芯片组内电池均衡完毕时，STOP信号为高电平开始接受其它节芯片传递的均衡信号。此时如果本节芯片接收到上节芯片传递的均衡信号时，即本节芯片的BUP引脚被上节芯片上拉使PMOS管M207导通，则UP变为高电平，同时S_DN信号为低电平，PMOS管M201导通，本节芯片的BDN引脚被上拉，并向下一节芯片传递均衡信号；此时如果本节芯片接收到来自下一节芯片的均衡信号时，即本节芯片的BDN引脚被下节芯片下拉使NMOS管M203导通，则DN变为高电平，同时S_UP为高电平，NMOS管M210导通，本节芯片的BUP引脚被下拉，并向上一节芯片传递均衡信号。除上诉两种情况，还有本节芯片组内电池均衡未完成时会向其它节芯片传递均衡信号，此时STOP信号为低电平，S_DN信号为低电平，PMOS管M201导通，本节芯片的BDN引脚被上拉，向下一节芯片传递均衡信号；S_UP为高电平，NMOS管M210导通，本节芯片的BUP引脚被下拉，向上一节芯片传递均衡信号。
PMOS管M207比PMOS管M206的阈值电压高，当BUP引脚没被上节芯片上拉时，BUP和VCC电压相等，此时PMOS管M207没有导通，信号UP为低电平。同样，NMOS管M203比PMOS管M202的阈值电压高，当BDN引脚没被下节芯片下拉时，BDN和VSS电压相等，此时NMOS管M203没有导通，信号DN为低电平。
如图4所示，在本发明的实施例3的均衡检测电路中，高压PMOS管M306、高压PMOS管M307和电阻R1构成阈值检测单元A1，高压PMOS管M306的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M306的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M310的漏极，电阻R1的另一端与高压PMOS管M306的漏极和高压PMOS管M307的栅极连接；高压PMOS管M307的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M309的漏极，高压PMOS管M307的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M311的漏极，高压NMOS管M311的栅极由电压VDD控制，高压NMOS管M311的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号；
PMOS管M301与PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305构成电流镜，PMOS管M301为电流镜的源头，由直流电流源I301提供镜像电流，其中，PMOS管M301与PMOS管M302构成的电流镜作为直流电流源I4，PMOS管M301与PMOS管M303构成的电流镜作为直流电流源I5，其中PMOS管M301与PMOS管M304构成的电流镜作为直流电流源I6；PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305的源极均由电压VDD控制，PMOS管M301的漏极与直流电流源I301的输入端连接，直流电流源I301的输出端接地；PMOS管M302的漏极与PMOS管M313的源极连接，PMOS管M313作为开关SW2，其栅极由S_DN信号控制；
电阻R2、NMOS管M314以及NMOS管M315构成了阈值检测单元A2，NMOS管M314的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M314的栅极作为阈值检测单元A2的第二输入端连接PMOS管M303的漏极，电阻R2的另一端与NMOS管M314的漏极以及NMOS管M315的栅极连接；NMOS管M315的漏极作为阈值检测单元A2的第二输出端连接PMOS管M304的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M315的源极作为阈值检测单元A2的第一输出端与PMOS管M313的漏极以及引脚BDN连接；
PMOS管M305的漏极与高压NMOS管M308的漏极连接，高压NMOS管M308的源极与NMOS管M316的漏极连接，NMOS管M316与NMOS管M317、NMOS管M318、NMOS管M319构成电流镜，NMOS管M316为电流镜的源头，由直流电流源I301提供镜像电流，其中，NMOS管M316与NMOS管M317构成的电流镜作为直流电流源I1，NMOS管M316与NMOS管M318构成的电流镜作为直流电流源I2，其中NMOS管M316与NMOS管M319构成的电流镜作为直流电流源I3，NMOS管M316、NMOS管M317、NMOS管M318和NMOS管M319的源极均接地VSS；
高压NMOS管M308与高压NMOS管M309、高压NMOS管M310构成电流镜，高压NMOS管M308的源极连接至高压NMOS管M316的漏极，高压NMOS管M309的源极连接高压NMOS管M312的漏极，高压NMOS管M312作为开关SW1，其栅极接入S_UP信号，高压NMOS管M312的源极连接NMOS管M317的漏极；高压NMOS管M310的源极连接NMOS管M318的漏极。
在本实施例中，当本节芯片组内电池均衡完毕时，STOP信号为高电平开始接受其它节芯片传递的均衡信号。此时如果本节芯片接收到上节芯片传递的均衡信号时，即本节芯片的BUP引脚被上节芯片上拉使高压PMOS管M307导通，则UP变为高电平，同时S_DN信号为低电平，PMOS管M313导通，本节芯片的BDN引脚被上拉，并向下一节芯片传递均衡信号；此时如果本节芯片接收到来自下一节芯片的均衡信号时，即本节芯片的BDN引脚被下节芯片下拉使NMOS管M315导通，则DN变为高电平，同时S_UP为高电平，NMOS管M312导通，本节芯片的BUP引脚被下拉，并向上一节芯片传递均衡信号。除上诉两种情况，还有本节芯片组内电池均衡未完成时会向其它节芯片传递均衡信号，此时STOP信号为低电平，S_DN信号为低电平，PMOS管M313导通，本节芯片的BDN引脚被上拉，向下一节芯片传递均衡信号；S_UP为高电平，NMOS管M312导通，本节芯片的BUP引脚被下拉，向上一节芯片传递均衡信号。
当BUP引脚没被上节芯片上拉时，BUP和VCC电压相等，PMOS管M307比PMOS管M306的栅源电压低，此时PMOS管M307没有导通，信号UP为低电平。同样，当BDN引脚没被下节芯片下拉时，BDN和VSS电压相等，NMOS管M315比PMOS管M314的栅源电压低，此时NMOS管M315没有导通，信号DN为低电平。

Claims (8)

1.电池保护芯片级联的均衡控制电路，其特征在于，包括多节锂电保护芯片，每节锂电保护芯片均具有BUP端和BDN端，本节锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端连接；
锂电保护芯片中设置有均衡检测电路和逻辑控制单元，均衡检测电路包括阈值检测单元A1和阈值检测单元A2，阈值检测单元A1的第一输入端连接至电压VCC，第二输入端连接至直流电流源I2的输入端，直流电流源I2的输出端接地VSS；阈值检测单元A1的第一输出端分别连接至BUP引脚以及直流电流源I1的输入端，直流电流源I1的输出端接地VSS，直流电流源I1与阈值检测单元A1的第一输出端之间设置有开关SW1；第二输出端分别连接直流电流源I3输入端以及逻辑控制单元输入端用来控制逻辑控制单元，直流电流源I3的输出端接地VSS；
直流电流源I4、直流电流源I5和直流电流源I6的输入端均由VDD控制，直流电流源I4的输出端通过开关SW2连接阈值检测单元A2的第一输出端以及BDN引脚；直流电流源I5的输出端连接至阈值检测单元A2的第二输入端，阈值检测单元A2的第一输入端接地VSS，阈值检测单元A2的第二输出端分别连接至直流电流源I6的输出端以及反相器A3的输入端，反相器A3的输出为DN信号连接至逻辑控制单元，用来控制逻辑控制单元，逻辑控制单元输出信号为CB1～CBn。
2.根据权利要求1所述的电池保护芯片级联的均衡控制电路，其特征在于，还包括开关控制逻辑电路，包括反相器A106和反相器A108，其中，反相器A106的输入端由UP信号控制，所述UP信号为上一节芯片的电池组均衡信号；反相器A106的输出端信号传送给逻辑与门A107的一个输入端，反相器A108的输入端由DN信号控制，反相器A108的输出端信号传送给逻辑与门A109的一个输入端，逻辑与门A107和A109的另一个输入端均由STOP信号控制，所述STOP信号为本节芯片的电池组均衡完毕信号；逻辑与门A107的输出为S_DN信号用于控制开关SW2的状态，逻辑与门A109的输出信号经反相器A110后输出为S_UP信号用于控制开关SW1的状态。
3.根据权利要求2所述的电池保护芯片级联的均衡控制电路，其特征在于，均衡检测电路中，PMOS管M101、PMOS管M106与PMOS管M102、PMOS管M107构成电流镜作为直流电流源I4，PMOS管M101、PMOS管M106与PMOS管M103、PMOS管M108构成电流镜作为直流电流源I5，PMOS管M101、PMOS管M106与PMOS管M104、PMOS管M109构成电流镜作为直流电流源I6，PMOS管M101、PMOS管M106与PMOS管M105、PMOS管M110构成电流镜，这四组电流镜的源头均为PMOS管M101、PMOS管M106，均由直流电流源I101提供镜像电流；PMOS管M101、PMOS管M102、PMOS管M103、PMOS管M104、PMOS管M105的源极均由电压VDD控制，PMOS管M106的漏极与直流电流源I101的输入端连接，直流电流源I101的输出端接地VSS，PMOS管M107的漏极与PMOS管M118的源极连接，PMOS管M118作为开关SW2，其栅极由S_DN信号控制；电阻R2、NMOS管M119以及NMOS管M120构成了阈值检测单元A2，NMOS管M119的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M119的栅极作为阈值检测单元A2的第二输入端连接PMOS管M108的漏极，电阻R2的另一端与NMOS管M119的漏极以及NMOS管M120的栅极连接；NMOS管M120的漏极作为阈值检测单元A2的第二输出端连接PMOS管M109的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M120的源极作为阈值检测单元A2的第一输出端与PMOS管M118的漏极以及引脚BDN连接；
PMOS管M110的漏极分别与高压NMOS管M111的漏极和栅极、NMOS管M112的栅极以及高压NMOS管M115的栅极连接，高压NMOS管M111的源极与NMOS管M121的漏极连接，高压NMOS管M112的源极与NMOS管M117的漏极连接，NMOS管M117的栅极由S_UP信号控制，NMOS管M117的源极连接NMOS管M122的漏极，高压NMOS管M115的源极连接NMOS管M123的漏极；NMOS管M121与NMOS管M122、NMOS管M123、NMOS管M124构成电流镜，NMOS管M121为电流镜源头，由直流电流源I101提供镜像电流，NMOS管M121与NMOS管M122作为直流电流源I1，其中NMOS管M121与NMOS管M123构成的电流镜作为直流电流源I2，NMOS管M121与NMOS管M124构成的电流镜作为直流电流源I3；
高压PMOS管M113、高压PMOS管M114和电阻R1构成阈值检测单元A1，高压PMOS管M113的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M113的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M115的漏极，电阻R1的另一端与高压PMOS管M113的漏极和高压PMOS管M114的栅极连接；高压PMOS管M114的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M112的漏极，高压PMOS管M114的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M116的漏极，高压NMOS管M116的栅极由电压VDD控制，高压NMOS管M116的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号。
4.根据权利要求2所述的电池保护芯片级联的均衡控制电路，其特征在于，均衡检测电路中，高压PMOS管M306、高压PMOS管M307和电阻R1构成阈值检测单元A1，高压PMOS管M306的源极作为阈值检测单元A1的第一输入端连接电压VCC，电阻R1的一端和高压PMOS管M306的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M310的漏极，电阻R1的另一端与高压PMOS管M306的漏极和高压PMOS管M307的栅极连接；高压PMOS管M307的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M309的漏极，高压PMOS管M307的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M311的漏极，高压NMOS管M311的栅极由电压VDD控制，高压NMOS管M311的源极连接至施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号；
PMOS管M301与PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305构成电流镜，PMOS管M301为电流镜的源头，由直流电流源I301提供镜像电流，其中，PMOS管M301与PMOS管M302构成的电流镜作为直流电流源I4，PMOS管M301与PMOS管M303构成的电流镜作为直流电流源I5，其中PMOS管M301与PMOS管M304构成的电流镜作为直流电流源I6；PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、PMOS管M305的源极均由电压VDD控制，PMOS管M301的漏极与直流电流源I301的输入端连接，直流电流源I301的输出端接地；PMOS管M302的漏极与PMOS管M313的源极连接，PMOS管M313作为开关SW2，其栅极由S_DN信号控制；
电阻R2、NMOS管M314以及NMOS管M315构成了阈值检测单元A2，NMOS管M314的源极作为阈值检测单元A2的第一输入端接地VSS，电阻R2的一端和NMOS管M314的栅极作为阈值检测单元A2的第二输入端连接PMOS管M303的漏极，电阻R2的另一端与NMOS管M314的漏极以及NMOS管M315的栅极连接；NMOS管M315的漏极作为阈值检测单元A2的第二输出端连接PMOS管M304的漏极以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M315的源极作为阈值检测单元A2的第一输出端与PMOS管M313的漏极以及引脚BDN连接；
PMOS管M305的漏极与高压NMOS管M308的漏极连接，高压NMOS管M308的源极与NMOS管M316的漏极连接，NMOS管M316与NMOS管M317、NMOS管M318、NMOS管M319构成电流镜，NMOS管M316为电流镜的源头，由直流电流源I301提供镜像电流，其中，NMOS管M316与NMOS管M317构成的电流镜作为直流电流源I1，NMOS管M316与NMOS管M318构成的电流镜作为直流电流源I2，其中NMOS管M316与NMOS管M319构成的电流镜作为直流电流源I3，NMOS管M316、NMOS管M317、NMOS管M318和NMOS管M319的源极均接地VSS；
高压NMOS管M308与高压NMOS管M309、高压NMOS管M310构成电流镜，高压NMOS管M308的源极连接至高压NMOS管M316的漏极，高压NMOS管M309的源极连接高压NMOS管M312的漏极，高压NMOS管M312作为开关SW1，其栅极接入S_UP信号，高压NMOS管M312的源极连接NMOS管M317的漏极；高压NMOS管M310的源极连接NMOS管M318的漏极。
5.根据权利要求1或2所述的电池保护芯片级联的均衡控制电路，其特征在于，当前锂电保护芯片的BDN端与下一节锂电保护芯片的BUP端之间连接有电阻。
6.根据权利要求1或2所述的电池保护芯片级联的均衡控制电路，其特征在于，包括电池CELL1～CELLn，电池CELLi的正极与的电阻RCBi的一端连接，电阻RCBi的另一端连接有NMOS管MBi的漏极，NMOS管MBi的栅极分别由对应的逻辑控制单元输出信号CBi控制，电池CELLi的正极通过电阻Ri和Ci组成的RC滤波电路接地VSS。
7.根据权利要求2所述的电池保护芯片级联的均衡控制电路，其特征在于，均衡检测电路中，高压PMOS管M206和高压PMOS管M207构成阈值检测单元A1，高压PMOS管M206的源极作为阈值检测单元A1的第一输入端连接电压VCC，高压PMOS管M206的栅极和漏极以及高压PMOS管M206的栅极作为阈值检测单元A1的第二输入端连接高压NMOS管M208的漏极；高压PMOS管M207的源极作为阈值检测单元A1的第一输出端连接至引脚BUP和高压NMOS管M205的漏极，高压PMOS管M207的漏极作为阈值检测单元A1的第二输出端连接高压NMOS管M209的漏极，高压NMOS管M209的栅极由电压VDD控制，高压NMOS管M209的源极连接至电阻R8一端以及施密特触发器A101的输入端，施密特触发器A101的输出端依次连接有反相器A102和A103，反相器A103输出UP信号，电阻R8另一端接地VSS；
NMOS管M202以及NMOS管M203构成了阈值检测单元A2，NMOS管M202的源极作为阈值检测单元A2的第一输入端接地VSS，NMOS管M202的栅极和漏极以及NMOS管M203的栅极作为阈值检测单元A2的第二输入端连接电阻R202的一端；NMOS管M203的漏极作为阈值检测单元A2的第二输出端连接电阻R203的一端以及施密特触发器A104的输入端连接，施密特触发器A104的输出端与反相器A105连接，反相器A106的输出为DN信号；NMOS管M203的源极作为阈值检测单元A2的第一输出端与PMOS管M201的漏极以及引脚BDN连接，PMOS管M201作为开关SW1，其栅极由信号S_DN控制，其源极连接电阻R201一端，电阻R201、R202、R203的另一端连接至电压VDD分别作为直流电流源I4、I5、I6；
电阻R204一端连接至电压VDD，另一端连接至高压NMOS管M204的漏极和栅极、高压NMOS管M205的栅极以及高压NMOS管M208的栅极，高压NMOS管M204的源极通过电阻R205接地VSS，高压NMOS管M204的源极连接至高压NMOS管M210的漏极，高压NMOS管M210作为开关SW1，其栅极由S_UP信号控制，高压NMOS管M210的源极通过电阻R206接地VSS，高压NMOS管M210的源极通过电阻R207接地VSS，电阻R205、电阻R206和电阻R207分别作为直流电流源I1、I2、I3。
8.根据权利要求1或2所述的电池保护芯片级联的均衡控制电路，其特征在于，锂电保护芯片至少为两级级联。
CN201710526320.4A 2017-06-30 2017-06-30 电池保护芯片级联的均衡控制电路 Active CN107317059B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710526320.4A CN107317059B (zh) 2017-06-30 2017-06-30 电池保护芯片级联的均衡控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710526320.4A CN107317059B (zh) 2017-06-30 2017-06-30 电池保护芯片级联的均衡控制电路

Publications (2)

Publication Number Publication Date
CN107317059A CN107317059A (zh) 2017-11-03
CN107317059B true CN107317059B (zh) 2019-12-20

Family

ID=60180457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710526320.4A Active CN107317059B (zh) 2017-06-30 2017-06-30 电池保护芯片级联的均衡控制电路

Country Status (1)

Country Link
CN (1) CN107317059B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831001B (zh) * 2019-01-29 2024-06-04 福建省福芯电子科技有限公司 一种mos管驱动电路及锂电池保护ic
CN111146515B (zh) * 2019-12-23 2021-02-26 电子科技大学 一种基于二极管实现的芯片级联电路
CN112751393B (zh) * 2021-02-01 2024-05-31 珠海迈巨微电子有限责任公司 串联电池组的均衡芯片及电池管理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353904A (zh) * 2011-06-30 2012-02-15 上海新进半导体制造有限公司 电池电压检测模块及电路、逻辑传递电路
CN103187743A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 电池保护芯片的级联平衡控制装置及电池保护芯片
CN103765721A (zh) * 2011-09-08 2014-04-30 日立车辆能源株式会社 电池系统监视装置
CN106611984A (zh) * 2016-03-15 2017-05-03 西安华泰半导体科技有限公司 一种电池管理方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353904A (zh) * 2011-06-30 2012-02-15 上海新进半导体制造有限公司 电池电压检测模块及电路、逻辑传递电路
CN103765721A (zh) * 2011-09-08 2014-04-30 日立车辆能源株式会社 电池系统监视装置
CN103187743A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 电池保护芯片的级联平衡控制装置及电池保护芯片
CN106611984A (zh) * 2016-03-15 2017-05-03 西安华泰半导体科技有限公司 一种电池管理方法及系统

Also Published As

Publication number Publication date
CN107317059A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN102195314B (zh) 电池均衡电路及方法
CN106230051B (zh) 一种充电电路、系统、方法及电子装置
CN107317059B (zh) 电池保护芯片级联的均衡控制电路
CN106611984B (zh) 一种电池管理方法及系统
CN205015388U (zh) 一种延时可控式低电压检测芯片及电源管理芯片
KR20130105446A (ko) 충전 제어 회로 및 배터리 장치
CN105789715A (zh) 一种共用开关阵列的电池采样均衡电路
CN209948731U (zh) 蓝牙耳机充电系统
CN106301342A (zh) 接口电路及终端设备
CN110391472B (zh) 一种电池管理装置和移动终端
CN103683358A (zh) 电池电压均衡装置
CN115085302A (zh) 双电池充放电电路及控制方法、电子设备
CN208015388U (zh) 一种电池组的保护电路
CN105470926B (zh) 一种级联电池保护电路及其系统
CN102082568B (zh) 一种抗单粒子瞬态电路
CN105610233B (zh) 多电源并联供电系统及电源短路保护电路
WO2024055908A1 (zh) 一种电子设备
CN207320195U (zh) 一种电池包
CN104300508B (zh) 级联电池保护电路和系统
CN106841823A (zh) 一种开环电压检测系统
CN202258818U (zh) 超级电容器电压均衡电路、单级和二级超级电容器模块
CN110994746B (zh) 电压均衡系统
CN204928340U (zh) 一种电池组低压充电的实现装置
CN204230871U (zh) 级联电池保护电路和系统
CN208353315U (zh) 用于锂电池保护的衬底切换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240305

Address after: Room 503, Northwest Building of Eleven Science and Technology, No. 532 Shenzhou Third Road, National Civil Aerospace Industry Base, Xi'an City, Shaanxi Province, 710199

Patentee after: Xi'an Zhonghexin Microelectronics Co.,Ltd.

Country or region after: China

Address before: Room 11834, Unit 1, Building 3, No. 11 Tangyan South Road, High tech Zone, Xi'an City, Shaanxi Province, 710065

Patentee before: HUATECH SEMICONDUCTOR, Inc.

Country or region before: China