JP2015502660A - システムオンチップ内のメモリ回路および論理回路のレイアウト - Google Patents
システムオンチップ内のメモリ回路および論理回路のレイアウト Download PDFInfo
- Publication number
- JP2015502660A JP2015502660A JP2014542589A JP2014542589A JP2015502660A JP 2015502660 A JP2015502660 A JP 2015502660A JP 2014542589 A JP2014542589 A JP 2014542589A JP 2014542589 A JP2014542589 A JP 2014542589A JP 2015502660 A JP2015502660 A JP 2015502660A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuits
- circuit
- logic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 216
- 238000000034 method Methods 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 33
- 238000004891 communication Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
複数のメモリ回路および複数の論理回路を備える集積回路を提供する。複数のメモリ回路は、複数行および複数列に沿って、ダイ上に配置されている。各メモリ回路は、複数のメモリセルを備える。複数の論理回路は、複数行および複数列に沿った複数のメモリ回路の間に、ダイ上に配置される。複数の論理回路は、メモリ回路の１または複数と通信するよう構成される。【選択図】図６
Description
関連出願の相互参照
本出願は、２０１２年１１月１９日に出願された米国特許出願第１３／６８０，５３０号、および２０１１年１１月２２日に出願された米国仮特許出願第６１／５６３，００１号の優先権を主張する。上記出願の全開示は、参照により本明細書に組み込まれる。
本出願は、２０１２年１１月１９日に出願された米国特許出願第１３／６８０，５３０号、および２０１１年１１月２２日に出願された米国仮特許出願第６１／５６３，００１号の優先権を主張する。上記出願の全開示は、参照により本明細書に組み込まれる。
本開示は、一般に、集積回路（ＩＣ）に関し、より詳しくは、システムオンチップ（ＳＯＣ）におけるメモリおよび論理回路のためのレイアウトに関する。
本明細書で提供する背景技術の説明は、開示の背景を一般に提示する目的のためのものである。ここに名前を挙げた発明者らの作業について、ある程度、その作業は、本背景技術セクションで説明し、ならびに出願時点での先行技術として適格でない可能性のある説明の態様は、明示も黙示も問わず、本開示に対する先行技術として認められない。
典型的に、システムオンチップ（ＳＯＣ）は、データを処理するためのプロセッサおよびメモリを備える。ＳＯＣを使用して、多くのデバイス内でデータを処理することができる。例えば、ＳＯＣを使用して、ハードディスクドライブ（ＨＤＤ）、光学ディスクドライブ、および固体ディスクを含むストレージデバイス内で、データを処理することができる。さらに、ＳＯＣを使用して、スマートフォン、ルータ、ネットワークスイッチなどを含む通信デバイス内で、データを処理することができる。
図１を参照すると、ＨＤＤ１００は、ハードディスク制御器（ＨＤＣ）ＳＯＣ１０２、複数の読み取り／書き込みヘッド１０４、および磁気媒体１０６を備える。ＨＤＣ ＳＯＣ１０２は、ＨＤＤ１００の動作を制御する。読み取り／書き込みヘッド１０４は、磁気媒体１０６上のデータを読み取り／書き込みする。ＨＤＣ ＳＯＣ１０２は、プロセッサ１０８、メモリ１１０、および読み取り／書き込みチャネルモジュール（一般に、読み取りチャネルモジュールと呼ばれる）１１２を備える。プロセッサ１０８は、ＨＤＤ１００と関連したデータを処理する。プロセッサ１０８は、メモリ１１０を使用して、データを処理する。読み取りチャネルモジュール１１２は、読み取り／書き込みヘッド１０４を使用して、磁気媒体１０６上でデータを読み取りおよび書き込みする。読み取りチャネルモジュール１１２は、磁気媒体１０６上に書き込むべきデータを符号化ならびに変調することができ、および磁気媒体１０６から読み取ったデータを復調ならびに復号化することができる。読み取りチャネルモジュール１１２はまた、読み取ったデータの誤り訂正を行うことができる。
図２を参照すると、通信デバイス２００は、通信デバイス２００の動作を制御するＳＯＣ２０２を備える。通信デバイス２００はまた、通信デバイス２００が、無線通信デバイスである場合、１または複数のアンテナ２０４を備えてもよい。ＳＯＣ２０２は、プロセッサ２０６、メモリ２０８、および通信モジュール２１０を備える。プロセッサ２０６は、通信デバイス２００と関連したデータを処理する。プロセッサ２０６は、メモリ２０８を使用して、データを処理する。通信モジュール２１０は、データを送信するための送信器モジュール２１２、およびデータを受信するための受信器モジュール２１４を備える。通信モジュール２１０は、送信すべきデータを符号化ならびに変調することができ、および受信したデータを復調ならびに復号化することができる。通信モジュール２１０はまた、受信したデータの誤り訂正を行うことができる。
集積回路は、複数のメモリ回路および複数の論理回路を備える。複数のメモリ回路は、複数行および複数列に沿って、ダイ上に配置されている。各メモリ回路は、複数のメモリセルを備える。複数の論理回路は、複数行および複数列に沿った複数のメモリ回路の間に、ダイ上に配置される。複数の論理回路は、１または複数のメモリ回路と通信するよう構成される。
他の特徴では、複数行および複数列は、ダイの周辺部から離れた領域に配置される。
他の特徴では、メモリセルは、ラッチベースのランダムアクセスメモリセルを含む。
他の特徴では、論理回路は、組合せ論理回路および順序論理回路の少なくとも一方を含む。
他の特徴では、メモリ回路は、所定のメモリ容量を有する。
他の特徴では、複数のメモリ回路の少なくとも１つは、複数のメモリ回路うちの他のものとは異なるメモリ容量を有する。
他の特徴では、少なくとも１つの論理回路は、ストレージデバイスの読み取り動作もしくは書き込み動作中に、信号を処理するよう構成される。ここで、ストレージデバイスには、ハードディスクドライブ、光学ディスクドライブ、または固体ディスクなどがあり、１または複数のメモリ回路での処理によって生成されたデータを格納する。
他の特徴では、少なくとも１つの論理回路は、通信デバイスの送信動作もしくは受信動作中に、信号を処理するよう構成され、１または複数のメモリ回路での処理によって生成されたデータを格納する。
他の特徴では、論理回路のうち第１の論理回路は、（ｉ）メモリ回路のうち第１のメモリ回路から第１のデータを読み出し、（ｉｉ）第１のデータを処理することによって第２のデータを生成し、（ｉｉｉ）メモリ回路のうち第２のメモリ回路に第２のデータを格納するよう構成される。論理回路のうち第２の論理回路は、（ｉ）メモリ回路のうち第２のメモリ回路から第２のデータを読み出し、（ｉｉ）第２のデータを処理することによって第３のデータを生成し、（ｉｉｉ）メモリ回路のうち第１のメモリ回路に第３のデータを格納するよう構成される。論理回路のうち第１の論理回路は、第３のデータを処理するよう構成される。
さらに他の特徴では、システムは、入力モジュールおよび処理モジュールを備える。入力モジュールは、（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）メモリ回路および論理回路の入力信号および出力信号のタイミング、（ｉｉｉ）ダイの領域、を含むデータを受信するよう構成される。処理モジュールは、データを処理し、複数のメモリ回路と通信するよう構成された複数の論理回路の領域が、複数のメモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定し、複数のメモリ回路の領域の、所定のパーセンテージより大きいかまたは等しい複数の論理回路の領域に応じて、ダイの領域上に配列型レイアウトで、メモリ回路および論理回路を配置するよう構成される。
他の特徴では、処理モジュールは、配列型レイアウトの行および列の間隔を含むパラメータを決定するよう構成される。
他の特徴では、処理モジュールは、メモリ回路および論理回路の入力信号および出力信号のタイミングに従って、配列型レイアウトで論理回路を分散するよう構成される。
他の特徴では、処理モジュールは、メモリ回路および論理回路の接続に従って、配列型レイアウトで論理回路を分散するよう構成される。
さらに他の特徴では、本方法は、（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）メモリ回路および論理回路の入力信号および出力信号のタイミング、（ｉｉｉ）ダイの領域、を含むデータを受信することを備える。さらに、本方法は、データを処理すること、および複数のメモリ回路と通信するよう構成された複数の論理回路の領域が、複数のメモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定することを備える。さらに、本方法は、複数のメモリ回路の領域の、所定のパーセンテージより大きいかまたは等しい複数の論理回路の領域に応じて、ダイの領域上に配列型レイアウトで、メモリ回路および論理回路を配置することを備える。
他の特徴では、本方法は、さらに、配列型レイアウトの行および列の間隔を含むパラメータを決定することを備える。
他の特徴では、本方法は、さらに、メモリ回路および論理回路の入力信号および出力信号のタイミングに従って、配列型レイアウトで論理回路を分散することを備える。
他の特徴では、本方法は、さらに、メモリ回路および論理回路の接続に従って、配列型レイアウトで論理回路を分散することを備える。
本開示のさらなる適用範囲は、詳細な説明、特許請求の範囲および図面から明らかになるであろう。詳細な説明および具体例は、例示目的のみを意図しており、本開示の範囲を限定することを意図していない。
本開示は、詳細な説明および添付図面からより完全に理解されるであろう、
メモリおよび論理回路（例えば、読み取りチャネルモジュール１１２または通信モジュール２１０の論理回路）は、さまざまな方法でダイ上に配置することができる。例えば、第１の配置では、メモリ回路は、ダイの周辺部に沿って配置することができ、論理回路は、ダイの中心部に配置することができる。第２の配置では、メモリ回路の第１の部分は、周辺部に沿って配置することができ、メモリ回路の第２の部分は、中心部に配置することができ、論理回路は、第１および第２の部分の間に配置することができる。
本開示は、配列スタイルレイアウトで、ダイ上にメモリ回路および論理回路を配置することに関する。配列スタイルレイアウトでメモリ回路および論理回路を配置することで、いくつかの利点がもたらされる。例えば、配列スタイルレイアウトは、第１および第２の配置よりも効率的にダイ領域を使用する。すなわち、配列スタイルレイアウトを使用する場合、第１または第２の配置を使用する場合より多くのメモリ回路および論理回路を、所与のダイ領域上に配置することができる。言い換えると、所与の数のメモリ回路および論理回路に対し、配列スタイルレイアウトを使用すると、第１または第２の配置よりもダイの使用が少なくなる。さらに、メモリ回路と論理回路との間の通信は、配列スタイルレイアウトを使用した場合、第１または第２の配置を使用した場合よりも高速にすることができる。
図３を参照すると、読み取りチャネルモジュール１１２または通信モジュール２１０は、複数のメモリ回路３００−１、３００−２、３００−３（集合的メモリ回路３００）、および複数の構成可能論理ブロック（ＣＬＢ）３０２−１、３０２−２、３０２−３（集合的ＣＬＢ３０２）を使用して、ＳＯＣで実現することができる。各ＣＬＢ３０２は、組合せ論理回路および／または順序論理回路を含むことができる。各ＣＬＢ３０２は、１または複数の異なる動作を行うよう構成することができる。各メモリ回路３００は、複数のメモリセルを備えてもよい。例えば、各メモリ回路３００は、ラッチベースのランダムアクセスメモリ（ＬＢＲＡＭ）の複数のメモリセルを含んでもよい。各メモリ回路３００は、（数ＫＢ、ＭＢ、またはＧＢのオーダで）所定のメモリ容量を有することができる。メモリ回路３００のいくつかは、残りのメモリ回路３００とは異なるメモリ容量を有してもよい。メモリ回路３００およびＣＬＢ３０２がそれぞれ３つのみを示してあるが、Ｎ個のメモリ回路３００およびＮ個のＣＬＢ３０２を使用することができ、ここで、Ｎは、１より大きい整数である。
１つのＣＬＢ３０２は、１または複数のメモリ回路３００と通信することができる。１つのＣＬＢ３０２は、１または複数のＣＬＢ３０２と通信することができる。１つのメモリ回路３００は、１または複数のメモリ回路３００と通信することができる。第１のＣＬＢ３０２が処理したデータは、第１のメモリ回路３００に格納することができ、第２のＣＬＢ３０２が処理したデータは、第２のメモリ回路３００に格納することができる。さらに、第１のＣＬＢ３０２は、第２のメモリ回路３００に格納されたデータを処理することができる。したがって、（例えば、繰り返し処理を使用して）誤りを訂正する場合、第１のＣＬＢ３０２は、第２のＣＬＢ３０２が処理したデータを更新することができ、第１のＣＬＢ３０２が更新したデータは、再び、第２のＣＬＢ３０２および／または第３のＣＬＢ３０２が処理することができる。
図４を参照すると、メモリ回路３００およびＣＬＢ３０２のレイアウト４０２を備えるＳＯＣ４００が示される。ＳＯＣ４００は追加のコンポーネントを備えてもよい。例えば、ＳＯＣ４００は、ＳＯＣ４００に関するデータを処理するためのプロセッサ４０４ならびに追加メモリ４０６、ＳＯＣ４００の外部のコンポーネントと通信するための通信モジュール４０８、およびＳＯＣ４００の１または複数のコンポーネントの電力消費を管理するための電力管理モジュール４１０を備えてもよい。
レイアウト４０２では、メモリ回路３００は、レイアウト４０２の周辺部に沿って（すなわち、ＳＯＣ４００の周辺部に並列に）配置され、ＣＬＢ３０２は、レイアウト４０２の中心部に配置される。したがって、メモリ回路３００は、ＣＬＢ３０２を取り囲む。ＣＬＢ３０２とメモリ回路３００との間の信号経路は、２つのＣＬＢ３０２の間の信号経路より長くすることができる。それに応じて、ＣＬＢ−メモリ回路間通信は、ＣＬＢ−ＣＬＢ間通信よりも遅くなる可能性がある。したがって、メモリ集約型処理（例えば、誤り訂正に含まれる繰り返し処理）の速度は、許容できなくなる可能性がある。さらに、レイアウト４０２が十分利用されない傾向があり、したがって、ダイ領域が無駄になる傾向がある。
あるいは、図示しないが、メモリ回路３００およびＣＬＢ３０２の位置は、反転することができる。すなわち、ＣＬＢ３０２は、レイアウト４０２の周辺部に沿って配置することができ、メモリ回路３００は、レイアウト４０２の中心部に配置することができる。したがって、ＣＬＢ３０２は、メモリ回路３００を取り囲む。そのような配置では、ＣＬＢ−メモリ回路間通信の速度は、レイアウト４０２に比べて向上する可能性があるが、ＣＬＢ−ＣＬＢ間通信の速度は、レイアウト４０２に比べて低下する可能性がある。
図５を参照すると、メモリ回路３００およびＣＬＢ３０２のレイアウト５０２を備えるＳＯＣ５００が示される。ＳＯＣ５００は、レイアウト４０２を除くＳＯＣ４００の１または複数のコンポーネントを含むことができる。レイアウト５０２では、第１の複数のメモリ回路３００が、ＳＯＣ５００の周辺部に沿って配置され、第２の複数のメモリ回路３００が、レイアウト５０２の中心部に配置される。ＣＬＢ３０２は、第１の複数のメモリ回路３００と、第２の複数のメモリ回路３００との間に配置される。第２の複数のメモリ回路３００は、第１の複数のメモリ回路３００とは異なる種類のメモリを使用してもよい。しかしながら、レイアウト５０２は、レイアウト４０２に比べて、ＣＬＢ−メモリ回路間通信の速度を大幅に向上しない可能性がある。
図６を参照すると、メモリ回路３００およびＣＬＢ３０２のレイアウト６０２を備えるＳＯＣ６００が示される。ＳＯＣ６００は、レイアウト４０２を除くＳＯＣ４００の１または複数のコンポーネントを含むことができる。レイアウト６０２では、メモリ回路３００は、ＳＯＣ６００の周辺部に沿って配置されない。代わりに、メモリ回路３００は、複数の行列に沿った配列で配置される。行列は、ＳＯＣ６００の側面に並列である。ＣＬＢ３０２は、メモリ回路３００の間で、さらに、行列に沿った配列で、配置される。配列は、ＳＯＣ６００の周辺部から離れた領域に設置される。
それに応じて、第１のＣＬＢ３０２は、行に沿った２つのメモリ回路３００の間に配置することができ、第２のＣＬＢ３０２は、列に沿った２つのメモリ回路３００の間に配置することができる。第３のＣＬＢ３０２は、長方形の対角線の交点に配置することができ、長方形の４つの頂点は、第１の列（または、第１の行）に沿って設置された２つの隣接するメモリ回路３００と、第２の列（または、第２の行）に沿った２つの隣接するメモリ回路３００とであり、ここで、第１の列（または、第１の行）は、第２の列（または、第２の行）に隣接する。
ＣＬＢ３０２は、ＣＬＢ３０２とメモリ回路３００との間の信号経路が、以下に説明するレイアウトデバイスを使用して最適化されるよう配置することができる。それに応じて、レイアウト６０２は、レイアウト４０２および５０２に比べて、ＣＬＢ−メモリ回路間通信の速度を大幅に向上する。さらに、レイアウト６０２は、レイアウト４０２および５０２より効率的に、ＳＯＣ６００のダイ領域を使用する。それに応じて、レイアウト６０２は、所与のダイ領域に対して、レイアウト４０２および５０２より多くの数のＣＬＢ３０２および／またはメモリ回路３００を使用することができる。あるいは、所与の数のＣＬＢ３０２およびメモリ回路３００に対して、レイアウト６０２は、レイアウト４０２および５０２より占有するダイ領域が少ない。したがって、所与の数のＣＬＢ３０２およびメモリ回路３００に対して、レイアウト６０２を使用するＳＯＣ６００のダイのサイズは、レイアウト４０２および５０２をそれぞれ使用するＳＯＣ４００および５００より小さくすることができる。
図７を参照すると、レイアウトデバイス７００は、入力モジュール７０２、処理モジュール７０４、および出力モジュール７０６を備える。レイアウトデバイス７００は、レイアウト６０２が、所与の回路設計またはその一部分に使用することができるかどうかを決定し（すなわち、レイアウト６０２の実行可能性を決定し）、行／列間隔および行と列の数を含む、レイアウト６０２のパラメータを決定する。
以下に説明するように、入力モジュール７０２は、複数の入力を受信する。処理モジュール７０４は、複数の入力を処理し、レイアウト６０２の実行可能性およびパラメータを決定するソフトウェアプログラムを実行する。出力モジュール７０６は、レイアウト６０２の実現可能性およびパラメータを含む処理の結果を出力する。
図８を参照すると、レイアウト６０２の実行可能性およびパラメータを決定する方法８００を示す。８０２で、制御部は、回路相互接続（例えば、ネットリスト）、タイミング制約（例えば、クロック定義など）、およびダイ領域を含む複数の入力を受信する。８０４で、制御部は、各メモリ回路３００と通信する、および互いに通信する、ＣＬＢ３０２の数を決定する。８０６で、制御部は、メモリ回路３００のグループと通信するＣＬＢ３０２の領域を決定する。８０８で、制御部は、複数のメモリ回路３００と通信するＣＬＢ３０２の領域が、ＣＬＢ３０２が通信するメモリ回路３００の領域（例えば、所与のパーセンテージ）と比較可能であるかを決定する。
８１０では、制御部は、ＣＬＢ３０２の領域がメモリ回路３００の領域と比較可能ではない場合、配列スタイルレイアウトが、ＣＬＢ３０２およびメモリ回路３００に対して実行可能でないと決定する。８１２では、ＣＬＢ３０２の領域が、メモリ回路３００の領域と比較可能である場合、制御部は、配列スタイルレイアウトが、ＣＬＢ３０２およびメモリ回路３００に対して実行可能であると決定し、配列スタイルレイアウトのためのパラメータを決定する。配列スタイルレイアウトのためのパラメータは、行／列間隔、およびメモリ回路３００周辺のＣＬＢ３０２のグルーピング、分布、ならびに位置などを含む。
８１４で、制御部は、第１に、タイミング制約に基づいて、第２に、ＣＬＢ３０２とメモリ回路３００との間の相互接続に基づいて、メモリ回路３００の周りにＣＬＢ３０２を分散する。例えば、メモリ回路３００のグループと通信するＣＬＢ３０２のグループでは、ＣＬＢ３０２が、緩和タイミング要件を有する信号経路（すなわち、比較的長い信号経路）を使用する場合、制御部は、ＣＬＢ３０２を、グループ内の残りのＣＬＢ３０２よりも、ＣＬＢ３０２のグループおよび／またはメモリ回路３００のグループから離して配置することができる。
一実装態様において、入力は、回路接続情報（例えば、典型的には、Ｖｅｒｉｌｏｇでのネットリスト）、タイミング制約（例えば、クロック定義、遅延など）などを含むことができる。入力はまた、回路に対するタイミングモジュール（例えば、ライブラリファイル、Ｓｐｉｃｅデータなど）を含んでもよい。入力はまた、領域がタイミングモジュールに含まれない場合、（例えば、Ｍｉｌｋｗａｙデータベースを使用して）回路に対する物理的情報を含んでもよい。
静的タイミング解析（ＳＴＡ）環境では、ソフトウェアプログラムは、各メモリ回路３００と通信するＣＬＢ３０２の領域および数を決定する。特に、ソフトウェアプログラムは、各メモリ回路３００への有効なタイミング経路を用いて、ＣＬＢ３０２の集合を生成する。集合は、タイミングスラック閾値および推移パイプライン深さ（すなわち、タイミング経路のレベルの数）によって動作する。さらに、ソフトウェアプログラムは、メモリ回路およびＣＬＢ集合の交差部を取得する。
ソフトウェアプログラムは、異なる基準を使用して、ＣＬＢ３０２およびメモリ回路３００の配列スタイルレイアウトが有益であるかを決定し、配列のパラメータを決定することができる。例えば、第１の基準は、ＣＬＢ領域の最大交差部と、交差するメモリ領域との比率とすることができる。第２の基準は、ＣＬＢ交差部の絶対領域および交差するメモリの絶対領域とすることができる。ソフトウェアプログラムは、ＣＬＢ相互接続の密度（すなわち、共通のＣＬＢ３０２と通信するＣＬＢ３０２の数）を決定することができる。各タイミング開始点（典型的には、ＣＬＢ３０２におけるフリッププロップ）に対して、ソフトウェアプログラムは、閾値未満のスラックを有する開始点からのタイミング経路の集合を生成することができ、タイミング経路に含まれるすべてのＣＬＢファンアウトを格納することができる。ソフトウェアプログラムは、集合の交差部を検出し、ＣＬＢ相互接続比率を決定することができる。第３の基準は、ＳＴＡ駆動の、交差するＣＬＢの絶対サイズとすることができる。これらの基準は、メモリ回路３００間およびＣＬＢ３０２間の交差結合した、タイミング駆動の相互接続の量の測定値である。これらの値は、ＣＬＢ３０２およびメモリ回路３００の配列スタイルレイアウトが有益であるかを決定し、配列のパラメータ（例えば、行／列間隔など）を決定するために使用される。
それに応じて、ソフトウェアプログラムは、コンポーネント間の相互接続およびコンポーネント間の信号経路のタイミングを考慮に入れて、解析を実行する。解析に基づいて、ソフトウェアプログラムは、回路のリストおよび配列内にコンポーネントを配置するためのパラメータ（例えば、配列内に回路を配置するための位置）をもたらすユーザの代わりに、配列内にコンポーネントを配置する実現可能性に関するデータおよび配列に対するパラメータ（例えば、配列内のコンポーネントの位置、間隔など）を生成する。
上記説明は単に、本質的に例示のためのものであり、本開示、用途、または使用法を限定することを意図しない。本開示の広範な教示は、さまざまな形式で実現することができる。したがって、本開示は、特定の実施例を含むが、本開示の本当の観点は、他の変形例が、図面、明細書、および特許請求の範囲の研究により明らかになるため、限定されるべきではない。明瞭にする目的ために、同じ参照番号を、同様の要素を識別するために、図面内で使用する。本明細書で使用される場合、Ａ、Ｂ、およびＣの少なくとも１つ、というフレーズは、非排他的論理ＯＲを使用する論理（ＡまたはＢまたはＣ）を意味すると解釈されるべきである。本方法における１または複数のステップは、本開示の原理を変更することなく、異なる順序で（または、同時に）実行することができることを理解すべきである。
本明細書で使用される場合、モジュールという用語は、特定用途向け集積回路（ＡＳＩＣ）離散的回路、集積回路、組合せ論理回路、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）、コードを実行するプロセッサ（共有、専用、またはグループ）、説明した機能を提供する他の適切なハードウェアコンポーネント、またはシステムオンチップなどにおける上記の一部もしくはすべての組み合わせ、の一部もしくはそれらを含むことを意味することができる。モジュールという用語は、プロセッサによって実行されるコードを格納するメモリ（共有、専用、またはグループ）を含むことができる。
コードという用語は、上記で使用する場合、ソフトウェア、ファームウェア、ならびに／もしくはマイクロコードを含むことができ、プログラム、ルーチン、関数、クラス、ならびに／もしくはオブジェクトを意味することができる。共有という用語は、上記で使用する場合、複数のモジュールからのコードの一部またはすべてを、単一の（共有された）プロセッサを使用して実行することができることを意味する。さらに、複数のモジュールからのコードの一部またはすべては、単一の（共有された）メモリで格納してもよい。グループという用語は、上記で使用する場合、単一のモジュールからのコードの一部またはすべてを、プロセッサのグループを使用して実行することができることを意味する。さらに、単一のモジュールからのコードの一部またはすべては、メモリのグループを使用して格納してもよい。
本明細書で説明した装置および方法は、１または複数のプロセッサによって実行される１または複数のコンピュータプログラムにより、部分的または完全に実現することができる。コンピュータプログラムは、少なくとも１つの非一時的有形コンピュータ可読媒体に格納されたプロセッサ実行可能命令を含む。コンピュータプログラムはまた、格納されたデータを含む、およびまたは格納されたデータに依存する可能性がある。非一時的有形コンピュータ可読媒体の非限定の例には、不揮発性メモリ、揮発性メモリ、磁気ストレージ、および光学ストレージがある。
本明細書で説明した装置および方法は、１または複数のプロセッサによって実行される１または複数のコンピュータプログラムにより、部分的または完全に実現することができる。コンピュータプログラムは、少なくとも１つの非一時的有形コンピュータ可読媒体に格納されたプロセッサ実行可能命令を含む。コンピュータプログラムはまた、格納されたデータを含む、およびまたは格納されたデータに依存する可能性がある。非一時的有形コンピュータ可読媒体の非限定の例には、不揮発性メモリ、揮発性メモリ、磁気ストレージ、および光学ストレージがある。
本発明の例を下記の各項目として示す。
［項目１］
複数行および複数列に沿ってダイ上に配置された複数のメモリ回路と、
前記複数行および前記複数列に沿った前記複数のメモリ回路の間に、前記ダイ上に配置される複数の論理回路と
を備え、
各メモリ回路は、複数のメモリセルを含み、
前記複数の論理回路は、前記複数のメモリ回路の１または複数と通信する、集積回路。
［項目２］
前記複数行および前記複数列が、前記ダイの周辺部から離れた領域に配置される、項目１に記載の集積回路。
［項目３］
前記複数のメモリセルが、ラッチベースのランダムアクセスメモリセルを含む、項目１に記載の集積回路。
［項目４］
前記複数の論理回路が、組合せ論理回路および順序論理回路の少なくとも一方を含む、項目１に記載の集積回路。
［項目５］
前記複数のメモリ回路が、所定のメモリ容量を有する、項目１に記載の集積回路。
［項目６］
前記複数のメモリ回路の少なくとも１つが、前記複数のメモリ回路のうちの他のものとは異なるメモリ容量を有する、項目１に記載の集積回路。
［項目７］
前記複数の論理回路の少なくとも１つが、
ストレージデバイスの読み込み動作もしくは書き込み動作中に、信号を処理し、前記ストレージデバイスは、ハードディスクドライブ、光学ディスクドライブ、または固体ディスクを含み、前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、項目１に記載の集積回路。
［項目８］
前記複数の論理回路の少なくとも１つが、
通信デバイスの送信動作または受信動作中に信号を処理し、
前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、項目１に記載の集積回路。
［項目９］
前記複数の論理回路のうち第１の論理回路は、（ｉ）前記複数のメモリ回路のうち第１のメモリ回路からの第１のデータを読み出し、（ｉｉ）前記第１のデータを処理することによって第２のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち第２のメモリ回路に前記第２のデータを格納し、前記複数の論理回路のうち第２の論理回路は、（ｉ）前記複数のメモリ回路のうち前記第２のメモリ回路からの前記第２のデータを読み出し、（ｉｉ）前記第２のデータを処理することによって第３のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち前記第１のメモリ回路に前記第３のデータを格納し、
前記複数の論理回路のうち前記第１の論理回路が、前記第３のデータを処理する、項目１に記載の集積回路。
［項目１０］
（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信する入力モジュールと、
処理モジュールと
を備え、前記処理モジュールが、
前記データを処理し、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定し、前記複数の前記論理回路の前記領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置する、システム。
［項目１１］
前記処理モジュールが、前記配列型レイアウトの行および列の間隔を含むパラメータを決定する、項目１０に記載のシステム。
［項目１２］
前記処理モジュールが、前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散する、項目１０に記載のシステム。
［項目１３］
前記処理モジュールは、前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散する、項目１０に記載のシステム。
［項目１４］
（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信するステップと、
前記データを処理するステップと、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定するステップと、
前記複数の前記論理回路の前記領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置するステップと
を備える、方法。
［項目１５］
前記配列型レイアウトの行および列の間隔を含むパラメータを決定するステップをさらに備える、項目１４に記載の方法。
［項目１６］
前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、項目１４に記載の方法。
［項目１７］
前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、項目１４に記載の方法。
本発明の例を下記の各項目として示す。
［項目１］
複数行および複数列に沿ってダイ上に配置された複数のメモリ回路と、
前記複数行および前記複数列に沿った前記複数のメモリ回路の間に、前記ダイ上に配置される複数の論理回路と
を備え、
各メモリ回路は、複数のメモリセルを含み、
前記複数の論理回路は、前記複数のメモリ回路の１または複数と通信する、集積回路。
［項目２］
前記複数行および前記複数列が、前記ダイの周辺部から離れた領域に配置される、項目１に記載の集積回路。
［項目３］
前記複数のメモリセルが、ラッチベースのランダムアクセスメモリセルを含む、項目１に記載の集積回路。
［項目４］
前記複数の論理回路が、組合せ論理回路および順序論理回路の少なくとも一方を含む、項目１に記載の集積回路。
［項目５］
前記複数のメモリ回路が、所定のメモリ容量を有する、項目１に記載の集積回路。
［項目６］
前記複数のメモリ回路の少なくとも１つが、前記複数のメモリ回路のうちの他のものとは異なるメモリ容量を有する、項目１に記載の集積回路。
［項目７］
前記複数の論理回路の少なくとも１つが、
ストレージデバイスの読み込み動作もしくは書き込み動作中に、信号を処理し、前記ストレージデバイスは、ハードディスクドライブ、光学ディスクドライブ、または固体ディスクを含み、前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、項目１に記載の集積回路。
［項目８］
前記複数の論理回路の少なくとも１つが、
通信デバイスの送信動作または受信動作中に信号を処理し、
前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、項目１に記載の集積回路。
［項目９］
前記複数の論理回路のうち第１の論理回路は、（ｉ）前記複数のメモリ回路のうち第１のメモリ回路からの第１のデータを読み出し、（ｉｉ）前記第１のデータを処理することによって第２のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち第２のメモリ回路に前記第２のデータを格納し、前記複数の論理回路のうち第２の論理回路は、（ｉ）前記複数のメモリ回路のうち前記第２のメモリ回路からの前記第２のデータを読み出し、（ｉｉ）前記第２のデータを処理することによって第３のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち前記第１のメモリ回路に前記第３のデータを格納し、
前記複数の論理回路のうち前記第１の論理回路が、前記第３のデータを処理する、項目１に記載の集積回路。
［項目１０］
（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信する入力モジュールと、
処理モジュールと
を備え、前記処理モジュールが、
前記データを処理し、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定し、前記複数の前記論理回路の前記領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置する、システム。
［項目１１］
前記処理モジュールが、前記配列型レイアウトの行および列の間隔を含むパラメータを決定する、項目１０に記載のシステム。
［項目１２］
前記処理モジュールが、前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散する、項目１０に記載のシステム。
［項目１３］
前記処理モジュールは、前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散する、項目１０に記載のシステム。
［項目１４］
（ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信するステップと、
前記データを処理するステップと、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定するステップと、
前記複数の前記論理回路の前記領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置するステップと
を備える、方法。
［項目１５］
前記配列型レイアウトの行および列の間隔を含むパラメータを決定するステップをさらに備える、項目１４に記載の方法。
［項目１６］
前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、項目１４に記載の方法。
［項目１７］
前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、項目１４に記載の方法。
Claims (17)
- 複数行および複数列に沿ってダイ上に配置された複数のメモリ回路と、
前記複数行および前記複数列に沿った前記複数のメモリ回路の間に、前記ダイ上に配置される複数の論理回路と
を備え、
各メモリ回路は、複数のメモリセルを含み、
前記複数の論理回路は、前記複数のメモリ回路の１または複数と通信する、集積回路。 - 前記複数行および前記複数列が、前記ダイの周辺部から離れた領域に配置される、請求項１に記載の集積回路。
- 前記複数のメモリセルが、ラッチベースのランダムアクセスメモリセルを含む、請求項１に記載の集積回路。
- 前記複数の論理回路が、組合せ論理回路および順序論理回路の少なくとも一方を含む、請求項１に記載の集積回路。
- 前記複数のメモリ回路が、所定のメモリ容量を有する、請求項１に記載の集積回路。
- 前記複数のメモリ回路の少なくとも１つが、前記複数のメモリ回路のうちの他のものとは異なるメモリ容量を有する、請求項１に記載の集積回路。
- 前記複数の論理回路の少なくとも１つが、
ストレージデバイスの読み込み動作もしくは書き込み動作中に、信号を処理し、前記ストレージデバイスは、ハードディスクドライブ、光学ディスクドライブ、または固体ディスクを含み、前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、請求項１に記載の集積回路。 - 前記複数の論理回路の少なくとも１つが、
通信デバイスの送信動作または受信動作中に信号を処理し、
前記処理によって生成されたデータを前記複数のメモリ回路の１または複数に格納する、請求項１に記載の集積回路。 - 前記複数の論理回路のうち第１の論理回路は、（ｉ）前記複数のメモリ回路のうち第１のメモリ回路からの第１のデータを読み出し、（ｉｉ）前記第１のデータを処理することによって第２のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち第２のメモリ回路に前記第２のデータを格納し、前記複数の論理回路のうち第２の論理回路は、（ｉ）前記複数のメモリ回路のうち前記第２のメモリ回路からの前記第２のデータを読み出し、（ｉｉ）前記第２のデータを処理することによって第３のデータを生成し、（ｉｉｉ）前記複数のメモリ回路のうち前記第１のメモリ回路に前記第３のデータを格納し、
前記複数の論理回路のうち前記第１の論理回路が、前記第３のデータを処理する、請求項１に記載の集積回路。 - （ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信する入力モジュールと、
処理モジュールと
を備え、前記処理モジュールが、
前記データを処理し、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定し、前記複数の前記論理回路の領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置する、システム。 - 前記処理モジュールが、前記配列型レイアウトの行および列の間隔を含むパラメータを決定する、請求項１０に記載のシステム。
- 前記処理モジュールが、前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散する、請求項１０に記載のシステム。
- 前記処理モジュールは、前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散する、請求項１０に記載のシステム。
- （ｉ）ダイ上に配置されるメモリ回路および論理回路のリスト、（ｉｉ）前記メモリ回路および前記論理回路の入力信号および出力信号のタイミング、及び（ｉｉｉ）前記ダイの領域、を含むデータを受信するステップと、
前記データを処理するステップと、
複数の前記メモリ回路と通信する複数の前記論理回路の領域が、前記複数の前記メモリ回路の領域の、所定のパーセンテージより大きいかまたは等しいかを決定するステップと、
前記複数の前記論理回路の前記領域が、前記複数の前記メモリ回路の前記領域の、前記所定のパーセンテージより大きいかまたは等しいことに応じて、前記ダイの前記領域上に配列型レイアウトで、前記メモリ回路および前記論理回路を配置するステップと
を備える、方法。 - 前記配列型レイアウトの行および列の間隔を含むパラメータを決定するステップをさらに備える、請求項１４に記載の方法。
- 前記メモリ回路および前記論理回路の入力信号および出力信号の前記タイミングに従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、請求項１４に記載の方法。
- 前記メモリ回路および前記論理回路の接続に従って、前記配列型レイアウトで前記論理回路を分散するステップをさらに備える、請求項１４に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161563001P | 2011-11-22 | 2011-11-22 | |
| US61/563,001 | 2011-11-22 | ||
| US13/680,530 US8902625B2 (en) | 2011-11-22 | 2012-11-19 | Layouts for memory and logic circuits in a system-on-chip |
| US13/680,530 | 2012-11-19 | ||
| PCT/US2012/066236 WO2013078294A2 (en) | 2011-11-22 | 2012-11-21 | Layouts for memory and logic circuits in a system-on-chip |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015502660A true JP2015502660A (ja) | 2015-01-22 |
| JP2015502660A5 JP2015502660A5 (ja) | 2016-01-07 |
| JP6257044B2 JP6257044B2 (ja) | 2018-01-10 |
Family
ID=48426797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014542589A Expired - Fee Related JP6257044B2 (ja) | 2011-11-22 | 2012-11-21 | システムオンチップ内のメモリ回路および論理回路のレイアウト |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8902625B2 (ja) |
| JP (1) | JP6257044B2 (ja) |
| CN (1) | CN103946848B (ja) |
| TW (1) | TWI616764B (ja) |
| WO (1) | WO2013078294A2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5956964B2 (ja) * | 2013-08-30 | 2016-07-27 | 株式会社東芝 | 半導体装置 |
| TWI576852B (zh) * | 2015-06-30 | 2017-04-01 | 宏碁股份有限公司 | 電子裝置及其固態硬碟的電源管理方法 |
| CN105319964B (zh) * | 2015-09-29 | 2018-06-22 | 上海新跃仪表厂 | 基于配置文件的运载火箭测试发射流程生成方法及系统 |
| US11392748B2 (en) * | 2018-09-28 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design using fuzzy machine learning |
| BR112023000949A2 (pt) * | 2020-07-31 | 2023-02-07 | Qualcomm Inc | Sistemas e métodos para multiplexação de energia adaptativa |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023083A (ja) * | 2001-05-06 | 2003-01-24 | Altera Corp | Ｉｐ機能ブロックのフレキシブルな配置のためのｐｌｄアーキテクチャ |
| JP2003037173A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | アナログ・デジタル混載集積回路 |
| JP2006099719A (ja) * | 2004-08-30 | 2006-04-13 | Sanyo Electric Co Ltd | 処理装置 |
| JP2006156929A (ja) * | 2004-04-19 | 2006-06-15 | Fujitsu Ltd | 半導体集積回路及びその設計方法 |
| JP2006323643A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 |
| JP2006324471A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 半導体集積回路装置 |
| JP2010055740A (ja) * | 2008-08-27 | 2010-03-11 | Panasonic Corp | 分散ブロックｒａｍ |
| JP2010073868A (ja) * | 2008-09-18 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US5657284A (en) * | 1995-09-19 | 1997-08-12 | Micron Technology, Inc. | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices |
| US5767565A (en) | 1996-07-22 | 1998-06-16 | Alliance Semiconductor Corporation | Semiconductor devices having cooperative mode option at assembly stage and method thereof |
| US5892703A (en) | 1997-06-13 | 1999-04-06 | Micron Technology, Inc, | Memory architecture and decoder addressing |
| TW525184B (en) * | 2001-08-17 | 2003-03-21 | High Connector Density Inc | Stackable modules with clustered connections |
| US6717430B2 (en) * | 2002-02-13 | 2004-04-06 | Motorola, Inc. | Integrated circuit testing with a visual indicator |
| US6687147B2 (en) * | 2002-04-02 | 2004-02-03 | Hewlett-Packard Development Company, L.P. | Cubic memory array with diagonal select lines |
| TW594991B (en) * | 2003-04-29 | 2004-06-21 | Faraday Tech Corp | Integrated circuit with one metal layer for programming functionality of a logic operation module |
| US20050044320A1 (en) * | 2003-08-19 | 2005-02-24 | Sun Microsystems, Inc. | Cache bank interface unit |
| US8463996B2 (en) * | 2003-08-19 | 2013-06-11 | Oracle America, Inc. | Multi-core multi-thread processor crossbar architecture |
| US20060143384A1 (en) * | 2004-12-27 | 2006-06-29 | Hughes Christopher J | System and method for non-uniform cache in a multi-core processor |
| US7353162B2 (en) * | 2005-02-11 | 2008-04-01 | S2C, Inc. | Scalable reconfigurable prototyping system and method |
| TW200743976A (en) * | 2006-05-19 | 2007-12-01 | Nat Applied Res Lab Nat Chip Implementation Ct | Multi-project System-on-Chip platform and the design method thereof |
| KR101297754B1 (ko) | 2006-07-11 | 2013-08-26 | 삼성전자주식회사 | 메모리 컴파일링 시스템 및 컴파일링 방법 |
| JP4951786B2 (ja) * | 2007-05-10 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP5528662B2 (ja) * | 2007-09-18 | 2014-06-25 | ソニー株式会社 | 半導体集積回路 |
| US8102663B2 (en) * | 2007-09-28 | 2012-01-24 | Oracle America, Inc. | Proximity communication package for processor, cache and memory |
| CN101320707B (zh) * | 2008-05-19 | 2010-06-09 | 深圳市国微电子股份有限公司 | 结构化专用集成电路设置和生产方法 |
| US7800936B2 (en) | 2008-07-07 | 2010-09-21 | Lsi Logic Corporation | Latch-based random access memory |
| KR101047059B1 (ko) | 2009-10-30 | 2011-07-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
2012
- 2012-11-19 US US13/680,530 patent/US8902625B2/en active Active
- 2012-11-21 CN CN201280057348.3A patent/CN103946848B/zh not_active Expired - Fee Related
- 2012-11-21 WO PCT/US2012/066236 patent/WO2013078294A2/en active Application Filing
- 2012-11-21 JP JP2014542589A patent/JP6257044B2/ja not_active Expired - Fee Related
- 2012-11-22 TW TW101143703A patent/TWI616764B/zh not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023083A (ja) * | 2001-05-06 | 2003-01-24 | Altera Corp | Ｉｐ機能ブロックのフレキシブルな配置のためのｐｌｄアーキテクチャ |
| JP2003037173A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | アナログ・デジタル混載集積回路 |
| JP2006156929A (ja) * | 2004-04-19 | 2006-06-15 | Fujitsu Ltd | 半導体集積回路及びその設計方法 |
| JP2006099719A (ja) * | 2004-08-30 | 2006-04-13 | Sanyo Electric Co Ltd | 処理装置 |
| JP2006323643A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 |
| JP2006324471A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 半導体集積回路装置 |
| JP2010055740A (ja) * | 2008-08-27 | 2010-03-11 | Panasonic Corp | 分散ブロックｒａｍ |
| JP2010073868A (ja) * | 2008-09-18 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6257044B2 (ja) | 2018-01-10 |
| US20130128648A1 (en) | 2013-05-23 |
| WO2013078294A4 (en) | 2013-09-06 |
| WO2013078294A2 (en) | 2013-05-30 |
| WO2013078294A3 (en) | 2013-07-18 |
| CN103946848B (zh) | 2017-04-12 |
| TWI616764B (zh) | 2018-03-01 |
| US8902625B2 (en) | 2014-12-02 |
| TW201324221A (zh) | 2013-06-16 |
| CN103946848A (zh) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10746796B2 (en) | System and method for testing and configuration of an FPGA | |
| US10515135B1 (en) | Data format suitable for fast massively parallel general matrix multiplication in a programmable IC | |
| JP6257044B2 (ja) | システムオンチップ内のメモリ回路および論理回路のレイアウト | |
| KR102453193B1 (ko) | 영역-특정 메모리 액세스 스케줄링을 가진 메모리 시스템 | |
| TW201723865A (zh) | 加速器控制器及方法 | |
| US8476926B1 (en) | Method and apparatus for implementing periphery devices on a programmable circuit using partial reconfiguration | |
| US9292640B1 (en) | Method and system for dynamic selection of a memory read port | |
| US20140379307A1 (en) | Method and Apparatus for Implementing a System-Level Design Tool for Design Planning and Architecture Exploration | |
| CN106933510B (zh) | 一种存储控制器 | |
| US9773083B1 (en) | Post-placement and pre-routing processing of critical paths in a circuit design | |
| KR101681862B1 (ko) | 스캔 셀 파티션에 기반을 둔 x-filling 및 저전력 스캔 셀 재배열 장치 및 방법 | |
| Zhu et al. | Partial-DNA cyclic memory for bio-inspired electronic cell | |
| JP2015502660A5 (ja) | ||
| KR102381862B1 (ko) | 데이터 통신 장치 | |
| US9503096B1 (en) | Multiple-layer configuration storage for runtime reconfigurable systems | |
| US9235675B2 (en) | Multidimensional monte-carlo simulation for yield prediction | |
| US20180076803A1 (en) | Clock-distribution device of ic and method for arranging clock-distribution device | |
| US10430539B1 (en) | Method and apparatus for enhancing performance by moving or adding a pipelined register stage in a cascaded chain | |
| US9130561B1 (en) | Configuring a programmable logic device using a configuration bit stream without phantom bits | |
| US10572621B1 (en) | Physical synthesis within placement | |
| US10162924B1 (en) | Method and apparatus for performing large scale consensus based clustering | |
| US10387594B1 (en) | Increasing available flip-flop count for placement of a circuit design in programmable logic and circuitry therefor | |
| WO2017118417A1 (en) | Multiple-layer configuration storage for runtime reconfigurable systems | |
| KR102484499B1 (ko) | 메모리 디바이스 | |
| US9355198B1 (en) | Method and apparatus for performing late binding of control status registers in a design compilation flow |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6257044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |