JP2015230965A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015230965A
JP2015230965A JP2014116435A JP2014116435A JP2015230965A JP 2015230965 A JP2015230965 A JP 2015230965A JP 2014116435 A JP2014116435 A JP 2014116435A JP 2014116435 A JP2014116435 A JP 2014116435A JP 2015230965 A JP2015230965 A JP 2015230965A
Authority
JP
Japan
Prior art keywords
region
metal
insulating film
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014116435A
Other languages
English (en)
Other versions
JP6291359B2 (ja
Inventor
啓之 佐藤
Hiroyuki Sato
啓之 佐藤
中柴　康隆
Yasutaka Nakashiba
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014116435A priority Critical patent/JP6291359B2/ja
Priority to US14/715,641 priority patent/US9299772B2/en
Priority to CN201510302984.3A priority patent/CN105280612A/zh
Publication of JP2015230965A publication Critical patent/JP2015230965A/ja
Priority to US15/058,589 priority patent/US20160181354A1/en
Application granted granted Critical
Publication of JP6291359B2 publication Critical patent/JP6291359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ドレイン領域とソース領域を跨ぐ領域で電界集中が生じることを抑制する。【解決手段】ドレイン領域ＤＲＲが第１領域ＲＧ１に形成され、ソース領域ＳＯＲが第２領域ＲＧ２に形成されている。そしてフィールド酸化膜ＦＯＸが平面視で第１領域ＲＧ１を囲んでいる。フィールド酸化膜ＦＯＸ上には、金属配線ＭＷが位置している。金属配線ＭＷは、２５℃における電気抵抗率が４０μΩ・ｃｍ以上２００μΩ・ｃｍ以下の金属により形成されている。さらに、金属配線ＭＷは、第１領域ＲＧ１の縁に沿う方向に、スパイラル状に繰り返し設けられている。さらに金属配線ＭＷは、最も内側の周がドレイン領域ＤＲＲに電気的に接続しており、かつ最も外側の周がソース領域ＳＯＲ又は接地電位に電気的に接続している。【選択図】図１

Description

本発明は、半導体装置に関し、例えばパワーデバイスに適用可能な技術である。
パワーデバイスには、例えば特許文献１に記載されているように、ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ（ＲＥＳＵＲＦ）の横型トランジスタが用いられることがある。このようなトランジスタは、ドレイン領域とソース領域の間にフィールド酸化膜を有している。上記したトランジスタでは、ドレイン領域とソース領域の間に高電圧が印加される。フィールド酸化膜は、ドレイン領域とソース領域の間の耐圧を高いものにするために形成されている。
特許文献２には、上記したパワーデバイスとして、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ−Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が記載されている。そして特許文献２では、ＬＤＭＯＳ及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）が同一の半導体基板上で混載している。
なお、特許文献３には、アルミニウム配線の上に、ＰＳＧ（Ｐｈｏｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜及びシリコン窒化膜をこの順に積層することが記載されている。
特開２０１２−３９０２９号公報 特開２０１０−１６１５３号公報 特開平７−２６３５４７号公報
ＲＥＳＵＲＦに例示されるパワーデバイスに用いられるトランジスタでは、ドレイン領域とソース領域の間に高電圧が印加される。この場合、ドレイン領域とソース領域を跨ぐ領域の一部で電界集中が生じることがある。そしてこのような電界集中は、トランジスタの特性に影響を及ぼすことがある。そこで本発明者らは、新規な構造で、上記した電界集中を抑制することを検討した。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、ドレイン領域が第１領域に形成され、ソース領域が第２領域に形成されている。そしてフィールド絶縁膜が平面視で第１領域を囲んでいる。フィールド絶縁膜上には、金属配線が位置している。金属配線は、２５℃における電気抵抗率が４０μΩ・ｃｍ以上２００μΩ・ｃｍ以下の金属により形成されている。さらに金属配線は、第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられている。さらに金属配線は、最も内側の周がドレイン領域に電気的に接続しており、かつ最も外側の周がソース領域又は接地電位に電気的に接続している。
他の一実施の形態によれば、上記した金属配線は、層間絶縁膜を介してフィールド絶縁膜の上方に位置している。さらに第１金属電極が、平面視で金属配線に比して第１領域側に位置し、層間絶縁膜を覆っている。第１金属電極は、ドレイン領域と電気的に接続している。同様に第２金属電極が、平面視で金属配線に比して第２領域側に位置し、層間絶縁膜を覆っている。第２金属電極は、ソース領域と電気的に接続している。そして第１金属電極の底面及び第２金属電極の底面に沿ってバリアメタル膜が形成されている。そして金属配線は、バリアメタル膜と同じ材料により形成されている。
他の一実施の形態によれば、反射防止膜が上記した第１金属電極及び第２金属電極を覆っている。反射防止膜は金属膜である。そして上記した金属配線は、反射防止膜と同じ材料により形成されている。
前記一実施の形態によれば、ドレイン領域とソース領域を跨ぐ領域で電界集中が生じることを抑制することができる。
第１の実施形態に係る半導体装置の構成を示す平面図である。 図１のＡ−Ａ´断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 図１及び図２に示した半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 図１２に示した半導体装置の製造方法を示す断面図である。 図１２に示した半導体装置の製造方法を示す断面図である。 図１２に示した半導体装置の製造方法を示す断面図である。 図１２に示した半導体装置の製造方法を示す断面図である。 変形例に係る半導体装置の構成を示す平面図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図２は、図１のＡ−Ａ´断面図である。
図１に示すように、半導体装置ＳＤは、基板ＳＵＢに、第１領域ＲＧ１、第２領域ＲＧ２、及びフィールド酸化膜ＦＯＸ（フィールド絶縁膜）を有している。本図に示す例において、フィールド酸化膜ＦＯＸの平面形状は、内側に開口を有する矩形となっている。そしてこの開口には、第１領域ＲＧ１が位置している。これにより、第１領域ＲＧ１は、平面視でフィールド酸化膜ＦＯＸによって囲まれている。本図に示す例において第１領域ＲＧ１の平面形状は、角の丸い矩形となっている。第２領域ＲＧ２は、平面視でフィールド酸化膜ＦＯＸを介して第１領域ＲＧ１の外側に位置している。
フィールド酸化膜ＦＯＸ上には、金属配線ＭＷが形成されている。本図に示す例において、金属配線ＭＷは、第１領域ＲＧ１の縁に沿う方向に、スパイラル状に繰り返し設けられている。ただし、金属配線ＭＷの平面形状は本図に示す例に限定されるものではない。例えば、金属配線ＭＷは、第１領域ＲＧ１の縁に沿う方向に、折り返されながら繰り返し設けられていてもよい。
図２に示すように、半導体装置ＳＤは、基板ＳＵＢに、第１導電型ボディ領域ＰＢＤ、第２導電型ドリフト領域ＮＤＲ、及びフィールド酸化膜ＦＯＸを有している。さらに半導体装置ＳＤは、基板ＳＵＢ上に、ゲート電極ＧＥ、導電膜ＣＦ、層間絶縁膜ＩＬＤ、金属配線ＭＷ、バリアメタル膜ＢＭ１，ＢＭ２、金属電極ＭＥ１，ＭＥ２、保護膜ＰＬ、被覆膜ＣＬを有している。
なお、第１導電型及び第２導電型は、互いの導電型が反対であればｐ型及びｎ型のいずれであってもよい。以下、第１導電型はｐ型であり、第２導電型はｎ型であるとして説明する。
基板ＳＵＢは、例えば、半導体基板であり、具体的には、シリコン基板又はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。本図に示す例において基板ＳＵＢの導電型は、第１導電型（ｐ型）である。ただし、基板ＳＵＢの導電型は、第２導電型（ｎ型）であってもよい。なお、本図に示す例では、基板ＳＵＢに第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲが形成されているが、半導体装置ＳＤの構造は本図に示す例に限定されるものではない。例えば、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲは、基板ＳＵＢ上に形成されたエピタキシャル層に形成されていてもよい。
第１導電型ボディ領域ＰＢＤは、第２領域ＲＧ２に形成されている。そして第１導電型ボディ領域ＰＢＤは、ソース領域ＳＯＲ及び第１導電型ボディコンタクト領域ＰＢＣを含んでいる。ソース領域ＳＯＲはｎ＋領域（第２導電型領域）である。第１導電型ボディコンタクト領域ＰＢＣはｐ＋領域（第１導電型領域）であり、不純物濃度が第１導電型ボディ領域ＰＢＤよりも高い。ソース領域ＳＯＲは、第１導電型ボディ領域ＰＢＤに比して第１領域ＲＧ１側に位置している。一方、第１導電型ボディ領域ＰＢＤは、ソース領域ＳＯＲに比して第２領域ＲＧ２側に位置している。
第２導電型ドリフト領域ＮＤＲは、第１導電型ボディ領域ＰＢＤに比して第２領域ＲＧ２側に位置している。そして第２導電型ドリフト領域ＮＤＲは、第１領域ＲＧ１から第２領域ＲＧ２に亘って位置している。さらに第２導電型ドリフト領域ＮＤＲは、フィールド酸化膜ＦＯＸを表層に含むとともに、フィールド酸化膜ＦＯＸに比して第２領域ＲＧ２側にドレイン領域ＤＲＲを含んでいる。ドレイン領域ＤＲＲは、ｎ＋領域（第２導電型領域）であり、不純物濃度が第２導電型ドリフト領域ＮＤＲよりも高い。
ゲート電極ＧＥは、基板ＳＵＢ上に位置しており、平面視でソース領域ＳＯＲからフィールド酸化膜ＦＯＸにかけて形成されている。ゲート電極ＧＥは、例えば、ポリシリコンにより形成されている。そしてゲート電極ＧＥと基板ＳＵＢの間には、ゲート絶縁膜ＧＩが位置している。ゲート絶縁膜ＧＩは、例えば、シリコン酸化膜（ＳｉＯ２）により形成されている。
層間絶縁膜ＩＬＤは、基板ＳＵＢ及びフィールド酸化膜ＦＯＸを覆っている。層間絶縁膜ＩＬＤは、例えば、シリコン酸化膜（ＳｉＯ２）により形成されている。そして層間絶縁膜ＩＬＤには、ソースコンタクトＳＯＣ及びドレインコンタクトＤＲＣが形成されている。ソースコンタクトＳＯＣは、層間絶縁膜ＩＬＤを貫通し、ソース領域ＳＯＲと接続している。同様に、ドレインコンタクトＤＲＣは、層間絶縁膜ＩＬＤを貫通し、ドレイン領域ＤＲＲと接続している。なお本図に示す例において、層間絶縁膜ＩＬＤの上面は、基板ＳＵＢの表面からフィールド酸化膜ＦＯＸの表面に亘る凹凸に沿った形状を有している。ただし、層間絶縁膜ＩＬＤの上面は、平坦になっていてもよい。
金属配線ＭＷは、層間絶縁膜ＩＬＤを介してフィールド酸化膜ＦＯＸの上方に位置している。金属配線ＭＷは高抵抗金属により形成されている。詳細には、金属配線ＭＷは、２５℃における電気抵抗率が４０μΩ・ｃｍ以上２００μΩ・ｃｍ以下の金属により形成されている。より詳細には、金属配線ＭＷは、例えば、チタン、窒化チタン、タンタル、又は窒化タンタルにより形成されている。ただし、金属配線ＭＷの材料は、これらに限定されるものではない。なお、本実施形態では、金属配線ＭＷは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）が層間絶縁膜ＩＬＤ側からこの順に積層した積層膜（ＴｉＮ／Ｔｉ）である。
そして上記したように、金属配線ＭＷは、平面視で第１領域ＲＧ１の縁に沿う方向に、スパイラル状に繰り返し設けられている（図１）。さらに金属配線ＭＷは、最も内側の周がドレイン領域ＤＲＲに電気的に接続し、かつ最も外側の周がソース領域ＳＯＲ又は接地電位に電気的に接続している。本実施形態においてドレイン領域ＤＲＲには、ソース領域ＳＯＲよりも高い電圧が印加される。この場合、金属配線ＭＷには、内周側（ドレイン領域ＤＲＲ側）から外周側（ソース領域ＳＯＲ側）に向かって電流が流れる。そしてこの場合、金属配線ＭＷは、内周側から外周側に向かうにしたがって電位が徐々に減少するようになる。この場合、金属配線ＭＷの内周側と外周側の間で発生する電界は、ほぼ一様なものとなる。
金属電極ＭＥ１は、平面視で金属配線ＭＷに比して第１領域ＲＧ１側に位置している。一方、金属電極ＭＥ２は、平面視で金属配線ＭＷに比して第２領域ＲＧ２側に位置している。そして金属電極ＭＥ１，ＭＥ２は、層間絶縁膜ＩＬＤを覆っている。金属電極ＭＥ１は、ドレインコンタクトＤＲＣと一体に形成されており、ドレイン領域ＤＲＲと電気的に接続している。一方、金属電極ＭＥ２は、ソースコンタクトＳＯＣと一体に形成されており、ソース領域ＳＯＲと電気的に接続している。なお、金属電極ＭＥ１，ＭＥ２は、例えば、アルミニウム（Ａｌ）により形成されている。
バリアメタル膜ＢＭ１は、ドレインコンタクトＤＲＣの底面及び側面、並びに金属電極ＭＥ１の底面に沿って形成されている。一方、バリアメタル膜ＢＭ２は、ソースコンタクトＳＯＣの底面及び側面、並びに金属電極ＭＥ２の底面に沿って形成されている。バリアメタル膜ＢＭ１，ＢＭ２は、金属電極ＭＥ１を構成する金属（例えば、アルミニウム（Ａｌ））が層間絶縁膜ＩＬＤ又は基板ＳＵＢ（例えば、ドレイン領域ＤＲＲ又はソース領域ＳＯＲ）に拡散することを防止する金属膜である。そしてバリアメタル膜ＢＭ１，ＢＭ２は、金属配線ＭＷと同じ材料により形成されている。なお、本実施形態では、バリアメタル膜ＢＭ１，ＢＭ２は、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）が層間絶縁膜ＩＬＤからこの順に積層した積層膜（ＴｉＮ／Ｔｉ）である。
導電膜ＣＦは、基板ＳＵＢ上に位置しており、平面視でドレイン領域ＤＲＲからフィールド酸化膜ＦＯＸにかけて形成されている。導電膜ＣＦは、ゲート電極ＧＥと同じ材料（例えば、ポリシリコン）により形成されている。そして導電膜ＣＦは、例えば、金属電極ＭＥ２及びバリアメタル膜ＢＭ２を貫通するコンタクト（不図示）を介して、金属電極ＭＥ２と電気的に接続している。この場合、導電膜ＣＦにはドレイン領域ＤＲＲと同じ電圧が印加される。これにより、導電膜ＣＦのうちフィールド酸化膜ＦＯＸに乗り上げている部分が、ゲート電極ＧＥ及びドレイン領域ＤＲＲの間の電界を緩和するフィールドプレートとして機能する。
保護膜ＰＬは、金属電極ＭＥ１，ＭＥ２及び金属配線ＭＷを覆っている。さらに本図に示す例では、被覆膜ＣＬが保護膜ＰＬを覆っている。保護膜ＰＬは、例えば金属電極ＭＥ１，ＭＥ２及び金属配線ＭＷを、外部環境から保護する（例えば、金属の酸化を防止する）ための絶縁膜である。具体的には、保護膜ＰＬは、例えば、シリコン窒化膜（ＳｉＮ）である。一方、被覆膜ＣＬは、例えば、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）である。なお、保護膜ＰＬ及び被覆膜ＣＬの材料は、上記した例に限定されるものではない。
なお、ゲート電極ＧＥ、金属電極ＭＥ１、及び金属電極ＭＥ２は、第１パッド、第２パッド、及び第３パッド（不図示）にそれぞれ電気的に接続している。これらのパッドは、例えば、保護膜ＰＬ上に形成され、かつ一部が被覆膜ＣＬによって覆われている。そしてこれらのパッドに電圧を印加することで、ゲート電極ＧＥ、ドレイン領域ＤＲＲ（金属電極ＭＥ１）、及びソース領域ＳＯＲ（金属電極ＭＥ２）に駆動電圧が印加される。
図３〜図１１は、図１及び図２に示した半導体装置ＳＤの製造方法を示す断面図である。
まず、図３に示すように、基板ＳＵＢにイオン注入を行うことにより、基板ＳＵＢの表面に第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲを形成する。次いで、基板ＳＵＢの表面にフィールド酸化膜ＦＯＸを形成する。フィールド酸化膜ＦＯＸは、例えば、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により形成される。なお、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲの形成工程及びフィールド酸化膜ＦＯＸの形成工程は、順番が逆であってもよい。次いで、基板ＳＵＢ上及びフィールド酸化膜ＦＯＸ上に、ポリシリコン膜ＰＳ及び絶縁膜ＧＩ１をこの順に形成する。ポリシリコン膜ＰＳは、ゲート電極ＧＥ及び導電膜ＣＦとなる導電膜である。絶縁膜ＧＩ１は、ゲート絶縁膜ＧＩとなる絶縁膜である。
次いで、図４に示すように、ポリシリコン膜ＰＳ及び絶縁膜ＧＩ１をパターニングする。これにより、ゲート電極ＧＥ及び導電膜ＣＦが形成されるとともに、ゲート電極ＧＥ及び導電膜ＣＦの下にゲート絶縁膜ＧＩが形成される。
次いで、図５に示すように、基板ＳＵＢにイオン注入を行うことにより、ドレイン領域ＤＲＲ及びソース領域ＳＯＲを形成するとともに、第１導電型ボディコンタクト領域ＰＢＣを形成する。
次いで、図６に示すように、基板ＳＵＢ上、フィールド酸化膜ＦＯＸ上、ゲート電極ＧＥ上、及び導電膜ＣＦ上に、層間絶縁膜ＩＬＤを形成する。
次いで、図７に示すように、層間絶縁膜ＩＬＤに、接続孔ＣＨ１，ＣＨ２を形成する。接続孔ＣＨ１及び接続孔ＣＨ２は、層間絶縁膜ＩＬＤを貫通しており、それぞれ、ドレイン領域ＤＲＲ及びソース領域ＳＯＲに達している。詳細を後述するように、接続孔ＣＨ１及び接続孔ＣＨ２には、ドレインコンタクトＤＲＣ及びソースコンタクトＳＯＣがそれぞれ形成される。
次いで、図８に示すように、層間絶縁膜ＩＬＤ上に、バリアメタル膜ＢＭ及び金属膜ＭＥをこの順に積層する。これにより、バリアメタル膜ＢＭは、接続孔ＣＨ１，ＣＨ２の底面及び側面、並びに層間絶縁膜ＩＬＤの上面に沿って形成される。一方、金属膜ＭＥは、接続孔ＣＨ１，ＣＨ２を埋め込んでドレインコンタクトＤＲＣ及びソースコンタクトＳＯＣを形成する。さらに金属膜ＭＥは、バリアメタル膜ＢＭを介して層間絶縁膜ＩＬＤの上面に沿って形成される。なお、バリアメタル膜ＢＭ及び金属膜ＭＥは、例えばスパッタリングによって形成される。
詳細を後述するように、バリアメタル膜ＢＭは、バリアメタル膜ＢＭ１，ＢＭ２及び金属配線ＭＷとなる金属膜である。金属膜ＭＥは、金属電極ＭＥ１，ＭＥ２となる金属膜である。本実施形態では、バリアメタル膜ＢＭは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）が層間絶縁膜ＩＬＤ側からこの順に積層した積層膜（ＴｉＮ／Ｔｉ）である。一方、金属膜ＭＥは、アルミニウム（Ａｌ）により形成されている。ただし、バリアメタル膜ＢＭ及び金属膜ＭＥの材料はこれに限定されるものではない。
次いで、図９に示すように、金属膜ＭＥをパターニングすることにより、フィールド酸化膜ＦＯＸの上方において金属膜ＭＥに開口ＯＰを形成する。これにより、金属膜ＭＥは、平面視で開口ＯＰに比して第１領域ＲＧ１側で金属電極ＭＥ１となり、かつ平面視で開口ＯＰに比して第２領域ＲＧ２側で金属電極ＭＥ２となる。この場合に開口ＯＰが形成される領域に位置する金属膜ＭＥは、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により除去される。
詳細には、本実施形態に係る金属膜ＭＥは、エッチングレートがバリアメタル膜ＢＭ（特にバリアメタル膜ＢＭの上面）のエッチングレートと異なっている。このため、本図に示す工程では、バリアメタル膜ＢＭに比して金属膜ＭＥを選択的に除去することができる。ただし、エッチング条件によっては、バリアメタル膜ＢＭの表層も除去される。この場合、開口ＯＰが位置する領域におけるバリアメタル膜ＢＭの膜厚は、金属電極ＭＥ１，ＭＥ２の下に位置するバリアメタル膜ＢＭよりも薄くなる。
次いで、図１０に示すように、平面視で開口ＯＰの内側に位置するバリアメタル膜ＢＭをパターニングすることにより、金属配線ＭＷを形成する。この場合にパターニングにより除去されるバリアメタル膜ＢＭは、例えば、ＲＩＥにより除去される。なお上記したように開口ＯＰが位置する領域におけるバリアメタル膜ＢＭの膜厚が金属電極ＭＥ１，ＭＥ２の下に位置するバリアメタル膜ＢＭよりも薄い場合、金属配線ＭＷの膜厚は金属電極ＭＥ１，ＭＥ２の下に位置するバリアメタル膜ＢＭよりも薄いものとなる。
次いで、図１１に示すように、金属電極ＭＥ１，ＭＥ２上及び金属配線ＭＷ上に、保護膜ＰＬ及び被覆膜ＣＬをこの順に積層する。このようにして、図１及び図２に示した半導体装置ＳＤが製造される。
以上、本実施形態によれば、層間絶縁膜ＩＬＤを介してフィールド酸化膜ＦＯＸの上方に金属配線ＭＷが形成されている。金属配線ＭＷは、平面視で第１領域ＲＧ１の縁に沿う方向にスパイラル状に繰り返し設けられている。そして金属配線ＭＷは、最も内側の周がドレイン領域ＤＲＲに電気的に接続しており、かつ最も外側の周がソース領域ＳＯＲ又は接地電位に電気的に接続している。このため、ドレイン領域ＤＲＲに高電圧が印加され、かつソース領域ＳＯＲに低電圧が印加されると、上記したように、金属配線ＭＷの内周側（ドレイン領域ＤＲＲ側）と外周側（ソース領域ＳＯＲ）の間でほぼ一様な電界が発生する。これにより、高電圧側（ドレイン領域ＤＲＲ側）と低電圧側（ソース領域ＳＯＲ側）の間の領域で電界集中が生じることを抑制することができる。
特に本実施形態によれば、金属電極ＭＥ１，ＭＥ２上、及び金属配線ＭＷ上に、保護膜ＰＬが形成されている。そして保護膜ＰＬがシリコン窒化膜（ＳｉＮ）である場合、金属配線ＭＷは特に効果的に機能する。詳細には、シリコン窒化膜（保護膜ＰＬ）は、上面にダングンリングボンドを多く有し、かつ上面が水分を吸収しやすい。これにより、シリコン窒化膜の上面には負の電荷がトラップされやすい。そしてシリコン窒化膜に負の電荷がトラップされている場合、この負の電荷によってフィールド酸化膜ＦＯＸの下に空乏層が形成されることがある。このような空乏層は、半導体装置ＳＤの特性を変動させてしまうおそれがある。これに対して本実施形態では、上記したように金属配線ＭＷによってほぼ一様な電界を発生させている。この場合、上記した負の電荷に起因する電界を、金属配線ＭＷによる電界により緩和することができる。これにより、半導体装置ＳＤの特性が変動することを抑制することができる。
さらに本実施形態によれば、金属配線ＭＷが高抵抗金属により形成されている。このため、金属配線ＭＷには電流が流れにくい。これにより、金属配線ＭＷを介して高電圧側（ドレイン領域ＤＲＲ側）から低電圧側（ソース領域ＳＯＲ側）に流れる電流を抑制することができる。
さらに本実施形態によれば、金属配線ＭＷが、バリアメタル膜ＢＭ（バリアメタル膜ＢＭ１，ＢＭ２）を用いて形成されている（例えば、図１０）。このため、本実施形態では、金属配線ＭＷを効率的に形成することができる。
（第２の実施形態）
図１２は、第２の実施形態に係る半導体装置ＳＤの構成を示す断面図であり、第１の実施形態の図２に対応する。本実施形態に係る半導体装置ＳＤは、以下の点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。
本実施形態では、第１の実施形態と同様に、金属電極ＭＥ１が、金属配線ＭＷに比して第１領域ＲＧ１側に位置し、かつ層間絶縁膜ＩＬＤを覆っている。一方、金属電極ＭＥ２は、金属配線ＭＷに比して第２領域ＲＧ２側に位置し、かつ層間絶縁膜ＩＬＤを覆っている。そして金属電極ＭＥ１は、反射防止膜ＡＲＣ１によって覆われている。同様に、金属電極ＭＥ２は反射防止膜ＡＲＣ２によって覆われている。詳細を後述するように、反射防止膜ＡＲＣ１，ＡＲＣ２は、金属電極ＭＥ１，ＭＥ２を形成するためのリソグラフィでハレーションが生じることを防止する金属膜である。そして金属配線ＭＷは、反射防止膜ＡＲＣ１，ＡＲＣ２と同じ材料により形成されている。なお、反射防止膜ＡＲＣ１，ＡＲＣ２は、保護膜ＰＬ及び被覆膜ＣＬによって覆われている。
図１３〜図１６は、図１２に示した半導体装置ＳＤの製造方法を示す断面図である。まず、第１の実施形態と同様に、図３〜図８に示した工程を実施する。
次いで、図１３に示すように、金属膜ＭＥ及びバリアメタル膜ＢＭをパターニングすることにより、フィールド酸化膜ＦＯＸの上方において金属膜ＭＥ及びバリアメタル膜ＢＭに開口ＯＰを形成する。これにより、金属膜ＭＥは、平面視で開口ＯＰに比して第１領域ＲＧ１側で金属電極ＭＥ１となり、かつ平面視で開口ＯＰに比して第２領域ＲＧ２側で金属電極ＭＥ２となる。一方、バリアメタル膜ＢＭは、平面視で開口ＯＰに比して第１領域ＲＧ１側でバリアメタル膜ＢＭ１となり、かつ平面視で開口ＯＰに比して第２領域ＲＧ２側でバリアメタル膜ＢＭ２となる。
次いで、図１４に示すように、反射防止膜ＡＲＣを、例えばスパッタリングによって形成する。これにより、反射防止膜ＡＲＣは、開口ＯＰの底面及び側面、並びに金属電極ＭＥ１，ＭＥ２の上面に沿って形成される。なお、反射防止膜ＡＲＣは、いずれの領域においても膜厚がほぼ等しいものとなる。詳細を後述するように反射防止膜ＡＲＣは、金属配線ＭＷとなる金属膜である。本実施形態において、反射防止膜ＡＲＣは、窒化チタン（ＴｉＮ）である。ただし、反射防止膜ＡＲＣの材料はこれに限定されるものではない。
次いで、図１５に示すように、反射防止膜ＡＲＣをパターンニングする。これにより、平面視で開口ＯＰの内側に金属配線ＭＷが形成されるとともに、金属電極ＭＥ１，ＭＥ２の上方に反射防止膜ＡＲＣ１，ＡＲＣ２がそれぞれ形成される。上記したように反射防止膜ＡＲＣの膜厚がいずれの領域でもほぼ等しい場合、金属配線ＭＷの膜厚は、反射防止膜ＡＲＣ１，ＡＲＣ２とほぼ等しいものとなる。なお、金属配線ＭＷを形成するためのリソグラフィでは、金属電極ＭＥ１，ＭＥ２での光の反射によりハレーションが生じることがある。反射防止膜ＡＲＣ（反射防止膜ＡＲＣ１，ＡＲＣ２）はこのようなハレーションを抑制する金属膜として機能する。
次いで、図１６に示すように、反射防止膜ＡＲＣ１，ＡＲＣ２上及び金属配線ＭＷ上に、保護膜ＰＬ及び被覆膜ＣＬをこの順に積層する。このようにして、図１２に示した半導体装置ＳＤが製造される。
以上、本実施形態によれば、第１の実施形態と同様にして、金属配線ＭＷによって、高電圧側（ドレイン領域ＤＲＲ側）と低電圧側（ソース領域ＳＯＲ側）の間の電界を緩和することができる。さらに本実施形態によれば、金属配線ＭＷは、反射防止膜ＡＲＣ（反射防止膜ＡＲＣ１，ＡＲＣ２）を用いて形成されている（例えば、図１５）。このため、本実施形態では、金属配線ＭＷを効率的に形成することができる。
（変形例）
図１７は、変形例に係る半導体装置ＳＤの構成を示す平面図である。本図に示す例において、フィールド酸化膜ＦＯＸの平面形状は、矩形の１辺から突出した凸部ＣＯＮを有する形状となっている。そして凸部ＣＯＮ上には、電極パッドＥＰが設けられている。さらにフィールド酸化膜ＦＯＸ上には、配線ＷＲが形成されている。配線ＷＲは、第１領域ＲＧ１側から第２領域ＲＧ２側に向かって延伸している。そして配線ＷＲは、電極パッドＥＰとドレイン領域ＤＲＲ（例えば、図２又は図１２）を電気的に接続している。言い換えると、電極パッドＥＰには、ドレイン領域ＤＲＲの駆動電圧が印加される。
なお、配線ＷＲは、例えば、金属電極ＭＥ１，ＭＥ２と同じ材料（例えば、図９又は図１３に示した金属膜ＭＥ）により形成されている。言い換えると、この場合配線ＷＲは、金属膜ＭＥを用いて金属電極ＭＥ１，ＭＥ２と同時に形成される（例えば、図９又は図１３）。さらにこの場合配線ＷＲの下にはバリアメタル膜ＢＭが位置し（例えば、図９）、又は配線ＷＲの上に反射防止膜ＡＲＣが位置する。（例えば、図１３）。
配線ＷＲが上記したようにフィールド酸化膜ＦＯＸ上に位置する場合、平面視で配線ＷＲと重なる領域に金属配線ＭＷを設けることができない。この場合、本図に示すように、金属配線ＭＷは、配線ＷＲと平面視で重ならないように折り返されながら繰り返し設けることができる。この場合であっても、第１の実施形態又は第２の実施形態と同様に、高電圧側（第１領域ＲＧ１側）と低電圧側（第２領域ＲＧ２側）の間の電界をほぼ一様にすることができる。
さらに本図に示す例では、フィールド酸化膜ＦＯＸ及び金属配線ＭＷによって第１領域ＲＧ１（高圧領域）と第２領域ＲＧ２（低圧領域）の間の耐圧が高いものとなっている。このため、本図に示すように、平面視でフィールド酸化膜ＦＯＸに隣接する領域にメモリ領域ＭＲ及びロジック領域ＬＲを設けることができる。詳細には、本図に示す例において、フィールド酸化膜ＦＯＸの平面形状は、１辺に上記した凸部ＣＯＮを有する矩形となっている。そしてメモリ領域ＭＲ及びロジック領域ＬＲは、フィールド酸化膜ＦＯＸの上記した１辺と異なる辺に沿って形成されている。このようにメモリ領域ＭＲ及びロジック領域ＬＲを高圧領域（第１領域ＲＧ１）の近傍に設けても、メモリ領域ＭＲ及びロジック領域ＬＲは、フィールド酸化膜ＦＯＸ及び金属配線ＭＷによって高電圧から保護される。
以下、参考形態の例を付記する。
１．基板にフィールド絶縁膜を形成することにより、平面視で前記フィールド絶縁膜によって囲まれる第１領域と、平面視で前記フィールド絶縁膜を介して前記第１領域の外側に位置する第２領域と、を形成する工程と、
前記第１領域にトランジスタのドレイン領域を形成するとともに、前記第２領域に前記トランジスタのソース領域を形成する工程と、
前記基板、前記フィールド絶縁膜、及び前記トランジスタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上にバリアメタル膜を形成する工程と、
前記バリアメタル膜上に金属膜を形成する工程と、
前記フィールド絶縁膜の上方において前記金属膜に開口を形成する工程と、
平面視で前記開口の内側に位置する前記バリアメタル膜をパターニングすることにより、前記第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられた金属配線を形成する工程と、
を備える半導体装置の製造方法。
２．基板にフィールド絶縁膜を形成することにより、平面視で前記フィールド絶縁膜によって囲まれる第１領域と、平面視で前記フィールド絶縁膜を介して前記第１領域の外側に位置する第２領域と、を形成する工程と、
前記第１領域にトランジスタのドレイン領域を形成するとともに、前記第２領域に前記トランジスタのソース領域を形成する工程と、
前記基板、前記フィールド絶縁膜、及び前記トランジスタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上に金属膜を形成する工程と、
前記フィールド絶縁膜の上方において前記金属膜に開口を形成する工程と、
前記金属膜と、平面視で前記開口の内側に位置する前記層間絶縁膜と、を覆う金属膜である反射防止膜を形成する工程と、
平面視で前記開口の内側に位置する前記反射防止膜をパターニングすることにより、前記第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられた金属配線を形成する工程と、
を備える半導体装置の製造方法。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＲＣ 反射防止膜
ＡＲＣ１ 反射防止膜
ＡＲＣ２ 反射防止膜
ＢＭ バリアメタル膜
ＢＭ１ バリアメタル膜
ＢＭ２ バリアメタル膜
ＣＦ 導電膜
ＣＬ 被覆膜
ＣＨ１ 接続孔
ＣＨ２ 接続孔
ＣＯＮ 凸部
ＤＲＣ ドレインコンタクト
ＤＲＲ ドレイン領域
ＥＰ 電極パッド
ＦＯＸ フィールド酸化膜
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＩ１ 絶縁膜
ＩＬＤ 層間絶縁膜
ＬＲ ロジック領域
ＭＥ 金属膜
ＭＥ１ 金属電極
ＭＥ２ 金属電極
ＭＲ メモリ領域
ＭＷ 金属配線
ＮＤＲ 第２導電型ドリフト領域
ＯＰ 開口
ＰＢＣ 第１導電型ボディコンタクト領域
ＰＢＤ 第１導電型ボディ領域
ＰＬ 保護膜
ＰＳ ポリシリコン膜
ＲＧ１ 第１領域
ＲＧ２ 第２領域
ＳＤ 半導体装置
ＳＯＣ ソースコンタクト
ＳＯＲ ソース領域
ＷＲ 配線
第２導電型ドリフト領域ＮＤＲは、第１導電型ボディ領域ＰＢＤに比して第１領域ＲＧ１側に位置している。そして第２導電型ドリフト領域ＮＤＲは、第１領域ＲＧ１から第２領域ＲＧ２に亘って位置している。さらに第２導電型ドリフト領域ＮＤＲは、フィールド酸化膜ＦＯＸを表層に含むとともに、フィールド酸化膜ＦＯＸに比して第１領域ＲＧ１側にドレイン領域ＤＲＲを含んでいる。ドレイン領域ＤＲＲは、ｎ＋領域（第２導電型領域）であり、不純物濃度が第２導電型ドリフト領域ＮＤＲよりも高い。
金属電極ＭＥ１は、平面視で金属配線ＭＷに比して第２領域ＲＧ２側に位置している。一方、金属電極ＭＥ２は、平面視で金属配線ＭＷに比して第１領域ＲＧ１側に位置している。そして金属電極ＭＥ１，ＭＥ２は、層間絶縁膜ＩＬＤを覆っている。金属電極ＭＥ１は、ソースコンタクトＳＯＣと一体に形成されており、ソース領域ＳＯＲと電気的に接続している。一方、金属電極ＭＥ２は、ドレインコンタクトＤＲＣと一体に形成されており、ドレイン領域ＤＲＲと電気的に接続している。なお、金属電極ＭＥ１，ＭＥ２は、例えば、アルミニウム（Ａｌ）により形成されている。
バリアメタル膜ＢＭ１は、ソースコンタクトＳＯＣの底面及び側面、並びに金属電極ＭＥ１の底面に沿って形成されている。一方、バリアメタル膜ＢＭ２は、ドレインコンタクトＤＲＣの底面及び側面、並びに金属電極ＭＥ２の底面に沿って形成されている。バリアメタル膜ＢＭ１，ＢＭ２は、金属電極ＭＥ１を構成する金属（例えば、アルミニウム（Ａｌ））が層間絶縁膜ＩＬＤ又は基板ＳＵＢ（例えば、ドレイン領域ＤＲＲ又はソース領域ＳＯＲ）に拡散することを防止する金属膜である。そしてバリアメタル膜ＢＭ１，ＢＭ２は、金属配線ＭＷと同じ材料により形成されている。なお、本実施形態では、バリアメタル膜ＢＭ１，ＢＭ２は、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）が層間絶縁膜ＩＬＤからこの順に積層した積層膜（ＴｉＮ／Ｔｉ）である。
なお、ゲート電極ＧＥ、金属電極ＭＥ１、及び金属電極ＭＥ２は、第１パッド、第２パッド、及び第３パッド（不図示）にそれぞれ電気的に接続している。これらのパッドは、例えば、保護膜ＰＬ上に形成され、かつ一部が被覆膜ＣＬによって覆われている。そしてこれらのパッドに電圧を印加することで、ゲート電極ＧＥ、ソース領域ＳＯＲ（金属電極ＭＥ１）、及びドレイン領域ＤＲＲ（金属電極ＭＥ２）に駆動電圧が印加される。
次いで、図９に示すように、金属膜ＭＥをパターニングすることにより、フィールド酸化膜ＦＯＸの上方において金属膜ＭＥに開口ＯＰを形成する。これにより、金属膜ＭＥは、平面視で開口ＯＰに比して第２領域ＲＧ２側で金属電極ＭＥ１となり、かつ平面視で開口ＯＰに比して第１領域ＲＧ１側で金属電極ＭＥ２となる。この場合に開口ＯＰが形成される領域に位置する金属膜ＭＥは、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により除去される。
本実施形態では、第１の実施形態と同様に、金属電極ＭＥ１が、金属配線ＭＷに比して第２領域ＲＧ２側に位置し、かつ層間絶縁膜ＩＬＤを覆っている。一方、金属電極ＭＥ２は、金属配線ＭＷに比して第１領域ＲＧ１側に位置し、かつ層間絶縁膜ＩＬＤを覆っている。そして金属電極ＭＥ１は、反射防止膜ＡＲＣ１によって覆われている。同様に、金属電極ＭＥ２は反射防止膜ＡＲＣ２によって覆われている。詳細を後述するように、反射防止膜ＡＲＣ１，ＡＲＣ２は、金属電極ＭＥ１，ＭＥ２を形成するためのリソグラフィでハレーションが生じることを防止する金属膜である。そして金属配線ＭＷは、反射防止膜ＡＲＣ１，ＡＲＣ２と同じ材料により形成されている。なお、反射防止膜ＡＲＣ１，ＡＲＣ２は、保護膜ＰＬ及び被覆膜ＣＬによって覆われている。

Claims (12)

  1. 基板と、
    前記基板に形成されたトランジスタと、
    前記基板に形成され、前記トランジスタのドレイン領域を含む第１領域と、
    前記基板に形成され、平面視で前記第１領域を囲んでいるフィールド絶縁膜と、
    前記基板に形成され、平面視で前記フィールド絶縁膜を介して前記第１領域の外側に位置し、前記トランジスタのソース領域を含む第２領域と、
    前記フィールド絶縁膜上に位置する金属配線と、
    を備え、
    前記金属配線は、
    ２５℃における電気抵抗率が４０μΩ・ｃｍ以上２００μΩ・ｃｍ以下の金属により形成されており、
    前記第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられており、
    最も内側の周が前記ドレイン領域に電気的に接続しており、かつ最も外側の周が前記ソース領域又は接地電位に電気的に接続している半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記フィールド絶縁膜上に位置し、前記第１領域側から前記第２領域側に向かって延伸する配線をさらに備え、
    前記金属配線は、前記配線と平面視で重ならないように折り返されながら繰り返し設けられている半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記フィールド絶縁膜上に位置する電極パッドをさらに備え、
    前記配線は、前記電極パッドと前記ドレイン領域を電気的に接続している半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記金属配線は、チタン、窒化チタン、タンタル、又は窒化タンタルにより形成されている半導体装置。
  5. 基板と、
    前記基板に形成されたトランジスタと、
    前記基板に形成され、前記トランジスタのドレイン領域を含む第１領域と、
    前記基板に形成され、平面視で前記第１領域を囲んでいるフィールド絶縁膜と、
    前記基板に形成され、平面視で前記フィールド絶縁膜を介して前記第１領域の外側に位置し、前記トランジスタのソース領域を含む第２領域と、
    前記基板、前記トランジスタ、及び前記フィールド絶縁膜を覆う層間絶縁膜と、
    前記層間絶縁膜を介して前記フィールド絶縁膜の上方に位置する金属配線と、
    平面視で前記金属配線に比して前記第１領域側に位置し、前記層間絶縁膜を覆い、前記ドレイン領域と電気的に接続している第１金属電極と、
    平面視で前記金属配線に比して前記第２領域側に位置し、前記層間絶縁膜を覆い、前記ソース領域と電気的に接続している第２金属電極と、
    前記第１金属電極の底面及び前記第２金属電極の底面に沿って形成されたバリアメタル膜と、
    を備え、
    前記金属配線は、
    前記第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられており、
    最も内側の周が前記ドレイン領域に電気的に接続しており、かつ最も外側の周が前記ソース領域又は接地電位に電気的に接続しており、
    前記バリアメタル膜と同じ材料により形成されている半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記フィールド絶縁膜上に位置し、前記第１領域側から前記第２領域側に向かって延伸する配線をさらに備え、
    前記金属配線は、前記配線と平面視で重ならないように折り返されながら繰り返し設けられている半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記フィールド絶縁膜上に位置する電極パッドをさらに備え、
    前記配線は、前記電極パッドと前記ドレイン領域を電気的に接続している半導体装置。
  8. 請求項５に記載の半導体装置において、
    前記金属配線は、チタン、窒化チタン、タンタル、又は窒化タンタルにより形成されている半導体装置。
  9. 基板と、
    前記基板に形成されたトランジスタと、
    前記基板に形成され、前記トランジスタのドレイン領域を含む第１領域と、
    前記基板に形成され、平面視で前記第１領域を囲んでいるフィールド絶縁膜と、
    前記基板に形成され、平面視で前記フィールド絶縁膜を介して前記第１領域の外側に位置し、前記トランジスタのソース領域を含む第２領域と、
    前記基板、前記トランジスタ、及び前記フィールド絶縁膜を覆う層間絶縁膜と、
    前記層間絶縁膜を介して前記フィールド絶縁膜の上方に位置する金属配線と、
    平面視で前記金属配線に比して前記第１領域側に位置し、前記層間絶縁膜を覆い、前記ドレイン領域と電気的に接続している第１金属電極と、
    平面視で前記金属配線に比して前記第２領域側に位置し、前記層間絶縁膜を覆い、前記ソース領域と電気的に接続している第２金属電極と、
    前記第１金属電極及び前記第２金属電極を覆う金属膜である反射防止膜と、
    を備え、
    前記金属配線は、
    前記第１領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられており、
    最も内側の周が前記ドレイン領域に電気的に接続しており、かつ最も外側の周が前記ソース領域又は接地電位に電気的に接続しており、
    前記反射防止膜と同じ材料により形成されている半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記フィールド絶縁膜上に位置し、前記第１領域側から前記第２領域側に向かって延伸する配線をさらに備え、
    前記金属配線は、前記配線と平面視で重ならないように折り返されながら繰り返し設けられている半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記フィールド絶縁膜上に位置する電極パッドをさらに備え、
    前記配線は、前記電極パッドと前記ドレイン領域を電気的に接続している半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記金属配線は、チタン、窒化チタン、タンタル、又は窒化タンタルにより形成されている半導体装置。
JP2014116435A 2014-06-05 2014-06-05 半導体装置 Expired - Fee Related JP6291359B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014116435A JP6291359B2 (ja) 2014-06-05 2014-06-05 半導体装置
US14/715,641 US9299772B2 (en) 2014-06-05 2015-05-19 Semiconductor device
CN201510302984.3A CN105280612A (zh) 2014-06-05 2015-06-04 半导体器件
US15/058,589 US20160181354A1 (en) 2014-06-05 2016-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014116435A JP6291359B2 (ja) 2014-06-05 2014-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2015230965A true JP2015230965A (ja) 2015-12-21
JP6291359B2 JP6291359B2 (ja) 2018-03-14

Family

ID=54770235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014116435A Expired - Fee Related JP6291359B2 (ja) 2014-06-05 2014-06-05 半導体装置

Country Status (3)

Country Link
US (2) US9299772B2 (ja)
JP (1) JP6291359B2 (ja)
CN (1) CN105280612A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022537129A (ja) * 2019-06-19 2022-08-24 パワー・インテグレーションズ・インコーポレーテッド 電力半導体デバイスにおける絶縁破壊電圧を高めるための結合された多結晶シリコンガードリング
DE102023201296A1 (de) 2022-02-28 2023-08-31 Renesas Electronics Corporation Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
CN108389906B (zh) * 2017-02-03 2023-01-10 联华电子股份有限公司 高压金属氧化物半导体晶体管元件
TWI632660B (zh) * 2017-06-01 2018-08-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
US10262938B2 (en) 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
JP7077194B2 (ja) * 2018-09-14 2022-05-30 キオクシア株式会社 半導体装置
US10714410B1 (en) 2019-01-15 2020-07-14 Vanguard International Semiconductor Corporation Semiconductor structure
US11195915B2 (en) * 2019-04-15 2021-12-07 Texas Instruments Incorporated Semiconductor devices with a sloped surface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044431A (ja) * 1999-05-27 2001-02-16 Fuji Electric Co Ltd 半導体装置
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法
JP2008509561A (ja) * 2004-08-06 2008-03-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 高性能ｃｍｏｓのためのｆｅｏｌ／ｍｅｏｌ金属抵抗器
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP2009267248A (ja) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd 薄膜抵抗素子、及び薄膜抵抗素子の製造方法
JP2011049469A (ja) * 2009-08-28 2011-03-10 Shindengen Electric Mfg Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263547A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4645861B2 (ja) 2008-07-03 2011-03-09 セイコーエプソン株式会社 半導体装置の製造方法
JP5674380B2 (ja) 2010-08-11 2015-02-25 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044431A (ja) * 1999-05-27 2001-02-16 Fuji Electric Co Ltd 半導体装置
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法
JP2008509561A (ja) * 2004-08-06 2008-03-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 高性能ｃｍｏｓのためのｆｅｏｌ／ｍｅｏｌ金属抵抗器
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP2009267248A (ja) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd 薄膜抵抗素子、及び薄膜抵抗素子の製造方法
JP2011049469A (ja) * 2009-08-28 2011-03-10 Shindengen Electric Mfg Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022537129A (ja) * 2019-06-19 2022-08-24 パワー・インテグレーションズ・インコーポレーテッド 電力半導体デバイスにおける絶縁破壊電圧を高めるための結合された多結晶シリコンガードリング
JP7307201B2 (ja) 2019-06-19 2023-07-11 パワー・インテグレーションズ・インコーポレーテッド 電力半導体デバイスにおける絶縁破壊電圧を高めるための結合された多結晶シリコンガードリング
DE102023201296A1 (de) 2022-02-28 2023-08-31 Renesas Electronics Corporation Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
US20150357404A1 (en) 2015-12-10
US20160181354A1 (en) 2016-06-23
US9299772B2 (en) 2016-03-29
JP6291359B2 (ja) 2018-03-14
CN105280612A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
JP6291359B2 (ja) 半導体装置
US11107912B2 (en) Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same
JP2013149761A (ja) 半導体装置
JP6739372B2 (ja) 半導体装置
US10453916B2 (en) Semiconductor device
JP2008251923A (ja) 半導体装置
WO2016046900A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
US10692850B2 (en) Semiconductor device with equipotential ring electrode
JP2012244071A (ja) 絶縁ゲート型半導体装置
US20210074852A1 (en) Semiconductor device
JP2009260031A (ja) 絶縁ゲート型半導体装置
JP2019192693A (ja) 半導体装置およびその製造方法
US9306062B2 (en) Semiconductor device
JP7092044B2 (ja) 半導体装置
WO2015004883A1 (ja) 半導体装置
TWI621162B (zh) 半導體元件與其製造方法
JP7291679B2 (ja) 半導体装置
JP5374575B2 (ja) 半導体装置の製造方法
JP2014063799A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees