JP2015226117A - 同期制御装置および同期制御方法 - Google Patents

Abstract

【課題】通信データを出力するタイミングが揃っていなくても複数チャネルにおける動作を同期させることができる同期制御装置等を提供する。
【解決手段】複数チャネルに対し互いに同期した動作の実行を指示する通信データを出力する出力手段と、前記通信データに、前記出力手段から前記通信データを出力する時点から前記互いに同期した動作の実行時点までに対応する遅延時間を付加する付加手段と、を備える。前記出力手段は、前記複数チャネルに対して互いに異なるタイミングで前記通信データを出力し、前記付加手段は、個々の前記通信データに付加される前記遅延時間を前記タイミングに応じて設定することにより、前記複数チャネルにおける動作を同期させる。
【選択図】図１

Description

本発明は、複数チャネルにおける動作を同期させる制御を実行する同期制御装置等に関する。

マスタにより測定シーケンスを制御し、スレーブにおいてアナログ入力処理などの測定処理を実行する場合、スレーブは、マスタから測定開始を指示する信号をシリアル通信により受信すると測定を実行し、測定実行後に、マスタから測定データの取得を要求する信号を受信すると測定データを返信するという動作が実行される。マスタおよびスレーブは、ＣＰＵ（Central Processing Unit）またはＡＳＩＣ（Application Specific Integrated Circuit）により構成することができる。またシリアル通信として、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter)通信やＳＰＩ（Serial Peripheral Interface）通信などが使用されている。

多チャネル測定を行う場合、チャネルごとにスレーブが設けられ、１つのマスタが複数のスレーブを制御する方式が採られる。このとき、マスタのシリアル通信ポートを１ポートのみ使用した場合、ＵＡＲＴ通信であれば、マルチプレクサを使用して通信するスレーブを切り替えることなどができ、ＳＰＩ通信であれば通信するスレーブの指定を切り替えることができる。

特公平０８−０２０２７９号公報

しかし、マスタのシリアル通信ポートを１ポートのみ使用して多チャネル測定を行う場合には、ＵＡＲＴ通信あるいはＳＰＩ通信にかかわらず、複数のスレーブに対して順次通信を行っており、スレーブごとに測定開始のタイミングが異なっており、同期した測定はできない。

一方、マスタとしてＡＳＩＣを用いた場合には、複数のスレーブに対する並列処理が可能となり、同期した測定が可能となる。しかし、ＡＳＩＣのゲート数／ピン数の増加によりコストアップを招く。また、通信の失敗に備える目的で、マスタから測定開始を指示する信号を再送する場合には、スレーブごとに信号の受信に成功するタイミングが異なる可能性があり、測定の同期性が保証されない。

また、ＵＡＲＴ通信によるブロードキャストを利用して測定開始を指示する場合には、ＡＳＩＣのゲート数／ピン数の増加によるコストアップは回避できるが、測定開始を指示する信号を再送する場合の問題は依然として解消しない。

本発明の目的は、通信データを出力するタイミングが揃っていなくても複数チャネルにおける動作を同期させることができる同期制御装置等を提供することにある。

本発明の同期制御装置は、複数チャネルにおける動作を同期させる制御を実行する同期制御装置において、複数チャネルに対し互いに同期した動作の実行を指示する通信データを出力する出力手段と、前記通信データに、前記出力手段から前記通信データを出力する時点から前記互いに同期した動作の実行時点までに対応する遅延時間を付加する付加手段と、を備え、前記出力手段は、前記複数チャネルに対して互いに異なるタイミングで前記通信データを出力し、前記付加手段は、個々の前記通信データに付加される前記遅延時間を前記タイミングに応じて設定することにより、前記複数チャネルにおける動作を同期させることを特徴とする。
この同期制御装置によれば、個々の前記通信データに付加される遅延時間を、互いに同期した動作の実行を指示する通信データを出力するタイミングに応じて設定するので、常に複数チャネルにおける動作を同期させることができる。

前記出力手段は、前記複数チャネルの個々に対して順次、前記通信データを出力してもよい。

前記出力手段は、同一の動作の実行を指示する前記通信データを同一のチャネルに対して複数回にわたり出力してもよい。

前記出力手段は、同一の動作の実行を指示する前記通信データを前記複数チャネルに対して同時に複数回にわたり出力してもよい。

前記複数チャネルはそれぞれ測定装置を構成し、前記測定装置において同期した測定が実行されてもよい。

本発明の同期制御方法は、複数チャネルにおける動作を同期させる制御を実行する同期制御方法において、複数チャネルに対し互いに同期した動作の実行を指示する通信データを出力する出力ステップと、前記通信データに、前記出力手段から前記通信データを出力する時点から前記互いに同期した動作の実行時点までに対応する遅延時間を付加する付加ステップと、を備え、前記出力ステップでは、前記複数チャネルに対して互いに異なるタイミングで前記通信データを出力し、前記付加ステップでは、個々の前記通信データに付加される前記遅延時間を前記タイミングに応じて設定することにより、前記複数チャネルにおける動作を同期させることを特徴とする。
この同期制御方法によれば、個々の前記通信データに付加される遅延時間を、互いに同期した動作の実行を指示する通信データを出力するタイミングに応じて設定するので、常に複数チャネルにおける動作を同期させることができる。

本発明の同期制御装置によれば、個々の前記通信データに付加される遅延時間を、互いに同期した動作の実行を指示する通信データを出力するタイミングに応じて設定するので、常に複数チャネルにおける動作を同期させることができる。

また、本発明の同期制御方法によれば、個々の前記通信データに付加される遅延時間を、互いに同期した動作の実行を指示する通信データを出力するタイミングに応じて設定するので、常に複数チャネルにおける動作を同期させることができる。

実施例１の同期制御装置を示す図であり、（ａ）は実施例１の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図。 実施例１の同期制御装置の動作タイミングを示すタイミングチャート。 実施例２の同期制御装置を示す図であり、（ａ）は実施例２の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図。 実施例３の同期制御装置を示す図であり、（ａ）は実施例３の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図。 実施例４の同期制御装置の動作タイミングを示すタイミングチャート． 実施例５の同期制御装置を示す図であり、（ａ）は実施例５の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図。 実施例５の同期制御装置の動作タイミングを示すタイミングチャート。 実施例６の同期制御装置を示す図であり、（ａ）は実施例６の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図。 実施例７の同期制御装置を示す図であり、（ａ）は実施例７の同期制御装置の構成を示すブロック図、（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図、（ｃ）は「データ取得要求」信号のデータ構成を例示する図。 実施例７の同期制御装置の動作タイミングを示すタイミングチャート。

次に、本発明による同期制御装置の実施形態について説明する。

以下、実施例１の同期制御装置について、図１〜図２を参照しつつ説明する。

図１（ａ）は実施例１の同期制御装置の構成を示すブロック図である。図１（ａ）に示すように、実施例１の同期制御装置は測定シーケンスを制御するマスタＭと、マスタＭに接続されたｎ個のスレーブＳＬ１〜ＳＬｎと、スレーブＳＬ１〜ＳＬｎによりそれぞれ制御されアナログ入力処理を実行するＡＤコンバータＣ１〜Ｃｎと、を備える。マスタＭおよびスレーブＳＬ１〜ＳＬｎは、それぞれＣＰＵ（Central Processing Unit）またはＡＳＩＣ（Application Specific Integrated Circuit）により構成することができる。

図１（ａ）に示すように、実施例１の同期制御装置では、マスタＭのシリアル通信ポートを１つ使用してｎ個のスレーブＳＬ１〜ＳＬｎとマスタＭとが接続され、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter)通信が行われる。

図１（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図である。

図１（ｂ）に示すように、本発明による同期制御装置ではこの通信データに「ディレイ」が付加される点を特徴とする。「ディレイ」は通信データが送信される時点からスレーブＳＬ１〜ＳＬｎを介してＡＤコンバータＣ１〜Ｃｎによる測定開始時点までの時間（遅延時間）を示す情報である。また、通信データには従来の装置と同様、通信先のスレーブＳＬ１〜ＳＬｎを示す「アドレス」、測定開始等の指令内容を示す「データ」、および通信エラー検出のための「チェックコード」が含まれる。

次に、実施例１の同期制御装置の動作について説明する。

図２は実施例１の同期制御装置の動作タイミングを示すタイミングチャートである。

図２に示すように、実施例１の同期制御装置では、マスタＭからスレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号を等間隔で順次、送信する。図２では、スレーブＳＬｋ（ｋ＝１〜ｎ）に対し、時刻ｔｋに「スタート」信号を送信している。すなわち、図２に示す時刻ｔ１、時刻ｔ２および時刻ｔｎに、それぞれスレーブＳＬ１、スレーブＳＬ２およびスレーブＳＬｎに対してマスタＭから「スタート」信号を送信している。なお時刻ｔの添え字ｋは「スタート」信号の送信先にあたるスレーブに対応する。

マスタＭから「スタート」信号を受信したスレーブＳＬ１〜ＳＬｎは、その直後にマスタＭに「応答」信号を返すことにより、マスタＭにおいて「スタート」信号が正しく転送されたことが確認される。

また、スレーブＳＬ１〜ＳＬｎはスレーブＳＬｎが「応答」信号を返すのと同時に一斉に「測定実行」信号を出力してＡＤコンバータＣ１〜Ｃｎによる測定を開始させる。このように、スレーブＳＬ１〜ＳＬｎが同時に「測定実行」信号を出力するための情報として、通信データの「ディレイ」（図１（ｂ））が用いられる。

以下、「ディレイ」が示す遅延時間について説明する。

上記のように、マスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を等間隔で送信するが、この間隔をＤとするとき、スレーブＳＬｋに対して送信される通信データの「ディレイ」は、遅延時間＝Ｄ×（ｎ−ｋ）を指定する。例えば、スレーブＳＬ１に対して送信される通信データの「ディレイ」は遅延時間＝Ｄ×（ｎ−１）を、スレーブＳＬ２に対して送信される通信データの「ディレイ」は遅延時間＝Ｄ×（ｎ−２）を、スレーブＳＬｎに対して送信される通信データの「ディレイ」は遅延時間＝Ｄ×（ｎ−ｎ）＝０を、それぞれ指定している。そして、図２に示すように、スレーブＳＬ１〜ＳＬｎのそれぞれは、スレーブＳＬ１〜ＳＬｎが「スタート」信号を受信した時点、すなわち実質的にマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号が送信された時点から「ディレイ」が示す遅延時間が経過した時に「測定実行」信号を出力している。

このように、実施例１ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。

図２に示すように、ＡＤコンバータＣ１〜Ｃｎによる測定が終了後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して順次「データ取得要求」信号を送信する。そして、「データ取得要求」信号を受信したスレーブＳＬ１〜ＳＬｎからマスタＭに向けて順次ＡＤコンバータＣ１〜Ｃｎによる直前の測定データが「応答」信号として返されることで、マスタＭはこれらの測定データを取得する。

マスタＭがすべてのスレーブＳＬ１〜ＳＬｎから測定データを取得した後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号を等間隔で順次、送信する処理が繰り返される。図２に示すように、スレーブＳＬ１に対する「スタート」信号の送信開始から、次回のスレーブＳＬ１に対する「スタート」信号の送信開始までが１回分の測定周期を構成し、この測定周期を繰り返すことにより、マスタＭは周期的に新たな測定データを取得することになる。

以下、実施例２の同期制御装置について、図３を参照しつつ説明する。

図３（ａ）は実施例２の同期制御装置の構成を示すブロック図、図３（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図である。図３（ａ）において、図１（ａ）と同一の構成要素には同一符号を付している。以下、実施例２の同期制御装置について実施例１との相違点を中心に説明する。

図３（ａ）に示すように、実施例２の同期制御装置ではマスタＭとスレーブＳＬ１〜ＳＬｎとの間にマルチプレクサ１１およびマルチプレクサ１２が接続され、マスタＭから送信された通信データの通信先がマルチプレクサ１１により、スレーブＳＬ１〜ＳＬｎからマスタＭに送信される通信データがマルチプレクサ１２により、それぞれ選択される。マルチプレクサ１１およびマルチプレクサ１２は、それぞれマスタＭから出力される切替制御信号により制御される。

実施例２の同期制御装置では、通信データの「アドレス」（図１（ｂ））に相当する情報が切替制御信号により与えられるため、図３（ｂ）に示すように、マスタＭからスレーブＳＬ１〜ＳＬｎに向けて送信される通信信号に「アドレス」が含まれることは必須ではない。

図３（ｂ）に示す通信データの「ディレイ」は実施例１と同様の遅延時間を示しており、実施例２の同期制御装置においても図２に示す動作タイミングが確保される。

このように、実施例２においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。

以下、実施例３の同期制御装置について、図４を参照しつつ説明する。

図４（ａ）は実施例３の同期制御装置の構成を示すブロック図、図４（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図である。図４（ａ）において、図１（ａ）と同一の構成要素には同一符号を付している。以下、実施例３の同期制御装置について実施例１との相違点を中心に説明する。

実施例３の同期制御装置ではマスタＭとスレーブＳＬ１〜ＳＬｎとの間でＳＰＩ（Serial Peripheral Interface）通信が行われる。マスタＭおよびスレーブＳＬ１〜ＳＬｎ間は、シリアルクロック信号（ＳＣＫ）、シリアルデータ入力信号（ＳＤＩ）、シリアルデータ出力信号（ＳＤＯ）、スレーブセレクト信号（ＳＳ）の４本線で接続され、マスタＭとの間で通信が行われるスレーブＳＬ１〜ＳＬｎは、スレーブセレクト信号（ＳＳ）により選択される。

実施例３の同期制御装置では、通信データの「アドレス」（図１（ｂ））に相当する情報がスレーブセレクト信号（ＳＳ）により与えられるため、図４（ｂ）に示すように、マスタＭからスレーブＳＬ１〜ＳＬｎに向けて送信される通信信号（ＳＤＯ）に「アドレス」が含まれることは必須ではない。

図４（ｂ）に示す通信データの「ディレイ」は実施例１と同様の遅延時間を示しており、実施例３の同期制御装置においても図２に示す動作タイミングが確保される。

このように、実施例３においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。

以下、実施例４の同期制御装置について、図５を参照しつつ説明する。実施例４の動機制御装置は、実施例１〜実施例３の同期制御装置において、マスタＭからスレーブＳＬ１〜ＳＬｎに対する通信が失敗した場合に再送を行う構成を付加した例を示している。

図５は実施例４の同期制御装置の動作タイミングを示すタイミングチャートである。図５に示すように、実施例４の同期制御装置では、マスタＭからスレーブＳＬ１〜ＳＬｎのそれぞれに対して測定開始を指示する「スタート」信号を、一定間隔で最大で３回繰り返して送信する。図５では、スレーブＳＬｋ（ｋ＝１〜ｎ）に対し、時刻ｔｋ１、時刻ｔｋ２および時刻ｔｋ３に「スタート」信号を送信している。すなわち、図５に示す時刻ｔ１１、時刻ｔ１２および時刻ｔ１３にスレーブＳＬ１に対して、時刻ｔ２１、時刻ｔ２２および時刻ｔ２３にスレーブＳＬ２に対して、時刻ｔｎ１、時刻ｔｎ２および時刻ｔｎ３にスレーブＳＬｎに対して、それぞれマスタＭから「スタート」信号を送信している。これにより、３回連続して「スタート」信号の受信に失敗しない限り、スレーブＳＬ１〜ＳＬｎにおいて「スタート」信号を受信することが可能となる。なお、時刻ｔの１番目の添え字ｋは「スタート」信号の送信先にあたるスレーブに対応する。また、時刻ｔの２番目の添え字は同一のスレーブに対する「スタート」信号の送信回数に対応し、一回目は「１」、２回目は「２」、３回目は「３」である。

マスタＭから「スタート」信号を受信したスレーブＳＬ１〜ＳＬｎは、その直後にマスタＭに「応答」信号を返すことにより、マスタＭにおいて「スタート」信号が正しく転送されたことが確認される。なお、１回目または２回目の「スタート」信号に対する「応答」信号が返された場合に、それ以降の「スタート」信号の再送を取りやめてもよい。あるいは常にマスタＭから３回ずつ「スタート」信号を送信し、「応答」信号を返送したスレーブにおいて、以降に受信される「スタート」信号を無視してもよい。

実施例４の同期制御装置においても、各スレーブＳＬ１〜ＳＬｎに対する１回目の「スタート信号」、すなわち、時刻ｔｋ１（ｋ＝１，２，・・・ｎ）の「スタート信号」は常に等間隔で送信され、その送信タイミングはそれ以前に送信された「スタート」信号の受信状況に影響されない。

また、スレーブＳＬ１〜ＳＬｎはスレーブＳＬｎが３回目の「スタート」信号、すなわち時刻ｔｎ３に送信された「スタート」信号に対して「応答」信号を返すのと同時に一斉に「測定実行」信号を出力してＡＤコンバータＣ１〜Ｃｎによる測定を開始させる。このように、スレーブＳＬ１〜ＳＬｎが同時に「測定実行」信号を出力するための情報として、通信データの「ディレイ」（図１（ｂ））が用いられる。

以下、「ディレイ」が示す遅延時間について説明する。

上記のように、マスタＭからスレーブＳＬ１〜ＳＬｎに対して１回目の「スタート」信号を等間隔で送信するが、この間隔をＤ１とするときＤ１に基づく時間差を補償するための遅延時間は、Ｄ１×（ｎ−ｋ）となる。

また、上記のように「測定実行」信号は、スレーブＳＬｎが３回目の「スタート」信号を受信した際の「応答」信号に同期して出力される。このため、「スタート」信号が何回目に送信されたものかに応じて、遅延時間を変化させる必要がある。すなわち、「スタート」信号を繰り返し再送する間隔をＤ２とするとき、１回目の「スタート」信号では遅延時間としてＤ２×２を、２回目の「スタート」信号では遅延時間としてＤ２を、それぞれさらに付加する必要がある。

したがって、実施例４の同期制御装置では、スレーブＳＬｋに向けて送信される１回目の「スタート」信号において「ディレイ」が指定する遅延時間は、
Ｄ１×（ｎ−ｋ）＋Ｄ２×２
であり、２回目の「スタート」信号において「ディレイ」が指定する遅延時間は、
Ｄ１×（ｎ−ｋ）＋Ｄ２
である。また、３回目の「スタート」信号において「ディレイ」が指定する遅延時間は、
Ｄ１×（ｎ−ｋ）
である。

例えば、図５において、実際に対応するスレーブにおいて受信され「応答」信号が返された「スタート」信号の「ディレイ」が指定する遅延時間は以下のようになる。すなわち、スレーブＳＬ１に対して送信される１回目の「スタート」信号の「ディレイ」は遅延時間＝Ｄ１×（ｎ−１）＋Ｄ２×２を、スレーブＳＬ２に対して送信される３回目の「スタート」信号の「ディレイ」は遅延時間＝Ｄ１×（ｎ−２）を、スレーブＳＬｎに対して送信される１回目の「スタート」信号の「ディレイ」は遅延時間＝Ｄ２×２を、それぞれ指定している。そして、図５に示すように、スレーブＳＬ１〜ＳＬｎのそれぞれは、スレーブＳＬ１〜ＳＬｎが「スタート」信号を受信した時点、すなわち実質的にマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号が送信された時点から「ディレイ」が示す遅延時間が経過した時に「測定実行」信号を出力している。

このように、実施例４ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。

図５に示すように、ＡＤコンバータＣ１〜Ｃｎによる測定が終了後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して順次「データ取得要求」信号を送信する。そして、「データ取得要求」信号を受信したスレーブＳＬ１〜ＳＬｎからマスタＭに向けて順次ＡＤコンバータＣ１〜Ｃｎによる直前の測定データが「応答」信号として返されることで、マスタＭはこれらの測定データを取得する。

また、図５に示すように、実施例４では、同一のスレーブに対して「データ取得要求」信号を３回ずつ送信することにより、通信に３回連続して失敗しない限り、「データ取得要求」信号を各スレーブＳＬ１〜ＳＬｎにおいて受信することが可能となる。なお、スレーブＳＬ１〜ＳＬｎからマスタＭへの測定データの返信は、そのタイミングを一定に制御する必要はない。このため、「データ取得要求」信号の「ディレイ」において、遅延時間をゼロに指定すればよい。あるいは、スレーブＳＬ１〜ＳＬｎにおいて、「データ取得要求」信号の「ディレイ」が示す情報を無視してもよい。

マスタＭがすべてのスレーブＳＬ１〜ＳＬｎから測定データを取得した後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号を順次、送信する処理が繰り返される。図５に示すように、スレーブＳＬ１に対する１回目の「スタート」信号の送信開始から、次回のスレーブＳＬ１に対する１回目の「スタート」信号の送信開始までが１回分の測定周期を構成し、この測定周期を繰り返すことにより、マスタＭは周期的に新たな測定データを取得することになる。

以下、実施例５の同期制御装置について、図６〜図７を参照しつつ説明する。

図６（ａ）は実施例５の同期制御装置の構成を示すブロック図、図６（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図である。図６（ａ）において、図１（ａ）と同一の構成要素には同一符号を付している。

図６（ａ）に示すように、マスタＭとスレーブＳＬ１〜ＳＬｎとは、マスタＭに設けられた複数のＵＡＲＴ通信ポートのそれぞれを介して接続される。マスタＭはＡＳＩＣにより構成される。

図６（ｂ）に示すように、実施例５の同期制御装置においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データに「ディレイ」が付加される。また、通信データには従来の装置と同様、測定開始等の指令内容を示す「データ」、および通信エラー検出のための「チェックコード」が含まれる。なお、通信先のスレーブＳＬ１〜ＳＬｎは使用する通信ポートごとに固定されるため、通信先を示す「アドレス」は不要である。

図７は実施例５の同期制御装置の動作タイミングを示すタイミングチャートである。

図７に示すように、実施例５の同期制御装置では、マスタＭから各スレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号を同時に送信する。この「スタート」信号を一定間隔で３回繰り返して送信することにより、３回連続して「スタート」信号の受信に失敗しない限り、スレーブＳＬ１〜ＳＬｎにおいて「スタート」信号を受信することが可能となる。

マスタＭから「スタート」信号を受信したスレーブＳＬ１〜ＳＬｎは、その直後にマスタＭに「応答」信号を返すことにより、マスタＭにおいて「スタート」信号が正しく転送されたことが確認される。なお、１回目または２回目の「スタート」信号に対する「応答」信号が返された場合に、そのスレーブに対するそれ以降の「スタート」信号の再送を取りやめてもよい。あるいは常にマスタＭから３回ずつ「スタート」信号を送信し、「応答」信号を返送したスレーブにおいて、以降に受信される「スタート」信号を無視してもよい。

また、スレーブＳＬ１〜ＳＬｎは３回目の「スタート」信号に対する「応答」信号を返すのと同じタイミングで一斉に「測定実行」信号を出力してＡＤコンバータＣ１〜Ｃｎによる測定を開始させる。このように、スレーブＳＬ１〜ＳＬｎが同時に「測定実行」信号を出力するための情報として、通信データの「ディレイ」（図６（ｂ））が用いられる。

以下、「ディレイ」が示す遅延時間について説明する。

上記のように「測定実行」信号は、スレーブＳＬ１〜ＳＬｎが３回目の「スタート」信号を受信した際の「応答」信号に同期して出力される。このため、「スタート」信号が何回目に送信されたものかに応じて、遅延時間を変化させる必要がある。すなわち、「スタート」信号を繰り返し再送する間隔をＤ２とするとき、１回目の「スタート」信号では遅延時間としてＤ２×２を、２回目の「スタート」信号では遅延時間としてＤ２を、それぞれ「ディレイ」により指定している。

したがって、実施例５の同期制御装置では、スレーブＳＬｋに向けて送信される１回目の「スタート」信号において「ディレイ」が指定する遅延時間は、Ｄ２×２であり、２回目の「スタート」信号において「ディレイ」が指定する遅延時間は、Ｄ２である。また、３回目の「スタート」信号において「ディレイ」が指定する遅延時間はゼロである。

例えば、図７において、実際に対応するスレーブにおいて受信され「応答」信号が返された「スタート」信号の「ディレイ」が指定する遅延時間は以下のようになる。すなわち、スレーブＳＬ１に対して送信される１回目の「スタート」信号の「ディレイ」は遅延時間＝Ｄ２×２を、スレーブＳＬ２に対して送信される３回目の「スタート」信号の「ディレイ」は遅延時間＝ゼロを、スレーブＳＬｎに対して送信される２回目の「スタート」信号の「ディレイ」は遅延時間＝Ｄ２を、それぞれ指定している。そして、図７に示すように、スレーブＳＬ１〜ＳＬｎのそれぞれは、スレーブＳＬ１〜ＳＬｎが「スタート」信号を受信した時点、すなわち実質的にマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号が送信された時点から「ディレイ」が示す遅延時間が経過した時に「測定実行」信号を出力している。

このように、実施例５ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。また、実施例５ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を同時に送信しているので、スレーブＳＬ１〜ＳＬｎに対して順次「スタート」信号を同時に送信する場合（実施例４）と比較して、遅延時間を短縮できる。

図７に示すように、ＡＤコンバータＣ１〜Ｃｎによる測定が終了後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して同時に「データ取得要求」信号を送信する。そして、「データ取得要求」信号を受信したスレーブＳＬ１〜ＳＬｎからマスタＭに向けてＡＤコンバータＣ１〜Ｃｎによる直前の測定データが「応答」信号として返されることで、マスタＭはこれらの測定データを取得する。

また、図７に示すように、実施例５では、同一のスレーブに対して「データ取得要求」信号を３回ずつ送信することにより、通信に３回連続して失敗しない限り、「データ取得要求」信号を各スレーブＳＬ１〜ＳＬｎにおいて受信することが可能となる。なお、スレーブＳＬ１〜ＳＬｎからマスタＭへの測定データの返信は、そのタイミングを一定に制御する必要はない。このため、「データ取得要求」信号の「ディレイ」において、遅延時間をゼロに指定すればよい。あるいは、スレーブＳＬ１〜ＳＬｎにおいて、「データ取得要求」信号の「ディレイ」が示す情報を無視してもよい。

マスタＭがすべてのスレーブＳＬ１〜ＳＬｎから測定データを取得した後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号を送信する処理が繰り返される。図５に示すように、スレーブＳＬ１に対する１回目の「スタート」信号の送信開始から、次回のスレーブＳＬ１に対する１回目の「スタート」信号の送信開始までが１回分の測定周期を構成し、この測定周期を繰り返すことにより、マスタＭは周期的に新たな測定データを取得することになる。

以下、実施例６の同期制御装置について、図８を参照しつつ説明する。

図８（ａ）は実施例６の同期制御装置の構成を示すブロック図、図８（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データのデータ構成を例示する図である。図８（ａ）において、図６（ａ）と同一の構成要素には同一符号を付している。以下、実施例６の同期制御装置について実施例５との相違点を中心に説明する。

図８（ａ）に示すマスタＭには、複数のＳＰＩ通信ポートが設けられ、マスタＭとスレーブＳＬ１〜ＳＬｎとは、ＳＰＩ通信通信ポートのそれぞれを介して接続される。マスタＭはＡＳＩＣにより構成される。

図８（ｂ）に示すように、実施例６の同期制御装置においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して送信される通信データに「ディレイ」が付加される。また、通信データには従来の装置と同様、測定開始等の指令内容を示す「データ」、および通信エラー検出のための「チェックコード」が含まれる。なお、通信先のスレーブＳＬ１〜ＳＬｎは使用する通信ポートごとに固定されるため、通信先を示す「アドレス」は不要である。

実施例６の同期制御装置の動作は、図７のタイミングチャートに示される動作タイミングに従う。実施例６の同期制御装置は、実質的に実施例５の同期制御装置と同様に動作する。「スタート」信号を一定間隔で３回繰り返して送信することにより、３回連続して「スタート」信号の受信に失敗しない限り、スレーブＳＬ１〜ＳＬｎにおいて「スタート」信号を受信することが可能となる。

また、実施例６においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。また、実施例６ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を同時に送信しているので、スレーブＳＬ１〜ＳＬｎに対して順次「スタート」信号を送信する場合（実施例４）と比較して、遅延時間を短縮できる。

以下、実施例７の同期制御装置について、図９〜図１０を参照しつつ説明する。

図９（ａ）は実施例７の同期制御装置の構成を示すブロック図である。図９（ａ）において、図６（ａ）と同一の構成要素には同一符号を付している。

図９（ａ）に示すように、実施例７の同期制御装置は測定シーケンスを制御するマスタＭと、マスタＭに接続されたｎ個のスレーブＳＬ１〜ＳＬｎと、スレーブＳＬ１〜ＳＬｎによりそれぞれ制御されるＡＤコンバータＣ１〜Ｃｎと、を備える。マスタＭおよびスレーブＳＬ１〜ＳＬｎは、それぞれＣＰＵまたはＡＳＩＣにより構成することができる。

図９（ａ）に示すように、実施例７の同期制御装置では、マスタＭのシリアル通信ポートを１つ使用してｎ個のスレーブＳＬ１〜ＳＬｎとマスタＭとが接続され、ＵＡＲＴ通信が行われる。

図９（ｂ）はマスタＭからスレーブＳＬ１〜ＳＬｎに対してブロードキャストされる通信データのデータ構成を例示する図である。

図９（ｂ）に示すように、本発明による同期制御装置ではブロードキャストされる通信データに「ディレイ」が付加される点を特徴とする。「ディレイ」は通信データが送信される時点からスレーブＳＬ１〜ＳＬｎを介してＡＤコンバータＣ１〜Ｃｎによる測定開始時点までの時間（遅延時間）を示す情報である。また、通信データには従来の装置と同様、測定開始等の指令内容を示す「データ」、および通信エラー検出のための「チェックコード」が含まれる。

次に、実施例７の同期制御装置の動作について説明する。

図１０は実施例７の同期制御装置の動作タイミングを示すタイミングチャートである。

図１０に示すように、実施例７の同期制御装置では、マスタＭから各スレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号をブロードキャストにより送信する。この「スタート」信号を一定間隔で３回繰り返してブロードキャストにより送信することにより、３回連続して「スタート」信号の受信に失敗しない限り、スレーブＳＬ１〜ＳＬｎにおいて「スタート」信号を受信することが可能となる。なお、スレーブＳＬ１〜ＳＬｎにおいて「スタート」信号が受信された後、再送されてくる「スタート」信号は無視される。

また、スレーブＳＬ１〜ＳＬｎは３回目の「スタート」信号の受信後に同じタイミングで一斉に「測定実行」信号を出力してＡＤコンバータＣ１〜Ｃｎによる測定を開始させる。このように、スレーブＳＬ１〜ＳＬｎが同時に「測定実行」信号を出力するための情報として、通信データの「ディレイ」（図９（ｂ））が用いられる。

以下、「ディレイ」が示す遅延時間について説明する。

上記のように「測定実行」信号は、スレーブＳＬ１〜ＳＬｎが３回目の「スタート」信号を受信した後にスレーブＳＬ１〜ＳＬｎから同期して出力される。このため、「スタート」信号が何回目に送信されたものかに応じて、遅延時間を変化させる必要がある。すなわち、「スタート」信号を繰り返し再送する間隔をＤ２とするとき、１回目の「スタート」信号では遅延時間としてＤ２×２を、２回目の「スタート」信号では遅延時間としてＤ２を、それぞれ「ディレイ」により指定している。

したがって、実施例７の同期制御装置では、スレーブＳＬｋに向けて送信される１回目の「スタート」信号において「ディレイ」が指定する遅延時間は、Ｄ２×２であり、２回目の「スタート」信号において「ディレイ」が指定する遅延時間は、Ｄ２である。また、３回目の「スタート」信号において「ディレイ」が指定する遅延時間はゼロである。

このように、実施例７ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。また、実施例７ではマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号をブロードキャストにより同時に送信しているので、スレーブＳＬ１〜ＳＬｎに対して順次「スタート」信号を送信する場合（実施例４）と比較して、遅延時間を短縮できる。

図１０に示すように、ＡＤコンバータＣ１〜Ｃｎによる測定が終了後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して順次、「データ取得要求」信号を送信する。

図９（ｃ）は「データ取得要求」信号のデータ構成を例示する図である。図９（ｃ）に示すように、「データ取得要求」信号は少なくとも、送信先となるスレーブＳＬ１〜ＳＬｎを指定する「アドレス」と、測定データを要求するための「データ」を含んで構成される。

そして、「データ取得要求」信号を受信したスレーブＳＬ１〜ＳＬｎからマスタＭに向けてＡＤコンバータＣ１〜Ｃｎによる直前の測定データが「応答」信号として返されることで、マスタＭはこれらの測定データを取得する。

また、図１０に示すように、実施例７では、同一のスレーブに対して「データ取得要求」信号を３回ずつ送信することにより、通信に３回連続して失敗しない限り、「データ取得要求」信号を各スレーブＳＬ１〜ＳＬｎにおいて受信することが可能となる。なお、スレーブＳＬ１〜ＳＬｎからマスタＭへの測定データの返信は、そのタイミングを一定に制御する必要はない。このため、「データ取得要求」信号に「ディレイ」は必要とならない。なお、「データ取得要求」信号に「ディレイ」が含まれる場合、「ディレイ」において、遅延時間をゼロに指定すればよい。あるいは、スレーブＳＬ１〜ＳＬｎにおいて、「データ取得要求」信号の「ディレイ」が示す情報を無視してもよい。

マスタＭがすべてのスレーブＳＬ１〜ＳＬｎから測定データを取得した後、マスタＭからスレーブＳＬ１〜ＳＬｎに対して測定開始を指示する「スタート」信号をブロードキャストにより送信する処理が繰り返される。図１０に示すように、スレーブＳＬ１〜ＳＬｎに対する１回目の「スタート」信号の送信開始から、次回のスレーブＳＬ１〜ＳＬｎに対する１回目の「スタート」信号の送信開始までが１回分の測定周期を構成し、この測定周期を繰り返すことにより、マスタＭは周期的に新たな測定データを取得することになる。

なお、実施例７では、ＵＡＲＴ通信を行う場合を例示している。しかし。ＳＰＩ通信においてもブロードキャストに対応した機能を有する場合には、実施例７の構成をＳＰＩ通信を用いた構成に置換することができる。

このように、実施例７においても、マスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を送信する時刻の時間差を「ディレイ」が示す遅延時間により補償することによって、スレーブＳＬ１〜ＳＬｎから「測定実行」信号を出力するタイミングを揃えている。このため、ＡＤコンバータＣ１〜Ｃｎによる測定動作を同期させることができる。また、実施例６ではブロードキャストによりマスタＭからスレーブＳＬ１〜ＳＬｎに対して「スタート」信号を同時に送信しているので、スレーブＳＬ１〜ＳＬｎに対して順次「スタート」信号を送信する場合（実施例４）と比較して、遅延時間を短縮できる。

上記各実施例ではアナログ入力測定を行う場合を例示しているが、本発明はアナログ入力回路等に限定されることなく、アナログ出力回路、デジタル入力回路、デジタル出力回路などによる複数チャネルにおける動作の同期性を確保するための装置に広く適用できる。

本発明の適用範囲は上記実施形態に限定されることはない。本発明は、複数チャネルにおける動作を同期させる制御を実行する同期制御装置に対し、広く適用することができる。

ＳＬ１〜ＳＬｎ：スレーブ（チャネル、測定装置）
Ｍ マスタ（出力手段、付加手段）

Claims (6)

1. 複数チャネルにおける動作を同期させる制御を実行する同期制御装置において、
   複数チャネルに対し互いに同期した動作の実行を指示する通信データを出力する出力手段と、
   前記通信データに、前記出力手段から前記通信データを出力する時点から前記互いに同期した動作の実行時点までに対応する遅延時間を付加する付加手段と、
   を備え、
   前記出力手段は、前記複数チャネルに対して互いに異なるタイミングで前記通信データを出力し、
   前記付加手段は、個々の前記通信データに付加される前記遅延時間を前記タイミングに応じて設定することにより、前記複数チャネルにおける動作を同期させることを特徴とする同期制御装置。
2. 前記出力手段は、前記複数チャネルの個々に対して順次、前記通信データを出力することを特徴とする請求項１に記載の同期制御装置。
3. 前記出力手段は、同一の動作の実行を指示する前記通信データを同一のチャネルに対して複数回にわたり出力することを特徴とする請求項１または２に記載の同期制御装置。
4. 前記出力手段は、同一の動作の実行を指示する前記通信データを前記複数チャネルに対して同時に複数回にわたり出力することを特徴とする請求項１に記載の同期制御装置。
5. 前記複数チャネルはそれぞれ測定装置を構成し、前記測定装置において同期した測定が実行されることを特徴とする請求項１〜４のいずれかに記載の同期制御装置。
6. 複数チャネルにおける動作を同期させる制御を実行する同期制御方法において、
   複数チャネルに対し互いに同期した動作の実行を指示する通信データを出力する出力ステップと、
   前記通信データに、前記出力手段から前記通信データを出力する時点から前記互いに同期した動作の実行時点までに対応する遅延時間を付加する付加ステップと、
   を備え、
   前記出力ステップでは、前記複数チャネルに対して互いに異なるタイミングで前記通信データを出力し、
   前記付加ステップでは、個々の前記通信データに付加される前記遅延時間を前記タイミングに応じて設定することにより、前記複数チャネルにおける動作を同期させることを特徴とする同期制御方法。

Images