JP2015225885A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015225885A
JP2015225885A JP2014108068A JP2014108068A JP2015225885A JP 2015225885 A JP2015225885 A JP 2015225885A JP 2014108068 A JP2014108068 A JP 2014108068A JP 2014108068 A JP2014108068 A JP 2014108068A JP 2015225885 A JP2015225885 A JP 2015225885A
Authority
JP
Japan
Prior art keywords
electrode layer
protective film
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014108068A
Other languages
English (en)
Inventor
勝俊 成田
Katsutoshi Narita
勝俊 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014108068A priority Critical patent/JP2015225885A/ja
Priority to PCT/JP2015/059725 priority patent/WO2015182234A1/ja
Publication of JP2015225885A publication Critical patent/JP2015225885A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極が膨れることを抑制できる技術を提供する。【解決手段】半導体装置１は、半導体基板５０と、半導体基板５０の上に間隔をあけて形成された複数の第１電極層１０と、隣り合う第１電極層１０と第１電極層１０の間に形成された配線３０と、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆う絶縁性の保護膜６０と、複数の第１電極層１０の上にそれぞれ形成された複数の第２電極層２０とを備えている。第２電極層２０が保護膜６０の端部６１を覆い、隣り合う第２電極層２０と第２電極層２０の間から保護膜６０が露出している。【選択図】図２

Description

本明細書に開示の技術は、半導体装置およびその製造方法に関する。
特許文献１には半導体装置が開示されている。特許文献１の半導体装置は、半導体基板と、半導体基板の上に形成された主電極と、主電極の上に形成された付加電極とを備えている。半導体基板および主電極は、パッシベーション膜によって覆われている。付加電極は、リードフレームにはんだ付けされる。
特開２０１０−２７２７１１号公報
半導体装置では、加熱によりパッシベーション膜からガスが発生することがある。例えば、はんだ付けを行うときにパッシベーション膜からガスが発生することがある。発生したガスが電極の下に入り込むと、電極が変形し、半導体装置に不具合が生じることがある。
本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の上に間隔をあけて形成された複数の第１電極層と、隣り合う前記第１電極層と前記第１電極層の間に形成された配線とを備えている。また、半導体装置は、隣り合う前記第１電極層と前記第１電極層の間の前記半導体基板および前記配線を覆う絶縁性の保護膜と、複数の前記第１電極層の上にそれぞれ形成された複数の第２電極層とを備えている。前記第２電極層が前記保護膜の端部を覆い、隣り合う前記第２電極層と前記第２電極層の間から前記保護膜が露出している。
このような構成によれば、保護膜が第１電極層と第１電極層の間に形成された配線を覆うので配線を保護することができる。また、この半導体装置では、加熱により、保護膜からガスが発生することがある。例えば、第２電極層に対してはんだ付けをするときに、保護膜からガスが発生することがある。しかしながら、第２電極層と第２電極層の間から保護膜が露出しているので、その露出している部分から発生したガスが外部に放出される。これにより、保護膜と第２電極層の間にガスが入り込むことがなく、ガスによって第２電極層が膨れて変形することを抑制できる。
本明細書に開示する半導体装置の製造方法は、半導体基板の上に間隔をあけて複数の第１電極層を形成する工程と、隣り合う前記第１電極層と前記第１電極層の間に配線を形成する工程とを備えている。また、半導体装置の製造方法は、隣り合う前記第１電極層と前記第１電極層の間の前記半導体基板および前記配線を覆う絶縁性の保護膜を形成する工程と、前記第１電極層のそれぞれの上に第２電極層を形成する工程であって、前記第２電極層が前記保護膜の端部を覆い、隣り合う前記第２電極層と前記第２電極層の間から前記保護膜が露出するように前記第２電極層を形成する工程とを備えている。
半導体装置の平面図である。 図１のII−II断面図である。 第２電極層の断面図である。 半導体装置の製造方法のフローチャートである。 半導体装置の製造方法を説明するための断面図である（１）。 半導体装置の製造方法を説明するための断面図である（２）。 半導体装置の製造方法を説明するための断面図である（３）。 半導体装置の製造方法を説明するための断面図である（４）。 半導体装置の製造方法を説明するための断面図である（５）。 半導体装置の製造方法を説明するための断面図である（６）。 半導体装置の製造方法を説明するための断面図である（７）。 半導体装置の製造方法を説明するための断面図である（８）。 半導体装置の製造方法を説明するための断面図である（９）。 従来の半導体装置の断面図である（１）。 従来の半導体装置の断面図である（２）。 他の実施形態の半導体装置の平面図である。
以下に説明する実施形態の主要な特徴を列記する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
（特徴１）半導体装置において、保護膜は、樹脂から形成されていてもよい。
（特徴２）保護膜は、ポリイミドから形成されていてもよい。
（特徴３）保護膜は、第１電極層の端部を覆っていてもよい。
（特徴４）半導体装置の製造方法において、第２電極層を形成した後に、隣り合う第２電極層と第２電極層の間から保護膜が露出した状態で保護膜を加熱する工程を備えていてもよい。
（特徴５）保護膜を加熱する工程は、はんだ付けをするときに行われてもよい。
図１および図２に示すように、実施形態に係る半導体装置１は、半導体基板５０と、半導体基板５０の上に形成された複数の第１電極層１０（主電極）と、第１電極層１０の上にそれぞれ形成された第２電極層２０（付加電極）とを備えている。また、半導体装置１は、半導体基板５０の上に形成された配線３０と、半導体基板５０および配線３０を覆う保護膜６０とを備えている。半導体装置１としては、特に限定されるものではないが、例えば同一の半導体基板５０にＩＧＢＴ（Insulated Gate Bipolar Transistor）とＦＷＤ（Free Wheeling Diode）が形成されているＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）を用いることができる。
半導体基板５０は、平面視すると略矩形状となるように形成されている。半導体基板５０は、シリコン（Ｓｉ）によって形成されている。他の例では、半導体基板５０は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等から形成されていてもよい。半導体基板５０の内部には半導体素子（図示省略）が形成されている。例えばＩＧＢＴの場合は、半導体基板５０の内部にゲート電極、エミッタ領域、コレクタ領域などが形成されている（図示省略）。また、ＦＷＤの場合は、半導体基板５０の内部にアノード領域、カソード領域などが形成されている（図示省略）。
半導体基板５０は、表面５１および裏面５２を有している。半導体基板５０の表面５１に複数の第１電極層１０が形成されている。複数の第１電極層１０の上にそれぞれ第２電極層２０が形成されている。第１電極層１０および第２電極層２０により表面電極２が形成されている。また、半導体基板５０の表面５１に複数の信号電極８０が形成されている。半導体基板５０の裏面５２には裏面電極３が形成されている。
第１電極層１０は、金属から形成されており、導電性を有している。第１電極層１０の材料としては、例えばアルミニウム（Ａｌ）を主成分とする合金を用いることができる。本実施形態では第１電極層１０の材料としてアルミシリコン（ＡｌＳｉ）を用いている。複数の第１電極層１０は、間隔をあけて並んで形成されている。本実施形態では２つの第１電極層１０が形成されている。複数の第１電極層１０は、隣り合って形成されている。
配線３０は、金属から形成されており、導電性を有している。配線３０の材料としては、例えばアルミニウム（Ａｌ）を主成分とする合金を用いることができる。本実施形態では配線３０の材料としてアルミシリコン（ＡｌＳｉ）を用いている。配線３０は、図２に示すように、隣り合う第１電極層１０と第１電極層１０の間に形成されている。配線３０は、第１電極層１０から間隔をあけて形成されている。複数の配線３０が半導体基板５０の上に並んで形成されている。配線３０は、両側の第１電極層１０と通電するために隣り合う第１電極層１０と第１電極層１０の間に配置されている。
保護膜６０は、樹脂から形成されており、絶縁性を有している。保護膜６０の材料としては、例えば有機ポリマーを用いることができる。本実施形態では、保護膜６０の材料として熱硬化性のポリイミドを用いている。保護膜６０は、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆っている。保護膜６０は、配線３０の全体を覆っている。保護膜６０の端部６１は、各第１電極層１０の端部１１を覆っている。また、保護膜６０の端部６１は、第２電極層２０の端部２６により覆われている。すなわち、保護膜６０の端部６１は、第１電極層１０の端部１１と第２電極層２０の端部２６の間に介在している。保護膜６０の中央部（Ｘ方向における中央部）の上には第２電極層２０が形成されていない。すなわち、保護膜６０の中央部は、開放部７０において露出している。
第２電極層２０は、金属から形成されており、導電性を有している。第２電極層２０は、第１電極層１０よりもはんだと合金を形成しやすい金属により構成されている。複数の第２電極層２０は、間隔をあけて並んで形成されている。本実施形態では２つの第２電極層２０が形成されている。各第２電極層２０は、それぞれ第１電極層１０の上に形成されている。複数の第２電極層２０は、隣り合って形成されている。隣り合う第２電極層２０と第２電極層２０の間には開放部７０が形成されている。開放部７０は、ｙ方向に延びるように形成されている。第２電極層２０の端部２６は、保護膜６０の端部６１を覆っている。
第２電極層２０は、図３に示すように、３層構造になっている。第２電極層２０は、第１電極層１０の上に形成された第１層２１と、第１層２１の上に形成された第２層２２と、第２層２２の上に形成された第３層２３とを備えている。第１層２１の材料としては、例えばチタン（Ｔｉ）を用いることができる。第２層２２の材料としては、例えばニッケル（Ｎｉ）を用いることができる。第３層２３の材料としては、例えば金（Ａｕ）を用いることができる。
裏面電極３は、４層構造になっている。裏面電極３は、半導体基板５０の下に形成された第１層３１と、第１層３１の下に形成された第２層３２と、第２層３２の下に形成された第３層３３と、第３層３３の下に形成された第４層３４とを備えている。第１層３１の材料としては、例えばアルミシリコン（ＡｌＳｉ）を用いることができる。第２層３２の材料としては、例えばチタン（Ｔｉ）を用いることができる。第３層３３の材料としては、例えばニッケル（Ｎｉ）を用いることができる。第４層３４の材料としては、例えば金（Ａｕ）を用いることができる。
次に、半導体装置の製造方法について説明する。図４に示すように、半導体装置１の製造方法では、まず、半導体装置１の上に間隔をあけて複数の第１電極層１０を形成する（第１電極層形成工程Ｓ１）。また、隣り合う第１電極層１０と第１電極層１０の間において半導体基板５０の上に配線３０を形成する（配線形成工程Ｓ２）。本実施形態では、第１電極層形成工程Ｓ１および配線形成工程Ｓ２が、同時並行的に行われる。具体的には、第１電極層形成工程Ｓ１および配線形成工程Ｓ２では、まず、図５に示すように、半導体基板５０の表面５１に第１電極層１０および配線３０の材料を成膜する。すなわち、半導体基板５０の表面５１に金属の薄膜９０を形成する。金属の薄膜９０を形成する方法は特に限定されないが、例えばスパッタ法により形成することができる。次に、図６に示すように、金属の薄膜９０の上にマスク９１を形成する。マスク９１は、第１電極層１０および配線３０を形成するために選択的に形成される。次に、図７に示すように、金属の薄膜９０をエッチングにより選択的に除去する。金属の薄膜９０において、マスク９１が形成されていない部分が除去され、マスク９１が形成されている部分が残存する。次に、図８に示すように、金属の薄膜９０の表面からマスク９１を除去する。これにより、第１電極層１０および配線３０が選択的に形成される。
続いて、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆う保護膜６０を形成する（保護膜形成工程Ｓ３）。保護膜形成工程Ｓ３では、まず、図９に示すように、第１電極層１０、配線３０および半導体基板５０の上に保護膜６０の材料を塗布する。すなわち、第１電極層１０、配線３０および半導体基板５０の上に樹脂の薄膜９４を形成する。本実施形態では、保護膜６０の材料としてポリイミドを用いている。よって、液状のポリイミドを塗布する。液状の材料を塗布する方法は特に限定されないが、例えばスピンコート法により塗布することができる。樹脂の薄膜９４（保護膜６０の材料）は、第１電極層１０、配線３０、および、第１電極層１０と配線３０から露出する範囲の半導体基板５０を覆う。
次に、樹脂の薄膜９４に対して露光処理を行うことにより、薄膜９４を部分的に変質させる。また、樹脂の薄膜９４に対して現像処理を行う。露光処理および現像処理により、樹脂の薄膜９４が部分的に除去され、部分的に残存する。詳細には、図１０に示すように、第１電極層１０の表面に形成されている薄膜９４が除去される。一方、配線３０および半導体基板５０の上に形成されている薄膜９４が残存する。また、第１電極層１０の端部１１の上に形成されている薄膜９４も残存する。その後、ベーク処理により薄膜９４（保護膜６０の材料：ポリイミド）を乾燥させて、硬化させる。これにより、保護膜６０が選択的に形成される。保護膜６０は、隣り合う第１電極層１０と第１電極層１０の間の半導体基板５０および配線３０を覆う。保護膜６０は、第１電極層１０から露出した範囲の半導体基板５０の上に形成される。また、保護膜６０は、第１電極層１０の端部１１を覆う。保護膜６０は、外部に露出している。また、第１電極層１０の表面が露出する。
続いて、図１１に示すように、半導体基板５０の裏面５２に裏面電極３を形成する（裏面電極形成工程Ｓ４）。具体的には、半導体基板５０の下に第１層３１、第２層３２、第３層３３、および第４層３４を順に形成する。
続いて、複数の第１電極層１０の上にそれぞれ第２電極層２０を形成する（第２電極層形成工程Ｓ５）。第２電極層形成工程Ｓ５では、まず、図１２に示すように、保護膜６０の上にマスク９３を形成する。マスク９３は、保護膜６０の上に選択的に形成される。保護膜６０の端部６１が露出するようにマスク９３を形成する。次に、図１３に示すように、保護膜６０の上にマスク９３が形成された状態で、第２電極層２０を形成する。第２電極層２０を形成する方法は特に限定されないが、例えばスパッタ法により形成することができる。第２電極層２０を形成するときは、第１電極層１０および保護膜６０の端部６１の上に第１層２１、第２層２２、および第３層２３を順に形成する（図３参照）。マスク９３が形成されていない部分に第２電極層２０が形成される。次に、保護膜６０の表面からマスク９３を除去する（図２参照）。これにより、第２電極層２０が選択的に形成される。図２に示すように、第２電極層２０は、保護膜６０の端部６１を覆っている。マスク９３が除去された部分に開放部７０が形成される。すなわち、隣り合う第２電極層２０と第２電極層２０の間に開放部７０が形成される。また、開放部７０から保護膜６０が露出する。すなわち、隣り合う第２電極層２０と第２電極層２０の間において保護膜６０が露出する。このように、第２電極層形成工程Ｓ５では、第２電極層２０が保護膜６０の端部６１を覆い、隣り合う第２電極層２０と第２電極層２０の間から保護膜６０が露出するように第２電極層２０を形成する。このようにして、図２に示すような半導体装置１を製造することができる。
続いて、第２電極層形成工程Ｓ５の後に、保護膜６０が隣り合う第２電極層２０と第２電極層２０の間から露出した状態で、保護膜６０を加熱する（加熱工程Ｓ６）。加熱工程Ｓ６において保護膜６０を加熱する方法は、特に限定されるものではなく、例えばアニール炉を用いたアニール処理により加熱することができる。具体的には、半導体装置１をアニール炉に入れて加熱する。なお、保護膜６０が水分を含んでいる場合がある。また、保護膜６０の表面には、異物が付着していることがある。このため、加熱工程Ｓ６で保護膜６０が加熱されると、保護膜６０が吸湿していた水分が気化してガスが発生する。また、保護膜６０に付着していた異物が離脱してガスが発生する。保護膜６０が開放部７０内で露出しているので、発生したガスは、開放部７０を通じて外部に放出される。これによって、保護膜６０から生じたガスが第２電極層２０の下側に入り込むことが防止され、第２電極層２０の変形が防止される。なお、保護膜６０を加熱する方法は、アニール処理に限定されるものではなく、例えばリフロー方式によってはんだ付けを行うときに保護膜６０を加熱してもよい。具体的には、第２電極層２０に対して例えばリードフレームなどをはんだ付けするときに保護膜６０を加熱してもよい。リフロー方式は、対象物にはんだペーストを塗布し、加熱することによりはんだを溶融して接合する方法である。この場合にも保護膜６０が加熱されるが、保護膜６０から生じたガスが第２電極層２０の下側に入り込むことが防止される。
なお、図１４は、比較例として、保護膜６０の表面全体が第２電極層２０により覆われている半導体装置を示している。比較例の半導体装置では保護膜６０上に開放部７０が形成されていないため、比較例の半導体装置を加熱すると、保護膜６０から発生するガスが外部に抜けることができない。その結果、図１５に示すように、ガスの圧力によって第２電極層２０が上側に凸となるように膨らんで、第２電極層２０と保護膜６０の間に空間６２（ガスの層）が形成される。
これに対し、上述の説明から明らかなように、本実施形態の構成を備える半導体装置１によれば、第２電極層２０と第２電極層２０の間から保護膜６０が露出しているので、発生したガスが外部に放出される。これにより、保護膜６０と第２電極層２０の間にガスが入り込むことがなく、第２電極層２０が膨れることを抑制できる。また、第２電極層２０の下にガスが入り込まないので、保護膜６０と第２電極層２０の間にガスの層が生じず、半導体基板５０で発生する熱を第２電極層２０に効率的に伝達することができる。これにより放熱性を向上させることができる。また、第２電極層２０が膨れることを抑制できるので、第２電極層２０の変形を抑制できる。これにより、半導体装置１の信頼性を向上させることができる。また、保護膜６０が第１電極層１０と第１電極層１０の間に形成された配線３０を覆うので配線３０を保護することができる。
また、ポリイミドは水分を吸湿しやすいので、保護膜６０がポリイミドから形成されていると、加熱によりガスが発生しやすくなる。したがって、この場合はガスを外部に放出するために上記の構成が特に効果的である。また、保護膜６０が第１電極層１０と第２電極層２０の端部２６の間に介在していると、保護膜６０と第２電極層２０の間にガスが入り込みやすくなる。したがって、この場合もガスを外部に放出するために、第２電極層２０と第２電極層２０の間から保護膜６０が露出している上記の構成が特に効果的である。
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。例えば、第２電極層２０と第２電極層２０の間に形成されている開放部７０の構成は、上記の実施形態に限定されるものではない。他の実施形態では、図１６に示すように、複数の開放部７０が形成されていてもよい。複数の開放部７０は、間隔をあけて並んで形成されている。第２電極層２０は接続部２５を有している。隣り合う第２電極層２０と第２電極層２０は、接続部２５により部分的に接続されている。隣り合う第２電極層２０と第２電極層２０の間に接続部２５が形成されている。隣り合う第２電極層２０と第２電極層２０は同電位になる。第２電極層２０と接続部２５によって囲まれた部分に開放部７０が形成されている。このような構成によれば、接続部２５を形成することにより金属の部分が増えるので、熱伝導性が向上する。これにより、放熱性を向上させることができる。なお、図１６において、図１と同様の構成については同一の符号を付して説明を省略する。
また、信号電極８０の構成は特に限定されるものではなく、例えば、多層構造になっていてもよい。この場合、信号電極８０は、例えば、アルミシリコン（ＡｌＳｉ）から形成された第１層と、チタン（Ｔｉ）から形成された第２層と、ニッケル（Ｎｉ）から形成された第３層と、金（Ａｕ）から形成された第４層とを備えていてもよい。また、図１６に示すように、複数の多層構造の信号電極８１と複数の単層構造の信号電極８０が並んで形成されていてもよい。また、多層構造の信号電極８１のみが形成されていてもよい。あるいは、単層構造の信号電極８０のみが形成されていてもよい。
また、上記実施形態では配線３０が半導体基板５０上に形成され、配線３０が半導体基板５０に接触していたが、この構成に限定されるものではない。他の実施形態では、配線３０と半導体基板５０の間に絶縁層が介在していてもよい（図示省略）。すなわち、配線３０が、半導体基板５０から絶縁されていてもよい。例えば、配線３０がゲート配線等である場合には、このように配線３０を半導体基板５から絶縁することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１；半導体装置
２；表面電極
３；裏面電極
１０；第１電極層
１１；端部
２０；第２電極層
２１；第１層
２２；第２層
２３；第３層
２５；接続部
２６；端部
３０；配線
３１；第１層
３２；第２層
３３；第３層
３４；第４層
５０；半導体基板
５１；表面
５２；裏面
６０；保護膜
６１；端部
７０；開放部
８０；信号電極
８１；信号電極
９０；薄膜
９１；マスク
９３；マスク
９４；薄膜

Claims (7)

  1. 半導体基板と、
    前記半導体基板の上に間隔をあけて形成された複数の第１電極層と、
    隣り合う前記第１電極層と前記第１電極層の間に形成された配線と、
    隣り合う前記第１電極層と前記第１電極層の間の前記半導体基板および前記配線を覆う絶縁性の保護膜と、
    複数の前記第１電極層の上にそれぞれ形成された複数の第２電極層と、を備え、
    前記第２電極層が前記保護膜の端部を覆い、隣り合う前記第２電極層と前記第２電極層の間から前記保護膜が露出している、半導体装置。
  2. 前記保護膜は、樹脂から形成されている請求項１に記載の半導体装置。
  3. 前記保護膜は、ポリイミドから形成されている請求項２に記載の半導体装置。
  4. 前記保護膜は、前記第１電極層の端部を覆っている請求項１から３のいずれか一項に記載の半導体装置。
  5. 半導体基板の上に間隔をあけて複数の第１電極層を形成する工程と、
    隣り合う前記第１電極層と前記第１電極層の間に配線を形成する工程と、
    隣り合う前記第１電極層と前記第１電極層の間の前記半導体基板および前記配線を覆う絶縁性の保護膜を形成する工程と、
    前記第１電極層のそれぞれの上に第２電極層を形成する工程であって、前記第２電極層が前記保護膜の端部を覆い、隣り合う前記第２電極層と前記第２電極層の間から前記保護膜が露出するように前記第２電極層を形成する工程と、を備える半導体装置の製造方法。
  6. 前記第２電極層を形成した後に、隣り合う前記第２電極層と前記第２電極層の間から前記保護膜が露出した状態で前記保護膜を加熱する工程を更に備える請求項５に記載の半導体装置の製造方法。
  7. 前記保護膜を加熱する前記工程は、はんだ付けをするときに行われる請求項６に記載の半導体装置の製造方法。
JP2014108068A 2014-05-26 2014-05-26 半導体装置およびその製造方法 Pending JP2015225885A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014108068A JP2015225885A (ja) 2014-05-26 2014-05-26 半導体装置およびその製造方法
PCT/JP2015/059725 WO2015182234A1 (ja) 2014-05-26 2015-03-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108068A JP2015225885A (ja) 2014-05-26 2014-05-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015225885A true JP2015225885A (ja) 2015-12-14

Family

ID=54698576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108068A Pending JP2015225885A (ja) 2014-05-26 2014-05-26 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2015225885A (ja)
WO (1) WO2015182234A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039017A (ja) * 2003-07-18 2005-02-10 Hitachi Ltd 半導体装置の製造方法および配線基板の製造方法
JP2011253944A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 半導体装置及びその製造方法
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
JP2012119444A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
WO2015182234A1 (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
JP6264230B2 (ja) 半導体装置
JP6479036B2 (ja) 半導体装置及びその製造方法
JP2015128194A (ja) 半導体装置
JP6242231B2 (ja) 半導体装置及びその製造方法
US9224698B1 (en) Semiconductor device
WO2014136303A1 (ja) 半導体装置および半導体装置の製造方法
JP2019016738A (ja) 半導体装置
JP2017139406A (ja) 半導体装置
JP2016012650A (ja) 半導体装置
JP6860334B2 (ja) 半導体装置
JPWO2017122306A1 (ja) 放熱板構造体、半導体装置および放熱板構造体の製造方法
JP2018093114A5 (ja)
JP2005286197A (ja) 半導体装置およびその製造方法
JP2016076545A (ja) 半導体装置
JP2019212808A (ja) 半導体装置の製造方法
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP6156255B2 (ja) 半導体装置の製造方法
WO2015182234A1 (ja) 半導体装置およびその製造方法
US20150325538A1 (en) Semiconductor device and method for producing semiconductor device
JP2009302261A (ja) 半導体装置
JP7306248B2 (ja) 半導体モジュール
JP6392583B2 (ja) 回路基板、および電子装置
JP2017112280A (ja) 半導体モジュール
JP2018509771A (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
JP2007027308A (ja) 半導体装置