JP2015219036A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015219036A JP2015219036A JP2014100689A JP2014100689A JP2015219036A JP 2015219036 A JP2015219036 A JP 2015219036A JP 2014100689 A JP2014100689 A JP 2014100689A JP 2014100689 A JP2014100689 A JP 2014100689A JP 2015219036 A JP2015219036 A JP 2015219036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- support substrate
- etching
- movable electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体層の膜厚バラツキに起因する構造体の厚みバラツキを抑制し、歩留まりの低下を抑制する。
【解決手段】可動部5や固定部6を形成する際のトレンチエッチング時に、エッチングが進むほど徐々に横方向にエッチングが行われるようにする。これにより、可動電極8などのように支持基板1からリリースする部分の側壁面を傾斜させられ、エッチングによる傾斜角によって可動電極8などの厚みを一定値とすることが可能となる。したがって、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
【選択図】図1
【解決手段】可動部5や固定部6を形成する際のトレンチエッチング時に、エッチングが進むほど徐々に横方向にエッチングが行われるようにする。これにより、可動電極8などのように支持基板1からリリースする部分の側壁面を傾斜させられ、エッチングによる傾斜角によって可動電極8などの厚みを一定値とすることが可能となる。したがって、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
【選択図】図1
Description
本発明は、容量式半導体センサなどのように、半導体基板をエッチングして下地材料からリリースする構造の半導体装置およびその製造方法に関するものである。
従来、特許文献1において、シリコンをトレンチエッチングすることにより、下地材料となるシリコン基板から可動体を構成する構造体をリリースする半導体装置の製造方法が開示されている。この製造方法では、シリコンをエッチングして形成するトレンチの側壁面がシリコン表面に対して垂直方向となる垂直エッチングを行うことで構造体をリリースしている。
しかしながら、垂直エッチングによって構造体をリリースする場合、トレンチエッチングを行うシリコンの厚みにバラツキが存在した場合、そのバラツキがそのまま出来上がりの構造体の厚さバラツキとして反映されてしまう。具体的には、図12(a)、(b)に示すように、シリコン基板J1の表面に凹部J1aを形成したのち、その凹部J1a内を含めてシリコン基板J1の表面にシリコン酸化膜J2を形成し、この表面にシリコン層J3を形成することで、SOI(Silicon On Insulator)基板J4を構成する。このとき、図12(a)、(b)に示すようにシリコン層J3がそれぞれ膜厚h1、h2となって膜厚バラツキが発生する場合がある。その場合、シリコン層J3に対してトレンチエッチングを行ったときに、シリコン層J3の膜厚h1、h2のバラツキ分、構造体の厚みにバラツキが発生する。
このように、構造体J6に膜厚バラツキが生じると、例えば加速度センサやジャイロセンサのような容量式半導体センサにおいては、複数のセンサが形成されるウェハ面内もしくは同一チップ内において、形成される容量などの特性にバラツキが生じる。このため、歩留まりを低下させる要因となる。
なお、ここでは、垂直エッチングによって構造体J6をリリースする場合の一例として容量式半導体センサを例に挙げたが、これに限らず、他の構造の半導体装置においても同様の問題が発生する。例えば、錘部の両側を所定幅の梁で支持する構造体において、梁にピエゾ抵抗を備えることで錘部の変位量を検出するような加速度センサでは、錘部や梁をトレンチエッチングによって下地材料からリリースすることになる。この場合にも、梁の厚みにバラツキがあると、梁の剛性にバラツキが生じて同じ加速度が発生した場合における錘部の変位量が変化し、ピエゾ抵抗の抵抗値変化にもバラツキが発生する。このため、この場合にも上記と同様に歩留まりを低下させることになる。
本発明は上記点に鑑みて、半導体層をトレンチエッチングして構造体をリリースする半導体装置において、半導体層の膜厚バラツキに起因する構造体の厚みバラツキを抑制し、歩留まりの低下を抑制することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、支持基板(1、51)と、支持基板の表面に形成された絶縁膜(2、52)と、絶縁膜の上に形成された半導体層(3、53)をトレンチエッチングすることにより、該半導体層の少なくとも一部を支持基板からリリースして浮遊状態とされたリリース部(8、58)とを有し、リリース部は、少なくとも支持基板側の先端部が半導体層の表面から支持基板側に向かって徐々に先細りとされ、該リリース部の側壁面が段階的に横方向エッチングされることで構成されていることを特徴としている。
このように、リリース部を構成する際のエッチング時に、エッチングが進むほど徐々に横方向にエッチングが行われるようにしている。これにより、支持基板からリリースする部分の側壁面を傾斜させられ、エッチングによる傾斜角によってリリース部の厚みを一定値とすることが可能となる。したがって、半導体層の膜厚バラツキに起因するリリース部分の構造体の厚みバラツキを抑制し、歩留まりの低下を抑制することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、トレンチエッチングによって構造体をリリースする半導体装置の一例として、容量式半導体センサを例に挙げて説明する。
本発明の第1実施形態について説明する。本実施形態では、トレンチエッチングによって構造体をリリースする半導体装置の一例として、容量式半導体センサを例に挙げて説明する。
図1および図2に示すように、本実施形態の加速度センサのセンサ部は、支持基板1の上に絶縁膜2を介して半導体層に相当するシリコン層3が配置されたSOI基板4を用いて形成されている。
図2に示すように、支持基板1は、例えばシリコン基板にて構成され、その表面側には凹部1aが形成されている。絶縁膜2は、支持基板1とシリコン層3との間に配置され、本実施形態では凹部1a内を含めた支持基板1の表面全面に形成されている。シリコン層3は、SOI基板4における活性層によって構成されるものであり、センサ部における可動部(梁構造体)5や固定部6等を構成する。
可動部5は、支持基板1に対して所望位置が支持されつつ、支持されている部分以外が支持基板1よりリリースされて浮遊状態となっており、加速度の印加に伴って可動させられる部分である。図1に示すように、可動部5は、錘部7と、可動電極8と、梁9およびアンカー部10を有して構成されている。
錘部7は略長方形状にて構成されており、加速度が印加されたときに可動部5を動かす錘として機能する。
可動電極8は、錘部7が構成する略長方形状の長辺から垂直方向に延設され、各辺に複数本ずつ備えられることで櫛歯状に配置されている。各可動電極8の間隔は、一定間隔とされており、各可動電極8の幅および長さは等しくされている。また、図2に示すように、可動電極8は、シリコン層3の表面から支持基板1側の先端部に向かって全域が徐々に先細り形状となる逆テーパ形状とされることで、その厚みhaがアンカー部10などシリコン層3の他の部分の厚みhと比較して薄くされている。これにより、可動電極8の厚みhaが所望寸法に調整されている。このため、可動電極8と後述する固定電極12との間に形成される容量値を所望値に設定することが可能になっている。
梁9は、錘部7とアンカー部10とを接続している。錘部7と各アンカー部10との間は2本ずつの梁9にて接続されており、錘部7と各アンカー部10との間において各梁9が複数回折り曲げられた形状とされている。これにより、各梁9は、基板水平方向における一方向、つまり可動電極8と固定電極12との配列方向に変位することで、加速度が印加されたときに錘部7および可動電極8を可動させ、可動電極8と固定電極12との間の間隔を変化させることを可能にしている。
アンカー部10は、各梁9を片持ち支持するものである。図2に示すように、アンカー部10は、凹部1aと異なる位置に配置されており、絶縁膜2を介して支持基板1に固定されている。このため、可動部5は、アンカー部10にて支持された状態で梁9の変位に基づいて基板水平方向に移動できるようになっている。なお、アンカー部10のうち少なくとも1つの表面にはパッド部10aが形成されている。このため、図示しないボンディングワイヤなどがパッド部10aに電気的に接続されることで可動部5の電位を取り出すことが可能となる。
一方、固定部6は、支持基板1に対して支持されることで加速度が印加されても変位せずに固定されている部分であり、可動部5を挟むように配置されており、支持部11や固定電極12および枠部13などを有して構成されている。
支持部11は、固定電極12の一端を支持すると共に固定電極12に対して所定電圧を印加するものであり、固定電極12と共に、可動部5が構成する略長方形状のうち可動電極8が配置された長辺と対応する位置に配置されている。各支持部11の表面にはパッド部11aが形成されている。このため、図示しないボンディングワイヤなどが各パッド部11aに電気的に接続されることで固定電極12に対して所望の電圧を印加することが可能となっている。各支持部11を分離して別々に設けているため、各支持部11に対して同じ電位を印加することもできるし、異なる電位を印加することも可能とされている。
固定電極12は、支持部11のうちの可動部5と対向する辺から垂直方向に延設され、各支持部11に複数本ずつ備えられることで櫛歯状に配置されている。各固定電極12の間隔は、一定間隔とされており、各固定電極12の幅および長さが等しくされている。また、図2に示すように、固定電極12は、シリコン層3の表面から支持基板1側に向かって徐々に先細り形状となる逆テーパ形状とされることで、その厚みhaがアンカー部10などシリコン層3の他の部分の厚みhと比較して薄くされている。そして、各固定電極12が各可動電極8と対向配置させられることで、各固定電極12と各可動電極8との間に容量が形成されている。このため、基板水平方向の加速度が印加されたときに、容量値の変化に基づいてその加速度を検出することが可能となっている。
なお、固定電極12は、支持部11に支持されることで支持基板1に固定された状態となっているため、図2に示すように下方が支持基板1からリリースして浮遊状態とされていても構わない。
枠部13は、シリコン層3のうち可動部5や固定部6以外の部分で構成された周辺部となるものであり、これら各部から離間されるようにして支持基板1上に残されている。この枠部13にもパッド13aが形成されており、このパッド13aに図示しないボンディングワイヤなどを電気的に接続することにより、例えばGND電位などに電位固定できる構造にされている。
以上のようにして、本実施形態にかかる加速度センサが構成されている。続いて、上記のように構成される加速度センサの製造方法について説明する。なお、加速度センサの製造方法のうち、可動電極8などのリリース工程以外については従来と同様であるため、従来と異なるリリース工程について主に説明する。
まず、凹部1aが形成されたシリコン基板などで構成される支持基板1を用意し、凹部1aを含む支持基板1の表面に絶縁膜2を形成する。例えば、支持基板1の表面を熱酸化することでシリコン酸化膜を形成し、これを絶縁膜2として用いることができる。さらに、絶縁膜2を形成した支持基板1における凹部1a側の面に対してシリコン基板を貼り合せる。これにより、SOI基板4が構成される。
続いて、図3(a)に示すように、シリコン層3の表面に可動部5や固定部6の形成予定領域を覆うマスク20を配置したのち、図3(b)に示すように、マスク20から露出した部分をトレンチエッチングすることで可動部5や固定部6を分離する。
このときのトレンチエッチングは、エッチングを進める際にトレンチ21の側壁を保護膜22で覆いながら段階的にエッチングを行っていくという、いわゆるボッシュプロセスによって行われる。
例えば、エッチングガスとしてSF6を用いてエッチングを進めながら、それにより形成されるトレンチ21の側壁を保護すべく、エッチングガスを例えばHeとO2の混合ガスに切替えてトレンチ21の内壁面に保護膜22を形成する。HeとO2の混合ガスを用いる場合、シリコン層3を構成するシリコンと酸素とが反応してSiO2で構成される保護膜22を形成できる。そして、エッチングガスと保護膜22を形成するためのガスの導入を1ステップとして、このステップを複数回繰り返し行うことで、保護膜22で内壁面を保護しつつトレンチ21のエッチングを進めている。
また、このときのトレンチエッチングが保護膜22の形成よりもエッチング優位となるようにすることで、徐々に横方向エッチングが進むようにしている。これにより、トレンチ21の側面が傾斜して可動電極8や固定電極12の側壁面がシリコン層3の表面から支持基板1側に向かって徐々に先細り形状となる逆テーパ形状とされる。ボッシュプロセスによってトレンチ21を形成した場合、エッチングを段階的に進めるため、トレンチ21の側面、つまり可動電極8や固定電極12の側壁面に凹凸が形成された状態となっている。
なお、エッチング優位となるようにするには、例えばトレンチ21をシリコン層3の表面に対して垂直にする場合と比較して、保護膜の形成時間に対するエッチング時間の比率を高くしたり、混合ガス中のO2の比率を低くすれば良い。また、上記例では、ボッシュプロセスによってトレンチ21を形成する場合について説明したが、KOH(水酸化カリウム)による異方性エッチングなどによって、トレンチ21を形成することもできる。
このようにして、可動部5や固定部6を形成すると、可動電極8や固定電極12については、横方向エッチングにより、これらの両側壁面が支持基板1側において、シリコン層3の厚みよりも薄い厚みhaの位置で繋がり、支持基板1からリリースされた状態となる。このときの可動電極8や固定電極12の厚みhaは、可動電極8や固定電極12の幅と側壁面の傾斜角によって決まる。例えば、図4中に記載したように、可動電極8や固定電極12の幅をdc、シリコン層3の表面に対する垂直方向と側壁面の成す傾斜角をθとすると、次式で表される。
(数1) ha=(dc/2)/tanθ
したがって、図5(a)、(b)に示すように、シリコン層3の厚みhが厚みh1と厚みh2というようにバラツキが生じたとしても、出来上がった可動電極8や固定電極12の厚みhaはエッチングによる傾斜角によって一定値とすることができる。これにより、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
したがって、図5(a)、(b)に示すように、シリコン層3の厚みhが厚みh1と厚みh2というようにバラツキが生じたとしても、出来上がった可動電極8や固定電極12の厚みhaはエッチングによる傾斜角によって一定値とすることができる。これにより、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
なお、可動電極8や固定電極12のうち支持基板1からリリースする部分については厚みhaがシリコン層3の厚みh以下となるようにすることが必要である(ha≦h)。このため、シリコン層3の厚みhのバラツキを加味して、可動電極8や固定電極12の幅daや傾斜角θを決めるエッチング条件を設定すれば良い。ただし、可動部5のうちのアンカー部10や固定部6のうち固定電極12以外の部分のように支持基板1に支持される部分については、エッチングによってリリースされないようにすることが必要である。このため、図4に示すように、例えばアンカー部10については横エッチングがされてもリリースされないように幅daが次式を満たすように設定される。
(数2) h<(da/2)/tanθ
以上説明したように、本実施形態では、可動部5や固定部6を形成する際のトレンチエッチング時に、エッチングが進むほど徐々に横方向にエッチングが行われるようにしている。これにより、可動電極8などのように支持基板1からリリースする部分の側壁面を傾斜させられ、エッチングによる傾斜角によって可動電極8などの厚みを一定値とすることが可能となる。したがって、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
以上説明したように、本実施形態では、可動部5や固定部6を形成する際のトレンチエッチング時に、エッチングが進むほど徐々に横方向にエッチングが行われるようにしている。これにより、可動電極8などのように支持基板1からリリースする部分の側壁面を傾斜させられ、エッチングによる傾斜角によって可動電極8などの厚みを一定値とすることが可能となる。したがって、可動電極8と固定電極12との間に構成される容量等の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してトレンチエッチングの手法を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してトレンチエッチングの手法を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図6に示すように、本実施形態では、可動部5や固定部6を形成する際のトレンチエッチングをシリコン層3の表面から所定深さhcの位置まではシリコン層3の表面に対して垂直方向となるように行う。エッチング深さの制御は、ボッシュプロセスにおける1ステップでのエッチング量がエッチング条件によって決まっていることから、そのステップ数を調整することにより実施可能である。そして、シリコン層3のうち所定深さhcよりも深い位置より、第1実施形態と同様に逆テーパ形状となるようにエッチングを行う。すなわち、図7(a)、(b)に示すように、ボッシュプロセスによってエッチングを段階的に進める。これにより、エッチングによって形成されるトレンチ21の側面、つまり可動電極8や固定電極12の側壁面に凹凸が形成された状態となっている。この凹凸は、可動電極8や固定電極12のうち支持基板1側の先端部にも形成される。
このように、所定深さhcまではシリコン層3の表面に対する垂直方向にエッチングを進めるようにしても、それより深い位置において横方向へのエッチングが行われて可動電極8などがリリースされるまでの深さは一定値となる。このため、シリコン層3の表面に対する垂直方向にエッチングされた部分を含めた可動電極8などの厚みを一定値とすることができる。したがって、本実施形態のような構成としても、第1実施形態と同様の効果を得ることが可能となる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態では、第1実施形態と異なり、容量式の加速度センサではなくピエゾ抵抗式の加速度センサに対して本発明の一実施形態を適用した場合について説明する。
本発明の第3実施形態について説明する。本実施形態では、第1実施形態と異なり、容量式の加速度センサではなくピエゾ抵抗式の加速度センサに対して本発明の一実施形態を適用した場合について説明する。
図8および図9に示すように、本実施形態の加速度センサのセンサ部も、支持基板51の上に絶縁膜52を介してシリコン層53が配置されたSOI基板54を用いて形成されている。SOI基板54の構成は、第1実施形態と同様であり、支持基板51の表面側に凹部51aが形成された構造とされている。また、シリコン層53は、SOI基板54における活性層によって構成されるものであり、センサ部における可動部(梁構造体)55や固定部56等を構成する。
可動部55は、加速度の印加に伴って可動させられる部分であり、図8に示すように錘部57および梁58を有して構成されている。
錘部57は、略長方形状とされ、固定部56から所定距離離間した位置して配置されている。梁58は、錘部57のうちの長辺それぞれに対して2箇所ずつ備えられており、錘部57を固定部56に支持する役割を果たしている。各梁58の幅および長さは等しくされており、錘部57の各長辺に設けられた2箇所の梁58が錘部57の長辺の中心を挟んだ等距離の位置に配置されている。そして、この梁58をシリコン層3の表面から支持基板1側に向かって徐々に先細り形状となる逆テーパ形状としており、この梁58の表面にピエゾ抵抗59を形成している。ピエゾ抵抗59は、例えば梁58の表面に対して不純物をイオン注入することによって形成した拡散層によって構成され、固定部56に形成した図示しないパッド部を通じてピエゾ抵抗59の抵抗値の変化を電気的に検出できるようになっている。
一方、固定部56は、支持基板51に対して絶縁膜52を介して支持されることで加速度が印加されても変位せずに固定されている部分であり、可動部55を囲むように配置されている。
このように構成された加速度センサは、加速度が印加されると、錘部57が移動することに伴って梁58が変形し、その変形によってピエゾ抵抗59の抵抗値が変化する。この抵抗値の変化が電気的に検出されることで、その加速度を検出することが可能となっている。
このような加速度センサにおいても、梁58をシリコン層3の表面から支持基板1側に向かって徐々に先細り形状となる逆テーパ形状としている。このため、シリコン層3の厚みにバラツキが生じたとしても、出来上がった梁58の厚みはエッチングによる傾斜角によって一定値とすることができる。これにより、梁58に形成されたピエゾ抵抗59の特性に、複数の加速度センサが形成される面内もしくは同じチップ内においてバラツキが生じることを抑制でき、歩留まりを向上することが可能となる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記各実施形態では、支持基板1、51の表面側に凹部1a、51aが形成されたものを例に挙げて説明したが、凹部1a、51aが形成されていない構造であっても良い。その場合、例えば図10に示すようにシリコン層3のうちトレンチエッチングによってリリースされる部分において絶縁膜2をHFなどでエッチングして除去しても良いし、図11に示すように絶縁膜2が残るような形態であっても良い。図11に示す構成の場合であっても、シリコン層3のうちトレンチエッチングによってリリースされる部分が絶縁膜2の表面から離間した状態になるため、絶縁膜2を除去しなくても問題はない。
また、上記各実施形態では、トレンチエッチングによって支持基板1、51からシリコン層3を部分的にリリースしたリリース部を有する構造として、可動電極8や梁58がリリース部となる容量式の加速度センサやピエゾ抵抗式の加速度センサ等の物理量センサを例に挙げて説明した。しかしながら、これらはトレンチエッチングによって支持基板1、51からシリコン層3を部分的にリリースしたリリース部を有する構造の一例を示したに過ぎず、ジャイロセンサのような他の物理量センサや他の構造体に対しても本発明を適用することができる。
さらに、上記実施形態では、半導体としてシリコンを用いる場合について説明したが、他の半導体材料を用いても良い。
1、51 支持基板
1a、51a 凹部
2、52 絶縁膜
3、53 シリコン層
4、54 SOI基板
5、55 可動部
6、56 固定部
7、57 錘部
8 可動電極
9、58 梁
12 固定電極
59 ピエゾ抵抗
1a、51a 凹部
2、52 絶縁膜
3、53 シリコン層
4、54 SOI基板
5、55 可動部
6、56 固定部
7、57 錘部
8 可動電極
9、58 梁
12 固定電極
59 ピエゾ抵抗
Claims (6)
- 支持基板(1、51)と、
前記支持基板の表面に形成された絶縁膜(2、52)と、
前記絶縁膜の上に形成された半導体層(3、53)をトレンチエッチングすることにより、該半導体層の少なくとも一部を前記支持基板からリリースして浮遊状態とされたリリース部(8、58)とを有し、
前記リリース部は、少なくとも前記支持基板側の先端部が前記半導体層の表面から前記支持基板側に向かって徐々に先細りとされ、該リリース部の側壁面が段階的に横方向エッチングされることで構成されていることを特徴とする半導体装置。 - 前記リリース部の側面部が前記半導体層の表面から前記支持基板側の先端部に向かって全域が徐々に先細り形状とされていることを特徴とする請求項1に記載の半導体装置。
- 前記リリース部は、該リリース部の側面部が前記半導体層の表面から所定深さ(hc)までは前記半導体層の表面に対して垂直方向とされ、前記所定深さよりも深い位置から前記支持基板側に向かって徐々に先細りとされていることを特徴とする請求項1に記載の半導体装置。
- 請求項1ないし3のいずれか1つに記載の半導体装置は物理量センサであり、
前記半導体層をトレンチエッチングすることで、前記リリース部を構成する可動電極(8)が梁(9)を介してアンカー部(12)に支持された可動部(5)および前記可動電極と対向する固定電極(12)が備えられている固定部(6)が形成されたセンサ部を有し、
前記支持基板の水平方向である基板水平方向の物理量が印加されたときに、前記可動電極と前記固定電極との間に形成される容量に基づいて前記基板水平方向の物理量を検出することを特徴とする容量式物理量センサ。 - 前記可動電極の厚みをhaとすると共に幅をdc、前記半導体層のうちの前記アンカー部の厚みをhとすると共に幅をdaとし、前記半導体層の表面に対する垂直方向と前記可動電極および前記アンアー部の側壁面の成す傾斜角度をθとすると、前記可動電極の厚みhaおよび前記アンカー部の厚みhは、
ha=(dc/2)/tanθ<h
(da/2)/tanθ>h
を満たしていることを特徴とする請求項4に記載の容量式物理量センサ。 - 支持基板(1、51)と、前記支持基板の表面に形成された絶縁膜(2、52)と、前記絶縁膜の上に形成された半導体層(3、53)とを有する基板(4、54)を用意する工程と、
前記半導体層の上にマスク(20)を配置したのち、前記マスクから露出した部分をトレンチエッチングすることにより、該半導体層の少なくとも一部を前記支持基板からリリースして浮遊状態とするリリース部(8、58)を形成するリリース工程とを有し、
前記リリース工程では、前記トレンチエッチングによるトレンチ(21)の側壁を保護膜(22)で覆いながら段階的にエッチングを行うボッシュプロセスを行い、前記リリース部の側壁面を段階的に横方向エッチングすることで、前記リリース部のうち少なくとも前記支持基板側の先端部を前記半導体層の表面から前記支持基板側に向かって徐々に先細りとすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100689A JP2015219036A (ja) | 2014-05-14 | 2014-05-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100689A JP2015219036A (ja) | 2014-05-14 | 2014-05-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015219036A true JP2015219036A (ja) | 2015-12-07 |
Family
ID=54778541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014100689A Pending JP2015219036A (ja) | 2014-05-14 | 2014-05-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015219036A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018025530A (ja) * | 2016-08-08 | 2018-02-15 | 株式会社デンソー | 力学量センサおよびその製造方法 |
WO2018030045A1 (ja) * | 2016-08-08 | 2018-02-15 | 株式会社デンソー | 力学量センサおよびその製造方法 |
-
2014
- 2014-05-14 JP JP2014100689A patent/JP2015219036A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018025530A (ja) * | 2016-08-08 | 2018-02-15 | 株式会社デンソー | 力学量センサおよびその製造方法 |
WO2018030045A1 (ja) * | 2016-08-08 | 2018-02-15 | 株式会社デンソー | 力学量センサおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4453587B2 (ja) | 加速度センサ | |
JP4737276B2 (ja) | 半導体力学量センサおよびその製造方法 | |
JP6295435B2 (ja) | Memsデバイス | |
TWI553884B (zh) | 具有內嵌式聲通道的電容感測結構及製造其之方法 | |
JP2006029827A (ja) | 慣性センサ | |
US20140216156A1 (en) | Acceleration sensor | |
US9446938B2 (en) | SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method | |
JP4999356B2 (ja) | 加速度センサ及びその製造方法 | |
JP2014219321A (ja) | 容量式物理量センサおよびその製造方法 | |
JP2015219036A (ja) | 半導体装置およびその製造方法 | |
JP2008224254A (ja) | センサ装置、センサ装置の製造方法 | |
JP5654904B2 (ja) | 静電容量型加速度センサ | |
JP5817841B2 (ja) | 加速度センサ | |
US7271459B2 (en) | Physical quantity sensor | |
JP2004361115A (ja) | 半導体力学量センサ | |
JP6354603B2 (ja) | 加速度センサおよび加速度センサの実装構造 | |
US9382113B2 (en) | Method for fabricating a self-aligned vertical comb drive structure | |
JP7240289B2 (ja) | Mems素子 | |
JP2009300225A (ja) | 静電容量型加速度センサ | |
JP5867057B2 (ja) | Memsデバイス | |
JP5929645B2 (ja) | 物理量センサ | |
JP4569167B2 (ja) | 外力検知センサの製造方法 | |
JP2018096938A (ja) | 半導体デバイス、およびその製造方法 | |
JP2009270944A (ja) | 静電容量型加速度センサ | |
JP2005134155A (ja) | 半導体加速度センサ |