JP2015210753A - プログラマブルコントローラ及びプログラム開発支援装置 - Google Patents

プログラマブルコントローラ及びプログラム開発支援装置 Download PDF

Info

Publication number
JP2015210753A
JP2015210753A JP2014093420A JP2014093420A JP2015210753A JP 2015210753 A JP2015210753 A JP 2015210753A JP 2014093420 A JP2014093420 A JP 2014093420A JP 2014093420 A JP2014093420 A JP 2014093420A JP 2015210753 A JP2015210753 A JP 2015210753A
Authority
JP
Japan
Prior art keywords
output
input
section
logic
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014093420A
Other languages
English (en)
Other versions
JP6393513B2 (ja
Inventor
修也 小林
Shuya Kobayashi
修也 小林
佳宣 長谷川
Yoshinobu Hasegawa
佳宣 長谷川
隆司 干場
Takashi Hoshiba
隆司 干場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Panasonic Industrial Devices SUNX Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Industrial Devices SUNX Co Ltd filed Critical Panasonic Industrial Devices SUNX Co Ltd
Priority to JP2014093420A priority Critical patent/JP6393513B2/ja
Priority to CN201510035840.6A priority patent/CN105022332A/zh
Priority to US15/303,838 priority patent/US20170031340A1/en
Priority to PCT/JP2015/051796 priority patent/WO2015166676A1/ja
Priority to EP15785847.3A priority patent/EP3139224A4/en
Publication of JP2015210753A publication Critical patent/JP2015210753A/ja
Application granted granted Critical
Publication of JP6393513B2 publication Critical patent/JP6393513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34291—Programmable interface, pic, plc

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】簡単に機能を変更することができるプログラマブルコントローラと、プログラム開発支援装置を提供すること。【解決手段】各論理セクションにおいて演算対象とする信号の出力元として選択可能な入力セクション及び論理セクションは、予め決められている。また、出力セクションにおいて出力対象とする信号の出力元として選択可能な論理セクションも予め決められている。また、各論理セクションにおいて、その論理演算の内容として設定可能な内容も予め決められている。また、論理セクションの数も予め決められている。作業者は、決められた範囲内から出力元及び論理演算の内容を決定することにより、ＰＬＣ１０を動作させるためのプログラムが完成する。【選択図】図３

Description

本発明は、プログラマブルコントローラ及びプログラム開発支援装置に関するものである。
従来、各種制御において高度な安全性及び信頼性を確保するためのプログラマブルコントローラとしての安全コントローラが存在した。このような安全コントローラは、一般的なロジック演算機能、入出力制御機能など各種機能を備えている。
このような安全コントローラの制御用プログラムを作製するため、さまざまなプログラム開発支援装置が存在する（例えば、特許文献１）。特許文献１では、ファンクションブロックを使用して、プログラムを開発することを支援するプログラム開発支援装置について記載されており、このプログラム開発支援装置を利用することにより、プログラミングミスを少なくし、プログラミングの検証を容易に行うことができる。
特開２０１０−５５６５２号公報
ところで、このようなファンクションブロックは、多機能であり、また、これらのファンクションブロックも多数用意されているため、様々な制御が可能となっている。しかしながら、多機能なファンクションブロックを多数組み合わせて複雑なプログラミングを作成可能となる一方、その複雑さにより、プログラムを組むことが難しくなっていった。
このため、ファンクションブロックについて詳しい知識を有していなければ、このようなプログラム開発支援装置を利用しても制御用プログラムを作成するのが難しいという問題があった。
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、簡単に機能を変更することができるプログラマブルコントローラ及びプログラム開発支援装置を提供することにある。
上記問題点を解決するプログラマブルコントローラは、外部からの信号を入力可能に接続可能な１又は複数の入力ブロックと、外部への信号を出力可能に接続可能な１又は複数の出力ブロックと、入力した信号に基づき各種論理演算を行い、その演算結果として信号を出力可能な１又は複数の論理ブロックと、各種設定を行う設定手段と、を備え、各論理ブロックは、その論理演算の内容として設定可能な内容が予め決められており、前記設定手段は、設定情報に基づき、各論理ブロックにおいて演算対象とする信号の出力元を、前記入力ブロック及び前記論理ブロックの中から１又は複数設定すると共に、各論理ブロックの論理演算の内容を設定し、設定情報に基づき、各出力ブロックにおいて出力対象とする信号の出力元を、前記論理ブロックの中から設定し、前記設定情報には、少なくとも各論理ブロックにおいて演算対象とする信号の出力元に関する情報と、各論理ブロックの論理演算の内容に関する情報と、各出力ブロックにおいて出力対象とする信号の出力元に関する情報が含まれていることを要旨とする。
この構成によれば、入力ブロック数と、出力ブロック数と、論理ブロック数は予め決められている。すなわち、各論理ブロックにおいて演算対象とする信号の出力元として選択可能なブロックは、予め決められている。また、出力ブロックにおいて出力対象とする信号の出力元として選択可能な論理ブロックも予め決められている。また、各論理ブロックにおいて、その論理演算の内容として設定可能な内容も予め決められている。このため、作業者は、決められた範囲内から出力元及び論理演算の内容を決定すれば、プログラマブルコントローラを動作させるためのプログラムが完成するため、簡単に機能を変更することができる。また、設定可能なプログラムを予め制限することができる。
上記プログラマブルコントローラにおいて、作業者により操作可能な操作手段と、複数種類の前記設定情報を記憶する記憶手段と、を備え、前記設定手段は、前記操作手段の操作に基づき前記記憶手段に記憶された設定情報の中から設定情報を選択し、選択された当該設定情報に基づき、各種設定を行うようにしてもよい。
この構成によれば、設定情報が予め記憶されており、作業者は操作手段を操作して設定情報を選択するだけで、各種設定を行うことができる。このため、接続先や判定内容を選択して設定情報を全て作成する必要が無くなり、より機能の変更が簡単に行うことができる。
上記プログラマブルコントローラにおいて、論理ブロックは、入力ブロック数よりも１少なく設定されているようにしてもよい。
この構成によれば、入力した信号に基づく論理演算を行うために十分な論理ブロックを備えることができる。
上記プログラマブルコントローラにおいて、前記入力ブロックと、前記論理ブロックと、前記出力ブロックは、それぞれ２値信号を入力すると共に、前記入力ブロックと、前記論理ブロックと、前記出力ブロックは、それぞれ２値信号を出力するようにしてもよい。
この構成によれば、オンオフの２値信号をブロック間で渡すモジュール構造であるため、プログラムの検証パターンを抑えることができる。
上記問題点を解決するプログラム開発支援装置は、上記プログラマブルコントローラと接続可能なプログラム開発支援装置において、作業者により操作可能な設定情報用操作手段を備え、前記設定情報は、設定情報用操作手段の操作に基づき、少なくとも各論理ブロックにおいて演算対象とする信号の出力元と、各論理ブロックの論理演算の内容と、各出力ブロックにおいて出力対象とする信号の出力元が選択されることにより、作成されることを要旨とする。
この構成によれば、設定情報をプログラム開発支援装置により簡単に作成することができる。
本発明によれば、簡単に機能を変更することができる。
プログラマブルコントローラの斜視図。 プログラマブルコントローラの断面図。 ＰＬＣの電気的構成を示すブロック図。 入力部を示すブロック図。 論理部を示すブロック図。 出力部を示すブロック図。 第１設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第２設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第３設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第４設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第５設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第６設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第７設定情報に基づき設定されたＰＬＣの構成を示すブロック図。 第８設定情報に基づき設定されたＰＬＣの構成を示すブロック図。
以下、本実施形態のプログラマブルコントローラ（ＰＬＣ）について説明する。
図１に示すように、箱状のＰＬＣ１０は、一方の側面が開口する直方体のケース１１と、ケース１１の開口部を塞ぐカバー１２を備えている。
図２に示すように、ケース１１内には、各種演算を行う回路が配設された制御基板１３と、信号の入出力制御を行うため回路が配設された入出力基板１４が、互いに並行に収容されている。その際、制御基板１３と入出力基板１４の平面が、ケース１１の内側面と並行となるように収容される。
図１に示すように、カバー１２は、制御基板１３と入出力基板１４がケース１１内に収容された状態でケース１１の開口部を塞ぐようにケース１１に取付けられる。なお、カバー１２には、制御基板１３と接続するための通信ポート１５や、入出力基板１４に設けられた入力端子２１及び出力端子２７を露出するための貫通孔１２ａが形成されている。カバー１２がケース１１に取付けられたとき、当該貫通孔１２ａを介してこれらの端子等が外部に露出するようになっている。
また、図２に示すように、制御基板１３には、入出力基板１４と、基板間で信号の入出力を行うために、コネクタ１３ａが設けられている。同様に、入出力基板１４には、制御基板１３と、基板間で信号の入出力を行うために、コネクタ１４ａが設けられている。そして、制御基板１３と、入出力基板１４は、双方のコネクタが接続された状態でケース１１に収容される。
また、ケース１１内には、ケース１１の内側側面から制御基板１３に向かって制御基板１３と垂直となるようにリブ１１ａが設けられている。また、ケース１１内において、リブ１１ａが設けられた側面と反対側の内側側面から入出力基板１４に向かって入出力基板１４と垂直となるようにリブ１１ｂが設けられている。
これらのリブ１１ａ、１１ｂは、制御基板１３と入出力基板１４が収容された際、制御基板１３と入出力基板１４の外側から挟み込むように、同じ直線状に配置されている。また、リブ１１ａ，１１ｂは、制御基板１３と入出力基板１４を挟み込むように配置される際、コネクタ１３ａ，１４ａと略一直線上に配置されるようにした。このように、リブ１１ａ，１１ｂが配置されることにより、制御基板１３と入出力基板１４の垂直方向から衝撃力が加えられたとしても、リブ１１ａ，１１ｂ及びコネクタ１３ａ，１４ａが支えとなって、ケース１１が歪むことを極力抑えることができる。このため、ケース１１が歪むことにより、カバー１２がはずれることを抑えることができる。また、ケース１１が割れにくくなる。
次に、図３に基づき、ＰＬＣ１０の電気的構成について説明する。
ＰＬＣ１０には、入力部２０が設けられている。なお、入力部２０は、入出力基板１４において構成されている。また、本実施形態のＰＬＣ１０では、オン、オフの２値信号をやり取りするように構成されている。
そして、図４に示すように、入力部２０には、複数（本実施形態では８つ）の入力端子２１が備えられている。この入力端子２１は、外部の機器と接続可能であり、接続された外部の機器から信号を入力可能となっている。また、入力部２０には、入力ブロックとして、第１入力セクション２２ａ〜第４入力セクション２２ｄの４つの入力セクション２２を備えている。なお、第１入力セクション２２ａ〜第４入力セクション２２ｄをまとめて、入力セクション２２と示す場合がある。各入力セクション２２は、それぞれ対となる２つの入力端子２１と接続されて信号を入力するように構成されている。また、対となる入力端子２１には、安全制御のため、同じ信号が別ルートで入力されるようになっている。
本実施形態において、第１入力セクション２２ａへ信号を入力する入力端子２１を、まとめて第１入力端子２１ａと示す。第２入力セクション２２ｂへ信号を入力する入力端子２１を、まとめて第２入力端子２１ｂと示す。第３入力セクション２２ｃへ信号を入力する入力端子２１を、まとめて第３入力端子２１ｃと示す。第４入力セクション２２ｄへ信号を入力する入力端子２１を、まとめて第４入力端子２１ｄと示す。
そして、各入力セクション２２は、信号を入力すると、各入力セクション２２に設定される入力インターフェースファンクションブロック（以下、入力インターフェースＦＢ）に基づき、各入力セクション２２における信号の入力状態を決定する。すなわち、入力部２０は、入力セクション２２毎に最大４つの信号の入力状態を設定する。そして、各入力セクション２２は、当該入力状態の信号を、後述する論理セクション２４等に出力する。
そして、入力セクション２２に設定される入力インターフェースＦＢは、ＰＬＣ１０に記憶されている設定情報に基づき設定される。設定可能な入力インターフェースＦＢには、例えば、安全スイッチなどに適用される２ＮＣ接点入力（シングル／デュアル）、１ＮＯ／１ＮＣ接点入力（シングル／デュアル）、ライトカーテンなどに適用される半導体入力、専用入力としてのミューティング入力、オーバーライド入力、切替用入力、テスト入力、入力無し等が用意されている。
また、図３に示すように、ＰＬＣ１０は、論理部２３を備えている。なお、論理部２３は、制御基板１３において構成されており、入出力基板１４における入力部２０から、コネクタ１３ａ，１４ａを介して信号を入力するようにしている。
図５に示すように論理部２３は、演算ブロックとして、１又は複数（本実施形態では３つ）の論理セクション２４を備えている。より詳しく説明すると、論理セクション２４は、３階層構造となっており、各階層に１つずつ設けられている。
まず、１階層目の第１論理セクション２４ａについて説明する。
１階層目の第１論理セクション２４ａは、各入力セクション２２から信号を入力可能に構成されている。そして、論理セクション２４は、設定情報に基づき、どの入力信号を演算対象とするかについて設定される。例えば、第１入力セクション２２ａから入力した信号と第３入力セクション２２ｃから入力した信号を演算対象とするというように設定される。
また、１階層目の第１論理セクション２４ａは、第１論理セクション２４ａに設定された論理ファンクションブロック（以下、論理ＦＢ）に基づき、演算対象とした信号を論理演算する。第１論理セクション２４ａに設定される論理ＦＢは、設定情報に基づき設定される。第１論理セクション２４ａに設定可能な論理ＦＢとしては、例えば、ＡＮＤ論理、ＯＲ論理、両手制御論理、第１（パラレル）ミューティング論理、第２（シーケンシャル）ミューティング論理、入力選択論理、論理無しとなっている。なお、第１ミューティング論理は、第２ミューティング論理とは、演算対象とされる信号の数が異なっている。そして、第１論理セクション２４ａは、論理演算された演算結果に基づく信号を出力可能に構成されている。
次に、２階層目の第２論理セクション２４ｂについて説明する。
２階層目の第２論理セクション２４ｂは、各入力セクション２２及び第１論理セクション２４ａから信号を入力可能に構成されている。そして、第２論理セクション２４ｂも第１論理セクション２４ａと同様に、設定情報に基づき、どの入力信号を演算対象とするかについて設定される。第２論理セクション２４ｂでは、第１論理セクション２４ａから入力した信号も演算対象とすることが可能となっている。
そして、第２論理セクション２４ｂは、第１論理セクション２４ａと同様に、設定された論理ＦＢに基づき、演算対象とした信号を論理演算する。また、第２論理セクション２４ｂに設定される論理ＦＢは、設定情報に基づき設定される。第２論理セクション２４ｂに設定可能な論理ＦＢとしては、例えば、ＡＮＤ論理、ＯＲ論理、論理無しとなっている。そして、第２論理セクション２４ｂは、論理演算された演算結果に基づく信号を出力可能に構成されている。
次に、３階層目の第３論理セクション２４ｃについて説明する。
３階層目の第３論理セクション２４ｃは、各入力セクション２２、第１論理セクション２４ａ及び第２論理セクション２４ｂから信号を入力可能に構成されている。そして、第３論理セクション２４ｃも第１論理セクション２４ａや第２論理セクション２４ｂと同様に、設定情報に基づき、どの入力信号を演算対象とするかについて設定される。第３論理セクション２４ｃでは、第１論理セクション２４ａ及び第２論理セクション２４ｂから入力した信号を演算対象とすることが可能となっている。
そして、第３論理セクション２４ｃは、第１論理セクション２４ａと同様に、設定された論理ＦＢに基づき、演算対象とした信号を論理演算する。また、第３論理セクション２４ｃに設定される論理ＦＢは、設定情報に基づき設定される。第３論理セクション２４ｃに設定可能な論理ＦＢとしては、例えば、ＡＮＤ論理、ＯＲ論理、論理無しとなっている。そして、第３論理セクション２４ｃは、論理演算された演算結果に基づく信号を出力可能に構成されている。
また、図３に示すように、ＰＬＣ１０は、出力ブロックとしての出力部２５を備えている。なお、出力部２５は、入出力基板１４において構成されており、制御基板１３における論理部２３等から、コネクタ１３ａ，１４ａを介して信号を入力するようにしている。
図６に示すように出力部２５は、第１出力セクション２６ａと、第２出力セクション２６ｂを備えている。以下では、第１出力セクション２６ａと第２出力セクション２６ｂをまとめて出力セクション２６と示す場合がある。
各出力セクション２６は、各入力セクション２２、及び第１論理セクション２４ａ〜第３論理セクション２４ｃから信号を入力可能に構成されている。そして、出力セクション２６には、設定情報に基づき、どの入力信号を出力対象とするかについて設定される。例えば、第３論理セクション２４ｃから入力した信号を出力対象とするというように設定される。
また、各出力セクション２６は、出力する信号の出力態様を、設定情報に基づき設定する。出力態様には、例えば、出力信号がオフとなる時間を遅らせるオフディレイ時間を指定するものが存在する。オフディレイ時間としては、０〜数秒の範囲で設定可能となっている。また、出力態様には、リセット入力を必要とするリセットモードに関するものが存在する。リセットモードでは、例えば、インターロックの手動リセット及び自動リセットの選択が可能となっている。また、リセット制御を可能とするために全件リセット／部分リセットの選択も可能となっている。
各出力セクション２６には、それぞれ対となる２つの出力端子２７と接続されている。この出力端子２７は、外部の機器と接続可能であり、接続された外部の機器へ信号を出力可能となっている。各出力セクション２６は、この出力端子２７を介して、設定された出力対象の信号を、設定された出力態様で、出力する。なお、安全制御のため、各出力セクション２６は、対となる２つの出力端子２７から信号を出力することで、出力を冗長化にしている。以下では、第１出力セクション２６ａからの信号を出力可能な出力端子２７を、第１出力端子２７ａと示す場合がある。また、第２出力セクション２６ｂからの信号を出力可能な出力端子２７を、第２出力端子２７ｂと示す場合がある。
また、図３に示すように、ＰＬＣ１０には、記憶部２８が設けられている。記憶部２８は、制御基板１３において構成されている。この記憶部２８には、設定情報が予め複数（本実施形態では８つ）記憶されている。そして、予め記憶された設定情報は、ＰＬＣ１０に設けられた設定スイッチ１６を操作することにより、選択可能に構成されている。
そして、ＰＬＣ１０には、ＣＰＵ等からなる設定部２９が設けられており、設定部２９は、設定スイッチ１６により選択された設定情報に基づき、入力セクション２２、論理セクション２４、出力セクション２６に対して、各種設定を行うように制御する。なお、設定部２９は、制御基板１３において構成されている。
次に、予め記憶されている設定情報に基づき、各種設定が行われたときにおけるＰＬＣ１０の電気的構成について説明する。
まず、第１設定情報に基づき、各種設定が行われた場合について説明する。
図７に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂ〜第４入力セクション２２ｄは、それぞれ図示しない機器のドアスイッチ１０２ａ〜１０２ｃから信号を入力可能に構成されている。
各入力セクション２２には、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定されている。そして、第１論理セクション２４ａは、各入力セクション２２からの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、出力セクション２６は、第１論理セクション２４ａから入力した信号を出力対象として、出力端子２７を介して出力するように設定される。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定されている一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定されている。
第１設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１又はドアスイッチ１０２ａ〜１０２ｃからの信号のいずれかがオフ（異常を検出したことを示す値）となった場合には、出力する信号もオフとなる。出力端子２７には通常、モータなどが接続されており、信号がオフとなることにより、モータが停止し、機器が停止することとなる。
次に、第２設定情報に基づき、各種設定が行われた場合について説明する。
図８に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂは、図示しない機器のライトカーテンセンサ１０３から信号を入力可能に構成されている。第３入力セクション２２ｃは、図示しない機器のミューティングセンサ１０４から信号を入力可能に構成されている。第４入力セクション２２ｄは、図示しない機器のセレクタスイッチ１０５から信号を入力可能に構成されている。
そして、第１入力セクション２２ａには、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。第２入力セクション２２ｂには、入力インターフェースＦＢとして半導体入力が設定される。第３入力セクション２２ｃには、入力インターフェースＦＢとしてミューティング入力が設定される。第４入力セクション２２ｄには、入力インターフェースＦＢとしてオーバーライド入力が設定される。
そして、第１論理セクション２４ａは、第２入力セクション２２ｂ〜第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、第１ミューティング論理が設定される。
また、第２論理セクション２４ｂは、第１入力セクション２２ａ及び第１論理セクション２４ａからの信号を演算対象とするように設定される。また、第２階層の第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、出力セクション２６は、第２論理セクション２４ｂから入力した信号を出力対象として、出力端子２７を介して出力するように設定される。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定される一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。
第２設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１からの信号がオフである場合には、出力する信号もオフとする。また、ＰＬＣ１０は、ライトカーテンセンサ１０３からの信号がオフ（異常を検出したことを示す値）である場合には、出力する信号はオフとする。その一方で、ＰＬＣ１０は、ミューティングセンサ１０４からの信号がオン（ミューティング条件成立時）である場合又は、セレクタスイッチ１０５からの信号がオン（オーバーライド条件成立時）である場合には、ライトカーテンセンサ１０３からの信号の入力を無効化する。
次に、第３設定情報に基づき、各種設定が行われた場合について説明する。
図９に示すように、第１入力セクション２２ａは、図示しない機器のライトカーテンセンサ１０３から信号を入力可能に構成されている。第２入力セクション２２ｂは、図示しない機器のミューティングセンサ１０４ａから信号を入力可能に構成されている。第３入力セクション２２ｃは、図示しない機器のミューティングセンサ１０４ｂから信号を入力可能に構成されている。第４入力セクション２２ｄは、図示しない機器のセレクタスイッチ１０５から信号を入力可能に構成されている。
そして、第１入力セクション２２ａには、入力インターフェースＦＢとして半導体入力が設定される。第２入力セクション２２ｂには、入力インターフェースＦＢとしてミューティング入力が設定される。第３入力セクション２２ｃには、入力インターフェースＦＢとしてミューティング入力が設定される。第４入力セクション２２ｄには、入力インターフェースＦＢとしてオーバーライド入力が設定される。
そして、第１論理セクション２４ａは、第１入力セクション２２ａ〜第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、第２ミューティング論理が設定される。そして、出力セクション２６は、第１論理セクション２４ａから入力した信号を出力対象として、出力端子２７を介して出力するように設定されている。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定される一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。
第３設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、ライトカーテンセンサ１０３からの信号がオフである場合には、出力する信号をオフとする。その一方で、ＰＬＣ１０は、ミューティングセンサ１０４ａ，１０４ｂからの信号がオン（ミューティング条件成立時）である場合又は、セレクタスイッチ１０５からの信号がオン（オーバーライド条件成立時）である場合には、ライトカーテンセンサ１０３からの信号の入力を無効化する。
次に、第４設定情報に基づき、各種設定が行われた場合について説明する。
図１０に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂ〜第４入力セクション２２ｄは、それぞれ図示しない機器のドアスイッチ１０２ａ〜１０２ｃから信号を入力可能に構成されている。入力セクション２２には、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。
そして、第１論理セクション２４ａは、第１入力セクション２２ａ及び第２入力セクション２２ｂからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、ＡＮＤ論理が設定される。
また、第２論理セクション２４ｂは、第１入力セクション２２ａ、第３入力セクション２２ｃ及び第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。そして、第１出力セクション２６ａは、第１論理セクション２４ａから入力した信号を出力対象として、第１出力端子２７ａを介して出力するように設定される。この際、第１出力セクション２６ａは、オフディレイ時間経過後、信号を出力する出力態様に設定される。なお、出力信号をオンにする場合には手動リセットの入力を要求する。
そして、第２出力セクション２６ｂは、第２論理セクション２４ｂから入力した信号を出力対象として、第２出力端子２７ｂを介して出力するように設定されている。この際、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。なお、出力信号をオンにする場合には手動リセットの入力を要求する。
第４設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１からの信号がオフである場合には、出力する信号もオフとする。また、ＰＬＣ１０は、第２入力セクション２２ｂへ信号を入力するドアスイッチ１０２ａからの信号がオフである場合には、第１出力端子２７ａからの出力信号をオフとする。また、ＰＬＣ１０は、第３入力セクション２２ｃ又は第４入力セクション２２ｄに信号を入力するドアスイッチ１０２ｂからの信号がオフである場合には、第２出力端子２７ｂからの出力信号をオフとする。
次に、第５設定情報に基づき、各種設定が行われた場合について説明する。
図１１に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂ〜第４入力セクション２２ｄは、それぞれ図示しない機器のドアスイッチ１０２ａ〜１０２ｃと接続されており、各ドアスイッチ１０２ａ〜１０２ｃから信号を入力可能に構成されている。
各入力セクション２２には、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。
そして、第１論理セクション２４ａは、第１入力セクション２２ａ及び第２入力セクション２２ｂからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、ＡＮＤ論理が設定される。また、第２論理セクション２４ｂは、第１論理セクション２４ａ、第３入力セクション２２ｃ及び第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、第１出力セクション２６ａは、第１論理セクション２４ａから入力した信号を出力対象として、第１出力端子２７ａを介して出力するように設定されている。この際、第１出力セクション２６ａは、オフディレイ時間経過後、信号を出力する出力態様に設定される。なお、出力信号をオンにする場合には手動リセットの入力を要求する。
そして、第２出力セクション２６ｂは、第２論理セクション２４ｂから入力した信号を出力対象として、第２出力端子２７ｂを介して出力するように設定されている。この際、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。なお、出力信号をオンにする場合には手動リセットの入力を要求する。
第５設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１又は第２入力セクション２２ｂに信号を入力するドアスイッチ１０２ａからの信号がオフである場合には、出力信号を全てオフとする。また、ＰＬＣ１０は、第３入力セクション２２ｃ又は第４入力セクション２２ｄに信号を入力するドアスイッチ１０２ｂ、１０２ｃからの信号がオフである場合には、第２出力端子２７ｂからの出力信号をオフとする。
次に、第６設定情報に基づき、各種設定が行われた場合について説明する。
図１２に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂ及び第３入力セクション２２ｃは、それぞれ図示しない機器の両手押しスイッチ１０６から信号を入力可能とされている。そして、第２入力セクション２２ｂは、両手押しスイッチ１０６の左側のスイッチから信号を入力し、第３入力セクション２２ｃは、両手押しスイッチ１０６の右側のスイッチから信号を入力することができる。また、第４入力セクション２２ｄは、図示しない機器のドアスイッチ１０２ａから信号を入力可能に構成されている。
第１入力セクション２２ａと第４入力セクション２２ｄには、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。また、第２入力セクション２２ｂと第３入力セクション２２ｃには、入力インターフェースＦＢとして１ＮＯ／１ＮＣ接点入力（デュアル）が設定される。
そして、第１論理セクション２４ａは、第２入力セクション２２ｂ及び第３入力セクション２２ｃからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、両手制御論理が設定される。また、第２論理セクション２４ｂは、第１論理セクション２４ａ、第１入力セクション２２ａ及び第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、出力セクション２６は、第２論理セクション２４ｂから入力した信号を出力対象として、出力端子２７を介して出力するように設定される。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定される一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。
第６設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１又はドアスイッチ１０２ａからの信号がオフである場合には、出力する信号をオフとする。また、ＰＬＣ１０は、両手押しスイッチ１０６が同時押し（０．５秒以内）されなかった場合、出力する信号をオフとする。
次に、第７設定情報に基づき、各種設定が行われた場合について説明する。
図１３に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂ及び第４入力セクション２２ｄは、図示しない機器のドアスイッチ１０２ａ、１０２ｂからそれぞれ信号を入力可能に構成されている。また、第３入力セクション２２ｃは、図示しない機器のイネーブルスイッチ１０７から信号を入力可能に構成されている。
各入力セクション２２には、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。
そして、第１論理セクション２４ａは、第２入力セクション２２ｂ及び第３入力セクション２２ｃからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、ＯＲ論理が設定される。また、第２論理セクション２４ｂは、第１論理セクション２４ａ、第１入力セクション２２ａ及び第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、出力セクション２６は、第２論理セクション２４ｂから入力した信号を出力対象として、出力端子２７を介して出力するように設定される。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定される一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。
第７設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１又は第４入力セクション２２ｄに信号を出力するドアスイッチ１０２ｂからの信号がオフである場合には、出力する信号をオフとする。また、ＰＬＣ１０は、第２入力セクション２２ｂに信号を出力するドアスイッチ１０２ａからの信号がオフである場合であって、且つイネーブルスイッチ１０７からの信号がオフである場合には、出力する信号をオフとする。言い換えると、イネーブルスイッチ１０７からの信号がオン（正常操作時）である場合には、ドアスイッチ１０２ａからの信号を無効化する。
次に、第８設定情報に基づき、各種設定が行われた場合について説明する。
図１４に示すように、第１入力セクション２２ａは、図示しない機器の非常停止スイッチ１０１から信号を入力可能に構成されている。また、第２入力セクション２２ｂは、図示しない機器のドアスイッチ１０２ａから信号を入力可能に構成されている。また、第３入力セクション２２ｃは、図示しない機器のセレクタスイッチ１０５から信号を入力可能に構成されている。また、第４入力セクション２２ｄは、図示しない機器のイネーブルスイッチ１０７から信号を入力可能に構成されている。
各入力セクション２２には、入力インターフェースＦＢとして２ＮＣ接点入力（デュアル）が設定される。
そして、第１論理セクション２４ａは、第２入力セクション２２ｂ〜第４入力セクション２２ｄからの信号を演算対象とするように設定される。また、第１論理セクション２４ａには、論理ＦＢとして、入力選択論理が設定される。また、第２論理セクション２４ｂは、第１論理セクション２４ａ及び第１入力セクション２２ａからの信号を演算対象とするように設定される。また、第２論理セクション２４ｂには、論理ＦＢとして、ＡＮＤ論理が設定される。
そして、出力セクション２６は、第２論理セクション２４ｂから入力した信号を出力対象として、出力端子２７を介して出力するように設定される。この際、第１出力セクション２６ａは、信号を即時に出力する出力態様に設定される一方、第２出力セクション２６ｂは、オフディレイ時間経過後、信号を出力する出力態様に設定される。
第８設定情報に基づき、各種設定が行われた場合、ＰＬＣ１０は、非常停止スイッチ１０１からの信号がオフである場合には、出力する信号もオフとする。また、ＰＬＣ１０は、ドアスイッチ１０２ａからの信号がオフである場合又はイネーブルスイッチ１０７からの信号がオフである場合には、出力する信号をオフにする。なお、セレクタスイッチ１０５から入力される信号の状態により、いずれの信号がオフの時に出力する信号をオフとするのかを変更するようになっている。
また、本実施形態では、ＰＬＣ１０の制御基板１３に設けられた通信ポート１５に図示しないプログラム開発支援装置としてのパソコンなどの機器を接続し、新たな設定情報を作成して記憶させることが可能となっている。より詳しくは、パソコンに接続された設定情報用操作手段としてのキーボードやマウスを操作して、パソコンに備えられた表示画面上で、各種情報を選択することにより、設定情報を作成することができ、作成した設定情報をＰＬＣ１０に送信することにより記憶させることができる。なお、新たに記憶された設定情報は、設定スイッチ１６を操作することにより他の第１設定情報〜第８設定情報と同様に設定可能に構成されている。
次に、新たな設定情報の作成方法について説明する。
ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる各入力セクション２２の入力インターフェースＦＢを、予め決められた入力インターフェースＦＢの中からを選択することにより設定可能となっている。
また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第１論理セクション２４ａの演算対象とする信号（の出力元）を、第１入力セクション２２ａ〜第４入力セクション２２ｄの中から選択することにより設定可能となっている。また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第１論理セクション２４ａの論理ＦＢを、第１論理セクション２４ａ用に予め用意された論理ＦＢの中から選択することにより設定可能となっている。
同様に、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第２論理セクション２４ｂの演算対象とする信号（の出力元）を、第１論理セクション２４ａ、第１入力セクション２２ａ〜第４入力セクション２２ｄの中から選択することにより設定可能となっている。また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第２論理セクション２４ｂの論理ＦＢを、第２論理セクション２４ｂ用に予め用意された論理ＦＢの中から選択することにより設定可能となっている。
同様に、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第３論理セクション２４ｃの演算対象とする信号（の出力元）を、第１論理セクション２４ａ、第２論理セクション２４ｂ、第１入力セクション２２ａ〜第４入力セクション２２ｄの中から選択することにより設定可能となっている。また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第３論理セクション２４ｃの論理ＦＢを、第３論理セクション２４ｃ用に予め用意された論理ＦＢの中から選択することにより設定可能となっている。
また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第１出力セクション２６ａの出力対象とする信号（の出力元）を、第１論理セクション２４ａ〜第３論理セクション２４ｃ、第１入力セクション２２ａ〜第４入力セクション２２ｄの中から選択することにより設定可能となっている。また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第１出力セクション２６ａの出力態様を、予め決められた出力態様の中から選択することにより設定可能となっている。
同様に、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第２出力セクション２６ｂの出力対象とする信号（の出力元）を、第１論理セクション２４ａ〜第３論理セクション２４ｃ、第１入力セクション２２ａ〜第４入力セクション２２ｄの中から選択することにより設定可能となっている。また、ＰＬＣ１０に接続されたパソコンにおいて、作業者は、設定情報に含まれる第２出力セクション２６ｂの出力態様を、予め決められた出力態様の中から選択することにより設定可能となっている。
パソコンにおいて、作業者が、これらの選択を行い、設定情報を作成すると、ＰＬＣ１０に設定情報が送信され、記憶される。そして、設定スイッチ１６により、記憶された設定情報を選択することにより、ＰＬＣ１０は、当該設定情報に基づき各種設定を行うこととなる。
以上詳述したように、本実施形態は、以下の効果を有する。
（１）ＰＬＣ１０において、入力セクション２２数と、出力セクション２６数と、論理セクション２４数は予め決められている。すなわち、各論理セクション２４において演算対象とする信号の出力元として選択可能な入力セクション２２及び論理セクション２４は、予め決められている。つまり、論理セクション２４の階層構造も予め決められている。また、出力セクション２６において出力対象とする信号の出力元として選択可能な論理セクション２４も予め決められている。また、各論理セクション２４において、その論理演算の内容として設定可能な内容も予め決められている。このため、作業者は、決められた範囲内から出力元及び論理演算の内容を決定すれば、ＰＬＣ１０を動作させるためのプログラムが完成するため、簡単に機能を変更することができる。また、設定可能なプログラムを予め制限することができる。
（２）第１設定情報〜第８設定情報が予め記憶されており、作業者は設定スイッチ１６を操作して設定情報を選択するだけで、各種設定を行うことができる。このため、接続先や判定内容を選択して設定情報を全て作成する必要が無くなり、より機能の変更が簡単に行うことができる。
（３）論理セクション２４は、入力セクション２２数よりも１少なく設定されている。これにより、入力した信号に基づく論理演算を行うために十分な論理セクション２４を備えることができる。
（４）入力セクション２２と、論理セクション２４と、出力セクション２６は、それぞれ２値信号を入力すると共に、入力セクション２２と、論理セクション２４と、出力セクション２６は、それぞれ２値信号を出力する。オンオフの２値信号をブロック間で渡すモジュール構造であるため、プログラムの検証パターンを抑えることができる。
（５）設定情報は、パソコンにおいて、少なくとも各論理セクション２４において演算対象とする信号の出力元と、各論理セクション２４の論理演算の内容と、各出力セクション２６において出力対象とする信号の出力元が選択されることにより、作成される。これにより、設定情報をより簡単に作成することができる。
（６）ケース１１内に、制御基板１３と入出力基板１４が収容された際、制御基板１３と入出力基板１４の外側から挟み込むように、同じ直線状に配置されるリブ１１ａ，１１ｂを設けた。そして、このリブ１１ａ，１１ｂは、制御基板１３と入出力基板１４を挟み込むように配置される際、コネクタ１３ａ，１４ａと略一直線上に配置されるようにした。つまり、リブ１１ａ，１１ｂは、制御基板１３と入出力基板１４を挟み込むように配置される際、コネクタ１３ａ，１４ａもリブ１１ａ、１１ｂの間に配置されるようにした。このように、リブ１１ａ，１１ｂが配置されることにより、制御基板１３と入出力基板１４の垂直方向から衝撃力が加えられたとしても、リブ１１ａ，１１ｂ及びコネクタ１３ａ，１４ａが支えとなって、ケース１１が歪むことを極力抑えることができる。このため、ケース１１が歪むことにより、カバー１２がはずれることを抑えることができる。また、ケース１１が割れにくくなる。
（７）各入力セクション２２についてそれぞれ２つの入力端子２１から同じ信号を入力するように構成した。入力信号が冗長化されていることにより、一方のルートにおいて不具合が生じた場合、その不具合を瞬時に検出することが可能となっている。同様に、各出力セクション２６についてそれぞれ２つの出力端子２７から同じ信号を出力するように構成した。出力信号が冗長化されていることにより、一方のルートにおいて不具合が生じた場合、その不具合を瞬時に検出することが可能となっている。
（８）第１論理セクション２４ａにおいては、第２論理セクション２４ｂや第３論理セクション２４ｃよりも設定可能な論理演算の数を多くし、また、複雑な内容の論理演算も設定可能に構成した。これにより、第２論理セクション２４ｂや第３論理セクション２４ｃに論理演算の数を多くする、又は複雑な内容の論理演算を設定可能にするよりも、設定可能なパターンを抑制することができる。従って、動作検証するパターンを少なくすることができる。
なお、上記実施形態は、次のような別の実施形態（別例）にて具体化できる。
・上記実施形態において、ＰＬＣ１０に予め記憶されている設定情報の数及び種類は、任意に変更しても良い。また、予め記憶されている設定情報の内容を任意に変更しても良い。
・上記実施形態において、ＰＬＣ１０に接続されたパソコンにおいて、新たな設定情報を作成可能に構成されていたが、ＰＬＣ１０において新たな設定情報を作成可能に構成されていても良い。この場合、ＰＬＣ１０に新たな設定情報の制御（作成）を可能とする入出力手段を備えることとなる。
・上記実施形態において、入力セクション２２において、選択可能な入力インターフェースＦＢの内容及び数は、任意に変更しても良い。例えば、１種類でも良い。また、予め入力インターフェースＦＢが設定されていてもよい。
・上記実施形態において、出力セクション２６において、選択可能な出力態様の内容及び数は、任意に変更しても良い。例えば、１種類でも良い。また、予め出力態様が設定されていてもよい。
・上記実施形態において、各論理セクション２４において、選択可能な論理ＦＢの内容及び数は、任意に変更しても良い。
・上記実施形態において、論理セクション２４の階層数は、任意に変更しても良い。２階層でも４階層でも良い。なお、論理セクション２４の数は、入力セクション２２（入力する信号数）に対して１減算した数であることが望ましい。
・上記実施形態において、ＰＬＣ１０に記憶されている第１設定情報〜第８設定情報は、記憶されていなくても良い。
・上記実施形態において、ＰＬＣ１０に記憶されている第１設定情報〜第８設定情報は、ＰＬＣ１０に設けられた設定スイッチ１６により選択可能に構成されていたが、ＰＬＣ１０に接続されたパソコンを利用して選択可能に構成されていても良い。この場合、設定スイッチ１６を設けなくても良い。
・上記実施形態において、入力端子２１に接続されるスイッチの種類は、任意に変更しても良い。同様に、出力端子２７に接続される機器は任意に変更しても良い。
１０…プログラマブルコントローラ（ＰＬＣ）、１１…ケース、１１ａ、１１ｂ…リブ、１２…カバー、１２ａ…貫通孔、１３…制御基板、１３ａ…制御基板のコネクタ、１４…入出力基板、１４ａ…入出力基板のコネクタ、１５…通信ポート、１６…設定スイッチ（操作手段）、２０…入力部、２１…入力端子、２１ａ〜２１ｄ…第１入力端子〜第４入力端子、２２…入力セクション（入力ブロック）、２２ａ〜２２ｄ…第１入力セクション〜第４入力セクション、２３…論理部、２４…論理セクション（論理ブロック）、２４ａ〜２４ｄ…第１論理セクション〜第４論理セクション、２５…出力部、２６…出力セクション（出力ブロック）、２６ａ…第１出力セクション、２６ｂ…第２出力セクション、２７…出力端子、２７ａ…第１出力端子、２７ｂ…第２出力端子、２８…記憶部（記憶手段）、２９…設定部（設定手段）、１０１…非常停止スイッチ、１０２…ドアスイッチ、１０３…ライトカーテンセンサ、１０４…ミューティングセンサ、１０５…セレクタスイッチ、１０６…両手押しスイッチ、１０７…イネーブルスイッチ。

Claims (5)

  1. 外部からの信号を入力可能に接続可能な１又は複数の入力ブロックと、
    外部への信号を出力可能に接続可能な１又は複数の出力ブロックと、
    入力した信号に基づき各種論理演算を行い、その演算結果として信号を出力可能な１又は複数の論理ブロックと、
    各種設定を行う設定手段と、を備え、
    各論理ブロックは、その論理演算の内容として設定可能な内容が予め決められており、
    前記設定手段は、
    設定情報に基づき、各論理ブロックにおいて演算対象とする信号の出力元を、前記入力ブロック及び前記論理ブロックの中から１又は複数設定すると共に、各論理ブロックの論理演算の内容を設定し、
    設定情報に基づき、各出力ブロックにおいて出力対象とする信号の出力元を、前記論理ブロックの中から設定し、
    前記設定情報には、少なくとも各論理ブロックにおいて演算対象とする信号の出力元に関する情報と、各論理ブロックの論理演算の内容に関する情報と、各出力ブロックにおいて出力対象とする信号の出力元に関する情報が含まれていることを特徴とするプログラマブルコントローラ。
  2. 作業者により操作可能な操作手段と、
    複数種類の前記設定情報を記憶する記憶手段と、を備え、
    前記設定手段は、前記操作手段の操作に基づき前記記憶手段に記憶された設定情報の中から設定情報を選択し、選択された当該設定情報に基づき、各種設定を行うことを特徴とする請求項１に記載のプログラマブルコントローラ。
  3. 論理ブロックは、入力ブロック数よりも１少なく設定されていることを特徴とする請求項１又は請求項２に記載のプログラマブルコントローラ。
  4. 前記入力ブロックと、前記論理ブロックと、前記出力ブロックは、それぞれ２値信号を入力すると共に、前記入力ブロックと、前記論理ブロックと、前記出力ブロックは、それぞれ２値信号を出力することを特徴とする請求項１〜請求項３のうちいずれか一項に記載のプログラマブルコントローラ。
  5. 請求項１〜請求項４のうちいずれか一項に記載のプログラマブルコントローラと接続可能なプログラム開発支援装置において、
    作業者により操作可能な設定情報用操作手段を備え、
    前記設定情報は、設定情報用操作手段の操作に基づき、少なくとも各論理ブロックにおいて演算対象とする信号の出力元と、各論理ブロックの論理演算の内容と、各出力ブロックにおいて出力対象とする信号の出力元が選択されることにより、作成されることを特徴とするプログラム開発支援装置。
JP2014093420A 2014-04-30 2014-04-30 プログラマブルコントローラ及びプログラム開発支援装置 Active JP6393513B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014093420A JP6393513B2 (ja) 2014-04-30 2014-04-30 プログラマブルコントローラ及びプログラム開発支援装置
CN201510035840.6A CN105022332A (zh) 2014-04-30 2015-01-23 可编程控制器和程序开发支持装置
US15/303,838 US20170031340A1 (en) 2014-04-30 2015-01-23 Programmable controller and program development support device
PCT/JP2015/051796 WO2015166676A1 (ja) 2014-04-30 2015-01-23 プログラマブルコントローラ及びプログラム開発支援装置
EP15785847.3A EP3139224A4 (en) 2014-04-30 2015-01-23 Programmable controller and program development support device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014093420A JP6393513B2 (ja) 2014-04-30 2014-04-30 プログラマブルコントローラ及びプログラム開発支援装置

Publications (2)

Publication Number Publication Date
JP2015210753A true JP2015210753A (ja) 2015-11-24
JP6393513B2 JP6393513B2 (ja) 2018-09-19

Family

ID=54358417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014093420A Active JP6393513B2 (ja) 2014-04-30 2014-04-30 プログラマブルコントローラ及びプログラム開発支援装置

Country Status (5)

Country Link
US (1) US20170031340A1 (ja)
EP (1) EP3139224A4 (ja)
JP (1) JP6393513B2 (ja)
CN (1) CN105022332A (ja)
WO (1) WO2015166676A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018151866A (ja) * 2017-03-13 2018-09-27 オムロン株式会社 評価システム、安全コントローラ、評価プログラム、および、評価方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1546037S (ja) * 2015-08-06 2016-03-22
USD803911S1 (en) * 2015-08-06 2017-11-28 Jtekt Corporation Programmable controller
JP1546034S (ja) * 2015-08-06 2016-03-22
USD815606S1 (en) * 2016-07-22 2018-04-17 Omron Corporation Programmable controller
USD897294S1 (en) * 2018-10-26 2020-09-29 Mitsubishi Electric Corporation Programmable controller
JP1643194S (ja) * 2019-02-14 2019-10-15
USD956000S1 (en) * 2019-11-29 2022-06-28 Mitsubishi Electric Corporation Programmable controller
USD1024979S1 (en) * 2020-12-09 2024-04-30 Abb Automation Products Gmbh Programmable logic controller
JP1733994S (ja) * 2021-12-23 2023-01-10 配電盤用遠隔端末装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172706A (ja) * 1982-04-05 1983-10-11 Toshiba Corp プログラマブル・ロジツク・コントロ−ラ
JPH0528217A (ja) * 1991-07-22 1993-02-05 Matsushita Electric Ind Co Ltd 論理シミユレーター

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200915A (en) * 1978-04-05 1980-04-29 Allen-Bradley Company Program loader for programmable controller
US5237652A (en) * 1990-11-30 1993-08-17 Mcmanus Kirby L Programming system for programmable logic controller
DE69513278T2 (de) * 1994-09-26 2000-05-11 Koninklijke Philips Electronics N.V., Eindhoven Kombinierte pla- und pal-schaltung
US6076020A (en) * 1997-10-23 2000-06-13 Rockwell Technologies, Llc Axis editor for industrial controller programming
US6466827B1 (en) * 1999-02-22 2002-10-15 Repete Corporation Industrial control system employing relay ladder objects
US6292019B1 (en) * 1999-05-07 2001-09-18 Xilinx Inc. Programmable logic device having configurable logic blocks with user-accessible input multiplexers
AU6732900A (en) * 1999-08-31 2001-03-26 Digital Electronics Corporation Editor device and recorded medium on which editor program is recorded
US7003733B2 (en) * 2001-01-30 2006-02-21 Duemler David W Programmable logic controller programming system
DE10213860B4 (de) * 2001-03-30 2009-01-22 Omron Corporation Programmierbare Steuerung
JP3526293B2 (ja) * 2001-11-30 2004-05-10 三菱電機株式会社 プログラマブルコントローラ
US7076311B2 (en) * 2002-07-09 2006-07-11 Rockwell Automation Technologies, Inc. Configurable safety system for implementation on industrial system and method of implementing same
CN2650186Y (zh) * 2003-01-16 2004-10-20 李进 一种可编程控制器
US6873181B1 (en) * 2003-08-13 2005-03-29 Altera Corporation Automated implementation of non-arithmetic operators in an arithmetic logic cell
JP4438552B2 (ja) * 2004-07-29 2010-03-24 株式会社ジェイテクト 安全ｐｌｃ、シーケンスプログラム作成支援ソフトウェア及びシーケンスプログラムの判定方法
EP1703347B1 (en) * 2005-03-15 2018-10-17 Omron Corporation Programmable logic controller device and programmable logic controller system
KR101056761B1 (ko) * 2007-04-26 2011-08-16 가부시끼가이샤 도시바 프로그래머블 컨트롤러의 다이어그램의 디버그 시스템, 그 프로그래밍 장치 및 그 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체
JP4967939B2 (ja) * 2007-09-07 2012-07-04 横河電機株式会社 デジタル指示調節計
CN101403904B (zh) * 2008-05-23 2010-12-15 东莞市启微电子有限公司 双向输入/输出的可编程控制器
CN201556072U (zh) * 2009-09-02 2010-08-18 曹泽林 可编程控制器
EP2317410B1 (de) * 2009-10-23 2012-01-04 Sick Ag Sicherheitssteuerung
EP2367083B1 (de) * 2010-03-19 2016-10-05 Sick Ag Vorrichtung zur Erstellung eines Programms für eine speicherprogrammierbare Steuerung, Programmiereinrichtung und Verfahren zur Programmierung einer speicherprogrammierbaren Steuerung
JP5101660B2 (ja) * 2010-05-26 2012-12-19 三菱電機株式会社 プログラマブルコントローラ
WO2012098676A1 (ja) * 2011-01-21 2012-07-26 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172706A (ja) * 1982-04-05 1983-10-11 Toshiba Corp プログラマブル・ロジツク・コントロ−ラ
JPH0528217A (ja) * 1991-07-22 1993-02-05 Matsushita Electric Ind Co Ltd 論理シミユレーター

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018151866A (ja) * 2017-03-13 2018-09-27 オムロン株式会社 評価システム、安全コントローラ、評価プログラム、および、評価方法

Also Published As

Publication number Publication date
US20170031340A1 (en) 2017-02-02
EP3139224A4 (en) 2018-02-21
EP3139224A1 (en) 2017-03-08
JP6393513B2 (ja) 2018-09-19
WO2015166676A1 (ja) 2015-11-05
CN105022332A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP6393513B2 (ja) プログラマブルコントローラ及びプログラム開発支援装置
KR100720273B1 (ko) 세이프티 컨트롤러 및 그것을 이용한 시스템
US20170123396A1 (en) Safety Controller Module
JP5054654B2 (ja) プラント運転装置
JP2021082033A (ja) プログラム作成支援装置
JP4438552B2 (ja) 安全ｐｌｃ、シーケンスプログラム作成支援ソフトウェア及びシーケンスプログラムの判定方法
JP6099839B2 (ja) 入出力機器
US10520910B2 (en) I/O expansion for safety controller
US20090315865A1 (en) Operating device and button assembly for computer numerical control machine
KR101231165B1 (ko) 점검기능을 구비한 무대장치 제어시스템
CN106155519B (zh) 画面信息生成装置
KR101676132B1 (ko) 레버 조작 훈련을 위한 상호 촉감 공유 시스템 및 방법
JP2002508541A (ja) アクティブなボタンとしての操作ボタン
JP5661821B2 (ja) 機械操作盤
KR20190002668A (ko) 휴먼 머신 인터페이스 기기
CN104142906B (zh) 电子计算器及其控制方法
KR101214280B1 (ko) 통신 인터락 장치를 포함하는 자동화 설비
JP5029073B2 (ja) 半導体装置および半導体装置のテスト方法
JP6345090B2 (ja) 空気調和機
JP2018191463A (ja) 配電盤の試験装置
CN109240256A (zh) 道岔控制调试系统、方法及其设备
JP6177157B2 (ja) 監視制御システム
US9547289B2 (en) Field-configurable user interface circuit and method of installation
JP2007086870A (ja) インターフェース
JP2020160866A (ja) 安全機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180827

R150 Certificate of patent or registration of utility model

Ref document number: 6393513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350