JP2015192268A - 可変利得トランスインピーダンスアンプ - Google Patents
可変利得トランスインピーダンスアンプ Download PDFInfo
- Publication number
- JP2015192268A JP2015192268A JP2014067702A JP2014067702A JP2015192268A JP 2015192268 A JP2015192268 A JP 2015192268A JP 2014067702 A JP2014067702 A JP 2014067702A JP 2014067702 A JP2014067702 A JP 2014067702A JP 2015192268 A JP2015192268 A JP 2015192268A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- variable gain
- variable
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
Abstract
【課題】広帯域かつ線形動作領域が広い可変利得トランスインピーダンスアンプを提供する。
【解決手段】トランスインピーダンスアンプは、エミッタが信号入力端子に接続され、コレクタが信号出力端子に接続され、ベース接地されたトランジスタQ1と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧に接続された定電流源IS1と、正側電源電圧とトランジスタQ1のコレクタとの間に直列に接続された負荷抵抗RL1,RL2と、一端が負荷抵抗RL1,RL2の接続点に接続され、他端がトランジスタQ1のエミッタに接続され、利得可変制御電圧Vctlに応じて電流量を制御することが可能な可変電流源IS2とを備える。
【選択図】 図1
【解決手段】トランスインピーダンスアンプは、エミッタが信号入力端子に接続され、コレクタが信号出力端子に接続され、ベース接地されたトランジスタQ1と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧に接続された定電流源IS1と、正側電源電圧とトランジスタQ1のコレクタとの間に直列に接続された負荷抵抗RL1,RL2と、一端が負荷抵抗RL1,RL2の接続点に接続され、他端がトランジスタQ1のエミッタに接続され、利得可変制御電圧Vctlに応じて電流量を制御することが可能な可変電流源IS2とを備える。
【選択図】 図1
Description
本発明は、光信号を受信する光受信器において、受光素子によって光信号から変換された電流信号を電圧信号に変換するためのトランスインピーダンスアンプに関し、特に利得が可変な可変利得トランスインピーダンスアンプに関するものである。
トランスインピーダンスアンプ(Transimpedance Amplifier:TIA)は、光受信器に用いられ、受光素子によって光信号から変換された電流信号を電圧信号に変換する役割を果たす。特に利得が可変な可変利得TIAは、光信号の広いダイナミックレンジが求められるアプリケーションに用いられる。光受信器は、様々な変調形式の光信号受信や高シンボルレート伝送に対応出来ることが望まれるため、TIAの特性として、広い帯域特性および広い線形動作特性の両立が望まれる。
図12に一般的なベース接地型の可変利得TIAの構成例を示す。図12の可変利得TIAは、トランジスタQ10と、負荷抵抗RLと、可変電流源ISとから構成される。図12におけるVccは正側電源電圧、Vcs1は固定のバイアス電圧、Vcs2は利得を制御するための利得制御バイアス電圧、Iinは入力信号、Voutは出力信号である。図12の構成では、ベース接地型トランジスタQ10を用い、利得制御バイアス電圧Vcs2によって可変電流源ISの電流量を変化させ、トランジスタQ10に流れる電流量を制御することで、トランジスタQ10の増幅率を変化させるようにしている。
図13に差動可変利得TIAの従来構成例を示す。図13の差動可変利得TIAは、トランジスタQ10〜Q13と、負荷抵抗RL10,RL11と、定電流源IS10,IS11とから構成される。図13におけるVctlは利得可変制御電圧、IinPは正相入力信号、IinNは逆相入力信号、VoutPは正相出力信号、VoutNは逆相出力信号である。図13の差動可変利得TIAは、非特許文献1に開示されたギルバートセル型の可変利得TIAにおいて、増幅作用の役割を成すトランジスタQ10,Q13をベース接地型トランジスタで構成した例である。
また、図14に別の差動可変利得TIAの構成例を示す。図14の例では、トランジスタQ10,Q13に流れる電流量をトランジスタQ11,Q12および利得可変制御電圧Vctlによって制御することで、可変利得TIAを実現している。
N.N.Prokopenko,P.S.Budyakov,and A.I.Serebryakov,"Analog Controlled Amplifiers and Voltage Multipliers Based on Modified Gilbert Cells",5th European Conference on Circuits and Systems for Communications(ECCSC2010),p.140-144,2010
図12に示した可変利得TIAでは、信号出力端子(トランジスタQ10のコレクタ)における負荷を負荷抵抗RLおよびトランジスタQ10のみで実現できるため、広帯域化が可能となる。しかしながら、図12に示した構成では、可変電流源ISの電流量を制御することで利得を制御するため、トランジスタQ10に流れる電流量によって信号出力端子のDC動作点が変化し、広い線形動作領域が取れない(出力波形が大きく歪む)という問題点があった。
一方、図13に示した差動可変利得TIAでは、信号出力端子(トランジスタQ10,Q13のコレクタ)と定電流源IS10,IS11との間に新たに電流を制御するためのトランジスタQ11,Q12を追加することにより、線形動作領域は確保できるものの、信号出力端子における負荷としてトランジスタQ11,Q12が増えるため、アンプの帯域が劣化し、広帯域化が困難になるという問題点があった。
また、図14に示した差動可変利得TIAでは、信号出力端子(トランジスタQ10,Q13のコレクタ)における負荷は図12と同様に負荷抵抗RL10,RL11および信号増幅用のトランジスタQ10,Q13のみで実現できるため、広帯域化が可能な構成となるが、低い増幅率で差動可変利得TIAを動作させた場合、すなわちトランジスタQ11,Q12に大きな電流を流した場合、図12と同様に信号出力端子のDC動作点が変化するため、広い線形動作領域が取れないという問題点があった。
本発明は、上記課題を解決するためになされたもので、広帯域かつ線形動作領域が広い可変利得TIAを提供することを目的とする。
本発明の可変利得トランスインピーダンスアンプは、エミッタが信号入力端子に接続され、コレクタが信号出力端子に接続され、ベース接地された第1のトランジスタと、一端が前記第1のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された定電流源と、正側電源電圧と前記第1のトランジスタのコレクタとの間に直列に接続された第1、第2の負荷抵抗と、一端が前記第1、第2の負荷抵抗の接続点に接続され、他端が前記第1のトランジスタのエミッタに接続され、利得可変制御電圧に応じて電流量を制御することが可能な第1の可変電流源とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例において、前記第1の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第1、第2の負荷抵抗の接続点に接続され、エミッタが前記第1のトランジスタのエミッタに接続された第2のトランジスタから構成されることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記信号出力端子の平均電圧を検出する平均電圧検出回路と、前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、前記信号出力端子の平均電圧と基準電圧とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記信号出力端子の信号振幅を検出する振幅検出回路と、前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、前記信号出力端子の信号振幅と基準振幅とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記信号出力端子の平均電圧を検出する平均電圧検出回路と、前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、前記信号出力端子の平均電圧と基準電圧とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記信号出力端子の信号振幅を検出する振幅検出回路と、前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、前記信号出力端子の信号振幅と基準振幅とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプは、エミッタが正相信号入力端子に接続され、コレクタが逆相信号出力端子に接続され、ベース接地された第1のトランジスタと、エミッタが逆相信号入力端子に接続され、コレクタが正相信号出力端子に接続され、ベース接地された第2のトランジスタと、一端が前記第1のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された第1の定電流源と、一端が前記第2のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された第2の定電流源と、正側電源電圧と前記第1のトランジスタのコレクタとの間に直列に接続された第1、第2の負荷抵抗と、正側電源電圧と前記第2のトランジスタのコレクタとの間に直列に接続された第3、第4の負荷抵抗と、一端が前記第1、第2の負荷抵抗の接続点に接続され、他端が前記第1のトランジスタのエミッタに接続され、利得可変制御電圧に応じて電流量を制御することが可能な第1の可変電流源と、一端が前記第3、第4の負荷抵抗の接続点に接続され、他端が前記第2のトランジスタのエミッタに接続され、前記利得可変制御電圧に応じて電流量を制御することが可能な第2の可変電流源とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例において、前記第1の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第1、第2の負荷抵抗の接続点に接続され、エミッタが前記第1のトランジスタのエミッタに接続された第3のトランジスタから構成され、前記第2の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第3、第4の負荷抵抗の接続点に接続され、エミッタが前記第2のトランジスタのエミッタに接続された第4のトランジスタから構成されることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記正相信号出力端子と前記逆相信号出力端子のそれぞれの平均電圧を検出する平均電圧検出回路と、前記第1の定電流源の代わりに、または前記第1の定電流源と並列に設けられる第3の可変電流源と、前記第2の定電流源の代わりに、または前記第2の定電流源と並列に設けられる第4の可変電流源と、前記正相信号出力端子の平均電圧と前記逆相信号出力端子の平均電圧とを比較して、この比較結果に応じて前記第3、第4の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
また、本発明の可変利得トランスインピーダンスアンプの1構成例は、さらに、前記正相信号出力端子と前記逆相信号出力端子のそれぞれの平均電圧を検出する平均電圧検出回路と、前記第1の定電流源の代わりに、または前記第1の定電流源と並列に設けられる第3の可変電流源と、前記第2の定電流源の代わりに、または前記第2の定電流源と並列に設けられる第4の可変電流源と、前記正相信号出力端子の平均電圧と前記逆相信号出力端子の平均電圧とを比較して、この比較結果に応じて前記第3、第4の可変電流源の電流量を制御する比較回路とを備えることを特徴とするものである。
本発明では、信号出力端子に接続された負荷抵抗を第1、第2の負荷抵抗の直列接続に分割し、これら2つの負荷抵抗の接続点と信号入力端子との間に第1の可変電流源を繋げる。これにより、本発明では、信号出力端子の負荷増加を小さく抑え、かつ利得制御のために第1のトランジスタの電流を制御することができる。また、利得制御のために制御する第1のトランジスタの電流により信号出力端子に生じる電圧変化を小さくすることができる。その結果、本発明では、広帯域かつ線形動作領域が広い可変利得トランスインピーダンスアンプを実現することができる。
また、本発明では、信号出力端子の平均電圧を検出する平均電圧検出回路と、定電流源の代わりに、または定電流源と並列に設けられる第2の可変電流源と、信号出力端子の平均電圧と基準電圧とを比較して第2の可変電流源の電流量を制御する比較回路とを設けることにより、トランスインピーダンスアンプの利得を制御する際に生じる信号出力端子のDC動作点の変化を抑えることが可能となる。
また、本発明では、信号出力端子の信号振幅を検出する振幅検出回路と、定電流源の代わりに、または定電流源と並列に設けられる第2の可変電流源と、信号出力端子の信号振幅と基準振幅とを比較して第2の可変電流源の電流量を制御する比較回路とを設けることにより、入力信号の振幅が変動した時やトランスインピーダンスアンプの利得を変化させた時に生じる出力信号の振幅の変化を抑えることができ、常に一定振幅の信号を出力させることが可能となる。
また、本発明では、逆相信号出力端子に接続された負荷抵抗を第1、第2の負荷抵抗の直列接続に分割し、これら2つの負荷抵抗の接続点と信号入力端子との間に第1の可変電流源を繋げると共に、正相信号出力端子に接続された負荷抵抗を第3、第4の負荷抵抗の直列接続に分割し、これら2つの負荷抵抗の接続点と信号入力端子との間に第2の可変電流源を繋げる。その結果、本発明では、広帯域かつ線形動作領域が広い差動可変利得トランスインピーダンスアンプを実現することができる。
また、本発明では、正相信号出力端子と逆相信号出力端子のそれぞれの平均電圧を検出する平均電圧検出回路と、第1の定電流源の代わりに、または第1の定電流源と並列に設けられる第3の可変電流源と、第2の定電流源の代わりに、または第2の定電流源と並列に設けられる第4の可変電流源と、正相信号出力端子の平均電圧と逆相信号出力端子の平均電圧とを比較して第3、第4の可変電流源の電流量を制御する比較回路とを設けることにより、正相/逆相信号出力端子のDC動作点のオフセットを抑えることができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る可変利得TIAの構成例を示す回路図である。本実施の形態の可変利得TIAは、ベースにバイアス電圧Vcsが与えられ、エミッタが可変利得TIAの信号入力端子に接続され、コレクタが可変利得TIAの信号出力端子に接続されたトランジスタQ1と、正側電源電圧VccとトランジスタQ1のコレクタとの間に直列に接続された負荷抵抗RL1,RL2と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された定電流源IS1と、一端が負荷抵抗RL1,RL2の接続点に接続され、他端がトランジスタQ1のエミッタに接続された可変電流源IS2とから構成される。信号入力端子(トランジスタQ1のエミッタ)には入力信号Iinが入力され、信号出力端子(トランジスタQ1のコレクタ)からは出力信号Voutが出力される。バイアス電圧Vcs(Vcc>Vcs)は、例えばトランジスタQ1が飽和しない程度の値に設定すればよい。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る可変利得TIAの構成例を示す回路図である。本実施の形態の可変利得TIAは、ベースにバイアス電圧Vcsが与えられ、エミッタが可変利得TIAの信号入力端子に接続され、コレクタが可変利得TIAの信号出力端子に接続されたトランジスタQ1と、正側電源電圧VccとトランジスタQ1のコレクタとの間に直列に接続された負荷抵抗RL1,RL2と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された定電流源IS1と、一端が負荷抵抗RL1,RL2の接続点に接続され、他端がトランジスタQ1のエミッタに接続された可変電流源IS2とから構成される。信号入力端子(トランジスタQ1のエミッタ)には入力信号Iinが入力され、信号出力端子(トランジスタQ1のコレクタ)からは出力信号Voutが出力される。バイアス電圧Vcs(Vcc>Vcs)は、例えばトランジスタQ1が飽和しない程度の値に設定すればよい。
図1に示すように、本実施の形態では、信号出力端子に接続された負荷抵抗RLをRL1,RL2の2つの抵抗の直列接続に分割し(RL=RL1+RL2)、これら2つの負荷抵抗RL1,RL2の接続ノードと信号入力端子が接続されているノード(トランジスタQ1のエミッタ)との間に可変電流源IS2を繋げた構成を取る。
本実施の形態では、利得可変制御電圧Vctlによって可変電流源IS2の電流量を制御し、ベース接地型のトランジスタQ1に流れる電流量を変化させてトランジスタQ1の増幅率を変化させることにより、可変利得TIAの利得を変化させるようにしている。TIAの利得を小さくするためには、可変電流源IS2に流れる電流を増やし、トランジスタQ1に流れる電流を減らせばよく、反対にTIAの利得を大きくするためには、可変電流源IS2に流れる電流を減らし、トランジスタQ1に流れる電流を増やせばよい。
図13に示した従来例では、仮にトランジスタQ11,Q12のコレクタに付随する寄生容量をCparaとすると、出力負荷のインピーダンスZは式(1)のようになり、式(2)が成立する周波数帯では信号が減衰する。
一方、本実施の形態の可変利得TIAでは、可変電流源IS2に付随する寄生容量を先ほどと同じCparaとすると、信号出力端子に接続される負荷のインピーダンスZは式(3)となり、RL>RL1であるため、式(4)が成立する周波数帯まで信号減衰が生じない。
よって、本実施の形態の可変利得TIAを用いることで、図13に示した従来の可変利得TIAよりも広帯域化が可能となる。一方、図14に示した従来の可変利得TIAでは、トランジスタQ11,Q12によって形成される可変電流源の一端が正側電源電圧Vccに接続されるため、信号出力端子(トランジスタQ10,Q13のコレクタ)に接続される負荷のインピーダンスは可変電流源に付随する寄生容量の影響を受けない構成となっており、広帯域化が可能である。ただし、TIAの利得を小さくするためにトランジスタQ11,Q12に流れる電流を増やした場合、トランジスタQ10,Q13に流れる電流が減って、負荷抵抗RL10,RL11に流れる電流も減るため、信号出力端子のDC動作点が上昇し、線形動作領域が狭くなってしまうという問題点があった。
これに対して、本実施の形態の可変利得TIAでは、同様にTIAの利得を小さくするために可変電流源IS2に流れる電流を増やし、トランジスタQ1に流れる電流を減らした場合、負荷抵抗RL1に流れる電流は減るが、負荷抵抗RL2に流れる電流は変動しないため、図14に示した従来の可変利得TIAよりも信号出力端子(トランジスタQ1のコレクタ)のDC動作点の上昇を抑えることができ、線形動作領域を広く保つことが可能となる。こうして、本実施の形態では、広帯域かつ線形動作領域が広い可変利得TIAを実現することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の可変電流源IS2をトランジスタQ2で構成したものである。トランジスタQ2のベースには利得可変制御電圧Vctlが入力され、コレクタは負荷抵抗RL1,RL2の接続点に接続され、エミッタはトランジスタQ1のエミッタに接続される。
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の可変電流源IS2をトランジスタQ2で構成したものである。トランジスタQ2のベースには利得可変制御電圧Vctlが入力され、コレクタは負荷抵抗RL1,RL2の接続点に接続され、エミッタはトランジスタQ1のエミッタに接続される。
第1の実施の形態と同様に、TIAの利得を小さくするためには、利得可変制御電圧VctlによってトランジスタQ2に流れる電流を増やし、トランジスタQ1に流れる電流を減らせばよく、反対にTIAの利得を大きくするためには、トランジスタQ2に流れる電流を減らし、トランジスタQ1に流れる電流を増やせばよい。
可変電流源を形成するために、一般的によく用いられる手法としてMOSFET素子を用いる手法がある。しかしながら、可変電流源に付随する寄生容量がTIAの帯域に大きく影響を与えるため、本実施の形態では、可変電流源として寄生容量が比較的小さいバイポーラトランジスタQ2を用いている。これにより、MOSFETを用いる場合よりもTIAの広帯域化が可能となる。また、FETが形成不可能な半導体プロセスに本発明を適応することができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図3は本発明の第3の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、定電流源IS1と、ベースにバイアス電圧Vcsが与えられ、エミッタが可変利得TIAの逆相信号入力端子に接続され、コレクタが可変利得TIAの正相信号出力端子に接続されたトランジスタQ4と、正側電源電圧VccとトランジスタQ4のコレクタとの間に直列に接続された負荷抵抗RL3,RL4と、一端がトランジスタQ4のエミッタに接続され、他端が負側電源電圧(接地)に接続された定電流源IS3と、ベースに利得可変制御電圧Vctlが与えられ、コレクタが負荷抵抗RL3,RL4の接続点に接続され、エミッタがトランジスタQ4のエミッタに接続された可変電流源となるトランジスタQ3とから構成される。第1、第2の実施の形態と同様に、バイアス電圧Vcsは、例えばトランジスタQ1,Q4が飽和しない程度の値に設定すればよい。
次に、本発明の第3の実施の形態について説明する。図3は本発明の第3の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、定電流源IS1と、ベースにバイアス電圧Vcsが与えられ、エミッタが可変利得TIAの逆相信号入力端子に接続され、コレクタが可変利得TIAの正相信号出力端子に接続されたトランジスタQ4と、正側電源電圧VccとトランジスタQ4のコレクタとの間に直列に接続された負荷抵抗RL3,RL4と、一端がトランジスタQ4のエミッタに接続され、他端が負側電源電圧(接地)に接続された定電流源IS3と、ベースに利得可変制御電圧Vctlが与えられ、コレクタが負荷抵抗RL3,RL4の接続点に接続され、エミッタがトランジスタQ4のエミッタに接続された可変電流源となるトランジスタQ3とから構成される。第1、第2の実施の形態と同様に、バイアス電圧Vcsは、例えばトランジスタQ1,Q4が飽和しない程度の値に設定すればよい。
本実施の形態は、第2の実施の形態に示した構成例の入出力を差動信号化した例であり、正相信号入力端子(トランジスタQ1のエミッタ)には正相入力信号IinPが入力され、逆相信号入力端子(トランジスタQ4のエミッタ)には逆相入力信号IinNが入力され、正相信号出力端子(トランジスタQ4のコレクタ)からは正相出力信号VoutPが出力され、逆相信号出力端子(トランジスタQ1のコレクタ)からは逆相出力信号VoutNが出力される。
TIAの利得を小さくするためには、利得可変制御電圧VctlによってトランジスタQ2,Q3に流れる電流を増やし、トランジスタQ1,Q4に流れる電流を減らせばよく、反対にTIAの利得を大きくするためには、トランジスタQ2,Q3に流れる電流を減らし、トランジスタQ1,Q4に流れる電流を増やせばよい。
本実施の形態では、第1、第2の実施の形態と同様の効果を実現すると共に、回路を差動動作させることで、差動入力信号中に含まれる同相のノイズ低減が可能となる。
本実施の形態では、第1、第2の実施の形態と同様の効果を実現すると共に、回路を差動動作させることで、差動入力信号中に含まれる同相のノイズ低減が可能となる。
本実施の形態の可変利得TIAと図13、図14に示した従来の可変利得TIAにおいて、ゲイン−周波数特性および出力電圧−入力電流特性の性能比較のためにSi−Ge Bi−CMOSプロセスパラメタを用いたシミュレーションを行った。図4に、図13の従来の可変利得TIA、図14の従来の可変利得TIA、および本実施の形態の可変利得TIAの利得−周波数特性のシミュレーション結果を示す。図4における40は図13の従来の可変利得TIAの利得−周波数特性、41は図14の従来の可変利得TIAの利得−周波数特性、42は本実施の形態の可変利得TIAの利得−周波数特性を示している。
図13の従来の可変利得TIAでは利得が1/√2になる−3dB帯域が15.675GHz、図14の従来の可変利得TIAでは−3dB帯域が26.988GHz、本実施の形態の可変利得TIAでは−3dB帯域が24.613GHzである。本実施の形態の可変利得TIAでは、−3dB帯域が図14の従来の可変利得TIAと比較して1割程度劣るものの、図13の従来の可変利得TIAに対しては6割程度と大幅な性能向上が可能であることが確認できる。
また、図5(A)に図13の従来の可変利得TIAの様々な利得状況下における入力電流−出力電圧特性のシミュレーション結果を示し、図5(B)に図14の従来の可変利得TIAの様々な利得状況下における入力電流−出力電圧特性のシミュレーション結果を示し、5(C)に本実施の形態の可変利得TIAの様々な利得状況下における入力電流−出力電圧特性のシミュレーション結果を示す。
図5(A)〜図5(C)の利得が小さい時(グラフの傾き=−1.2の時)の特性において、図13の従来の可変利得TIAおよび本実施の形態の可変利得TIAではおよそ−0.2〜+0.2程度まで広い入力電流範囲において出力電圧が線形であるのに対し、図14の従来の可変利得TIAでは+0.1〜+0.2程度までの狭い範囲でしか出力電圧が線形になっていない。図4、図5(A)〜図5(C)のシミュレーション結果より、本実施の形態を用いることで広帯域かつ線形動作領域が広い可変利得TIAを実現できることが解る。
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図6は本発明の第4の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された可変電流源IS1aと、可変利得TIAの出力信号Voutの平均電圧を検出する平均電圧検出回路1と、出力信号Voutの平均電圧と基準電圧Vrefとを比較して、この比較結果に応じて可変電流源IS1aの電流量を制御する比較回路2とから構成される。
次に、本発明の第4の実施の形態について説明する。図6は本発明の第4の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された可変電流源IS1aと、可変利得TIAの出力信号Voutの平均電圧を検出する平均電圧検出回路1と、出力信号Voutの平均電圧と基準電圧Vrefとを比較して、この比較結果に応じて可変電流源IS1aの電流量を制御する比較回路2とから構成される。
可変利得TIAの利得制御方法は第1、第2の実施の形態で説明したとおりである。本実施の形態では、出力信号Voutの平均電圧と基準電圧Vrefとを比較する比較回路2を設け、比較回路2の出力によって可変電流源IS1aの電流量、すなわち信号入力端子(トランジスタQ1のエミッタ)と負側電源間に流れる電流量を制御している。本実施の形態では、信号入力端子と負側電源間に流れる電流を増加させることで負荷抵抗RL2を流れる電流を増加させることができ、信号出力端子(トランジスタQ1のコレクタ)のDC動作点を低くすることができる。
比較回路2は、出力信号Voutの平均電圧が基準電圧Vrefより高い場合は可変電流源IS1aの電流量を増やし、出力信号Voutの平均電圧が基準電圧Vrefより低い場合は可変電流源IS1aの電流量を減らすようにすればよい。これにより、TIAの利得を制御する際に生じる信号出力端子のDC動作点の変化を抑えることが可能となる。基準電圧Vrefは、例えばTIAの所望の広さの線形動作領域が得られるように予め定めておけばよい。
なお、図6ではトランジスタQ1のエミッタと負側電源電圧との間に可変電流源IS1aのみを設け、可変電流源IS1aの電流量を制御する構成例を示しているが、これに限るものではなく、第1、第2の実施の形態と同様に定電流源IS1を設け、この定電流源IS1と並列に可変電流源IS1aを設けて、可変電流源IS1aの電流量を制御するようにしてもよい。この場合の構成を図7に示す。
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図8は本発明の第5の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2、図6と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、可変電流源IS1aと、可変利得TIAの出力信号Voutの振幅を検出する振幅検出回路3と、出力信号Voutの振幅と基準振幅とを比較して、この比較結果に応じて可変電流源IS1aの電流量を制御する比較回路4とから構成される。
次に、本発明の第5の実施の形態について説明する。図8は本発明の第5の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1、図2、図6と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1,Q2と、負荷抵抗RL1,RL2と、可変電流源IS1aと、可変利得TIAの出力信号Voutの振幅を検出する振幅検出回路3と、出力信号Voutの振幅と基準振幅とを比較して、この比較結果に応じて可変電流源IS1aの電流量を制御する比較回路4とから構成される。
本実施の形態では、可変利得TIAの出力信号Voutの振幅を検出する振幅検出回路3を設け、出力信号Voutの振幅と基準振幅を比較回路4で比較し、比較回路4の出力によって可変電流源IS1aの電流量、すなわち信号入力端子(トランジスタQ1のエミッタ)と負側電源間に流れる電流量を制御している。本実施の形態では、信号入力端子と負側電源間に流れる電流を増加させることでトランジスタQ1を流れる電流が増加し、アンプとしての利得が大きくなる。
比較回路4は、出力信号Voutの振幅が所望の基準振幅よりも小さい場合は可変電流源IS1aの電流量を増やし、出力信号Voutの振幅が基準振幅よりも大きい場合は可変電流源IS1aの電流量を減らすようにすればよい。これにより、入力信号Iinの振幅が変動した時やTIAの利得を変化させた時に生じる出力信号Voutの振幅の変化を抑えることができ、常に一定振幅の信号を出力させることが可能となる。
なお、図8ではトランジスタQ1のエミッタと負側電源電圧との間に可変電流源IS1aのみを設け、可変電流源IS1aの電流量を制御する構成例を示しているが、これに限るものではなく、第1、第2の実施の形態と同様に定電流源IS1を設け、この定電流源IS1と並列に可変電流源IS1aを設けて、可変電流源IS1aの電流量を制御するようにしてもよい。この場合の構成を図9に示す。
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図10は本発明の第6の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1〜図3、図6と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1〜Q4と、負荷抵抗RL1〜RL4と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された可変電流源IS1aと、一端がトランジスタQ4のエミッタに接続され、他端が負側電源電圧に接続された可変電流源IS3aと、可変利得TIAの正相出力信号VoutP、逆相出力信号VoutNのそれぞれの平均電圧を検出する平均電圧検出回路1aと、正相出力信号VoutPの平均電圧と逆相出力信号VoutNの平均電圧とを比較して、この比較結果に応じて可変電流源IS1a,IS3aの電流量を制御する比較回路2aとから構成される。
次に、本発明の第6の実施の形態について説明する。図10は本発明の第6の実施の形態に係る可変利得TIAの構成例を示す回路図であり、図1〜図3、図6と同様の構成には同一の符号を付してある。本実施の形態の可変利得TIAは、トランジスタQ1〜Q4と、負荷抵抗RL1〜RL4と、一端がトランジスタQ1のエミッタに接続され、他端が負側電源電圧(接地)に接続された可変電流源IS1aと、一端がトランジスタQ4のエミッタに接続され、他端が負側電源電圧に接続された可変電流源IS3aと、可変利得TIAの正相出力信号VoutP、逆相出力信号VoutNのそれぞれの平均電圧を検出する平均電圧検出回路1aと、正相出力信号VoutPの平均電圧と逆相出力信号VoutNの平均電圧とを比較して、この比較結果に応じて可変電流源IS1a,IS3aの電流量を制御する比較回路2aとから構成される。
可変利得TIAの利得制御方法は第3の実施の形態で説明したとおりである。本実施の形態では、正相出力信号VoutPの平均電圧と逆相出力信号VoutNの平均電圧とを比較する比較回路2aを設け、比較回路2aの出力によって可変電流源IS1a,IS3aの電流量、すなわち正相信号入力端子(トランジスタQ1のエミッタ)と負側電源間に流れる電流量および逆相信号入力端子(トランジスタQ4のエミッタ)と負側電源間に流れる電流量を制御している。
本実施の形態では、正相信号入力端子と負側電源間の電流量の増加によって逆相信号出力端子(トランジスタQ1のコレクタ)のDC動作点が下がり、逆相信号入力端子と負側電源間の電流量の増加によって正相信号出力端子(トランジスタQ4のコレクタ)のDC動作点が下がる。よって、これら2つの電流量を相対的に変化させることで、正相入力側の回路(トランジスタQ1,Q2、負荷抵抗RL1,RL2、可変電流源IS1a)と逆相入力側の回路(トランジスタQ3,Q4、負荷抵抗RL3,RL4、可変電流源IS3a)のミスマッチによって生じる正相/逆相信号出力端子のDC動作点のオフセットを抑えることができる。
具体的には、比較回路2aは、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より高い場合は可変電流源IS1aの電流量を増やして、可変電流源IS3aの電流量を減らし、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より低い場合は可変電流源IS1aの電流量を減らし、可変電流源IS3aの電流量を増やすようにすればよい。こうして、正相出力信号VoutPの平均電圧と逆相出力信号VoutNの平均電圧とを一致させることができる。
なお、比較回路2aは、可変電流源IS3aの電流量を固定とし、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より高い場合は可変電流源IS1aの電流量を増やし、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より低い場合は可変電流源IS1aの電流量を減らすようにしてもよい。反対に、可変電流源IS1aの電流量を固定とし、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より高い場合は可変電流源IS3aの電流量を減らし、逆相出力信号VoutNの平均電圧が正相出力信号VoutPの平均電圧より低い場合は可変電流源IS3aの電流量を増やすようにしてもよい。
なお、図10ではトランジスタQ1,Q4のエミッタと負側電源電圧との間に可変電流源IS1a,IS3aを設け、可変電流源IS1a,IS3aの電流量を制御する構成例を示しているが、これに限るものではなく、第3の実施の形態と同様に定電流源IS1,IS3を設け、この定電流源IS1,IS3と並列に可変電流源IS1a,IS3aを設けて、可変電流源IS1a,IS3aの電流量を制御するようにしてもよい。この場合の構成を図11に示す。
本発明は、トランスインピーダンスアンプに適用することができる。
Q1〜Q4…トランジスタ、RL1〜RL4…負荷抵抗、IS1,IS3…定電流源、IS1a,IS2,IS3a…可変電流源、1,1a…平均電圧検出回路、2,2a,4…比較回路、3…振幅検出回路。
Claims (7)
- エミッタが信号入力端子に接続され、コレクタが信号出力端子に接続され、ベース接地された第1のトランジスタと、
一端が前記第1のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された定電流源と、
正側電源電圧と前記第1のトランジスタのコレクタとの間に直列に接続された第1、第2の負荷抵抗と、
一端が前記第1、第2の負荷抵抗の接続点に接続され、他端が前記第1のトランジスタのエミッタに接続され、利得可変制御電圧に応じて電流量を制御することが可能な第1の可変電流源とを備えることを特徴とする可変利得トランスインピーダンスアンプ。 - 請求項1に記載の可変利得トランスインピーダンスアンプにおいて、
前記第1の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第1、第2の負荷抵抗の接続点に接続され、エミッタが前記第1のトランジスタのエミッタに接続された第2のトランジスタから構成されることを特徴とする可変利得トランスインピーダンスアンプ。 - 請求項1または2に記載の可変利得トランスインピーダンスアンプにおいて、
さらに、前記信号出力端子の平均電圧を検出する平均電圧検出回路と、
前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、
前記信号出力端子の平均電圧と基準電圧とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とする可変利得トランスインピーダンスアンプ。 - 請求項1または2に記載の可変利得トランスインピーダンスアンプにおいて、
さらに、前記信号出力端子の信号振幅を検出する振幅検出回路と、
前記定電流源の代わりに、または前記定電流源と並列に設けられる第2の可変電流源と、
前記信号出力端子の信号振幅と基準振幅とを比較して、この比較結果に応じて前記第2の可変電流源の電流量を制御する比較回路とを備えることを特徴とする可変利得トランスインピーダンスアンプ。 - エミッタが正相信号入力端子に接続され、コレクタが逆相信号出力端子に接続され、ベース接地された第1のトランジスタと、
エミッタが逆相信号入力端子に接続され、コレクタが正相信号出力端子に接続され、ベース接地された第2のトランジスタと、
一端が前記第1のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された第1の定電流源と、
一端が前記第2のトランジスタのエミッタに接続され、他端が負側電源電圧に接続された第2の定電流源と、
正側電源電圧と前記第1のトランジスタのコレクタとの間に直列に接続された第1、第2の負荷抵抗と、
正側電源電圧と前記第2のトランジスタのコレクタとの間に直列に接続された第3、第4の負荷抵抗と、
一端が前記第1、第2の負荷抵抗の接続点に接続され、他端が前記第1のトランジスタのエミッタに接続され、利得可変制御電圧に応じて電流量を制御することが可能な第1の可変電流源と、
一端が前記第3、第4の負荷抵抗の接続点に接続され、他端が前記第2のトランジスタのエミッタに接続され、前記利得可変制御電圧に応じて電流量を制御することが可能な第2の可変電流源とを備えることを特徴とする可変利得トランスインピーダンスアンプ。 - 請求項5に記載の可変利得トランスインピーダンスアンプにおいて、
前記第1の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第1、第2の負荷抵抗の接続点に接続され、エミッタが前記第1のトランジスタのエミッタに接続された第3のトランジスタから構成され、
前記第2の可変電流源は、ベースに前記利得可変制御電圧が入力され、コレクタが前記第3、第4の負荷抵抗の接続点に接続され、エミッタが前記第2のトランジスタのエミッタに接続された第4のトランジスタから構成されることを特徴とする可変利得トランスインピーダンスアンプ。 - 請求項5または6に記載の可変利得トランスインピーダンスアンプにおいて、
さらに、前記正相信号出力端子と前記逆相信号出力端子のそれぞれの平均電圧を検出する平均電圧検出回路と、
前記第1の定電流源の代わりに、または前記第1の定電流源と並列に設けられる第3の可変電流源と、
前記第2の定電流源の代わりに、または前記第2の定電流源と並列に設けられる第4の可変電流源と、
前記正相信号出力端子の平均電圧と前記逆相信号出力端子の平均電圧とを比較して、この比較結果に応じて前記第3、第4の可変電流源の電流量を制御する比較回路とを備えることを特徴とする可変利得トランスインピーダンスアンプ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014067702A JP2015192268A (ja) | 2014-03-28 | 2014-03-28 | 可変利得トランスインピーダンスアンプ |
PCT/JP2015/051459 WO2015146247A1 (ja) | 2014-03-28 | 2015-01-21 | 可変利得トランスインピーダンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014067702A JP2015192268A (ja) | 2014-03-28 | 2014-03-28 | 可変利得トランスインピーダンスアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015192268A true JP2015192268A (ja) | 2015-11-02 |
Family
ID=54194789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014067702A Pending JP2015192268A (ja) | 2014-03-28 | 2014-03-28 | 可変利得トランスインピーダンスアンプ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015192268A (ja) |
WO (1) | WO2015146247A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108173524B (zh) * | 2018-02-08 | 2021-02-19 | 厦门亿芯源半导体科技有限公司 | 适用于高带宽tia的双环路自动增益控制电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57196609A (en) * | 1981-05-28 | 1982-12-02 | Matsushita Electric Ind Co Ltd | Gain adjusting circuit |
JPS6157107A (ja) * | 1984-08-28 | 1986-03-24 | Mitsubishi Electric Corp | Agc回路 |
JPH02309804A (ja) * | 1989-05-25 | 1990-12-25 | Sumitomo Electric Ind Ltd | 増幅回路 |
JPH06310961A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Denshi Ltd | 信号利得制御回路 |
JPH1155054A (ja) * | 1997-07-30 | 1999-02-26 | Nec Ic Microcomput Syst Ltd | 利得可変増幅回路 |
JP2002280850A (ja) * | 2001-03-15 | 2002-09-27 | Nec Microsystems Ltd | 可変利得増幅回路 |
JP2003234629A (ja) * | 2002-02-12 | 2003-08-22 | Hitachi Ltd | 自動利得調整回路及びそれを用いた増幅器 |
JP2012109801A (ja) * | 2010-11-17 | 2012-06-07 | Sumitomo Electric Ind Ltd | 信号増幅回路、電流電圧変換回路、および光受信器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4560947A (en) * | 1981-05-27 | 1985-12-24 | Frey Douglas R | Monolithic voltage controlled element |
FR2689705B1 (fr) * | 1992-04-01 | 1994-06-10 | Sgs Thomson Microelectronics | Circuit amplificateur video a commande de gain et d'alignement. |
JP5336554B2 (ja) * | 2011-06-21 | 2013-11-06 | 日本電信電話株式会社 | 自動利得調整回路 |
-
2014
- 2014-03-28 JP JP2014067702A patent/JP2015192268A/ja active Pending
-
2015
- 2015-01-21 WO PCT/JP2015/051459 patent/WO2015146247A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57196609A (en) * | 1981-05-28 | 1982-12-02 | Matsushita Electric Ind Co Ltd | Gain adjusting circuit |
JPS6157107A (ja) * | 1984-08-28 | 1986-03-24 | Mitsubishi Electric Corp | Agc回路 |
JPH02309804A (ja) * | 1989-05-25 | 1990-12-25 | Sumitomo Electric Ind Ltd | 増幅回路 |
JPH06310961A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Denshi Ltd | 信号利得制御回路 |
JPH1155054A (ja) * | 1997-07-30 | 1999-02-26 | Nec Ic Microcomput Syst Ltd | 利得可変増幅回路 |
JP2002280850A (ja) * | 2001-03-15 | 2002-09-27 | Nec Microsystems Ltd | 可変利得増幅回路 |
JP2003234629A (ja) * | 2002-02-12 | 2003-08-22 | Hitachi Ltd | 自動利得調整回路及びそれを用いた増幅器 |
JP2012109801A (ja) * | 2010-11-17 | 2012-06-07 | Sumitomo Electric Ind Ltd | 信号増幅回路、電流電圧変換回路、および光受信器 |
Also Published As
Publication number | Publication date |
---|---|
WO2015146247A1 (ja) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4442746B2 (ja) | 指数関数発生器及びそれを用いた可変利得増幅器 | |
JP2013115562A (ja) | トランスインピーダンスアンプ | |
JP2002232244A (ja) | 自動ゲイン制御回路及びゲイン制御方法 | |
US10516370B2 (en) | Predistorter for compensating linearity of an amplifier | |
CN101978600B (zh) | 电容乘法器电路 | |
JP2012178683A (ja) | 利得可変差動増幅回路 | |
US10594263B2 (en) | Common-mode loop controlled fully-differential adaptive class-A amplifier | |
CN111277232B (zh) | 一种基于改进型tia的超宽带放大器单元电路 | |
JP2014087069A (ja) | 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路 | |
CN113517874A (zh) | 用于跨阻放大器的快速响应自动增益控制电路 | |
JP2019216346A (ja) | トランスインピーダンス増幅回路、及び利得可変増幅器 | |
WO2015146247A1 (ja) | 可変利得トランスインピーダンスアンプ | |
JP6706105B2 (ja) | トランスインピーダンスアンプおよび光信号受信装置 | |
JP6208615B2 (ja) | トランスインピーダンス増幅器 | |
JP4662888B2 (ja) | 可変利得増幅器及び差動増幅器 | |
Dupuy et al. | 59-dBOmega 68-GHz Variable Gain-Bandwidth Differential Linear TIA in 0.7-µm InP DHBT for 400-Gb/s Optical Communication Systems | |
WO2006034174A2 (en) | A linear transconductance cell with wide tuning range | |
JP7426040B2 (ja) | 自動利得制御アンプ | |
JP2012151539A (ja) | 送信電力制御回路 | |
US20140266442A1 (en) | Voltage controlled amplifier and method of using the same | |
JP5007937B2 (ja) | 減衰器 | |
TWI669905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
US8847687B2 (en) | Multi-path broadband amplifier | |
US11394352B2 (en) | Transimpedance amplifier circuit | |
CN103546104B (zh) | 小面积、线性度可调谐的高线性低噪声放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171212 |