JPS6157107A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPS6157107A JPS6157107A JP17960584A JP17960584A JPS6157107A JP S6157107 A JPS6157107 A JP S6157107A JP 17960584 A JP17960584 A JP 17960584A JP 17960584 A JP17960584 A JP 17960584A JP S6157107 A JPS6157107 A JP S6157107A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- circuit
- transistor
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、増幅器において入力電圧が変化したとき、
利得全変化させて出力電圧？一定に保つ自動利得制御回
路（以下ＡＧＣ回路という）に関するものである。
利得全変化させて出力電圧？一定に保つ自動利得制御回
路（以下ＡＧＣ回路という）に関するものである。
第１図に従来のＡＧＣ回路を示したものである、第１図
において、トランジスタＱ、 およびＱ２は差動増幅器
を構成し、バイアス電源１より抵抗体２．３Ｙ介して各
々のベースにバイアスが与えろ几る。入力端子４Ｖｃは
結合コンデンサＣ１を介して入力信号ｖ１が印加され、
前記トランジスタＱ、、Ｑ２の各コレクタに接続さ几ろ
負荷抵抗体５．６間に増幅さｒＬ定出力信号ｖ０ が導
出さｎる。
において、トランジスタＱ、 およびＱ２は差動増幅器
を構成し、バイアス電源１より抵抗体２．３Ｙ介して各
々のベースにバイアスが与えろ几る。入力端子４Ｖｃは
結合コンデンサＣ１を介して入力信号ｖ１が印加され、
前記トランジスタＱ、、Ｑ２の各コレクタに接続さ几ろ
負荷抵抗体５．６間に増幅さｒＬ定出力信号ｖ０ が導
出さｎる。
ｉた、前記トランジスタＱ、、Ｑ、の各エミッタＶＣは
カレントミラートランジスタＱ、が接続さｎる。出力信
号ｖ０ はさらに次段の増幅器７で増幅され、その出力
は検波回路８を経たのちコンデンサ０２により平滑され
る。トランジスタＱ４は前記の平滑さ八た直流電圧によ
り駆動さｎる。なお、ｖｃＣは電源電圧、Ｖ、 、
Ｖ、は直流バイアスを示す。
カレントミラートランジスタＱ、が接続さｎる。出力信
号ｖ０ はさらに次段の増幅器７で増幅され、その出力
は検波回路８を経たのちコンデンサ０２により平滑され
る。トランジスタＱ４は前記の平滑さ八た直流電圧によ
り駆動さｎる。なお、ｖｃＣは電源電圧、Ｖ、 、
Ｖ、は直流バイアスを示す。
このＡＧＣ回路は以下に示すよ５に利得が制御される。
いま、定電流［９Ｖｃ流れる電流値を２１１．負荷抵抗
体５，６の抵抗値ＹＲ，）ランジスタＱ１゜Ｑ２のエミ
ッタ抵抗ｔｒ、とすると、トランジスタＱ＋ 、Ｑ、か
らなる差動増幅器の利得Ａ１は次式のようになる。
体５，６の抵抗値ＹＲ，）ランジスタＱ１゜Ｑ２のエミ
ッタ抵抗ｔｒ、とすると、トランジスタＱ＋ 、Ｑ、か
らなる差動増幅器の利得Ａ１は次式のようになる。
（ｋ：ボルッマン定数、Ｔ：絶対温度。
ｑ：電荷量）
ここで、入力信号町 が増加し、前記平滑電圧によりト
ランジスタＱ４が駆動さｎると、前記電流値２１．の一
部がこのトランジスタＱ、に流ｎる。このトランジスタ
ＱＪ Ｖｃ流ｎる電流値を２Δ工とてると、トランジス
タＱ３に流ｎろ電には２工、から２（工、−ΔＩ）Ｋ減
少する。このときの利得Ａ２は Ａ２二二（工□−ΔＩ）Ｒ・・・・・・・・・・・・・
−・（２）Ｔ となり、第（１）式に比して利得が減少し、出力が一定
に保たｎる。
ランジスタＱ４が駆動さｎると、前記電流値２１．の一
部がこのトランジスタＱ、に流ｎる。このトランジスタ
ＱＪ Ｖｃ流ｎる電流値を２Δ工とてると、トランジス
タＱ３に流ｎろ電には２工、から２（工、−ΔＩ）Ｋ減
少する。このときの利得Ａ２は Ａ２二二（工□−ΔＩ）Ｒ・・・・・・・・・・・・・
−・（２）Ｔ となり、第（１）式に比して利得が減少し、出力が一定
に保たｎる。
この従来例によると、入力信号ｖｌ のレベルにより
カレントミラートランジスタＱ、に流ｎる電流が変化す
るため、負荷抵抗体５，６に流ｎろ電流値も変化する。
カレントミラートランジスタＱ、に流ｎる電流が変化す
るため、負荷抵抗体５，６に流ｎろ電流値も変化する。
従って差動増幅器の出力の直流バ（７，ｃ、Ｖ、 オヨ
ヒＶｘ カ各’？ Ｎ’ｃｃ （ＩＩ−Ｒ）からＶｃ
ｃ−（１，−ΔＩ）ＲＫ変化する２め、この変化量ΔＶ
＝Δ工、・ＲＹ考慮して次段の増幅器の設計ｔしなげｎ
ばならないという欠点がある。
ヒＶｘ カ各’？ Ｎ’ｃｃ （ＩＩ−Ｒ）からＶｃ
ｃ−（１，−ΔＩ）ＲＫ変化する２め、この変化量ΔＶ
＝Δ工、・ＲＹ考慮して次段の増幅器の設計ｔしなげｎ
ばならないという欠点がある。
また、ＡＧＣ範囲を超えろような過大な入力信号Ｖｌ
が印加されると、前記トランジスタＱ４に流する電流２
Δ工が、２ΔＩ ＝２ Ｉ、 となり、その結果回路が
遮断してしまうおそ几があるので、その防止のためＡＧ
ＣＹ複数段ｋかける等の対策ｗＭじなげればならないと
いう欠点もあった。
が印加されると、前記トランジスタＱ４に流する電流２
Δ工が、２ΔＩ ＝２ Ｉ、 となり、その結果回路が
遮断してしまうおそ几があるので、その防止のためＡＧ
ＣＹ複数段ｋかける等の対策ｗＭじなげればならないと
いう欠点もあった。
、この発明は、上記の欠点を解消するためＫなさｎｒｓ
もので、入力信号のレベル変化に対する差動増幅器のバ
イアス電流の変化分ΔＩｔ−補正するよ５に負荷側から
’ｔ ＲＹ供給し、出力の直流バイアスを一定にし工、
次段の増幅器の設計を容易にすると共に、過大な入力信
号が印加さｎても、回路が遮断しない許容入力の大きい
ＡＧＣ回路を提供しようとするものである。以下、図面
？用いてこの発明を説明する。
もので、入力信号のレベル変化に対する差動増幅器のバ
イアス電流の変化分ΔＩｔ−補正するよ５に負荷側から
’ｔ ＲＹ供給し、出力の直流バイアスを一定にし工、
次段の増幅器の設計を容易にすると共に、過大な入力信
号が印加さｎても、回路が遮断しない許容入力の大きい
ＡＧＣ回路を提供しようとするものである。以下、図面
？用いてこの発明を説明する。
第２図はこの発明の一実施例〉示すものである。
この図において、第１図と同一符号は同一部分？示して
いる。たｙし、同じ部分であっても他と区別するため適
宜第１．第２．・・・・・・等ン付しである。
いる。たｙし、同じ部分であっても他と区別するため適
宜第１．第２．・・・・・・等ン付しである。
差動増幅器を構成する第１．第２のトランジスタＱ、、
Ｑ、の各エミッタには、定電流トランジスタＱｓ 、Ｑ
、のフレフタが接続さ几ると共に、第１、第２のダイオ
ードＤｔ 、 Ｄｓの各々のアノードが接続さｎろ。ま
た、第１．第２のダイオード０ｘ−０３のカソード畔共
通接続されると共に第１のカレントミラートランジスタ
Ｑ、のフレフタに接続さｎる。また、第１．第２のトラ
ンジスタＱ、、Ｑ２の各々のフレフタＶＣは、第１．第
２の負荷抵抗体５，６が各々接続さｎろと共に、第３゜
第４のダイオードＤ４ 、Ｄｓの各アノードが接続さｎ
ろ。この第３１第４のダイオードＤ４．ＤＳのカソード
は共通接続さｎると共に、第２のカレントミラートラン
ジスタＱｓのコンフタに接続さｎる。トランジスタＱ、
、Ｑ、。は比較器を構成し、各エミッタは共通接続され
ろと共に、第２の定電本 流１０の出力に接続さｎる。比較器の入力の一方は、検
波回路８の出力に接続され、また、入力の他方は基準電
圧の電源１１と接続され、出力はダイオードＤ４．Ｄ７
に導出３ｒｔ、第１．第２のカレントミラートランジス
タＱ？ ｌＱ８ ’に各々［ｉｂする。
Ｑ、の各エミッタには、定電流トランジスタＱｓ 、Ｑ
、のフレフタが接続さ几ると共に、第１、第２のダイオ
ードＤｔ 、 Ｄｓの各々のアノードが接続さｎろ。ま
た、第１．第２のダイオード０ｘ−０３のカソード畔共
通接続されると共に第１のカレントミラートランジスタ
Ｑ、のフレフタに接続さｎる。また、第１．第２のトラ
ンジスタＱ、、Ｑ２の各々のフレフタＶＣは、第１．第
２の負荷抵抗体５，６が各々接続さｎろと共に、第３゜
第４のダイオードＤ４ 、Ｄｓの各アノードが接続さｎ
ろ。この第３１第４のダイオードＤ４．ＤＳのカソード
は共通接続さｎると共に、第２のカレントミラートラン
ジスタＱｓのコンフタに接続さｎる。トランジスタＱ、
、Ｑ、。は比較器を構成し、各エミッタは共通接続され
ろと共に、第２の定電本 流１０の出力に接続さｎる。比較器の入力の一方は、検
波回路８の出力に接続され、また、入力の他方は基準電
圧の電源１１と接続され、出力はダイオードＤ４．Ｄ７
に導出３ｒｔ、第１．第２のカレントミラートランジス
タＱ？ ｌＱ８ ’に各々［ｉｂする。
次に、第２図の動作を説明する。
第１．第２の定電流源９，１０の電流値？各々１、．２
１． に設定し、無信号時に比較器乞構成するトラン
ジスタＱ９がＯＮ、Ｑ、。がＯＦＦとなるように電＃１
１′ｌｔ設定し、初段差動増幅器を構成する第１．第２
のトランジスタＱ、およびＱ２に流ｎろ電？Ｎ、唾をＩ
３ ＋第１．第２のダイオード０２、ＤＪに流れるｔ流
筐を各々Ｉ、 ｌ第３．第４のダイオードＤ４ 、Ｄｓ
ＶＣＣＴａ電流値を各々工５とすると、１．、 Ｉ
４． Ｉ、 は次式のように１、 とＩ２で表わ
丁ことができろ。
１． に設定し、無信号時に比較器乞構成するトラン
ジスタＱ９がＯＮ、Ｑ、。がＯＦＦとなるように電＃１
１′ｌｔ設定し、初段差動増幅器を構成する第１．第２
のトランジスタＱ、およびＱ２に流ｎろ電？Ｎ、唾をＩ
３ ＋第１．第２のダイオード０２、ＤＪに流れるｔ流
筐を各々Ｉ、 ｌ第３．第４のダイオードＤ４ 、Ｄｓ
ＶＣＣＴａ電流値を各々工５とすると、１．、 Ｉ
４． Ｉ、 は次式のように１、 とＩ２で表わ
丁ことができろ。
従って、ＡＧＣがかかるブでの小信号入力でに初段の利
得Ａ、÷ズ、第（３）式のようＫなる。
得Ａ、÷ズ、第（３）式のようＫなる。
次に入力信号ｖＩ が増加して、検波回路８およびコン
デンサＣ２により検波平滑さｒｔ ｙ、−直流出力電圧
Ｖ３が電源１１の基準電圧ｖ４ に近づいていくと、ダ
イオードＤ、および０ｒＶＣ６１εｎるＴ、流は各々 と変化する。このときの１１ 、 １． 、’１．ン工
、。
デンサＣ２により検波平滑さｒｔ ｙ、−直流出力電圧
Ｖ３が電源１１の基準電圧ｖ４ に近づいていくと、ダ
イオードＤ、および０ｒＶＣ６１εｎるＴ、流は各々 と変化する。このときの１１ 、 １． 、’１．ン工
、。
Ｉ’４ ｒ Ｉ’Ｓ とすると各々次のよう虻な
る。
る。
ここで第１．第２の負荷抵抗体５，６に流ｎろ１ＪＬ流
値は、各々（Ｉ’３ ＋ ｆ Ｓ ）で示さ几、その
値は（ＩＩ ＋Ｉ、 ）となり一定である６丁なわち第
１゜第２の負荷抵抗体５．５の両端の電圧は一定であり
、直流バイアスの変化は生じない。
値は、各々（Ｉ’３ ＋ ｆ Ｓ ）で示さ几、その
値は（ＩＩ ＋Ｉ、 ）となり一定である６丁なわち第
１゜第２の負荷抵抗体５．５の両端の電圧は一定であり
、直流バイアスの変化は生じない。
−前記のバイアスＭＬＲ，における初段の利得Ａ４は以
下のよ５になる。テなわら、第１．第２のトランジスタ
Ｑ、、Ｑ、のエミンタ抵抗を各々ｒ＠Ｉ ｒ第１．第２
のダイオードＯｘ、Ｏｓの動抵抗ン各々ｒ、２、第３．
第４のダイオードＤ４．ＤＳ の動抵抗ン各々ｒ、３と
すると、 なお、Ｒ％ジ’（２ｒ、３＋Ｒ） ｋ”ｌ、Ｒと（２ｒ
＊３＋Ｒ）の並列接続乞表わ丁。
下のよ５になる。テなわら、第１．第２のトランジスタ
Ｑ、、Ｑ、のエミンタ抵抗を各々ｒ＠Ｉ ｒ第１．第２
のダイオードＯｘ、Ｏｓの動抵抗ン各々ｒ、２、第３．
第４のダイオードＤ４．ＤＳ の動抵抗ン各々ｒ、３と
すると、 なお、Ｒ％ジ’（２ｒ、３＋Ｒ） ｋ”ｌ、Ｒと（２ｒ
＊３＋Ｒ）の並列接続乞表わ丁。
ここで、ｒｔｌ ｒ ｒ、＊ ｌ ｒｔ３は各々と
表わせるので、第（４）式に代入して整理するととなる
。こｎは第１．第２のダイオードＤ２．Ｄ３に各々ｆｆ
１ｊｎろ電流がＩ２から（Ｉ２−Δｌ２）ＶＣ，減少し
、また、第３．第４のダイオードＤ−、Ｏｓに各々流孔
ろ電流が０からΔＬ Ｋ増加すると、前述のように初
段の利得はＡ３からＡ４ ＫＶ化し、こＩＬら増幅器７
、検波回路８および比較器からなる閉ループ忙より出力
電圧が一定忙保たｎ、ＡにＣ機能が得らｎろ。
表わせるので、第（４）式に代入して整理するととなる
。こｎは第１．第２のダイオードＤ２．Ｄ３に各々ｆｆ
１ｊｎろ電流がＩ２から（Ｉ２−Δｌ２）ＶＣ，減少し
、また、第３．第４のダイオードＤ−、Ｏｓに各々流孔
ろ電流が０からΔＬ Ｋ増加すると、前述のように初
段の利得はＡ３からＡ４ ＫＶ化し、こＩＬら増幅器７
、検波回路８および比較器からなる閉ループ忙より出力
電圧が一定忙保たｎ、ＡにＣ機能が得らｎろ。
次に過大な入力信号ｖ１ が印加ざｒｔ、”″較器の
出力電流が完全に反転して、Ｉ ｏｓ ＝ Ｏｒ ｈｏ
ｔ ＝２ Ｉ２となった場合を考えると、初段増幅部に
第３図に示すよ５になり、定電流トランジスタＱ５の出
力抵抗値ｖｒｃ と丁ｎば、利得Ａ、は次式のように
なる。
出力電流が完全に反転して、Ｉ ｏｓ ＝ Ｏｒ ｈｏ
ｔ ＝２ Ｉ２となった場合を考えると、初段増幅部に
第３図に示すよ５になり、定電流トランジスタＱ５の出
力抵抗値ｖｒｃ と丁ｎば、利得Ａ、は次式のように
なる。
ここで、ＡＧＣが働く前の入力では、一般に利得ケ大き
く取るのが一般的なので、Ｒ＞ｒ、ｓとみなせる。従っ
て となり、従来例の第（２）弐に比べて減衰量が大きく許
容入力の大きい動作が可能である。
く取るのが一般的なので、Ｒ＞ｒ、ｓとみなせる。従っ
て となり、従来例の第（２）弐に比べて減衰量が大きく許
容入力の大きい動作が可能である。
第４図はこの発明の他の実施例である。
第４図において、第１．第２のトランジスタＱ１゜Ｑ、
のエミッタ間に第１．第２のダイオードＤ ｚ ＋Ｄ、
の各々のカソードが接続さｎる。また、第１゜第２のト
ランジスタＱ、、Ｑ２の各フレフタ間忙に第３．第４の
ダイオードＤ４ 、Ｄｉの各々のカソードが接続さｎる
。また、無信号時に比較器のトランジスタＱ、がＯＦＦ
、Ｑ、。がＯＮとなるよう電源１１の基準電圧を設定す
る。いま、第１゜第２の定電流源９，１０の電流値を各
々１． 、２ ｒ。
のエミッタ間に第１．第２のダイオードＤ ｚ ＋Ｄ、
の各々のカソードが接続さｎる。また、第１゜第２のト
ランジスタＱ、、Ｑ２の各フレフタ間忙に第３．第４の
ダイオードＤ４ 、Ｄｉの各々のカソードが接続さｎる
。また、無信号時に比較器のトランジスタＱ、がＯＦＦ
、Ｑ、。がＯＮとなるよう電源１１の基準電圧を設定す
る。いま、第１゜第２の定電流源９，１０の電流値を各
々１． 、２ ｒ。
と丁ｎば、前述した実施例と同様の方法で、初段の利得
Ａ、は となる。また、バイアス電流の変化Δ１． Ｋよる第
１．第２の負荷抵抗゛体５，６０両端の電圧は一定であ
り、直流バイアスの変化はない。
Ａ、は となる。また、バイアス電流の変化Δ１． Ｋよる第
１．第２の負荷抵抗゛体５，６０両端の電圧は一定であ
り、直流バイアスの変化はない。
上記各実施例では初段のトランジスタＱ、、Ｑ。
がＮＰＮ）ランジスタの場合について説明したが、ＰＮ
Ｐ ）ランジスタでも同様の効果が得られる。
Ｐ ）ランジスタでも同様の効果が得られる。
以上詳ａＶｃ説明したようＫ、この発明はコレクタが第
１の負荷抵抗体に接続され、エミッタが第１の定電流源
の出力に接続さｎる第１のトランジスタからなり、電源
と接地間の１つの直列回路と、コレクタが第２の負荷抵
抗体に接続さγし、エミッタが前記第１の定電流源の出
力に接続される第２のトランジスタからなり、電源と接
地間の他の１つの直列回路と、前記第１と第２のトラン
ジスタのエミッタ間に、各々アノードまたはカソードが
接続され、さらに各々のカソードまｒＳはアノードが共
通接続さｎるとともに、第１のカレントミラートランジ
スタに接続さｒ′Ｌだ第１および第２のダイオードと、
前記第１−と第２のトランジスタのフレフタ間忙、各々
アノードま之はカンードカ【接続さｒ５、さらに各々の
カソードｆ １−、Ｈｋ１アノードが共通接続さ几ると
共に、第２のカレントミラートランジスタ忙接続さｎ
７．：第３および第４のダイオードと、前記第１および
第２の負荷抵抗体間忙導出さｎる出力を検波する検波回
路と、この検波回路の平滑直流電圧により前記２つのカ
レントミラートランジスタの出力電流の和を一定になる
ように制御する制御回路とを具備したので、ＡＧＣが動
作し、初段のバイアス電流が変化したとき、その変化分
を補正する電流を負荷側から供給するので、負荷両端の
直流バイアスを入力信号レベルによらず一定にできるた
め、次段の増幅器の設計を容易忙でき、また、過大入力
が印加さｎても回路が遮断することもなく、従来例に比
べて減衰量が大きく許容入力の大きい動作が得らｎる効
果がある。
１の負荷抵抗体に接続され、エミッタが第１の定電流源
の出力に接続さｎる第１のトランジスタからなり、電源
と接地間の１つの直列回路と、コレクタが第２の負荷抵
抗体に接続さγし、エミッタが前記第１の定電流源の出
力に接続される第２のトランジスタからなり、電源と接
地間の他の１つの直列回路と、前記第１と第２のトラン
ジスタのエミッタ間に、各々アノードまたはカソードが
接続され、さらに各々のカソードまｒＳはアノードが共
通接続さｎるとともに、第１のカレントミラートランジ
スタに接続さｒ′Ｌだ第１および第２のダイオードと、
前記第１−と第２のトランジスタのフレフタ間忙、各々
アノードま之はカンードカ【接続さｒ５、さらに各々の
カソードｆ １−、Ｈｋ１アノードが共通接続さ几ると
共に、第２のカレントミラートランジスタ忙接続さｎ
７．：第３および第４のダイオードと、前記第１および
第２の負荷抵抗体間忙導出さｎる出力を検波する検波回
路と、この検波回路の平滑直流電圧により前記２つのカ
レントミラートランジスタの出力電流の和を一定になる
ように制御する制御回路とを具備したので、ＡＧＣが動
作し、初段のバイアス電流が変化したとき、その変化分
を補正する電流を負荷側から供給するので、負荷両端の
直流バイアスを入力信号レベルによらず一定にできるた
め、次段の増幅器の設計を容易忙でき、また、過大入力
が印加さｎても回路が遮断することもなく、従来例に比
べて減衰量が大きく許容入力の大きい動作が得らｎる効
果がある。
第１図は従来のＡＧＣ回路を示す図、第２図はこの発明
の一実施例の回路図、第３図は第２図の過大入力時にお
ける動作を示す回路図、第４図はこの発明の他の実施例
を示す回路図である。 図中、１はバイアス電源、２，３は抵抗体、４は入力端
子、５，６は第１．第２の負荷抵抗体、７は増幅器、８
は検波回路、９，１ｏは第１．第２の定電流源ｓｃ＋
は結合フンデンサ、Ｖｌ は入力信号、Ｖ、は出力信
号、Ｑ、、Ｑ、は第１．第２のトランジスタ、Ｑ ｓ
ｒ Ｑａ 、Ｑｓ ｒ Ｑ＋ｏはトランジスタ、Ｑ
ｉ 、Ｑ６は定電流トランジスタ、Ｑ、、Ｑ、は第１＃
第２のカレントミラートランジスタ、ＯＩ、Ｏｓ ＊
Ｄ ｔ ’：’ダイオード、Ｄ２゜Ｄ３．Ｄ４．Ｄ、
は第１．第２１第３１第４のダイオードである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩 増雄 （外２名） 、／ 、−ｍ−→ ζ
の一実施例の回路図、第３図は第２図の過大入力時にお
ける動作を示す回路図、第４図はこの発明の他の実施例
を示す回路図である。 図中、１はバイアス電源、２，３は抵抗体、４は入力端
子、５，６は第１．第２の負荷抵抗体、７は増幅器、８
は検波回路、９，１ｏは第１．第２の定電流源ｓｃ＋
は結合フンデンサ、Ｖｌ は入力信号、Ｖ、は出力信
号、Ｑ、、Ｑ、は第１．第２のトランジスタ、Ｑ ｓ
ｒ Ｑａ 、Ｑｓ ｒ Ｑ＋ｏはトランジスタ、Ｑ
ｉ 、Ｑ６は定電流トランジスタ、Ｑ、、Ｑ、は第１＃
第２のカレントミラートランジスタ、ＯＩ、Ｏｓ ＊
Ｄ ｔ ’：’ダイオード、Ｄ２゜Ｄ３．Ｄ４．Ｄ、
は第１．第２１第３１第４のダイオードである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩 増雄 （外２名） 、／ 、−ｍ−→ ζ
Claims (1)
- コレクタが第１の負荷抵抗体に接続され、エミッタが第
１の定電流源の出力に接続された第１のトランジスタか
らなり、電源と接地間の１つの直列回路と、コレクタが
第２の負荷抵抗体に接続され、エミッタが前記第１の定
電流源の出力に接続された第２のトランジスタからなり
、電源と接地間の他の１つの直列回路と、前記第１と第
２のトランジスタのエミッタ間に各々アノードまたはカ
ソードが接続され、さらに各々のカソードまたはアノー
ドが共通接続されるとともに第１のカレントミラートラ
ンジスタに接続された第１および第２のダイオードと、
前記第１と第２のトランジスタのコレクタ間に各々アノ
ードまたはカソードが接続され、さらに各々のカソード
またはアノードが共通接続されると共に、第２のカレン
トミラートランジスタに接続された第３および第４のダ
イオードと、前記第１および第２の負荷抵抗体間に導出
される出力を検波する検波回路と、この検波回路の平滑
直流電圧により前記第１と第２のカレントミラートラン
ジスタの出力電流の和が一定になるように制御する制御
回路とを具備したことを特徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17960584A JPS6157107A (ja) | 1984-08-28 | 1984-08-28 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17960584A JPS6157107A (ja) | 1984-08-28 | 1984-08-28 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157107A true JPS6157107A (ja) | 1986-03-24 |
Family
ID=16068666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17960584A Pending JPS6157107A (ja) | 1984-08-28 | 1984-08-28 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015192268A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | 可変利得トランスインピーダンスアンプ |
-
1984
- 1984-08-28 JP JP17960584A patent/JPS6157107A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015192268A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | 可変利得トランスインピーダンスアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| JP2790496B2 (ja) | 増幅回路 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| JPS6157107A (ja) | Ａｇｃ回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| EP1039362A1 (en) | Direct voltage to PTAT current converter for multiple gain control slope for wide dynamic range VGA | |
| JPS6123689B2 (ja) | ||
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0535447B2 (ja) | ||
| JP3214021B2 (ja) | 電流制限回路 | |
| JP2600430Y2 (ja) | 電圧検出回路 | |
| JPS586012Y2 (ja) | 定電圧電源回路 | |
| JPS63117682A (ja) | 集積回路化モ−タ駆動回路 | |
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH03232006A (ja) | 低飽和電圧三端子レギュレータ | |
| JPH0575358A (ja) | オフセツト電圧補正回路 | |
| JPH061418B2 (ja) | 定電流電源回路 | |
| JPH037409A (ja) | バッファ回路 | |
| JPS625489B2 (ja) |