JP2014087069A - 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路 - Google Patents
自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路 Download PDFInfo
- Publication number
- JP2014087069A JP2014087069A JP2013221974A JP2013221974A JP2014087069A JP 2014087069 A JP2014087069 A JP 2014087069A JP 2013221974 A JP2013221974 A JP 2013221974A JP 2013221974 A JP2013221974 A JP 2013221974A JP 2014087069 A JP2014087069 A JP 2014087069A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- current
- signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006978 adaptation Effects 0.000 claims abstract description 65
- 230000010287 polarization Effects 0.000 claims description 18
- 230000002238 attenuated effect Effects 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 2
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 2
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3063—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one transistor as controlling device, the transistor being used as a variable impedance device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電子回路は、自動利得制御ループ内に、入力増幅器、出力信号の振幅を検出するために入力増幅器の出力に接続されたAGCユニット、及びAGCユニットからの適応化信号に基づいて入力増幅器の入力信号を減衰させるためのユニットを含む。減衰ユニットは、適応化信号を基準信号と比較するための、及び適応化信号と基準信号との間の差に応じた減衰電流をダイオード接続PMOSレプリカトランジスタに供給するための、比較手段を含み、このダイオード接続PMOSレプリカトランジスタはソースによって、増幅器の入力信号に応じた同相電圧に接続される。レプリカトランジスタは、増幅器の入力に接続されるシャント抵抗を定義するPMOSシャントトランジスタを制御する。
【選択図】図4
Description
Claims (12)
- 自動利得制御ループ内に、入力増幅器(2)、前記入力増幅器(2)の出力信号(VOUT)のレベルを検出するために前記入力増幅器(2)の出力に接続された自動利得制御ユニット(5)、及び前記自動利得制御ユニット(5)が供給する適応化信号(VAGC)に基づいて前記入力増幅器(2)の少なくとも1つの入力信号(VIN)を減衰させるためのユニット(10)を含む、電子回路(1)であって、
前記減衰ユニット(10)は、前記適応化信号(VAGC)を基準信号(VREF)と比較するための、及び前記適応化信号(VAGC)と前記基準信号(VREF)との間の差に応じた強度の減衰電流を第1のタイプの伝導性を有するダイオード接続レプリカトランジスタ(M2)に供給するための、比較手段を含み、
前記ダイオード接続レプリカトランジスタ(M2)は、ソース又はエミッタによって前記入力増幅器(2)の前記入力信号(VIN)に応じた同相電圧(VCM)に接続され、
前記ダイオード接続レプリカトランジスタ(M2)は、第1のタイプの伝導性を有するシャントトランジスタ(M1)を制御し、
前記シャントトランジスタ(M1)は前記入力増幅器(2)に接続されるシャント抵抗を定義し、前記シャント抵抗の抵抗値は、
前記ダイオード接続レプリカトランジスタ(M2)を通過する前記減衰電流の強度に左右される
ことを特徴とする、電子回路(1)。 - 前記入力増幅器(2)は交番入力信号(VIN)を受信するための入力を含み、
前記シャントトランジスタ(M1)は前記レプリカトランジスタ(M2)と同一のトランジスタであること、
前記シャントトランジスタ(M1)のソーソ又はエミッタは、前記入力増幅器(2)の前記入力に接続されること、及び
前記シャントトランジスタ(M1)のドレイン又はコレクタは、供給電圧源の端子に接続されること
を特徴とする、請求項1に記載の電子回路(1)。 - 前記入力増幅器(2)は、互いに対して180°位相シフトされた所定の周波数の2つの入力信号(VIN+、VIN-)を受信するための2つの入力を含み、
前記シャントトランジスタ(M1)は、前記レプリカトランジスタ(M2)と同一のトランジスタであること、
前記シャントトランジスタ(M1)の前記ソーソ又は前記エミッタは、前記入力増幅器(2)の第1の前記入力に接続されること、及び
前記シャントトランジスタ(M1)の前記ドレイン又は前記コレクタは、前記入力増幅器(2)の第2の前記入力に接続されること
を特徴とする、請求項1に記載の電子回路(1)。 - 前記比較手段は、適応化電圧(VAGC)の形態の前記適応化信号と、基準電圧(VREF)の形態の前記基準信号とを比較するために配設され、
前記比較手段は、第1のタイプの伝導性を有する入力トランジスタ(M7、M8)の対を含み、各前記入力トランジスタ(M7、M8)はソース又はエミッタを介して分極電流源(IP)に接続され、前記分極電流源(IP)は前記供給電圧源の第1の端子に接続され、第1の前記入力トランジスタ(M7)のゲート又はベースは前記基準電圧(VREF)を受信し、第2の前記入力トランジスタ(M8)のゲート又はベースは前記適応化電圧(VAGC)を受信すること、
前記第1の入力トランジスタ(M7)のドレイン又はコレクタは、電流ミラーの第2のタイプの伝導性を有する第1のダイオード接続トランジスタ(M5)に接続され、前記電流ミラーは、第2のタイプの伝導性を有しかつゲート又はベースを介して前記第1のダイオード接続トランジスタ(M5)のゲート又はベースに接続される第2のトランジスタ(M4)を含み、前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)のソース又はエミッタは、前記供給電圧源の第2の端子に接続されること、並びに
前記電流ミラーの前記第2のトランジスタ(M4)のドレイン又はコレクタは、前記第2の入力トランジスタ(M8)のドレイン又はコレクタに接続され、前記ダイオード接続レプリカトランジスタ(M2)に前記減衰電流を供給するよう配設されること
を特徴とする、請求項1に記載の電子回路(1)。 - 前記比較手段は、第2のタイプの伝導性を有する出力トランジスタ(M3)を含み、前記出力トランジスタ(M3)は、前記電流ミラーの前記第2のトランジスタ(M4)の前記ドレイン又は前記コレクタと、前記ダイオード接続レプリカトランジスタ(M2)のゲート又はベース及びドレイン又はコレクタとの間に配設され、前記減衰電流を供給するための前記出力トランジスタ(M3)の伝導作用は、前記出力トランジスタ(M3)のゲート又はベースを通る分極電圧(VBN1)によって制御されることを特徴とする、請求項4に記載の電子回路(1)。
- 前記比較手段は、適応化電流(IAGC)の形態の前記適応化信号と、基準電流(IREF)の形態の前記基準信号とを比較するために配設され、
前記比較手段は、前記電流ミラーの第2のタイプの伝導性を有する前記第1のダイオード接続トランジスタ(M5)に前記基準電流(IREF)を供給するための基準電流源を含み、前記基準電流源は前記供給電圧源の前記第1の端子に接続され、
前記電流ミラーは、第2のタイプの伝導性を有しかつ前記ゲート又は前記ベースを介して前記第1のダイオード接続トランジスタ(M5)の前記ゲート又は前記ベースに接続される前記第2のトランジスタ(M4)を含み、前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)の前記ソース又は前記エミッタは、前記供給電圧源の前記第2の端子に接続されること、並びに
前記電流ミラーの前記第2のトランジスタ(M4)の前記ドレイン又は前記コレクタは、前記自動利得制御ユニットから前記適応化電流(IAGC)を受信し、前記基準電流と前記適応化電流との間の差に応じて、前記ダイオード接続レプリカトランジスタ(M2)に前記減衰電流を供給するよう配設されること
を特徴とする、請求項1に記載の電子回路(1)。 - 前記比較手段は、第2のタイプの伝導性を有する前記出力トランジスタ(M3)を含み、前記出力トランジスタ(M3)は、前記電流ミラーの前記第2のトランジスタ(M4)の前記ドレイン又は前記コレクタと、前記ダイオード接続レプリカトランジスタ(M2)の前記ゲート又は前記ベース及び前記ドレイン又は前記コレクタとの間に配設され、前記減衰電流を供給するための前記出力トランジスタ(M3)の伝導作用は、前記出力トランジスタ(M3)の前記ゲート又は前記ベースを通る分極電圧(VBN1)によって制御されることを特徴とする、請求項6に記載の電子回路(1)。
- 前記シャントトランジスタ(M1)、前記レプリカトランジスタ(M2)、並びに前記第1の入力トランジスタ(M7)及び前記第2の入力トランジスタ(M8)は、PMOSトランジスタであること、
前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)並びに前記出力トランジスタ(M3)はNMOSトランジスタであること、並びに
前記分極電流源(IP)は前記供給電圧源の高電位端子(VDD)に接続され、前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)は前記供給電圧源の低電位端子(VSS)に接続されること
を特徴とする、請求項4〜7のいずれか1項に記載の電子回路(1)。 - 前記シャントトランジスタ(M1)、前記レプリカトランジスタ(M2)、並びに前記第1の入力トランジスタ(M7)及び前記第2の入力トランジスタ(M8)は、NMOSトランジスタであること、
前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)並びに前記出力トランジスタ(M3)はPMOSトランジスタであること、並びに
前記分極電流源(IP)は前記供給電圧源の低電位端子(VSS)に接続され、前記電流ミラーの前記第1のトランジスタ(M5)及び前記第2のトランジスタ(M4)は前記供給電圧源の高電位端子(VDD)に接続されること
を特徴とする、請求項4〜7のいずれか1項に記載の電子回路(1)。 - 前記同相電圧(VCM)は、電圧バッファセル(20)を介して前記ダイオード接続レプリカトランジスタ(M2)のソース又はエミッタに供給されることを特徴とする、請求項1〜3のいずれか1項に記載の電子回路(1)。
- 前記比較手段は、第1のタイプの伝導性を有するヒステリシストランジスタ(M6)を含み、前記ヒステリシストランジスタ(M6)は前記ダイオード接続レプリカトランジスタ(M2)に並列に接続され、前記ヒステリシストランジスタ(M6)のソース又はエミッタは、前記レプリカトランジスタ(M2)の前記ソース又は前記エミッタに接続され、前記ヒステリシストランジスタ(M6)のゲート又はベースは、前記ダイオード接続レプリカトランジスタ(M2)の前記ゲート又は前記ベースに接続されること、及び
前記ヒステリシストランジスタ(M6)のドレイン又はコレクタは、前記電流ミラーの前記第1のダイオード接続トランジスタ(M5)の前記ゲート又は前記ベース及びドレイン又はコレクタに接続されること
を特徴とする、請求項1に記載の電子回路(1)。 - 前記ヒステリシストランジスタ(M6)は、前記レプリカトランジスタ(M2)及び前記シャントトランジスタ(M1)と同様、PMOS又はNMOSトランジスタであることを特徴とする、請求項11に記載の電子回路(1)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12190221.7 | 2012-10-26 | ||
EP12190221.7A EP2725711B1 (fr) | 2012-10-26 | 2012-10-26 | Circuit électronique à unité d'atténuation d'au moins un signal d'entrée d'un amplificateur dans une boucle de commande automatique du gain |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014087069A true JP2014087069A (ja) | 2014-05-12 |
JP5735079B2 JP5735079B2 (ja) | 2015-06-17 |
Family
ID=47115525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013221974A Active JP5735079B2 (ja) | 2012-10-26 | 2013-10-25 | 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9007127B2 (ja) |
EP (1) | EP2725711B1 (ja) |
JP (1) | JP5735079B2 (ja) |
CN (1) | CN103795363B (ja) |
TW (1) | TWI599164B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019110378A (ja) * | 2017-12-15 | 2019-07-04 | 株式会社デンソーテン | アンプ回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108472008B (zh) * | 2015-12-02 | 2021-07-23 | 蝴蝶网络有限公司 | 多电平脉冲发生器及相关设备和方法 |
US9492144B1 (en) | 2015-12-02 | 2016-11-15 | Butterfly Network, Inc. | Multi-level pulser and related apparatus and methods |
US10122322B2 (en) * | 2015-12-24 | 2018-11-06 | Skyworks Solutions, Inc. | Dynamic error vector magnitude correction for radio-frequency amplifiers |
CN112583365B (zh) * | 2020-12-11 | 2023-05-12 | 重庆西南集成电路设计有限责任公司 | 带温度补偿及自动衰减功能的位敏跨阻放大器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60182812A (ja) * | 1984-02-29 | 1985-09-18 | Rohm Co Ltd | 自動利得調整回路 |
JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US483961A (en) * | 1892-10-04 | Trap for sinks | ||
US4112384A (en) * | 1977-05-24 | 1978-09-05 | Morgan Industries | Controlled recovery automatic gain control amplifier |
US4471311A (en) * | 1981-04-10 | 1984-09-11 | Pioneer Electronic Corporation | Detector circuit having AGC function |
US4839611A (en) * | 1988-03-07 | 1989-06-13 | Digital Equipment Corporation | Voltage controlled high-frequency attenuator |
US5138277A (en) * | 1990-09-28 | 1992-08-11 | Hazeltine Corp. | Signal processing system having a very long time constant |
JP2703667B2 (ja) * | 1991-01-10 | 1998-01-26 | 三菱電機株式会社 | 電力増幅装置 |
JP2996135B2 (ja) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | 自動利得制御回路 |
US7403071B2 (en) * | 2006-03-14 | 2008-07-22 | Freescale Semiconductor, Inc. | High linearity and low noise amplifier with continuously variable gain control |
US7646231B2 (en) * | 2008-02-11 | 2010-01-12 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | System and method for controlling attenuator |
TWI406512B (zh) * | 2009-05-14 | 2013-08-21 | Ind Tech Res Inst | 接收器 |
WO2011080536A1 (en) * | 2009-12-28 | 2011-07-07 | Nxp B.V. | Adjustable mos resistor |
-
2012
- 2012-10-26 EP EP12190221.7A patent/EP2725711B1/fr active Active
-
2013
- 2013-10-21 US US14/058,372 patent/US9007127B2/en active Active
- 2013-10-23 TW TW102138267A patent/TWI599164B/zh active
- 2013-10-25 CN CN201310511611.8A patent/CN103795363B/zh active Active
- 2013-10-25 JP JP2013221974A patent/JP5735079B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60182812A (ja) * | 1984-02-29 | 1985-09-18 | Rohm Co Ltd | 自動利得調整回路 |
JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019110378A (ja) * | 2017-12-15 | 2019-07-04 | 株式会社デンソーテン | アンプ回路 |
Also Published As
Publication number | Publication date |
---|---|
EP2725711A1 (fr) | 2014-04-30 |
TW201440424A (zh) | 2014-10-16 |
US9007127B2 (en) | 2015-04-14 |
CN103795363B (zh) | 2017-01-04 |
JP5735079B2 (ja) | 2015-06-17 |
EP2725711B1 (fr) | 2020-05-20 |
TWI599164B (zh) | 2017-09-11 |
CN103795363A (zh) | 2014-05-14 |
US20140118069A1 (en) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5735079B2 (ja) | 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路 | |
US20060255860A1 (en) | Method and apparatus for detection of high-speed electrical signals | |
US9178474B2 (en) | Feedback amplifier | |
US7956691B2 (en) | System and method for over-voltage protection of a power amplifier | |
US20130169365A1 (en) | Automatic gain control feedback amplifier | |
JP5616510B2 (ja) | デュアルスロープを用いる増幅器のための自動利得制御電子回路 | |
US9479270B2 (en) | Apparatus and methods for loss of signal detection | |
JP2009516979A (ja) | 単調な可変利得増幅器及び自動利得制御回路 | |
US7466196B2 (en) | Detector for automatic gain control | |
JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
US20170346473A1 (en) | Differential comparator | |
US11171612B2 (en) | Gain modulation circuit | |
US9065408B2 (en) | Voltage controlled amplifier and method of using the same | |
US10298179B2 (en) | Amplifier arrangement and amplification method | |
KR102023439B1 (ko) | 무선 송수신기를 위한 아날로그 기저대역 필터 장치 | |
WO2015146247A1 (ja) | 可変利得トランスインピーダンスアンプ | |
Li et al. | Current mode feed-forward gain control for 0.8 V CMOS hearing aid | |
Belousov et al. | A 84-db wideband low-power variable gain amplifier | |
Teodorowski et al. | Programmable gain amplifier for 13.56 MHz radio receiver in CMOS 90 nm technology | |
US20180198418A1 (en) | Semiconductor device having a low power consumption | |
WO2022241176A1 (en) | Methods and apparatus to demodulate an input signal in a receiver | |
Hosseini et al. | A 450MHz 14dB variable gain amplifier in 0.35 um CMOS process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |