JP2019110378A - アンプ回路 - Google Patents

アンプ回路 Download PDF

Info

Publication number
JP2019110378A
JP2019110378A JP2017240476A JP2017240476A JP2019110378A JP 2019110378 A JP2019110378 A JP 2019110378A JP 2017240476 A JP2017240476 A JP 2017240476A JP 2017240476 A JP2017240476 A JP 2017240476A JP 2019110378 A JP2019110378 A JP 2019110378A
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
signal
external signal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017240476A
Other languages
English (en)
Other versions
JP6986432B2 (ja
Inventor
徹朗 岡野
Tetsuaki Okano
徹朗 岡野
健史 河合
Takeshi Kawai
健史 河合
昌義 平井
Masayoshi Hirai
昌義 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2017240476A priority Critical patent/JP6986432B2/ja
Priority to US16/196,961 priority patent/US10715086B2/en
Publication of JP2019110378A publication Critical patent/JP2019110378A/ja
Application granted granted Critical
Publication of JP6986432B2 publication Critical patent/JP6986432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/534Transformer coupled at the input of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/541Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

【課題】トランスを使用せずに、十分なレベルの検出信号を供給することができるとともに、安定したバイアス電圧を供給することができるアンプ回路を提供する。【解決手段】アンプ回路1は、第1トランジスタQ1と、第2トランジスタQ2と、第1経路20と、第2経路21とを備える。第1トランジスタは、外部から入力される外部信号を増幅する。第2トランジスタは、外部信号のレベルを検出する検出信号を増幅する。第1経路は、第1トランジスタのコレクタから出力される検出信号を第2トランジスタのベースに供給する。第2経路は、第1トランジスタのエミッタからバイアス電圧を第2トランジスタのベースに供給する。【選択図】図3

Description

本発明は、アンプ回路に関する。
従来、アンテナなどで受信された外部信号を増幅するアンプ回路には、外部信号のレベルに応じてアンプのゲインを自動的に調整するAGC(Automatic Gain Control:自動利得制御)回路が設けられることが知られている。かかるアンプ回路は、たとえば、外部信号を増幅する第1トランジスタのエミッタからコレクタにトランスを介して負帰還をかける(例えば、特許文献1参照)。
図4に、従来のAGC回路を備えたアンプ回路1Aを示す。アンプ回路1Aは、第1トランジスタQ11と、第2トランジスタQ12とを備える。アンプ回路1Aの第1トランジスタQ11のベースには、外部から送信される外部信号が入力される。そして、第1トランジスタQ11で外部信号が増幅され、増幅された外部信号(以下、増幅信号とも呼称する。)がコレクタから出力される。
第1トランジスタQ11のエミッタは、トランスT11を介して第1トランジスタQ11のコレクタに接続される。これにより、第1トランジスタQ11のエミッタからコレクタにトランスT11を介して負帰還をかけることができる。従来例のアンプ回路1Aでは、このように負帰還をかけることにより、増幅信号のレベルを検出するための検出信号と、トランジスタを安定に動作させるためのバイアス電圧との両方を、第1トランジスタQ11のエミッタから第2トランジスタQ12に供給することができる。
そして、検出信号とバイアス電圧との両方がベースに供給された第2トランジスタQ12は、かかる検出信号を増幅し、コレクタからレベル検出信号として出力することができる。以上のように、従来のアンプ回路1Aは、検出信号とバイアス電圧との両方を、第1トランジスタQ11のエミッタから第2トランジスタQ12に供給することができる。
特開2002−198747号公報
しかしながら、アンプ回路にトランスを使用することは、コスト抑制の観点からは好ましくない。一方で、トランスを使用せずにアンプ回路を構成した場合、第1トランジスタのエミッタ信号のレベルが小さくなることから、検出信号を第1トランジスタのエミッタから供給することができない。
本発明は、上記に鑑みてなされたものであって、トランスを使用せずに、十分なレベルの検出信号を第1トランジスタから第2トランジスタに供給することができるとともに、安定したバイアス電圧を第2トランジスタに供給することができるアンプ回路を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係るアンプ回路は、第1トランジスタと、第2トランジスタと、第1経路と、第2経路とを備える。前記第1トランジスタは、外部から入力される外部信号を増幅する。前記第2トランジスタは、前記外部信号のレベルを検出する検出信号を増幅する。前記第1経路は、前記第1トランジスタのコレクタと前記第2トランジスタのベースとの間に接続され、前記第1トランジスタのコレクタから出力される前記検出信号を前記第2トランジスタのベースに供給する。前記第2経路は、前記第1トランジスタのエミッタと前記第2トランジスタのベースとの間に接続され、前記第1トランジスタのエミッタからバイアス電圧を前記第2トランジスタのベースに供給する。
本発明によれば、トランスを使用せずに、十分なレベルの検出信号を第1トランジスタから第2トランジスタに供給することができるとともに、安定したバイアス電圧を第2トランジスタに供給することができる。
図1は、実施形態に係るアンテナアンプの概要を示す図である。 図2は、実施形態に係るアンプ回路の構成を示すブロック図である。 図3は、実施形態に係るアンプ回路の主要部を示す接続図である。 図4は、従来例におけるアンプ回路の主要部を示す接続図である。
以下、添付図面を参照して、本願の開示するアンプ回路の実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
<アンテナアンプおよびアンプ回路の構成>
最初に、実施形態に係るアンプ回路1およびアンテナアンプ2の構成について、図1および図2を参照しながら説明する。図1は、実施形態に係るアンテナアンプ2の概要を示す図である。
図1に示すように、たとえば、自動車のリアガラスGにアンテナAとヒータHとが設けられる。かかるアンテナAには、たとえば100MHz程度の周波数帯域で、主としてFM放送用の電波を受信するFM用アンテナA1や、たとえば1MHz程度の周波数帯域で、主としてAM放送の電波を受信するAM用アンテナA2などが含まれる。
そして、かかるアンテナAで受信された外部信号は、リアガラスGに近接して設置されるアンテナアンプ2で増幅される。そしてアンテナアンプ2で増幅された外部信号は、同軸ケーブルCなどを経由して自動車内に設置される再生装置に送信される。
図2は、実施形態に係るアンプ回路1の構成を示すブロック図である。図2に示すアンプ回路1は、図1に示したアンテナアンプ2に備えられる。
アンプ回路1は、信号受信部100から受信した外部信号を増幅して信号再生部101に送信する。信号受信部100は、たとえば、上述のアンテナAであり、FM放送用の電波やAM放送用の電波などの外部信号を受信する。また、信号再生部101は、たとえば、自動車内に設けられる再生装置(FMラジオやAMラジオなど)であり、かかる外部信号を再生する。
ここまで説明したように、かかる外部信号は、FM放送用の電波やAM放送用の電波などとして送信され、レベルが変動する信号である。そして、アンプ回路1は、受信した外部信号のゲインを自動的に調整する。
すなわち、アンテナアンプ2は、アンプ回路1を備えることにより、ゲインが自動的に調整された外部信号を信号再生部101に送信することができる。したがって、実施形態によれば、信号受信部100で受信した外部信号を信号再生部101で安定して再生することができる。
アンプ回路1は、AGC回路10と、外部信号増幅部11とを備える。また、AGC回路10は、検出信号増幅部12と、変換部13と、ゲイン制御部14とを備える。
外部信号増幅部11は、信号受信部100から送信される外部信号を受信する。そして、外部信号増幅部11は、受信された外部信号を増幅して、増幅された外部信号(以下、増幅信号と呼称する。)を信号再生部101に送信する。
検出信号増幅部12は、外部信号増幅部11から送信される増幅信号から分流される検出信号を受信する。すなわち、かかる検出信号は、外部信号増幅部11から送信され、増幅信号のレベルを検出するために用いられる。そして、検出信号増幅部12は、受信された検出信号を増幅して、増幅された検出信号(以下、レベル検出信号と呼称する。)を変換部13に送信する。
変換部13は、検出信号増幅部12から送信されるレベル検出信号を受信する。そして、変換部13は、かかるレベル検出信号を直流信号に変換して、変換されたレベル検出信号(以下、ゲイン制御信号と呼称する。)をゲイン制御部14に送信する。
ゲイン制御部14は、変換部13からゲイン制御信号を受信する。そして、ゲイン制御部14は、かかるゲイン制御信号の値に応じて、外部信号増幅部11に送信される外部信号の出力を調整する。
具体的には、ゲイン制御部14は、ゲイン制御信号の値が小さい場合(すなわち、外部信号のレベルが小さい場合)は、外部信号の減衰量を小さくして外部信号増幅部11に送信する。また、ゲイン制御部14は、ゲイン制御信号の値が大きい場合(すなわち、外部信号のレベルが大きい場合)は、外部信号の減衰量を大きくして外部信号増幅部11に送信する。
これにより、AGC回路10では、外部信号増幅部11に送信される外部信号のゲインを自動的に制御することができる。
<アンプ回路の詳細>
つづいて、アンプ回路1の詳細な構成について、図3を参照しながら説明する。図3は、実施形態に係るアンプ回路1の主要部を示す接続図である。アンプ回路1は、第1トランジスタQ1と、第2トランジスタQ2と、第1経路20と、第2経路21とを備える。第1トランジスタQ1および第2トランジスタQ2は、たとえば、バイポーラトランジスタである。
アンプ回路1の第1トランジスタQ1のベースには、信号受信部100から送信される外部信号が入力される。そして、かかる第1トランジスタQ1で外部信号が増幅され、コレクタから増幅された外部信号(すなわち、増幅信号)が出力される。つまり、第1トランジスタQ1は、上述の外部信号増幅部11に含まれる。
第1トランジスタQ1のコレクタと第2トランジスタQ2のベースとの間には、第1経路20が設けられる。そして、かかる第1経路20を経由して、増幅信号から分流された検出信号が第1トランジスタQ1のコレクタから第2トランジスタQ2のベースに入力される。
さらに、かかる第2トランジスタQ2で検出信号が増幅され、増幅された検出信号(すなわち、レベル検出信号)が第2トランジスタQ2のコレクタから出力される。すなわち、第2トランジスタQ2は、上述の検出信号増幅部12に含まれる。
ここまで説明したように、実施形態では、第1経路20を設けることにより、トランスを使用せずに、十分なレベルの検出信号を第1トランジスタQ1から第2トランジスタQ2に供給することができる。
一方で、第1トランジスタQ1のコレクタ電圧は電源電圧Vccの変動により変化するため、第2トランジスタQ2を安定に動作させるためのバイアス電圧としては使用することができない。
そこで、実施形態では、かかるバイアス電圧を第1トランジスタQ1のエミッタから第2トランジスタQ2のベースに供給する。具体的には、第1トランジスタQ1のエミッタと第2トランジスタQ2のベースとの間に第2経路21が設けられ、かかる第2経路21を経由して、第1トランジスタQ1のエミッタから第2トランジスタQ2のベースにバイアス電圧が入力される。
ここで、第1トランジスタQ1のエミッタ電圧は、抵抗R1、R2、R4からなる電流帰還バイアス回路によって十分に安定していることから、第2トランジスタQ2を安定して動作させることができる。したがって、実施形態によれば、第2経路21を設けることにより、第2トランジスタQ2で検出信号を安定して増幅させることができる。
ここまで説明したように、実施形態では、第1経路20および第2経路21を設けることにより、第2トランジスタQ2を安定に動作させることができるとともに、トランスを使用せずに十分なレベルの検出信号を第1トランジスタQ1から第2トランジスタQ2に供給することができる。
また、実施形態では、第2経路21にチョークコイルL1が設けられるとよい。これにより、第1トランジスタQ1のコレクタから出力され、高周波成分を有する検出信号が、第2経路21を経由して第1トランジスタQ1のエミッタに漏洩することを抑制することができる。
また、第1経路20にコンデンサC1が設けられるとよい。これにより、第1トランジスタQ1のエミッタから出力され、電圧がほぼ一定であるバイアス電圧が、第1経路20を経由して第1トランジスタQ1のコレクタに漏洩することを抑制することができる。
アンプ回路1におけるその他の箇所の説明を続ける。第1トランジスタQ1のベースは、抵抗R1と抵抗R2を介して、電源電圧Vccに接続される。また、かかる抵抗R1と抵抗R2との間には、定電圧回路22が接続される。
かかる定電圧回路22は、たとえば、抵抗R1と抵抗R2との間を、それぞれ順方向に直列に接続されたピンダイオードD1〜D4を介して接地するとともに、コンデンサC2を介して接地することにより構成される。
かかる定電圧回路22により、第1トランジスタQ1のベースにより安定したバイアス電圧を供給することができる。したがって、実施形態によれば、第1トランジスタQ1で外部信号をより安定して増幅させることができる。なお、定電圧回路22は、上述のピンダイオードD1〜D4およびコンデンサC2を用いた構成に限られることはない。
第1トランジスタQ1のコレクタは、電源電圧Vccに接続されるとともに、コンデンサC3と抵抗R3とを介して第1トランジスタQ1のベースに接続される。第1トランジスタQ1のエミッタは、チョークコイルL2と、並列接続されたコンデンサC4および抵抗R4とを介して接地される。なお、チョークコイルL2は、上述の第2経路21に配置される。
第2トランジスタQ2のコレクタは、抵抗R5を介して電源電圧Vccに接続される。また、かかる抵抗R5と電源電圧Vccとの間は、コンデンサC5を介して接地される。第2トランジスタQ2のエミッタは、並列接続されたコンデンサC6および抵抗R6を介して接地される。
また、実施形態では、アンプ回路1における第1トランジスタQ1のベースの上流側にゲイン制御部14が接続される。かかるゲイン制御部14は、いわゆるアッテネータ回路と呼ばれるものであり、たとえば、ピンダイオードD5、D6と、コンデンサC7とで構成される。
ゲイン制御部14では、ピンダイオードD5、D6が順方向に直列に接続されるとともに、ピンダイオードD5のアノードがコンデンサC7を介して接地され、ピンダイオードD6のカソードが接地される。また、ピンダイオードD5とピンダイオードD6との間が第1トランジスタQ1のベースの上流側に接続される。そして、ピンダイオードD5とコンデンサC7との間に、図2で示した変換部13で変換されたゲイン制御信号が入力される。
このゲイン制御部14では、入力されるゲイン制御信号の値が小さい場合(すなわち、外部信号のレベルが小さい場合)には、ピンダイオードD6の抵抗値が大きくなる。したがって、入力されるゲイン制御信号の値が小さい場合、外部信号がピンダイオードD6にほとんど通流しないことから、第1トランジスタQ1に入力される外部信号を小さく減衰させることができる。
一方で、ゲイン制御部14に入力されるゲイン制御信号の値が大きい場合(すなわち、外部信号のレベルが大きい場合)には、ピンダイオードD6の抵抗値が小さくなる。したがって、入力されるゲイン制御信号の値が大きい場合、外部信号がピンダイオードD6に多く通流することから、第1トランジスタQ1に入力される外部信号を大きく減衰させることができる。
このように、実施形態にかかるゲイン制御部14では、変換部13で変換されたゲイン制御信号の値に基づいて、第1トランジスタQ1のベースに入力される外部信号を減衰させることができる。なお、ゲイン制御部14は、上述のピンダイオードD5、D6およびコンデンサC7を用いた構成に限られることはない。
また、図3では変換部13の詳細は図示しないが、高周波成分を有するレベル検出信号を直流信号であるゲイン制御信号に変換することができる既存の回路(たとえば包絡線検波回路等)を用いることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。たとえば、実施形態では、アンテナアンプ2に用いられるアンプ回路1について示したが、アンプ回路1はアンテナアンプに用いられる場合に限られず、自動利得制御が行われる装置であればどのような装置に用いられてもよい。
また、図1で示したように、アンテナアンプ2にFM用アンテナA1とAM用アンテナA2とが接続される場合、アンテナアンプ2には、FM用アンテナA1用のアンプ回路1と、AM用アンテナA2用のアンプ回路1とがそれぞれ設けられるとよい。
なお、図3で示したアンプ回路1はあくまで一例であり、図3に記載された抵抗やコンデンサ、チョークコイルは適宜省略できるとともに、図3に記載されたアンプ回路1に抵抗やコンデンサ、チョークコイルなどを適宜追加してもよい。
実施形態に係るアンプ回路1は、第1トランジスタQ1と、第2トランジスタQ2と、第1経路20と、第2経路21とを備える。第1トランジスタQ1は、外部から入力される外部信号を増幅する。第2トランジスタQ2は、外部信号のレベルを検出する検出信号を増幅する。第1経路20は、第1トランジスタQ1のコレクタと第2トランジスタQ2のベースとの間に接続され、第1トランジスタQ1のコレクタから出力される検出信号を第2トランジスタQ2のベースに供給する。第2経路21は、第1トランジスタQ1のエミッタと第2トランジスタQ2のベースとの間に接続され、第1トランジスタQ1のエミッタからバイアス電圧を第2トランジスタQ2のベースに供給する。これにより、トランスを使用せずに、十分なレベルの検出信号を第1トランジスタQ1から第2トランジスタQ2に供給することができるとともに、安定したバイアス電圧を第2トランジスタQ2に供給することができる。
また、実施形態に係るアンプ回路1は、第2トランジスタQ2で増幅された検出信号(レベル検出信号)に基づいて、第1トランジスタQ1のベースに入力される外部信号を減衰させるゲイン制御部14をさらに備える。これにより、外部信号増幅部11に送信される外部信号のゲインを自動的に制御することができる。
また、実施形態に係るアンプ回路1は、第2経路21にチョークコイルL1を備える。これにより、第1トランジスタQ1のコレクタから出力され、高周波成分を有する検出信号が、第2経路21を経由して第1トランジスタQ1のエミッタに漏洩することを抑制することができる。
また、実施形態に係るアンプ回路1は、第1経路20にコンデンサC1を備える。これにより、第1トランジスタQ1のエミッタから出力され、電圧がほぼ一定であるバイアス電圧が、第1経路20を経由して第1トランジスタQ1のコレクタに漏洩することを抑制することができる。
また、実施形態に係るアンプ回路1は、第1トランジスタQ1のベースに供給されるバイアス電圧を一定にする定電圧回路22を備える。これにより、第1トランジスタQ1で外部信号を安定して増幅させることができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細及び代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲及びその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
1 アンプ回路
2 アンテナアンプ
10 AGC回路
11 外部信号増幅部
12 検出信号増幅部
13 変換部
14 ゲイン制御部
20 第1経路
21 第2経路
22 定電圧回路
100 信号受信部
101 信号再生部
Q1 第1トランジスタ
Q2 第2トランジスタ
C1〜C7 コンデンサ
L1、L2 チョークコイル
R1〜R6 抵抗
D1〜D6 ピンダイオード

Claims (5)

  1. 外部から入力される外部信号を増幅する第1トランジスタと、
    前記外部信号のレベルを検出する検出信号を増幅する第2トランジスタと、
    前記第1トランジスタのコレクタと前記第2トランジスタのベースとの間に接続され、前記第1トランジスタのコレクタから出力される前記検出信号を前記第2トランジスタのベースに供給する第1経路と、
    前記第1トランジスタのエミッタと前記第2トランジスタのベースとの間に接続され、前記第1トランジスタのエミッタからバイアス電圧を前記第2トランジスタのベースに供給する第2経路と、を備える
    ことを特徴とするアンプ回路。
  2. 前記第2トランジスタで増幅された前記検出信号に基づいて、前記第1トランジスタのベースに入力される前記外部信号を減衰させるゲイン制御部をさらに備える
    ことを特徴とする請求項1に記載のアンプ回路。
  3. 前記第2経路にチョークコイルを備えること
    を特徴とする請求項1または2に記載のアンプ回路。
  4. 前記第1経路にコンデンサを備えること
    を特徴とする請求項1〜3のいずれか一つに記載のアンプ回路。
  5. 前記第1トランジスタのベースに供給されるバイアス電圧を一定にする定電圧回路を備えること
    を特徴とする請求項1〜4のいずれか一つに記載のアンプ回路。
JP2017240476A 2017-12-15 2017-12-15 アンプ回路 Active JP6986432B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017240476A JP6986432B2 (ja) 2017-12-15 2017-12-15 アンプ回路
US16/196,961 US10715086B2 (en) 2017-12-15 2018-11-20 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240476A JP6986432B2 (ja) 2017-12-15 2017-12-15 アンプ回路

Publications (2)

Publication Number Publication Date
JP2019110378A true JP2019110378A (ja) 2019-07-04
JP6986432B2 JP6986432B2 (ja) 2021-12-22

Family

ID=66816475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240476A Active JP6986432B2 (ja) 2017-12-15 2017-12-15 アンプ回路

Country Status (2)

Country Link
US (1) US10715086B2 (ja)
JP (1) JP6986432B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575649A (en) * 1969-09-18 1971-04-20 Joseph W Mathews Moving coil direct current reciprocating motor
JPH0865102A (ja) * 1994-06-13 1996-03-08 Takeshi Ikeda 同調増幅器
JPH1051272A (ja) * 1996-07-30 1998-02-20 Takeshi Ikeda 同調制御方式
JPH11330873A (ja) * 1998-05-14 1999-11-30 Matsushita Electric Ind Co Ltd 送信アンプ
JP2007006484A (ja) * 2005-06-21 2007-01-11 Seiko Epson Corp 差動増幅器
JP2014087069A (ja) * 2012-10-26 2014-05-12 Em Microelectronic Marin Sa 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3229119A (en) * 1963-05-17 1966-01-11 Sylvania Electric Prod Transistor logic circuits
US3376388A (en) * 1963-09-26 1968-04-02 Martin G. Reiffin Direct-current-coupled transistor power amplifiers
US3555442A (en) * 1969-05-12 1971-01-12 Philco Ford Corp Transistorized push-pull amplifier circuit utilizing dual bias supply
US4718119A (en) * 1984-08-27 1988-01-05 Motorola Inc. AGC circuit including a precision voltage clamp and method
US5537080A (en) * 1995-06-06 1996-07-16 Chawla; Yogendra K. Gain stability arrangement for HV MOSFET power amplifier
JP2002198747A (ja) 2000-12-26 2002-07-12 Fujitsu Ten Ltd 高周波増幅回路およびアンテナアンプ
JPWO2008114511A1 (ja) * 2007-03-19 2010-07-01 パナソニック株式会社 Agc回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575649A (en) * 1969-09-18 1971-04-20 Joseph W Mathews Moving coil direct current reciprocating motor
JPH0865102A (ja) * 1994-06-13 1996-03-08 Takeshi Ikeda 同調増幅器
JPH1051272A (ja) * 1996-07-30 1998-02-20 Takeshi Ikeda 同調制御方式
JPH11330873A (ja) * 1998-05-14 1999-11-30 Matsushita Electric Ind Co Ltd 送信アンプ
JP2007006484A (ja) * 2005-06-21 2007-01-11 Seiko Epson Corp 差動増幅器
JP2014087069A (ja) * 2012-10-26 2014-05-12 Em Microelectronic Marin Sa 自動利得制御ループ内の増幅器の少なくとも1つの入力信号を減衰させるためのユニットを有する電子回路

Also Published As

Publication number Publication date
JP6986432B2 (ja) 2021-12-22
US10715086B2 (en) 2020-07-14
US20190190454A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US7315211B1 (en) Sliding bias controller for use with radio frequency power amplifiers
CN109428557B (zh) 功率放大电路
US7710197B2 (en) Low offset envelope detector and method of use
US8229373B2 (en) High frequency power amplifier, transmitter and mobile communication terminal using the power amplifier
US6950636B2 (en) Power amplifier control driver having over-current protection and linear control
JP5138990B2 (ja) 前置増幅器および光受信装置
US8902002B2 (en) Adaptive biasing scheme for an amplifier
US7454179B1 (en) Radio frequency power detector and decision circuit used with DC supply voltage controlled power amplifiers
US6466772B1 (en) Apparatus and method for improving power control loop linearity
US7049893B2 (en) Apparatus, methods and articles of manufacture for power amplifier control in a communication system
KR20130077432A (ko) 자동 이득 조절 귀환 증폭기
US20190356283A1 (en) Amplifier device
US6424212B1 (en) Power amplifiers
KR102585869B1 (ko) 선형성을 개선한 증폭 장치
US11050392B2 (en) Bias device
JP6986432B2 (ja) アンプ回路
US7157977B2 (en) Automatic gain control feedback amplifier
US7683694B2 (en) Low noise logarithmic detector
US20090015295A1 (en) Envelope detector having reduced harmonic interference
US7282995B2 (en) Variable gain amplifier
US20120018622A1 (en) Differential amplifier with function of variable gain and optical receiver implemented with the same
JP2006333107A (ja) バイアス回路およびそれを用いた電力増幅器、無線通信装置
EP2862272A1 (en) Interference suppression for switched mode power supply with error correction
JP2011171812A (ja) 光受信器
JP3343005B2 (ja) ミュート機能付き光受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6986432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150