JP2015185581A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2015185581A
JP2015185581A JP2014058367A JP2014058367A JP2015185581A JP 2015185581 A JP2015185581 A JP 2015185581A JP 2014058367 A JP2014058367 A JP 2014058367A JP 2014058367 A JP2014058367 A JP 2014058367A JP 2015185581 A JP2015185581 A JP 2015185581A
Authority
JP
Japan
Prior art keywords
magnetization
ferromagnetic layer
period
layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014058367A
Other languages
English (en)
Other versions
JP6018599B2 (ja
Inventor
大輔 才田
Daisuke Saida
大輔 才田
尚治 下村
Naoharu Shimomura
尚治 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014058367A priority Critical patent/JP6018599B2/ja
Priority to PCT/JP2015/053156 priority patent/WO2015141313A1/ja
Publication of JP2015185581A publication Critical patent/JP2015185581A/ja
Priority to US15/248,596 priority patent/US9722173B2/en
Application granted granted Critical
Publication of JP6018599B2 publication Critical patent/JP6018599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
    • H01F1/0306—Metals or alloys, e.g. LAVES phase alloys of the MgCu2-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】反転電流を低減した不揮発性記憶装置を提供する。【解決手段】実施形態によれば、積層体と制御部とを含む不揮発性記憶装置が提供される。積層体は、磁化の方向が固定された第１強磁性層と、第２強磁性層と、第１非磁性層とを含む。第２強磁性層は、第１強磁性層と積層され磁化の方向が可変の第１部分と、第１部分と積層され磁化の方向が可変の第２部分と、を含む。第１部分の磁気共鳴周波数は、第２部分の磁気共鳴周波数とは異なる。制御部は、書込期間において積層体に電流を流す。第１、２部分の磁化の方向は、電流の向きに応じた方向に向く。書込期間は、第１、２期間を含む。電流は、第１期間において第１値であり、第２期間において第１値よりも小さい第２値である。第１期間の長さは、第２強磁性層全体の磁気共鳴周波数の逆数の奇数倍の絶対値の０．９倍以上１．１倍以下である。【選択図】図１

Description

本発明の実施形態は、不揮発性記憶装置に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ:Magnetic Random Access Memory）において、トンネル磁気抵抗（ＴＭＲ:Tunneling MagnetoResistive）効果を示す強磁性トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をデータ記憶部に用いる構成がある。この構成は、高速・大容量の不揮発性記憶装置として注目を集めている。このような不揮発性記憶装置において、磁化反転を行う際の反転電流を低減することが望まれる。
特開２０１０−２０５３３５号公報
本発明の実施形態は、反転電流を低減した不揮発性記憶装置を提供する。
本発明の実施形態によれば、積層体と、制御部と、を含む不揮発性記憶装置が提供される。前記積層体は、第１強磁性層と、第２強磁性層と、非磁性層と、を含む。前記第１強磁性層の磁化の方向は、固定されている。前記第２強磁性層は、前記第１強磁性層と積層され、第１部分と、第２部分と、を含む。前記第１部分の磁化の方向は可変である。前記第２部分は、前記第１強磁性層と前記第２強磁性層との積層方向に前記第１部分と積層され磁化の方向が可変である。前記第１部分の磁気共鳴周波数は前記第２部分の磁気共鳴周波数とは異なる。前記第１非磁性層は、前記第１強磁性層と前記第２強磁性層との間に設けられる。前記制御部は、前記積層体と電気的に接続され、書込期間において前記積層体に電流を流す。前記第１部分の前記磁化の方向及び前記第２部分の前記磁化の方向は、前記電流の向きに応じた方向に向く。前記書込期間は、第１期間と、前記第１期間とは異なる第２期間と、を含む。前記電流は、前記第１期間において第１値であり、前記第２期間において前記第１値よりも小さい第２値である。前記第１期間の長さは、前記第２強磁性層全体の磁気共鳴周波数の逆数の奇数倍の絶対値の０．９倍以上１．１倍以下である。
第１の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 図２（ａ）及び図２（ｂ）は、磁化を示す模式図である。 図３（ａ）〜図３（ｆ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。 図４（ａ）及び図４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。 実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る磁気記憶部のシミュレーションの条件を示す模式図である。 図７（ａ）〜図７（ｃ）は、第１の実施形態に係る磁気記憶部のシミュレーション結果を示す模式図である。 第１の実施形態に係る磁気記憶部のシミュレーション結果を示すグラフ図である。 第１の実施形態に係る磁気記憶部のシミュレーション結果を示すグラフ図である。 第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 図１３（ａ）〜図１３（ｃ）は、第１の実施形態に係る不揮発性記憶装置を示すグラフ図である。 図１４（ａ）〜図１４（ｃ）は、第１の実施形態に係る不揮発性記憶装置を示すグラフ図である。 図１５（ａ）〜図１５（ｃ）は、第１の実施形態に係る不揮発性記憶装置を示すグラフ図である。 第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 図１９（ａ）及び図１９（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式図である。 図２０（ａ）〜図２０（ｃ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
図１に表したように、本実施形態に係る不揮発性記憶装置６１０は、磁気記憶素子１１０と、制御部５５０と、を含む。
磁気記憶素子１１０は、積層体ＳＢ１を含む。制御部５５０は、磁気記憶素子１１０と電気的に接続される。制御部５５０は、磁気記憶素子１１０に対して電圧の印加及び電流の供給を行うことにより、磁気記憶素子１１０の動作を制御する。
積層体ＳＢ１は、第１強磁性層１０と、第２強磁性層２０と、第１非磁性層１０ｎと、を含む。
第１強磁性層１０は、主面１０ａを有する。第１強磁性層１０の磁化１０ｍの方向は、実質的に固定されている。第１強磁性層１０の磁化１０ｍの方向は、例えば、主面１０ａに対して垂直な成分を有する。第１強磁性層１０の磁化１０ｍの方向は、主面１０ａに対して非平行である。
第２強磁性層２０は、第１強磁性層１０と積層される。第２強磁性層２０は、第１部分２１と、第２部分２２と、を含む。第１部分２１の磁化２１ｍの方向は、可変である。第２部分２２は、第１強磁性層１０と第２強磁性層２０との積層方向ＳＤ１に第１部分２１と積層される。積層方向ＳＤ１は、例えば、主面１０ａに対して垂直である。この例では、第１強磁性層１０と第１部分２１との間に第２部分２２が設けられる。第２部分２２の磁化２２ｍの方向は、可変である。第１部分２１の磁化２１ｍは、第２部分２２の磁化２２ｍと強磁性結合、反強磁性結合、または静磁結合している。第２部分２２の磁気共鳴周波数（第２磁気共鳴周波数）は、第１部分２１の磁気共鳴周波数（第１磁気共鳴周波数）よりも低い。第１部分２１の磁気共鳴周波数は、例えば、２０ＧＨｚ以上である。第２部分２２の磁気共鳴周波数は、例えば、２０ＧＨｚ未満であり、より好ましくは、１５ＧＨｚ以下である。
第１部分２１及び第２部分２２には、例えば、合金が用いられる。第２部分２２に含まれる少なくとも１つの元素の濃度は、第１部分２１に含まれる同じ元素の濃度と異なる。すなわち、第２部分２２に含まれる合金の組成比は、第１部分２１に含まれる合金の組成比と異なる。第２部分２２は、例えば、第２強磁性層２０において、第１部分２１と合金の組成比を変えた部分である。
第２部分２２の材料は、第１部分２１の材料と異なってもよい。この場合、第１部分２１及び第２部分２２は、それぞれ第２強磁性層２０に含まれる１つの層と見なすことができる。すなわち、第２強磁性層２０は、第１層と第２層とを含む積層体でもよい。
第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０との間に設けられる。第１非磁性層１０ｎは、例えば、第１強磁性層１０及び第２強磁性層２０に接する。第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎは、積層方向ＳＤ１に積層されている。
本願明細書において、積層されている状態は、直接接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる場合も含む。
積層体ＳＢ１の積層方向ＳＤ１に対して平行な方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｘ軸とＺ軸とに対して垂直な軸をＹ軸とする。積層体ＳＢ１に含まれる層の膜面は、Ｘ−Ｙ平面に対して平行である。例えば、主面１０ａは、Ｘ−Ｙ平面に対して平行である。
この例では、磁気記憶素子１１０が、第１導電層８１と、第２導電層８２と、をさらに含む。積層体ＳＢ１は、第１導電層８１と第２導電層８２との間に配置される。第２強磁性層２０は、第１強磁性層１０と第２導電層８２との間に配置される。第１導電層８１は、第１強磁性層１０に電気的に接続される。第２導電層８２は、第２強磁性層２０に電気的に接続される。
第１導電層８１及び第２導電層８２は、制御部５５０と電気的に接続される。磁気記憶素子１１０は、第１導電層８１及び第２導電層８２を介して制御部５５０と直接または間接に接続される。第１導電層８１及び第２導電層８２は、磁気記憶素子１１０とは別と見なしても良い。不揮発性記憶装置６１０は、例えば、第１配線９１及び第２配線９２をさらに含む（図２１参照）。第１配線９１は、例えば、第１導電層８１に電気的に接続される。第２配線９２は、例えば、第２導電層８２に電気的に接続される。制御部５５０は、例えば、第１配線９１及び第２配線９２を介して磁気記憶素子１１０と電気的に接続される。
実施形態に係る不揮発性記憶装置６１０によれば、書き込み時の電流値を低減させることができる。また、磁気記憶素子１１０では、第１部分２１の磁化２１ｍと第２部分２２の磁化２２ｍとが、強磁性結合、反強磁性結合、または静磁結合している。これにより、例えば、静磁状態における第２強磁性層２０のΔ値すなわち熱擾乱耐性を高めることができる。従って、磁気記憶素子１１０及び不揮発性記憶装置６１０の誤動作を抑制することができる。例えば、磁気記憶素子１１０の記憶保持時間を長時間化できる。
Δ値とは、例えば、第２強磁性層２０の磁気異方性エネルギーと熱エネルギーとの比である。Δ値は、例えば、次の式で表すことができる。
Δ＝Ｋｕ・Ｖ／ＫＢ・Ｔ
上記の式において、Ｋｕは有効磁気異方性定数であり、Ｖは第２強磁性層２０の体積であり、ＫＢはボルツマン定数であり、Ｔは磁気記憶素子１１０の絶対温度である。
以下では、磁気記憶素子１１０の構成及び動作の例について説明する。以下の説明は、磁気記憶素子１１０に加え、実施形態に係る、後述する他の磁気記憶素子にも適用できる。
磁気記憶素子１１０においては、積層方向ＳＤ１に積層体ＳＢ１に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させる。これにより、第２強磁性層２０の第１部分２１の磁化２１ｍの方向及び第２部分２２の磁化２２ｍの方向が、電流の向きに応じた方向に決定される。
第１強磁性層１０は、例えば、第１の磁化固定層として機能する。第１強磁性層１０においては、例えば、磁化１０ｍが膜面に対して略垂直方向に固定されている。第１強磁性層１０の磁化１０ｍの方向は、積層方向ＳＤ１と略平行である。
第２強磁性層２０の第１部分２１においては、例えば、第１部分２１の磁化２１ｍの方向は、膜面に対して略垂直方向で、積層方向ＳＤ１と略平行である。第１部分２１の磁化２１ｍは、反転可能である。第１部分２１は、データを記憶する役割をもつ。第１部分２１は、例えば、磁気記憶層として機能する。
第２強磁性層２０の第２部分２２においては、例えば、第２部分２２の磁化２２ｍの方向は、膜面に対して略垂直方向で、積層方向ＳＤ１と略平行である。第２部分２２の磁化２２ｍは、反転可能である。第２部分２２の磁化２２ｍは、例えば、積層方向ＳＤ１に電流が積層体ＳＢ１に流れた際に、第１部分２１の磁化２１ｍよりも早く磁化反転して、第１部分２１の磁化２１ｍの磁化反転をアシストする。第２部分２２は、例えば、第１部分２１の磁化反転のトリガとして機能する。第２部分２２は、例えば、トリガ層である。
なお、第２部分２２もデータの記憶保持に寄与する。従って、第２強磁性層２０を磁気記憶層とし、第１部分２１を記憶保持の本体部分、第２部分２２を磁化反転のトリガ部分と考えてもよい。
第１非磁性層１０ｎは、スペーサ層として機能する。第１非磁性層１０ｎが絶縁材料に基づくトンネルバリア層である場合に、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０を含む積層体ＳＢ１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）の構造を有する。
図２（ａ）及び図２（ｂ）は、磁化を例示する模式図である。
図２（ａ）は、垂直磁化膜における磁化を例示している。図２（ｂ）は、面内磁化膜における磁化を例示している。
図２（ａ）及び図２（ｂ）に表したように、積層方向ＳＤ１に対して垂直な１つの方向を面内方向ＳＤ２とする。面内方向ＳＤ２は、Ｘ−Ｙ平面内の方向である。磁化７２の面内磁化成分７２ｂは、磁化７２をＸ−Ｙ平面に投影した成分である。面内磁化成分７２ｂは、面内方向ＳＤ２に対して平行である。磁化７２の垂直磁化成分７２ａは、磁化７２をＺ軸方向に投影した成分である。垂直磁化成分７２ａは、積層方向ＳＤ１に対して平行である。
図２（ａ）に表したように、垂直磁化膜においては、垂直磁化成分７２ａが、面内磁化成分７２ｂよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。
図２（ｂ）に表したように、面内磁化膜においては、面内磁化成分７２ｂが、垂直磁化成分７２ａよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。
説明の便宜上、第１強磁性層１０から第２強磁性層２０に向かう方向を「上」または「上向き」と言う。第２強磁性層２０から第１強磁性層１０に向かう方向を「下」または「下向き」と言う。
既に説明したように、第１強磁性層１０の磁化１０ｍの方向は、実質的に固定される。
図１に表したように、磁気記憶素子１１０において、第１強磁性層１０の磁化１０ｍの方向は上向きである。ただし、第１強磁性層１０の磁化１０ｍの方向は、種々の変形が可能である。例えば、第１強磁性層１０の磁化１０ｍの方向を下向きとしてもよい。
磁気記憶素子１１０において、例えば、第１導電層８１及び第２導電層８２を介して、積層体ＳＢ１に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。
磁気記憶素子１１０においては、電子電流を積層体ＳＢ１に流すことによって、第１部分２１の磁化２１ｍの方向及び第２部分２２の磁化２２ｍの方向を制御することができる。具体的には、電子電流の流れる向き（極性）を変えることで第１部分２１の磁化２１ｍの向き及び第２部分２２の磁化２２ｍの向きを反転させることができる。情報を記憶させる場合において、例えば、第１部分２１の磁化２１ｍの方向に応じて、「０」と「１」とがそれぞれ割り当てられる。磁気記憶素子１１０は、第１状態、または、第１状態とは異なる第２状態、を有する。第１状態及び第２状態のそれぞれは、第１部分２１の磁化２１ｍの異なる２つの方向に対応している。
磁気記憶素子１１０における動作の具体例として、まず「書き込み」動作の例について説明する。
図３（ａ）〜図３（ｆ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
これらの図は、磁気記憶素子１１０における「書き込み」動作の際の積層体ＳＢ１の状態を例示している。書き込み動作においては、第１強磁性層１０の膜面及び第２強磁性層２０の膜面を横切るように電子電流６０（書込電流Ｉｗ）を流すことにより、第２強磁性層２０に対して書き込み動作が実施される。ここでは、第１非磁性層１０ｎを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。
「ノーマルタイプ」の磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗が、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化１０ｍが第２強磁性層２０の磁化２１ｍ、２２ｍに対して平行である時には、反平行である時よりも低い。
図３（ａ）〜図３（ｃ）は、第２強磁性層２０の第１部分２１の磁化２１ｍ及び第２部分２２の磁化２２ｍの向きを上向きから下向きに反転させる場合を例示している。
図３（ａ）は、電子電流６０を流し始めた状態を例示している。図３（ｃ）は、電子電流６０を流し終えた状態（磁化２１ｍ及び磁化２２ｍが反転した状態）を例示している。図３（ｂ）は、その途中の状態を例示している。
図３（ａ）に表したように、磁化２１ｍの向き及び磁化２２ｍの向きを上向きから下向きに反転させる場合には、第２強磁性層２０から第１強磁性層１０に向けて電子電流６０を流す。すなわち、下向きに電子電流６０を流す。
実施形態において、電子電流６０は、後述するように、複数の周波数成分を含む。複数の周波数成分のそれぞれは、互いに異なる振幅を有する。例えば、複数の成分は、基本周波数で振動する成分と、高周波成分と、を含む。例えば、高周波成分は、基本周波数の奇数倍で振動する成分である。例えば、複数の成分のそれぞれのうち、低い周波数で振動する成分ほど、振幅が大きい。
電子電流６０を下向きに流すと、第１非磁性層１０ｎを通過した電子のうちで、第１強磁性層１０の磁化１０ｍと同じ向き（この例において上向き）のスピンをもった電子は、第１強磁性層１０を通過する。一方、第１強磁性層１０の磁化１０ｍに対して逆向き（この例において下向き）のスピンをもった電子は、第１強磁性層１０と第１非磁性層１０ｎとの界面において反射される。この反射された電子のスピンの角運動量は、第２強磁性層２０へ伝達され、第２強磁性層２０の磁化２１ｍ及び磁化２２ｍに作用する。
前述のように、電子電流６０は、複数の周波数で振動する成分を含む。このため、反射された電子のスピンの角運動量ａＪも、複数の周波数で振動する成分を含む。スピン角運動量ａＪは、例えば、ａＪ＝ｈ（ｂａｒ）×ｇ（ｔｈｅｔａ）／（２ｄＭｅ）×ｊという関係で磁界と結びつく。このため、その周波数成分を有する磁界（振動磁界）が第２強磁性層２０の磁化２１ｍ及び磁化２２ｍに作用するともいえる。なお、ｈ（ｂａｒ）、ｇ（ｔｈｅｔａ）、ｄ、Ｍ、ｅは、それぞれ、プランク定数を２πで割った値、スピン注入効率、膜厚、磁化、電気素量である。例えば、電子電流６０の成分のうち、低い周波数で振動する成分ほど振幅が大きいため、振動磁界においても、低い周波数で振動する成分は比較的振幅が大きい。例えば、高周波成分のうち比較的周波数が低い成分の周波数と、第２強磁性層２０（記憶層とトリガ層との全体）の磁気共鳴周波数と、が近い場合を考える。
図３（ｂ）に表したように、第１強磁性層１０との界面で反射するスピン偏極した電子によって生じる振動磁界は、第２強磁性層２０（記憶層とトリガ層との全体）の共鳴周波数に対応した周波数成分を有する。このため、スピン角運動量が共鳴周波数に対応した周波数成分を含まない場合と比べて小さい電流で、トリガ層の磁化２２ｍの向きが上向きから下向きに反転する。例えば、これに引きずられて記憶層の磁化２１ｍの向きが反転する。
図３（ｃ）に表したように、第２部分２２の磁化２２ｍの向きが上向きから下向きに反転すると、スピン偏極した電子の作用、及び強磁性結合、反強磁性結合、または静磁結合した磁化２２ｍの作用、により、第１部分２１の磁化２１ｍの向きが、上向きから下向きに反転する。
電子電流６０の供給を停止すると、磁化２１ｍの向き及び磁化２２ｍの向きが、上向きから下向きに反転した状態で保持される。この向きの磁化２１ｍ及び磁化２２ｍを有する第２強磁性層２０の状態に、例えば「０」を割り当てる。磁気記憶素子１１０は、例えば、第２強磁性層２０の磁化２１ｍの向き及び磁化２２ｍの向きが下向きである状態が、第１状態に対応する。
図３（ｄ）〜図３（ｆ）は、第１部分２１の磁化２１ｍ及び第２部分２２の磁化２２ｍの向きを下向きから上向きに反転させる場合を例示している。
図３（ｄ）は、電子電流６０を流し始めた状態を例示している。図３（ｆ）は、電子電流６０を流し終えた状態（磁化２１ｍ及び磁化２２ｍが反転した状態）を例示している。図３（ｅ）は、その途中の状態を例示している。
図３（ｄ）に表したように、磁化２１ｍの向き及び磁化２２ｍの向きを下向きから上向きに反転させる場合には、第１強磁性層１０から第２強磁性層２０に向けて電子電流６０を流す。すなわち、上向きに電子電流６０を流す。
図３（ｅ）に表したように、電子電流６０を上向きに流すと、第１強磁性層１０の磁化１０ｍと同じ向き（この例において上向き）のスピンをもった電子は、第１強磁性層１０を通過し、第２強磁性層２０へ伝達される。例えば、上向きのスピンをもった電子によって、振動する磁界が生じる。この振動磁界のアシストによって、第２部分２２の磁化２２ｍの向きは、アシストのない場合よりも小さい電流によって下向きから上向きに反転する。例えば、これに引きずられて、記憶層の磁化２１ｍの向きが反転する。
図３（ｆ）に表したように、電子電流６０の供給を停止すると、磁化２１ｍの向き及び磁化２２ｍの向きが、下向きから上向きに反転した状態で保持される。この向きの磁化２１ｍ及び磁化２２ｍを有する第２強磁性層２０の状態に、例えば「１」を割り当てる。磁気記憶素子１１０は、例えば、第２強磁性層２０の磁化２１ｍ及び磁化２２ｍの向きが上向きである状態が、第２状態に対応する。
このような作用に基づいて、第２強磁性層２０の異なる複数の状態のそれぞれに、「０」または「１」が適宜割り当てられる。これにより、磁気記憶素子１１０における「書き込み」が実施される。
磁気抵抗効果が「リバースタイプ」の場合は、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化１０ｍが第２強磁性層２０の磁化２１ｍ及び２２ｍに対して平行である時には、反平行である時よりも高い。リバースタイプにおける「書き込み」動作は、ノーマルタイプの場合と同様である。
この例においては、例えば、第１状態が「０」であり、第２状態が「１」である。第１状態を「１」とし、第２状態を「０」としてもよい。第１状態及び第２状態は、「０」または「１」に限ることなく、他の状態でもよい。磁気記憶素子１１０に設けられる状態の数は、３つ以上でもよい。すなわち、磁気記憶素子１１０は、マルチビットの記憶素子でもよい。
第１状態または第２状態の設定は、制御部５５０によって実施される。例えば、第１状態の設定が「書き込み」に対応し、第２状態の設定が「消去」に対応する。第２状態の設定が「書き込み」に対応し、第１状態の設定が「消去」に対応しても良い。
電子電流６０の供給は、例えば、制御部５５０によって行われる。電子電流６０は、高周波数で振動する成分を含む。この振動と、磁化２１ｍ及び磁化２２ｍと、の磁気共鳴効果によって、書き込み電流を低減することができる。
次に、「読み出し」動作の例について説明する。
磁気記憶素子１１０における第２強磁性層２０の磁化２１ｍ及び磁化２２ｍの方向の検出は、例えば、磁気抵抗効果を利用して実施される。磁気抵抗効果においては、各層の磁化の相対的な向きにより電気抵抗が変わる。磁気抵抗効果を利用する場合、第１強磁性層１０と第２強磁性層２０との間にセンス電流を流し、磁気抵抗が測定される。センス電流の電流値は、書き込み時（記憶時）に流す電子電流６０に対応する電流値よりも小さい。
図４（ａ）及び図４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
これらの図は、磁気記憶素子１１０における「読み出し」動作の際の積層体ＳＢ１の状態を例示している。
図４（ａ）は、第１強磁性層１０の磁化１０ｍの方向が、第２強磁性層２０の磁化２１ｍ及び磁化２２ｍの方向と同じ場合を例示している。図４（ｂ）は、第１強磁性層１０の磁化１０ｍの方向が、第２強磁性層２０の磁化２１ｍ及び磁化２２ｍの方向と反平行（逆向き）である場合を例示している。
図４（ａ）及び図４（ｂ）に表したように、積層体ＳＢ１にセンス電流６１を流し、電気抵抗を検出する。
ノーマルタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも低い。リバースタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも高い。
これらの抵抗が互いに異なる複数の状態のそれぞれに、それぞれ「０」と「１」とを対応づけることにより、２値データの記憶の読み出しが可能となる。なお、センス電流６１の向きは、図４（ａ）及び図４（ｂ）に例示した方向に対して逆向きでも良い。
センス電流６１の供給は、例えば、制御部５５０によって行われる。
上記のように、記憶層及びトリガ層である第２強磁性層２０への書き込みが、スピントルク書き込み方式により行われる。このような磁気記憶素子１１０において、例えば、高記憶密度化の要請から磁気記憶素子１１０の幅（例えば第２強磁性層２０の幅）を３５ｎｍ以下とすることが望まれている。磁気記憶素子１１０の幅とは、例えば、磁気記憶素子１１０のＸ軸方向またはＹ軸方向の長さである。また、磁気記憶素子１１０のＸ−Ｙ平面に投影した形状が、円形または楕円形である場合、磁気記憶素子１１０の幅とは、磁気記憶素子１１０の直径（長径）である。
磁気記憶素子１１０の幅を３５ｎｍ以下とする場合に、第２強磁性層２０に第１部分２１と第２部分２２とを設け、第１部分２１の磁化２１ｍと第２部分２２の磁化２２ｍとを強磁性結合、反強磁性結合または静磁結合させることにより、熱擾乱耐性を維持できる。これにより、実施形態に係る磁気記憶素子１１０及び不揮発性記憶装置６１０では、誤動作を抑制することができる。
キャッシュメモリ用途のＭＴＪでは、Δ値は、キャッシュに必要な時間を十分に保持できる程度であれば良い。一方、大容量メモリセルでは、Δ値は大きい方が望ましく、例えば６０以上とすることが望ましい。また、大容量メモリセルでは、集積化の観点から磁気記憶素子の幅を３５ｎｍ以下とすることが望ましい。
前述のように、Δ値は、素子サイズに影響する。このため、素子サイズを小さくした場合には、有効磁気異方性定数Ｋｕの大きい材料を記憶層に用いる必要がある。
図５は、実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。
図５は、磁気記憶素子１１０ａ及び磁気記憶素子１１０ｂの特性を例示している。
図５の縦軸は、第２強磁性層２０のΔ値である。図５の横軸は、第２強磁性層２０の有効磁気異方性定数Ｋｕである。
磁気記憶素子１１０ａ及び磁気記憶素子１１０ｂには、磁気記憶素子１１０と同様の構成を適用することができる。磁気記憶素子１１０ａにおける第２部分２２の飽和磁化Ｍｓは、磁気記憶素子１１０ｂにおける第２部分２２の飽和磁化Ｍｓよりも大きい。
図５に表したように、有効磁気異方性定数Ｋｕを大きくすることで、Δ値は大きくなる。例えば、トリガ層（第２部分２２）を設けることで、Δ値を大きくすることができる。すなわち、トリガ層を設けることで、磁気記憶素子のサイズを小さくしても、熱擾乱耐性を維持することができる。
記憶層の有効異方性磁界Ｈｋは、有効磁気異方性定数Ｋｕに比例する。Ｈｋは、例えば、Ｈｋ＝２・Ｋｕ／Ｍｓの式で表される。Ｍｓは、飽和磁化である。このため、有効磁気異方性定数Ｋｕの大きい材料を記憶層に用いた場合には、記憶層の有効異方性磁界Ｈｋが高くなる。
記憶層の有効異方性磁界Ｈｋが高くなると、例えば、記憶層の磁気共鳴周波数が高くなる。例えば、Δ値を６０以上とする場合には、Ｈｋが１０ｋＯｅ〜２０ｋＯｅ程度となり、記憶層の共鳴周波数が、３０ＧＨｚ〜６０ＧＨｚ程度の高周波となる場合がある。
これに対して、実施形態においては、第２部分２２の磁気共鳴周波数（第２磁気共鳴周波数）を第１部分２１の磁気共鳴周波数（第１磁気共鳴周波数）よりも低くすることにより、第１部分２１の磁気共鳴周波数よりも低い周波数で磁化２１ｍ及び磁化２２ｍを反転させることができる。これにより、第２強磁性層２０の共鳴周波数（第３磁気共鳴周波数）を低くすることができる。
このように、実施形態に係る磁気記憶素子１１０においては、第２強磁性層２０に第１部分２１及び第２部分２２を設けることで、素子を微細化しても、熱擾乱耐性を維持しながら磁気共鳴周波数を低くすることができる。
例えば、第１部分２１の磁化をＭｓ１（ｅｍｕ／ｃｍ３）とし、第１部分２１の磁気異方性定数をＫｕ１（ｅｒｇ／ｃｍ３）とし、第１部分２１の厚さをｄ１（ｃｍ）とする。第２部分２２の磁化をＭｓ２（ｅｍｕ／ｃｍ３）とし、第２部分２２の磁気異方性定数をＫｕ２（ｅｒｇ／ｃｍ３）とし、第２部分２２の厚さをｄ２（ｃｍ）とし、第２部分２２の反磁界係数をＮｚ２とする。第１部分２１の磁化２１ｍと第２部分２２の磁化２２ｍとの交換結合定数をＪｅｘ（ｅｒｇ／ｃｍ２）とする。ジャイロ磁気定数をγ(１／（Ｏｅ・ｓ)）とする。このとき、第１部分２１と第２部分２２とを積層したときの磁気共鳴周波数（第２強磁性層２０全体の磁気共鳴周波数）は、次式で与えられる。
Figure 2015185581
図６（ａ）〜図６（ｃ）は、第１の実施形態に係る磁気記憶部のシミュレーションの条件を例示する模式図である。
図６（ａ）は、シミュレーションに用いた磁気記憶部を表す模式的断面図である。図６（ｂ）は、第１部分２１に関するシミュレーション条件を示す表である。図６（ｃ）は、第２部分２２に関するシミュレーション条件を示す表である。
シミュレーションでは、Micromagnetics-LLGにより、トリガ層を設けることで、記憶層の磁気共鳴周波数より低い周波数の磁界で磁化反転がアシストされることを確認する。
図６（ａ）に表したように、シミュレーションに用いた磁気記憶部ＭＭＵでは、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０が、この順で積層されている。第２強磁性層２０においては、第１強磁性層１０と第１部分２１との間に、第２部分２２が設けられる。すなわち、磁気記憶部ＭＭＵの積層順は、磁気記憶素子１１０の積層体ＳＢ１の積層順と同じである。磁気記憶部ＭＭＵのＸ−Ｙ平面に投影した形状は、円形とした。磁気記憶部ＭＭＵの直径は、１６ｎｍとした。
図６（ｂ）に表したように、磁気記憶部ＭＭＵの第１部分２１（記憶層）において、厚さｔ１は１ｎｍ、飽和磁化Ｍｓ１は８００ｅｍｕ／ｃｃ、有効磁気異方性定数Ｋｕ１は１２×１０６ｅｒｇ／ｃｍ３、有効異方性磁界Ｈｋ１は２２ｋＯｅである。この場合、磁気共鳴周波数ｆ１（第１磁気共鳴周波数）は６２ＧＨｚ、しきい値電流Ｉｃ１は１１μＡとなる。
図６（ｃ）に表したように、磁気記憶部ＭＭＵの第２部分２２（トリガ層）において、厚さｔ２は２ｎｍ、飽和磁化Ｍｓ２は５００ｅｍｕ／ｃｃ、有効磁気異方性定数Ｋｕ２は２．４×１０６ｅｒｇ／ｃｍ３、有効異方性磁界Ｈｋ２は４．６ｋＯｅである。この場合、磁気共鳴周波数ｆ２（第２磁気共鳴周波数）は１３ＧＨｚ、しきい値電流Ｉｃ２は３μＡとなる。
シミュレーションでは、磁気記憶部ＭＭＵに対して、周波数をパラメータとした回転磁界を与えた。回転磁界の磁界強度は、第１部分２１の有効異方性磁界Ｈｋ１に対して１０％程度とした。第１部分２１のしきい値電流Ｉｃ１の２倍の大きさの電流を下から上向きに流した。
図７（ａ）〜図７（ｃ）は、第１の実施形態に係る磁気記憶部のシミュレーション結果を例示する模式図である。
図７（ａ）は、磁気記憶部ＭＭＵにおいて、第１部分２１及び第２部分２２を垂直方向に磁化させた場合を示している。図７（ｂ）は、磁気記憶部ＭＭＵにおいて、第１部分２１及び第２部分２２を面内方向に磁化させた場合を示している。図７（ｃ）は、シミュレーション結果を示すグラフ図である。図７（ｃ）の横軸は、時間（ナノ秒）であり、縦軸は、エネルギー（Ｊ）である。
シミュレーションでは、トリガ層を設けたことにより、第２強磁性層２０の熱擾乱耐性（Δ値）が減少しないかを検討した。
図７（ａ）及び図７（ｂ）に表したように、記憶層とトリガ層の初期磁化をそれぞれ面内方向に傾けた場合と、それぞれ垂直方向に傾けた場合について、１０ｎｓ間の磁化緩和過程を計算した。この系では、垂直磁化が安定である。一方、面内磁化は、ある一定時間を経てエネルギーバリアを超えて垂直磁化へ緩和する。
図７（ｃ）に表したように、垂直磁化は一定値である。一方、面内磁化は約３ｎｓまで高いエネルギー状態を保った後、垂直磁化へと緩和して低いエネルギー状態へと遷移している。この時のエネルギーバリアの差から第２強磁性層２０のΔ値を求めた。
図８は、第１の実施形態に係る磁気記憶部のシミュレーション結果を例示するグラフ図である。
図８は、Δ値の計算結果を表す。図８において、Ｃ１及びＣ２は、第１部分２１のみを第２強磁性層２０に設けた場合の計算結果である。一方、Ｃ３〜Ｃ５は、第１部分２１と第２部分２２とを第２強磁性層２０に設けた場合の計算結果である。また、Ｃ１は、第１部分２１の材料パラメータから解析的に求められる計算結果である。Ｃ２は、第１部分２１のみを第２強磁性層２０に設けた場合の、エネルギーバリアから求めた計算結果である。Ｃ３は、第１部分２１と第２部分２２との結合磁界の大きさを５ｋＯｅとしたときの計算結果である。Ｃ４は、第１部分２１と第２部分２２との結合磁界の大きさを６ｋＯｅとしたときの計算結果である。Ｃ５は、第１部分２１と第２部分２２との結合磁界の大きさを７ｋＯｅとしたときの計算結果である。
図８に表したように、計算結果Ｃ１及び計算結果Ｃ２では、Δ値が、４０程度である。一方、計算結果Ｃ３〜計算結果Ｃ５では、Δ値が、６０程度である。このように、トリガ層を設けることで、全体のΔ値が向上していることがわかる。トリガ層を設けることで、良好な熱安定性が得られることがわかる。
図９は、第１の実施形態に係る磁気記憶部のシミュレーション結果を例示するグラフ図である。
図９は、磁気記憶部ＭＭＵにＺ軸方向の外部磁界を印加した時の磁気記憶部ＭＭＵの抵抗値の変化の一例を表す。図９の横軸は、磁気記憶部ＭＭＵに印加する外部磁界Ｈｅｘｔであり、縦軸は、磁気記憶部ＭＭＵの抵抗値Ｒである。
磁気記憶部において、磁気抵抗効果を高めるために界面層と呼ばれる部分を記憶層に隣接して設ける構成がある。特に、図６（ａ）に示す構成の場合、トリガ層の位置は、界面層を設ける位置と類似している。界面層とトリガ層とは、磁気記憶素子の磁界に対する抵抗変化を見ることで識別可能である。
図９において、特性ＣＴ１１は、図６（ａ）に示す構成の磁気記憶部の外部磁界Ｈｅｘｔと抵抗値Ｒとの関係を表す。特性ＣＴ１２は、図６（ａ）に示す構成において、トリガ層を界面層に置き換えた構成の磁気記憶部の外部磁界Ｈｅｘｔと抵抗値Ｒとの関係を表す。
図９に表したように、界面層の場合、界面層と記憶層は一体となって磁界に応答するため、飽和磁界（Ｈｋ）まで抵抗値はほぼ一様に増大する。一方、トリガ層の場合、トリガ層が先に磁化飽和するため、トリガ層と記憶層のそれぞれにおいて飽和磁界が存在する。そのため、抵抗値は途中で傾きを変える挙動を示す。
図１０は、第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。
図１０は、第２強磁性層２０にトリガ層がある場合とない場合における、外部磁界に対する書き込み電流の変化を表した図である。図１０の横軸は、外部磁界の周波数であり、縦軸は、磁化反転に必要であった電流密度である。
第２強磁性層２０の磁気共鳴周波数（第３磁気共鳴周波数）は、例えば、積層体ＳＢ１の上下電極（例えば、第１導電層８１及び第２導電層８２）にプローブをあて、ダンピング測定法を利用して測定することができる。ダンピング測定法としては、例えば、H. Kubota et. al., Nature physics 4 (08) 37，または、J. Sankey et. al., Nature physics 4 (08) 67などに記載された方法を利用することができる。
図１０において、特性ＣＴ２１は、実施形態に係る磁気記憶素子１１０の結果を表す。特性ＣＴ２２は、第２強磁性層２０に第１部分２１のみを設けた参考例の結果を表す。
図１０に表したように、トリガ層を設けていない参考例では、第２強磁性層２０の磁気共鳴周波数が、５０ＧＨｚ付近である。一方、磁気記憶素子１１０では、第２強磁性層２０の磁気共鳴周波数が、２０ＧＨｚ未満である。このように、第２強磁性層２０にトリガ層が設けられているか否かは、例えば、ダンピング測定法を利用して第２強磁性層２０の磁気共鳴周波数を測定することにより、判別することができる。
図１１は、第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。 図１１は、第１部分２１の有効異方性磁界Ｈｋ１及び第２部分２２の有効異方性磁界Ｈｋ２の測定結果の一例を表す。図１１の横軸は、外部磁界であり、縦軸は、磁気記憶部の抵抗値Ｒである。
第１部分２１の有効異方性磁界Ｈｋ１及び第２部分２２の有効異方性磁界Ｈｋ２は、例えば、積層体ＳＢ１の上下電極にプローブをあて、容易軸方向と困難軸方向とにそれぞれ磁界を印加したときの磁気記憶部の抵抗を測定することで、求めることができる。この例において、容易軸方向は、積層方向ＳＤ１であり、困難軸方向は、面内方向ＳＤ２である。
図１１に表したように、第１部分２１の有効異方性磁界Ｈｋ１は、例えば、飽和磁界に達したときの磁界の値である。第２部分２２の有効異方性磁界Ｈｋ２は、例えば、飽和磁界に達するまでに抵抗値の傾きが変化する点の磁界の値である。
第１部分２１の有効異方性磁界Ｈｋ１は、第２部分２２の有効異方性磁界Ｈｋ２と離れていることが望ましいが、一致している場合もある。また、容易軸方向におけるヒステリシスループは、角型比が８０％以上であることが望ましいが、角型とならない場合もある。
図１２は、第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である
図１２は、第１部分２１の磁気共鳴周波数ｆ１及び第２部分２２の磁気共鳴周波数ｆ２の測定結果の一例を表す。図１２の横軸は、測定装置の測定周波数であり、縦軸は、測定装置の信号強度ＳＩである。
第１部分２１の磁気共鳴周波数ｆ１及び第２部分２２の磁気共鳴周波数ｆ２は、例えば、強磁性共鳴（ＦＭＲ：Ferromagnetic Resonance）測定装置などで測定することができる。ＦＭＲ測定では、例えば、積層体ＳＢ１の上下電極にプローブをあて、スペクトルを測定する。第２強磁性層２０に第１部分２１と第２部分２２とが設けられている場合には、第１部分２１の磁気共鳴周波数ｆ１及び第２部分２２の磁気共鳴周波数ｆ２のそれぞれに対応した２本以上のスペクトルが観察される。これにより、観察されたスペクトルの１つを第１部分２１の磁気共鳴周波数ｆ１、別の１つを第２部分２２の磁気共鳴周波数ｆ２として測定することができる。
また、第１部分２１の磁気共鳴周波数ｆ１及び第２部分２２の磁気共鳴周波数ｆ２は、例えば、透過電子顕微鏡(Transmission Electron Microscopy：TEM)と電子エネルギー損失分光法(Electron Energy-Loss Spectroscopy：EELS)との組み合わせなどによる組成分析で積層体ＳＢ１に用いられている材料を同定し、それぞれの部分に該当する材料を用いた単層膜を作る。そして、その単層膜の磁気共鳴周波数をＦＭＲ測定などで測定することにより、より正確に求めることができる。
図１３（ａ）〜図１３（ｃ）は、不揮発性記憶装置を例示するグラフ図である。
図１３（ａ）〜図１３（ｃ）の横軸は、時間Ｔｉｍｅを表し、図１３（ａ）〜図１３（ｃ）の縦軸は、電流の大きさＩａを表している。
図１３（ａ）〜図１３（ｃ）は、不揮発性記憶装置６１０の制御部５５０によって、積層体ＳＢ１に流される書込電流Ｉｗを例示している。
図１３（ａ）に表したように、制御部５５０は、書込期間Ｔｗにおいて、積層体ＳＢ１に書込電流Ｉｗを流す。例えば、制御部５５０は、書込期間Ｔｗの前後の期間においては、積層体ＳＢ１に電流を流さない。
書込期間Ｔｗは、第１期間Ｔ１と、第２期間Ｔ２と、を含む。第２期間Ｔ２は、第１期間Ｔ１とは異なる期間である。この例では、第２期間Ｔ２は、第１期間Ｔ１の後の期間である。
第１期間Ｔ１において、書込電流Ｉｗの大きさは、第１値Ｉａ１である。例えば、第１期間Ｔ１は、積層体ＳＢ１に第１値Ｉａ１の大きさの電流が流れる期間である。
第１値Ｉａ１は、例えば、書込期間Ｔｗにおいて、積層体ＳＢ１に流れる電流の最大値Ｉａｍに対応する。第１値Ｉａ１は、例えば、実質的に最大値Ｉａｍと等しい。ただし、第１値Ｉａ１は、例えば、最大値Ｉａｍの０．９倍以上１．０倍以下の範囲を有してもよい。換言すると、第１期間Ｔ１は、最大値Ｉａｍの０．９倍以上１．０倍以下の電流が積層体ＳＢ１に流れる期間と考えてもよい。
第２期間Ｔ２において、書込電流Ｉｗの大きさは、第２値Ｉａ２である。例えば、第２期間Ｔ２は、積層体ＳＢ１に第２値Ｉａ２の大きさの電流が流れる期間である。第２値Ｉａ２は、例えば、第１値Ｉａ１の０．８倍以下の値とされる。これにより、例えば、書込電流を低減することができる。
第２値Ｉａ２は、例えば、実質的に一定の値とされる。ただし、第２値Ｉａ２は、第１値Ｉａ１の０．８倍以下の範囲を有してもよい。換言すると、第２期間Ｔ２は、第１値Ｉａ１の０．８倍以下の電流が積層体ＳＢ１に流れる期間と考えてもよい。なお、第１値Ｉａ１と第２値Ｉａ２とは、同じ極性である。すなわち、第１期間Ｔ１における書込電流Ｉｗの向きと、第２期間Ｔ２における書込電流Ｉｗの向きと、は同じ方向である。
書込電流Ｉｗの大きさが第１値Ｉａ１まで、上昇する時間は、短いことが望ましい。すなわち、書込電流Ｉｗの形状は、第１期間Ｔ１の付近において、矩形波状であることが望ましい。
第１期間Ｔ１の付近における書込電流Ｉｗの形状が矩形波状である場合、第１期間Ｔ１において流れる書込電流Ｉｗは、異なる周波数で振動する複数の成分を含む。例えば、書込電流Ｉｗをフーリエ級数展開することで分かるように、書込電流Ｉｗは、第１成分Ｉｗ１〜第ｎ成分Ｉｗｎを含む。「ｎ」は、１以上の整数である。
例えば、第１期間Ｔ１の長さを、ｔｐ秒とする。このとき、第ｎ成分Ｉｗｎの周波数は、（２ｎ−１）／ｔｐである。すなわち、書込電流Ｉｗは、１／ｔｐの奇数倍の周波数を有する成分を含む。例えば、第１期間Ｔ１の長さが１ナノ秒である場合、書込電流Ｉｗは、周波数が（２ｎ−１）ＧＨｚの成分を含む。また、第ｎ成分Ｉｗｎの振幅Ａｗｎは、例えば、第１成分の振幅に対して、１／（２ｎ−１）倍に減衰する。
このように、書込電流Ｉｗは、１／ｔｐの奇数倍の高周波成分を含む。これにより、積層体ＳＢ１に書込電流Ｉｗが流れると、この高周波成分が含まれていて作用する。本願発明者は、この高周波成分の周波数と、第２強磁性層２０の磁気共鳴周波数と、が合致すると、磁気共鳴効果によって書込電流Ｉｗの大きさを低減できることを見出した。
実施形態においては、第１期間Ｔ１の長さは、第２強磁性層２０の磁気共鳴周波数（第３磁気共鳴周波数）の逆数の奇数倍となるように設定される。例えば、第１期間Ｔ１の長さは、第２強磁性層２０の磁気共鳴周波数の逆数の奇数倍の０．９倍以上１．１倍以下である。
実施形態に係る磁気記憶素子１１０においては、前述のようにトリガ層が設けられる。これにより、第２強磁性層２０の磁気共鳴周波数を、例えば、１０ＧＨｚ程度にまで低減することができる。この場合、例えば、第１期間Ｔ１の長さを１ナノ秒とすると、書込電流Ｉｗの第５成分の周波数は、９ＧＨｚとなる。このように、書込電流Ｉｗが、強磁性層２０の磁気共鳴周波数と近い周波数の高周波成分を有することで、磁気共鳴効果が生じ、書込電流Ｉｗの大きさを低減することができる。
例えば、第１期間Ｔ１の長さが長い場合は、書込電流Ｉｗの成分のうち、第２強磁性層２０の磁気共鳴周波数に対応する成分の振幅が小さくなる。このため、磁気共鳴効果が小さく、書込電流Ｉｗの大きさを低減することができない場合がある。
実施形態においては、例えば、第１期間Ｔ１の長さは、２ナノ秒以下とされる。第１期間Ｔ１の長さは、例えば、１ナノ秒以下であることが好ましい。
第２期間Ｔ２の長さは、第１期間Ｔ１の長さよりも、長い。書込期間Ｔｗの長さは、例えば、１０ナノ秒以上３０ナノ秒以下である。この例では、第２期間Ｔ２の長さは、８ナノ秒以上２８ナノ秒以下である。
図１３（ａ）においては、参考例の書込電流Ｉｗｒも例示している。参考例では、書込期間Ｔｗにおいて、実質的に一定の値の電流が流される。この参考例の書込動作においては、書込電流Ｉｗｒの高周波成分は小さく、磁気共鳴効果は小さい。参考例の書込動作においては、スピン偏極が生じた電子電流が、磁化２１ｍ及び磁化２２ｍに作用することで、磁化の反転が生じる。このように、参考例の書込動作は、第２強磁性層２０へのスピン注入によって行われる。
実施形態の書込期間Ｔｗの第２期間Ｔ２においても第２強磁性層２０へのスピン注入が行われ、磁化が反転される。さらに、既に述べたように、矩形波状の電流が流される第１期間Ｔ１が設けられる。これにより、例えば、書込電流Ｉｗの高周波成分による磁気共鳴効果が生じる。第１期間Ｔ１に流される電流によって、第２期間Ｔ２における書込動作がアシストされる。このような磁気共鳴アシストによって、書込電流（反転電流）の大きさを低減することができる。
例えば、書込電流Ｉｗの第１値Ｉａ１及び第２値Ｉａ２は、参考例の書込電流Ｉｗｒの値よりも小さくすることができる。例えば、第１値Ｉａ１と第２値Ｉａ２との差を大きくする。これにより、書込電流Ｉｗの高周波成分の振幅を大きくすることができる。高い共鳴効果を得ることができる。
例えば、トリガ層が設けられない磁気記憶素子において素子を微細化した場合、前述したように、熱擾乱耐性を維持する観点から、第２強磁性層２０の磁気共鳴周波数を低減することが困難である。例えば、トリガ層が設けられない微細な素子の場合、第２強磁性層２０の磁気共鳴周波数は、３０ＧＨｚ以上である。第１期間Ｔ１の長さが１ナノ秒である場合、書込電流Ｉｗの第１５成分の周波数は、２９ＧＨｚとなる。このように、書込電流Ｉｗの成分のうち、第２強磁性層２０の磁気共鳴周波数と対応する成分は、振幅が小さい高次の成分となる。この場合、例えば、磁気共鳴効果が小さく、書込電流Ｉｗの大きさを低減することができない場合がある。
これに対し、実施形態においては、トリガ層を設けることで、第２強磁性層２０の磁気共鳴周波数を低減する。これにより、書込電流Ｉｗの高周波成分を用いた書込動作を行い易くなる。第１期間Ｔ１の付近において短い矩形波状の電流を流すことで、第２期間Ｔ２における書込動作がアシストされ、書込電流Ｉｗ（反転電流）の大きさを低減することができる。
図１３（ｂ）に表したように、書込期間Ｔｗにおいて、第１期間Ｔ１の前に第１値Ｉａ１よりも小さい電流が流れる期間があってもよい。この場合においても、書込電流Ｉｗの形状は、第１期間Ｔ１において、矩形波状であることが望ましい。
第１期間Ｔ１の前に第２期間Ｔ２が設けられてもよいし、第２期間Ｔ２の前に第１期間Ｔ１が設けられてもよい。実施形態においては、第１期間Ｔ１のように短い矩形波状の電流が流れる期間が、少なくとも１度以上あればよい。
図１３（ｃ）は、図１３（ａ）または図１３（ｂ）の横軸を拡大したグラフの一部を例示している。図１３（ｃ）に表したように、書込期間Ｔｗのうち第１期間Ｔ１の前において、書込電流Ｉｗは、第２値Ｉａ２から第１値Ｉａ１に向かって上昇する。例えば、書込電流Ｉｗが（０．２Ｉａ１＋０．８Ｉａ２）から（０．８Ｉａ１＋０．２Ｉａ２）まで上昇する時間を上昇時間ｔｓとする。前述したように、上昇時間ｔｓは、短いことが望ましい。また、例えば、書込電流Ｉｗの値が第１値Ｉａ１と第２値Ｉａ２との平均値（０．５Ｉａ１＋０．５Ｉａ２）よりも大きい時間をパルス幅ｔｐとする。
例えば、磁気記憶素子を用いた不揮発性記憶装置においては、１つのビット配線ＢＬに複数の磁気記憶素子が接続される（図２１参照）。不揮発性記憶装置において、駆動回路から遠い位置に配置された磁気記憶素子においては、上昇時間ｔｓが比較的長くなってしまう場合がある。すなわち、駆動回路から遠い位置に配置された磁気記憶素子においては、書込電流Ｉｗの波形がなまる場合がある。
上昇時間ｔｓが長くなると、書込電流Ｉｗの成分のうち、第２強磁性層２０の磁気共鳴周波数に対応する成分の振幅が小さくなる場合がある。この場合、磁化反転がアシストされにくい。従って、上昇時間ｔｓを、短くすることが好ましい。これにより、磁化反転がアシストされやすくなる。
実施形態においては、上昇時間ｔｓは、例えば、第１期間Ｔ１の１５％未満とすることが望ましく、１０％未満とすることがさらに望ましい。例えば、第１期間Ｔ１が２ナノ秒の場合、上昇時間ｔｓは、３００ピコ秒未満とすることが望ましく、２００ピコ秒未満とすることがさらに望ましい。第１期間Ｔ１が１ナノ秒の場合、上昇時間ｔｓは、１５０ピコ秒未満とすることが望ましく、１００ピコ秒未満とすることがさらに望ましい。
例えば、不揮発性記憶装置において、１つのビット線ＢＬに接続される磁気記憶素子の個数を２５６個以下とする。これにより、上昇時間ｔｓを短く（例えばパルス幅の１０％未満と）することができる。但し、１つのビット線ＢＬに接続される磁気記憶素子の数は、ビット線ＢＬに寄生する容量の変化に応じて調整することが望ましい。例えば、ビット線ＢＬの寄生容量は、選択トランジスタＴＲの微細化や選択トランジスタＴＲの構造によって変化する。
図１４（ａ）〜図１４（ｃ）は、第１の実施形態に係る不揮発性記憶装置を例示するグラフ図である。
図１４（ａ）〜図１４（ｃ）の横軸は、時間Ｔｉｍｅの一部を拡大して表し、図１４（ａ）〜図１４（ｃ）の縦軸は、書込電流Ｉｗの大きさを表している。
図１４（ａ）〜図１４（ｃ）に表した例では、図１３（ｂ）に表した例と同様に、第１期間Ｔ１の前において、第１値Ｉａ１よりも小さい電流が流れる。
図１４（ａ）に表した例では、書込電流Ｉｗが第２値Ｉａ２から第１値Ｉａ１まで上昇する時間は、ゼロから第２値Ｉａ２まで上昇する時間よりも長い。
図１４（ｂ）に表した例では、書込電流Ｉｗがゼロから第２値Ｉａ２まで上昇する時間は、第２値Ｉａ２から第１値Ｉａ１まで上昇する時間よりも長い。
図１４（ｃ）に表した例では、書込電流Ｉｗがゼロから第２値Ｉａ２まで上昇する時間は、第２値Ｉａ２から第１値Ｉａ１まで上昇する時間と同等、または異なっていてもよい。
実施形態においては、書込電流Ｉｗが０から第２値Ｉａ２まで上昇する時間は、比較的長くてもよい。但し、図１４（ａ）〜図１４（ｃ）のいずれの例においても、前述のように、書込電流Ｉｗが第２値Ｉａ２から第１値Ｉａ１まで変化する時間は、短いことが望ましい。これにより、書込動作がアシストされ、書込電流Ｉｗ（反転電流）の大きさを低減することができる。
図１５（ａ）〜図１５（ｃ）は、第１の実施形態に係る不揮発性記憶装置を例示するグラフ図である。
図１５（ａ）〜図１５（ｃ）の横軸は、時間Ｔｉｍｅを表し、図１５（ａ）〜図１５（ｃ）の縦軸は、電流の大きさＩａを表している。
図１５（ａ）に表したように、この例では、書込期間Ｔｗは、第３期間Ｔ３と、第４期間Ｔ４と、をさらに含む。第３期間Ｔ３は、第１期間Ｔ１と第２期間Ｔ２との間に設けられる。第４期間Ｔ４は、第１期間Ｔ１と第３期間Ｔ３との間に設けられる。
第３期間Ｔ３において、書込電流Ｉｗの値は、第１値Ｉａ１である。第４期間Ｔ４において、書込電流Ｉｗの値は、第２値Ｉａ２である。第３期間Ｔ３の長さは、例えば、２ナノ秒以下とされる。第３期間Ｔ３の長さは、例えば、１ナノ秒以下であることが好ましい。第４期間Ｔ４から第３期間Ｔ３の間においても、書込電流Ｉｗの大きさが第１値Ｉａ１まで上昇する時間は、短いことが望ましい。すなわち、書込電流Ｉｗの形状は、第３期間Ｔ３の付近においても矩形波状であることが望ましい。
このように、短い矩形波状の電流が流れる期間を複数設けても良い。これにより、例えば、書込動作がアシストされ、さらに書込電流の大きさを低減することができる。
図１５（ｂ）に表した例においても、書込期間Ｔｗは、第１〜第４期間Ｔ４を含む。この例では、第４期間Ｔ４の長さは、第１期間Ｔ１の長さよりも長く、第３期間Ｔ３の長さよりも長い。このように、書込電流Ｉｗの値が第１値Ｉａ１である期間どうしの間の長さを、長くしてもよい。また、書込電流Ｉｗの値が第１値Ｉａ１である期間どうしの間の長さを、第１期間Ｔ１の長さよりも短くしてもよい。
図１５（ｃ）に表した例においても、書込期間Ｔｗは、第１〜第３期間Ｔ１〜３を含む。この例では、第１期間Ｔ１と第３期間Ｔ３との間で、書込電流Ｉｗの大きさが、緩やかに減少している。このように、書込電流Ｉｗの波形は、テールをひいた形状であってもよい。実施形態においては、第１期間Ｔ１を設けることにより、書込電流Ｉｗが高周波成分を含む形状であればよい。
図１６は、第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。 図１６は、マイクロマグネティクスシミュレーションの結果を示している。シミュレーションにおいて特性を計算した磁気記憶素子のそれぞれには、磁気記憶素子１１０について説明した構成と同様の構成を適用することができる。
シミュレーションにおいては、素子の直径を２４ｎｍとし、ダンピング定数を０．０１とし、スピン偏極度を０．６とした。第１強磁性層１０については、厚さを６ｎｍとし、飽和磁化Ｍｓを１０００ｅｍｕ／ｃｃとし、有効磁気異方性定数Ｋｕを８Ｍｅｒｇ／ｃｃとした。第１部分２１については、厚さを２ｎｍとし、飽和磁化Ｍｓを１０００ｅｍｕ／ｃｃとし、有効磁気異方性定数Ｋｕを６．５Ｍｅｒｇ／ｃｃとした。第２部分２２については、厚さを２ｎｍとし、飽和磁化Ｍｓを１０００ｅｍｕ／ｃｃとした。
シミュレーションに用いられた磁気記憶素子のそれぞれは、第２部分２２の有効磁気異方性定数Ｋｕにおいて、互いに異なる。すなわち、トリガ層の有効磁気異方性定数Ｋｕをパラメータとした。
図１６の横軸は時間Ｔｉｍｅナノ秒を表している。図１６の縦軸は、第２強磁性層２０の磁化状態Ｍｚを表している。磁化状態Ｍｚは、第２強磁性層２０の磁化の変化量（％）である。シミュレーションにおいては、パルス電流（矩形波）を磁気記憶素子に流し、第２強磁性層２０の磁化の緩和過程を１０ナノ秒間観察した。このとき、パルス電流の大きさを１．２ＭＡ／ｃｍ２とし、パルス幅を１ナノ秒とした。時間Ｔｉｍｅ＝０〜１ナノ秒において、パルス電流を流した。
シミュレーションにおいては、時間Ｔｉｍｅ＝０ナノ秒である初期状態において、第１強磁性層１０の磁化１０ｍの向きと、第１部分２１の磁化２１ｍの向き及び第２部分２２の磁化２２ｍの向きと、が反平行である。
第１強磁性層１０の磁化１０ｍの向きと、第１部分２１の磁化２１ｍの向き及び第２部分２２の磁化２２ｍの向きと、が平行になると、磁化状態Ｍｚ（磁化の変化量）は、初期状態（反平行状態）に比べて、大きくなる。すなわち、この例では、第２強磁性層２０の磁化が反転すると、磁化状態Ｍｚは、大きくなる。
図１６に表したように、第２部分２２の有効磁気異方性定数Ｋｕによって、第２強磁性層２０の磁化が反転する場合と反転しない場合とがあることが分かる。
図１７は、第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。
図１７は、図１６について説明したシミュレーションの結果を示している。
図１７の横軸は、シミュレーションにおけるパラメータ（有効磁気異方性定数Ｋｕ）を表す。図１６の縦軸は、図１６に表した結果において、磁化状態Ｍｚが８５％となる時間Ｔｉｍｅを表す。図１６の縦軸は、第２強磁性層２０の磁化の反転時間に対応する。
図１６の縦軸の１０ｎｓにプロットされた条件は、反転が起きなかったことを意味している。例えば、有効磁気異方性定数Ｋｕが０．２及び０．３の条件においては、反転が起きなかった。これに対して、有効磁気異方性定数Ｋｕが０．６〜０．８の条件においては、反転時間が短くなっている。有効磁気異方性定数Ｋｕが０．６〜０．８の条件においては、パルス電流によって生じた振動磁界と、磁化２１ｍ及び磁化２２ｍと、の磁気共鳴効果が生じたことを意味している。
このように、トリガ層を設けることで磁気共鳴周波数を低減し、矩形波状の電流を流すことで、磁気共鳴アシストを用いた書き込みを行うことができる。これにより、反転電流を低減することができる。また、磁気記憶素子１１０を微細化した場合においても、トリガ層を設けることで、熱擾乱耐性を維持しつつ、第２強磁性層２０の磁気共鳴周波数を低減することができる。
以下、磁気記憶素子１１０の各層の構成の例について説明する。以下の説明は、実施形態に係る任意の磁気記憶素子に適用できる。
第１強磁性層１０及び第２強磁性層２０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることができる。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属を含む合金を用いることができる。
第１強磁性層１０及び第２強磁性層２０において、含まれる磁性材料の組成や熱処理の条件などを調整する。これにより、第１強磁性層１０及び第２強磁性層２０において、例えば、磁化量や磁気異方性などの特性を調整することができる。例えば、第２強磁性層２０において、第１部分２１と第２部分２２とを形成することができる。また、第１強磁性層１０及び第２強磁性層２０には、例えば、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第１強磁性層１０及び第２強磁性層２０には、例えば、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いてもよい。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、及び、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、または、Ｎｉ／Ｃｕ等を、第１強磁性層１０及び第２強磁性層２０として用いることができる。第１強磁性層１０及び第２強磁性層２０は、例えば、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）などの添加物を含んでもよい。
第１部分２１及び第２部分２２の少なくともいずれかには、例えば、ホイスラー合金を用いてもよい。ホイスラー合金は、例えば、Ｌ２１構造を有し、Ｘ２ＹＺの様な組成を有する合金である。この場合、第１部分２１第２部分２２の少なくともいずれかは、例えば、Ｃｏ、Ｍｎ、Ｆｅ、Ｎｉ、Ｃｕ、Ｒｈ、Ｒｕ及びＰｄの少なくともいずれか１つを含むホイスラー合金を含む。
例えば、第１部分２１及び第２部分２２は、第１ホイスラー合金を含む。第１ホイスラー合金は、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＡｌ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＭｎＳｎ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＭｎＧａ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｂ、Ｃｏ２ＣｒＧａ、Ｎｉ２ＭｎＩｎ、Ｎｉ２ＭｎＧａ、Ｎｉ２ＭｎＳｎ、Ｎｉ２ＭｎＳｂ、Ｎｉ２ＦｅＧａ、Ｐｄ２ＭｎＳｂ、Ｐｄ２ＭｎＳｎ、Ｃｕ２ＭｎＡｌ、Ｃｕ２ＭｎＳｎ、Ｃｕ２ＭｎＩｎ、Ｒｈ２ＭｎＧｅ、Ｒｈ２ＭｎＰｂ、Ｒｈ２ＭｎＳｎ、Ｐｄ２ＭｎＧｅ、Ｒｈ２ＦｅＳｎ、Ｒｕ２ＦｅＳｎ、及びＲｈ２ＦｅＳｂの少なくともいずれか１つを含む。
第２部分２２に上記の第１ホイスラー合金を用いることで、例えば、第２部分２２の飽和磁化Ｍｓを大きくすることができる。これにより、例えば、第２強磁性層２０における磁気共鳴周波数を低減することができ、磁気共鳴効果を生じやすくすることができる。
例えば、第１部分２１及び第２部分２２は、第２ホイスラー合金を含んでもよい。第２ホイスラー合金は、Ｃｏ２ＨｆＳｎ、Ｃｏ２ＺｒＳｎ、Ｃｏ２ＨｆＡｌ、Ｃｏ２ＺｒＡｌ、Ｃｏ２ＨｆＧａ、Ｃｏ２ＴｉＳｉ、Ｃｏ２ＴｉＧｅ、Ｃｏ２ＴｉＳｎ、Ｃｏ２ＴｉＧａ、Ｃｏ２ＴｉＡｌ、Ｃｏ２ＶＧａ、Ｃｏ２ＶＡｌ、Ｃｏ２ＴａＡｌ、Ｃｏ２ＮｂＧａ、Ｃｏ２ＮｂＡｌ、Ｃｏ２ＶＳｎ、Ｃｏ２ＮｂＳｎ、Ｃｏ２ＣｒＡｌ、Ｒｈ２ＮｉＳｎ、Ｒｈ２ＮｉＧｅ、Ｍｎ２ＷＳｎ、Ｆｅ２ＭｎＳｉ、及びＦｅ２ＭｎＡｌの少なくともいずれか１つを含む。
第１部分２１に用いられる上記の第２ホイスラー合金は、比較的飽和磁化Ｍｓが小さい。例えばＭｓ＜４００ｅｍｕ／ｃｃとすることができる。これにより、例えば、隣接する磁気記憶素子への漏洩磁界を低減することができる。
実施形態においては、第１部分２１及び第２部分２２のいずれかに、上述のホイスラー合金を用いてもよいし、第１部分２１及び第２部分２２の双方に、上述のホイスラー合金を用いてもよい。第１部分２１には、第２ホイスラー合金を用いることが望ましい。これにより、例えば、周辺素子への漏洩磁界を抑制することができる。第２部分２２には、第１ホイスラー合金を用いることが望ましい。これにより、例えば、第２強磁性層２０の磁気共鳴周波数を低減することができる。
第１非磁性層１０ｎには、例えば、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層とは、例えば、絶縁体を含み、電圧を印加したときに、トンネル効果による電流（トンネル電流）の流れる非磁性の層である。非磁性トンネルバリア層の厚さは、例えば、２ｎｍ以下である。これにより、電圧を印加したときに、非磁性トンネルバリア層にトンネル電流が流れる。
第１非磁性層１０ｎには、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、または、Ｓｉ−Ｎ−Ｏ等を用いることができる。第１非磁性層１０ｎには、例えば、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、これらに遷移金属がドープされたもの）などを用いることができる。
第１非磁性層１０ｎの厚さは、約０．２ナノメートル（ｎｍ）以上２．０ｎｍ以下程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。
第１導電層８１及び第２導電層８２には、例えば、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、を含む合金を用いてもよい。
第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、例えば、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上の金属を含む合金を用いることができる。
さらに、第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料は、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物の少なくともいずれかでもよい。第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料は、カーボンナノチューブ、カーボンナノワイヤ及びグラフェンなどでもよい。
第１導電層８１及び第２導電層８２に導電性の保護膜を設けてもよい。この場合、保護膜には、例えば、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）及びアルミニウム（Ａｌ）よりなる群から選択された少なくともいずれかの元素を含む合金、または、グラフェンなどの材料を用いることができる。エレクトロマグレーション耐性及び低抵抗であることを考慮すると、保護膜には、銅（Ｃｕ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの元素、または、これらを含む合金を用いることが望ましい。
第１導電層８１及び第２導電層８２の少なくともいずれかに、トランジスタが直接または間接に接続される場合がある。このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部が用いられても良い。また、このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部に接続されるコンタクト部が用いられても良い。
Ｘ−Ｙ平面に投影したときの積層体ＳＢ１の形状は任意である。Ｘ−Ｙ平面に投影したときの積層体ＳＢ１の形状は、例えば、円形、楕円形、扁平円、及び、多角形などである。多角形とする場合には、四角形や六角形などの３つ以上の角を有することが好ましい。また、多角形は、角丸状でもよい。
Ｚ軸に対して平行な平面（例えばＺ−Ｘ平面やＺ−Ｙ平面）に投影したときの積層体ＳＢ１の形状は任意である。Ｚ軸に対して平行な平面に投影したときの積層体ＳＢ１の形状（膜面に対して垂直な面で切断した形状）は、例えば、テーパ形状または逆テーパ形状を有することができる。
次に、第１の実施形態に係る磁気記憶素子１１０の製造方法の例について説明する。以下の製造方法は、磁気記憶素子１１０に加え、層の作製順を適宜変更することにより、実施形態に係る、後述する他の磁気記憶素子にも適用できる。また、以下の説明において、「材料Ａ／材料Ｂ」は、材料Ａの上に材料Ｂが積層されていることを指す。
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。下部電極上に、Ｔａ／Ｒｕ（下部電極とのコンタクト層、兼ストッパー層）、ＦｅＰｔ／ＣｏＦｅＢ層（第１強磁性層１０）、ＭｇＯ（第１非磁性層１０ｎ）、ＣｏＦｅＢ層（トリガ層）及びＣｏＦｅＢ／ＦｅＰｄ層（記憶層）を、この順に積層させる。ここで、磁界中でアニールすることによって、ＣｏＦｅＢ層とＣｏＦｅＢ／ＦｅＰｄ層との膜面垂直方向の磁気異方性の強さを調節することもできる。続いて、Ｒｕ／Ｔａ層（上部コンタクト層）を積層する。これにより、加工体が形成される。
次に、ＥＢ（electron beam：電子線）レジストを塗布してＥＢ露光を行い、直径５０ｎｍのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、下部電極とのコンタクト層兼ストッパー層のＴａ層が露出するまで、イオンミリングによって削る。
この後、保護絶縁層となるＳｉＮ膜を成膜し、積層体ＳＢ１を被覆する。
次に、埋め込み絶縁層となるＳｉＯ２膜を成膜した後、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化した後、ＲＩＥ（Reactive Ion Etching）等で全面をエッチングすることで電極との上部コンタクト層を露出させる。
さらに全面にレジストを塗布し、レジストの開口部が上部電極の位置に対応するように、ステッパ露光装置を用いてレジストをパターニングする。上部電極に対応する開口を埋め込むように、Ｃｕ膜を形成し、レジストを除去する。これにより、上部電極が形成される。上部電極に電気的に接続される配線（図示しない）が設けられる。
以上により、磁気記憶素子１１０が完成する。
図１８は、第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
図１８に表したように、磁気記憶素子１３１は磁気シールド５１をさらに含む。積層体ＳＢ１は、積層方向ＳＤ１に延びる側面ＳＳ１（第１側面）を有する。ここで、「積層方向ＳＤ１に延びる」には、積層方向ＳＤ１に対して非平行な状態も含むものとする。「積層方向ＳＤ１に延びる」は、少なくとも積層方向ＳＤ１に延びる成分を有していればよい。すなわち、「積層方向ＳＤ１に延びる面」とは、積層方向ＳＤ１に対して直交する面でなければよい。
磁気シールド５１は、積層体ＳＢ１の側面ＳＳ１の少なくとも一部を覆う。換言すれば、磁気シールド５１は、積層体ＳＢ１の側面ＳＳ１の少なくとも一部と対向する。この例において、磁気シールド５１は、側面ＳＳ１を覆う。Ｘ−Ｙ平面に投影した磁気シールド５１の形状は、例えば、積層体ＳＢ１を囲む環状である。
磁気記憶素子１３１は、積層体ＳＢ１の側面ＳＳ１と磁気シールド５１との間に設けられた保護層５２をさらに含む。保護層５２の厚さは、例えば、２ｎｍ以上３０ｎｍ以下であることが望ましい。
例えば、積層体ＳＢ１の側面ＳＳ１が、ＳｉＮやＡｌ２Ｏ３などの保護層５２を介して、パーマロイ（Ｐｙ）などの磁気シールド５１により覆われる。これにより、例えば、複数の磁気記憶素子１３１が並べられた場合において、隣の磁気記憶素子１３１からの漏洩磁界が、積層体ＳＢ１の動作に悪影響を与えることが抑制される。例えば、各記憶セル（積層体ＳＢ１）において、積層体ＳＢ１に作用する有効磁界が実質的に同じであるため、ビット間の反転電流のばらつきが抑制される。また、積層体ＳＢ１からの漏洩磁界が、隣の磁気記憶素子に作用することを抑制することができる。その結果、複数の磁気記憶素子どうしを近接して配置することができ、集積度を向上することができる。例えば、不揮発性記憶装置の記憶密度を向上させることができる。
磁気シールド５１には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択されたいずれかの金属、または、この群から選択された２つ以上の金属を含む合金が用いられる。磁気シールド５１は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの金属と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属と、を含む合金でもよい。
磁気シールド５１に含まれる磁性材料の組成や熱処理の条件を調整することにより、磁気シールド５１の特性を調整することができる。磁気シールド５１は、例えば、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金でもよい。また、磁気シールド５１には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いてもよい。
保護層５２には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。保護層５２には、例えば、ＳｉＮが用いられる。
以下、図１８に例示した磁気記憶素子１３１の製造方法の例について説明する。
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。下部電極上に、Ｔａ／Ｒｕ（下部電極とのコンタクト層、兼ストッパー層）、ＦｅＰｔ／ＣｏＦｅＢ層（第１強磁性層１０）、ＭｇＯ（第１非磁性層１０ｎ）、ＣｏＦｅＢ層（トリガ層）及びＣｏＦｅＢ／ＦｅＰｄ層（記憶層）を、この順に積層させる。ここで、磁界中でアニールすることによって、ＣｏＦｅＢ層とＣｏＦｅＢ／ＦｅＰｄ層との膜面垂直方向の磁気異方性の強さを調節することもできる。続いて、Ｒｕ／Ｔａ層（上部コンタクト層）を積層する。これにより、加工体が形成される。
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径３０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を、ストッパー層を兼ねた下部電極上のＴａ層が露出するまで削る。
続いて、保護層５２としてＳｉＮ層を形成した後、磁気シールド５１として機能するＰｙ層を形成する。エッチバックにより、Ｐｙ層が磁気記憶素子の側壁に残るようにする。
次に、磁気記憶素子を絶縁埋め込みすべくＳｉＯ２膜を成膜した後、ＣＭＰ等で平坦化した後、ＲＩＥ等で全面をエッチングすることで電極とのコンタクト層を露出させる。
さらに全面にレジストを塗布し、このレジストを上部電極の位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。上部電極に対応した開口をＣｕで埋め込み成膜し、レジストを除去する。上部電極には、図示しない配線を設けて電気的入出力ができるようにする。
以上により、磁気記憶素子１３１が完成する。
図１９（ａ）及び図１９（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式図である。
図１９（ａ）は、磁気記憶素子１４２の模式的平面図であり、図１９（ｂ）は、磁気記憶素子１４２の模式的断面図である。図１９（ｂ）は、図１９（ａ）のＡ１−Ａ２線断面を模式的に表す。
図１９（ａ）及び図１９（ｂ）に表したように、磁気記憶素子１４２では、第２強磁性層２０及び第１非磁性層１０ｎが、それぞれ複数設けられている。複数の第２強磁性層２０は、積層方向ＳＤ１に対して垂直な方向に並ぶ。この例では、複数の第２強磁性層２０が、Ｙ軸方向に並ぶ。複数の第１非磁性層１０ｎのそれぞれは、第１強磁性層１０と複数の第２強磁性層２０とのそれぞれの間に設けられる。磁気記憶素子１４２では、第１強磁性層１０の上に複数の第１非磁性層１０ｎが並べて設けられる。
磁気記憶素子１４２では、第１強磁性層１０が、第２強磁性層２０に比べて大きい。これにより、例えば、第２強磁性層２０の位置において、第１強磁性層１０の磁化１０ｍに起因する漏洩磁界を小さくすることができる。
図２０（ａ）〜図２０（ｃ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
図２０（ａ）に表したように、磁気記憶素子１４３では、第１強磁性層１０の上に積層部分ＳＰが設けられている。積層部分ＳＰは、この例では、複数の第２強磁性層２０のうちの１つと、この１つの第２強磁性層２０と積層された１つの第１非磁性層１０ｎと、を含む。磁気記憶素子１４３においては、積層部分ＳＰの幅（積層方向ＳＤ１に対して垂直な方向の長さ）が、第１強磁性層１０から第２強磁性層２０へ向かう方向において減少する。例えば、積層部分ＳＰの幅が連続的に減少する。
この例では、積層部分ＳＰの幅が、上方向に向かうに従って連続的に減少する。すなわち、積層部分ＳＰの形状は、テーパ状である。積層部分ＳＰの形状は、例えば、錐台状である。第２強磁性層２０などのＸ−Ｙ平面に投影した形状は、例えば、円形である。従って、積層部分ＳＰの形状は、例えば、円錐台状である。従って、この例では、複数の第２強磁性層２０のそれぞれの積層方向ＳＤ１に対して垂直な方向の長さが、複数の第１非磁性層１０ｎのそれぞれの積層方向ＳＤ１に対して垂直な方向の長さよりも短い。この例では、第１部分２１の積層方向ＳＤ１に対して垂直な方向の長さは、第２部分２２の積層方向ＳＤ１に対して垂直な方向の長さよりも短い。
図２０（ｂ）に表したように、磁気記憶素子１４４では、第１強磁性層１０の幅（積層方向ＳＤ１に対して垂直な方向の長さ）が、第１強磁性層１０から第２強磁性層２０に向かう方向において減少する。例えば、第１強磁性層１０の幅が、連続的に減少する。この例では、第１強磁性層１０の幅が、上方向に向かうに従って連続的に減少する。すなわち、第１強磁性層１０の形状は、テーパ状である。第１強磁性層１０の形状は、例えば、錐台状である。このように、第１強磁性層１０の形状を、テーパ状としてもよい。
図２０（ｃ）に表したように、磁気記憶素子１４５では、第１強磁性層１０と複数の第２強磁性層２０との間に、１つの第１非磁性層１０ｎが設けられる。磁気記憶素子１４５では、第１強磁性層１０の上に第１非磁性層１０ｎが設けられる。複数の第２強磁性層２０が、第１非磁性層１０ｎの上に並べて設けられる。この例では、積層部分ＳＰは、複数の第２強磁性層２０を含む。
このように、１つの第１強磁性層１０に複数の積層部分ＳＰを積層させる構成において、第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０とのそれぞれの間に複数設けられてもよいし、第１強磁性層１０と複数の第２強磁性層２０との間に１つ設けられてもよい。磁気記憶素子１４５においては、第１非磁性層１０ｎの形状をテーパ状としてもよいし、第２強磁性層２０の形状をテーパ状としてもよい。
（第２の実施形態）
図２１は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図２１に表したように、本実施形態に係る不揮発性記憶装置６２０は、メモリセルアレイＭＣＡを含む。メモリセルアレイＭＣＡは、マトリクス状に配列された複数のメモリセルＭＣを有する。各メモリセルＭＣは、第１の実施形態に係る磁気記憶素子のいずれかを、ＭＴＪ素子（積層体ＳＢ１）として有する。
メモリセルアレイＭＣＡには、複数のビット線対（ビット線ＢＬ及びビット線／ＢＬ）及び、複数のワード線ＷＬが配置されている。複数のビット線対のそれぞれは、列（カラム）方向に延在する。複数のワード線ＷＬのそれぞれは、行（ロウ）方向に延在する。
ビット線ＢＬとワード線ＷＬとの交差部分に、メモリセルＭＣが配置される。各メモリセルＭＣは、ＭＴＪ素子と選択トランジスタＴＲとを有する。ＭＴＪ素子の一端は、ビット線ＢＬに接続されている。ＭＴＪ素子の他端は、選択トランジスタＴＲのドレイン端子に接続されている。選択トランジスタＴＲのゲート端子は、ワード線ＷＬに接続されている。選択トランジスタＴＲのソース端子は、ビット線／ＢＬに接続されている。
ワード線ＷＬには、ロウデコーダ６２１が接続されている。ビット線対（ビット線ＢＬ及びビット線／ＢＬ）には、書き込み回路６２２ａ及び読み出し回路６２２ｂが接続されている。書き込み回路６２２ａ及び読み出し回路６２２ｂには、カラムデコーダ６２３が接続されている。
各メモリセルＭＣは、ロウデコーダ６２１及びカラムデコーダ６２３により選択される。メモリセルＭＣへのデータ書き込みの例は、以下である。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択トランジスタＴＲがオンする。
この例では、例えば、ロウデコーダ６２１、書き込み回路６２２ａ、読み出し回路６２２ｂ、及び、カラムデコーダ６２３によって、制御部５５０が構成される。制御部５５０は、ビット線ＢＬ、ワード線ＷＬ及び選択トランジスタＴＲなどを介して、複数のメモリセルＭＣ（複数の磁気記憶素子）のそれぞれと電気的に接続される。制御部５５０は、複数のメモリセルＭＣのそれぞれに対して、データの書き込み及びデータの読み出しを実施する。
ＭＴＪ素子には、例えば、双方向の書き込み電流が供給される。具体的には、ＭＴＪ素子に左から右へ書き込み電流を供給する場合、書き込み回路６２２ａは、ビット線ＢＬに正の電位を印加し、ビット線／ＢＬに接地電位を印加する。また、ＭＴＪ素子に右から左へ書き込み電流を供給する場合、書き込み回路６２２ａは、ビット線／ＢＬに正の電位を印加し、ビット線ＢＬに接地電位を印加する。このようにして、メモリセルＭＣに、データ「０」、または、データ「１」を書き込むことができる。
メモリセルＭＣからのデータ読み出しの例は、以下である。まず、メモリセルＭＣが選択される。読み出し回路６２２ｂは、ＭＴＪ素子に、例えば、選択トランジスタＴＲからＭＴＪ素子に向かう方向に流れる読み出し電流を供給する。そして、読み出し回路６２２ｂは、この読み出し電流に基づいて、ＭＴＪ素子の抵抗値を検出する。このようにして、ＭＴＪ素子に記憶された情報を読み出すことができる。
図２２は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図２２は、１つのメモリセルＭＣの部分を例示している。この例では、磁気記憶素子１１０が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。
図２２に表したように、不揮発性記憶装置６２０は、実施形態に係る磁気記憶素子（例えば磁気記憶素子１１０）と、第１配線９１と、第２配線９２と、を備える。第１配線９１は、磁気記憶素子１１０の一端（例えば第１強磁性層１０の端）に、直接または間接に接続される。第２配線９２は、磁気記憶素子１１０の他端（例えば第２強磁性層２０の端）に直接または間接に接続される。
ここで、「直接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されないで電気的に接続される状態を含む。「間接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されて電気的に接続される状態、及び、間にスイッチ（例えばトランジスタなど）が挿入されて、導通と非導通とが可変の状態で接続される状態を含む。
第１配線９１及び第２配線９２のいずれか一方は、例えば、ビット線ＢＬまたはビット線／ＢＬに対応する。第１配線９１及び第２配線９２のいずれか他方は、例えば、ビット線ＢＬまたはビット線／ＢＬに対応する。
図２２に表したように、不揮発性記憶装置６２０は、選択トランジスタＴＲをさらに備えることができる。選択トランジスタＴＲは、磁気記憶素子１１０と第１配線９１との間（第１の位置）、及び、磁気記憶素子１１０と第２配線９２の間（第２の位置）の少なくともいずれかに設けられる。
このような構成により、メモリセルアレイＭＣＡの任意のメモリセルＭＣ（例えば磁気記憶素子１１０）にデータを書き込み、また、磁気記憶素子１１０に書き込まれたデータを読み出すことができる。例えば、このように構成された不揮発性記憶装置６２０においても、第２強磁性層２０にトリガ層を設け、書込期間中に短い矩形波状の電流が流れる期間を設ける。これにより、書込電流（反転電流）を低減することができる。
実施形態によれば、反転電流を低減した不揮発性記憶装置を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、積層体、制御部、第１強磁性層、第２強磁性層、第１部分、第２部分、第１非磁性層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…強磁性層、 １０ａ…主面、 １０ｍ…磁化、 １０ｎ…第１非磁性層、 ２０…第２強磁性層、 ２１…第１部分、 ２１ｍ…磁化、 ２２…第２部分、 ２２ｍ…磁化、 ５１…磁気シールド、 ５２…保護層、 ６０…電子電流、 ６１…センス電流、 ７２…磁化、 ７２ａ…垂直磁化成分、 ７２ｂ…面内磁化成分、 ８１…第１導電層、 ８２…第２導電層、 ９１…第１配線、 ９２…第２配線、 １１０、１１０ａ、１１０ｂ、１３１、１４２、１４３、１４４、１４５…磁気記憶素子、 ５５０…制御部、 ６１０、６２０…不揮発性記憶装置、 ６２１…ロウデコーダ、 ６２２ａ…書き込み回路、 ６２２ｂ…読み出し回路、 ６２３…カラムデコーダ、 Ａｗｎ…振幅、 ＢＬ…ビット線、 Ｃ１〜Ｃ５…計算結果、 ＣＴ１１、ＣＴ１２、ＣＴ２１、ＣＴ２２…特性、 Ｈｅｘｔ…外部磁界、 Ｈｋ、Ｈｋ１、Ｈｋ２…有効異方性磁界、 Ｉａ１…第１値、 Ｉａ２…第２値、 Ｉａｍ…最大値、 Ｉｃ１、Ｉｃ２…しきい値電流、 Ｉｗ、Ｉｗｒ…書込電流、 Ｉｗ１〜Ｉｗｎ…第１〜第ｎ成分、 Ｋｕ、Ｋｕ１、Ｋｕ２…有効磁気異方性定数、 ＭＣ…メモリセル、 ＭＣＡ…メモリセルアレイ、 ＭＭＵ…磁気記憶部、 Ｍｓ、Ｍｓ１、Ｍｓ２…飽和磁化、 Ｍｚ…磁化状態、 ＳＢ１…積層体、 ＳＤ１…積層方向、 ＳＤ２…面内方向、 ＳＩ…信号強度、 ＳＰ…積層部分、 ＳＳ１…第１側面、 Ｔ１〜Ｔ４…第１〜第４期間、 ＴＲ…選択トランジスタ、 Ｔｉｍｅ…時間、 Ｔｗ…書込期間、 ＷＬ…ワード線、 ｆ１、ｆ２…磁気共鳴周波数、 ｆ２…磁気共鳴周波数、 ｔ１、ｔ２…厚さ ｔｐ…パルス幅、 ｔｓ…上昇時間

Claims (12)

  1. 磁化の方向が固定された第１強磁性層と、
    前記第１強磁性層と積層された第２強磁性層であって、
    磁化の方向が可変である第１部分と、
    前記第１強磁性層と前記第２強磁性層との積層方向に前記第１部分と積層され磁化の方向が可変である第２部分と、
    を含み、前記第１部分の磁気共鳴周波数は前記第２部分の磁気共鳴周波数とは異なり、
    前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
    を含む積層体と、
    前記積層体と電気的に接続され、書込期間において前記積層体に電流を流す制御部と、
    を備え、
    前記第１部分の前記磁化の方向及び前記第２部分の前記磁化の方向は、前記電流の向きに応じた方向に向き、
    前記書込期間は、第１期間と、前記第１期間とは異なる第２期間と、を含み、
    前記電流は、前記第１期間において第１値であり、前記第２期間において前記第１値よりも小さい第２値であり、
    前記第１期間の長さは、前記第２強磁性層全体の磁気共鳴周波数の逆数の奇数倍の絶対値の０．９倍以上１．１倍以下である不揮発性記憶装置。
  2. 前記書込期間は、前記第１期間と前記第２期間との間の第３期間と、前記第１期間と前記第３期間との間の第４期間と、を含み、
    前記電流は、前記第３期間において前記第１値であり、前記第４期間において前記第２値である請求項１記載の不揮発性記憶装置。
  3. 前記第１部分の前記磁気共鳴周波数は、第１磁気共鳴周波数であり、
    前記第２部分の前記磁気共鳴周波数は、前記第１磁気共鳴周波数よりも低い第２磁気共鳴周波数である請求項１または２に記載の不揮発性記憶装置。
  4. 前記第１部分及び前記第２部分の少なくともいずれかは、Ｃｏ、Ｍｎ、Ｆｅ、Ｎｉ、Ｃｕ、Ｒｈ、Ｒｕ及びＰｄの少なくともいずれか１つを含むホイスラー合金を含む請求項３記載の不揮発性記憶装置。
  5. 前記第１部分及び前記第２部分の少なくともいずれかは、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＡｌ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＭｎＳｎ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＭｎＧａ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｂ、Ｃｏ２ＣｒＧａ、Ｎｉ２ＭｎＩｎ、Ｎｉ２ＭｎＧａ、Ｎｉ２ＭｎＳｎ、Ｎｉ２ＭｎＳｂ、Ｎｉ２ＦｅＧａ、Ｐｄ２ＭｎＳｂ、Ｐｄ２ＭｎＳｎ、Ｃｕ２ＭｎＡｌ、Ｃｕ２ＭｎＳｎ、Ｃｕ２ＭｎＩｎ、Ｒｈ２ＭｎＧｅ、Ｒｈ２ＭｎＰｂ、Ｒｈ２ＭｎＳｎ、Ｐｄ２ＭｎＧｅ、Ｒｈ２ＦｅＳｎ、Ｒｕ２ＦｅＳｎ、及びＲｈ２ＦｅＳｂの少なくともいずれか１つを含む請求項３または４に記載の不揮発性記憶装置。
  6. 前記第１部分及び前記第２部分の少なくともいずれかは、Ｃｏ２ＨｆＳｎ、Ｃｏ２ＺｒＳｎ、Ｃｏ２ＨｆＡｌ、Ｃｏ２ＺｒＡｌ、Ｃｏ２ＨｆＧａ、Ｃｏ２ＴｉＳｉ、Ｃｏ２ＴｉＧｅ、Ｃｏ２ＴｉＳｎ、Ｃｏ２ＴｉＧａ、Ｃｏ２ＴｉＡｌ、Ｃｏ２ＶＧａ、Ｃｏ２ＶＡｌ、Ｃｏ２ＴａＡｌ、Ｃｏ２ＮｂＧａ、Ｃｏ２ＮｂＡｌ、Ｃｏ２ＶＳｎ、Ｃｏ２ＮｂＳｎ、Ｃｏ２ＣｒＡｌ、Ｒｈ２ＮｉＳｎ、Ｒｈ２ＮｉＧｅ、Ｍｎ２ＷＳｎ、Ｆｅ２ＭｎＳｉ、及びＦｅ２ＭｎＡｌの少なくともいずれか１つを含む請求項３〜５のいずれか１つに記載の不揮発性記憶装置。
  7. 前記第１部分は、Ｃｏ２ＨｆＳｎ、Ｃｏ２ＺｒＳｎ、Ｃｏ２ＨｆＡｌ、Ｃｏ２ＺｒＡｌ、Ｃｏ２ＨｆＧａ、Ｃｏ２ＴｉＳｉ、Ｃｏ２ＴｉＧｅ、Ｃｏ２ＴｉＳｎ、Ｃｏ２ＴｉＧａ、Ｃｏ２ＴｉＡｌ、Ｃｏ２ＶＧａ、Ｃｏ２ＶＡｌ、Ｃｏ２ＴａＡｌ、Ｃｏ２ＮｂＧａ、Ｃｏ２ＮｂＡｌ、Ｃｏ２ＶＳｎ、Ｃｏ２ＮｂＳｎ、Ｃｏ２ＣｒＡｌ、Ｒｈ２ＮｉＳｎ、Ｒｈ２ＮｉＧｅ、Ｍｎ２ＷＳｎ、Ｆｅ２ＭｎＳｉ、及びＦｅ２ＭｎＡｌの少なくともいずれか１つを含み、
    前記第２部分は、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＡｌ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＭｎＳｎ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＭｎＧａ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｂ、Ｃｏ２ＣｒＧａ、Ｎｉ２ＭｎＩｎ、Ｎｉ２ＭｎＧａ、Ｎｉ２ＭｎＳｎ、Ｎｉ２ＭｎＳｂ、Ｎｉ２ＦｅＧａ、Ｐｄ２ＭｎＳｂ、Ｐｄ２ＭｎＳｎ、Ｃｕ２ＭｎＡｌ、Ｃｕ２ＭｎＳｎ、Ｃｕ２ＭｎＩｎ、Ｒｈ２ＭｎＧｅ、Ｒｈ２ＭｎＰｂ、Ｒｈ２ＭｎＳｎ、Ｐｄ２ＭｎＧｅ、Ｒｈ２ＦｅＳｎ、Ｒｕ２ＦｅＳｎ、及びＲｈ２ＦｅＳｂの少なくともいずれか１つを含む請求項３〜６のいずれか１つに記載の不揮発性記憶装置。
  8. 前記第１強磁性層の前記磁化の前記積層方向に対して平行な垂直磁化成分は、前記第１強磁性層の前記磁化の前記積層方向に対して垂直な面内磁化成分よりも大きく、
    前記第１部分の前記磁化の前記垂直磁化成分は、前記第１部分の前記磁化の前記面内磁化成分よりも大きく、
    前記第２部分の前記磁化の前記垂直磁化成分は、前記第２部分の前記磁化の前記面内磁化成分よりも大きい請求項１〜７のいずれか１つに記載の不揮発性記憶装置。
  9. 前記第２強磁性層、前記第１非磁性層は、それぞれ複数設けられ、
    前記複数の第２強磁性層は、前記積層方向に対して垂直な面内方向に並び、
    前記複数の第１非磁性層のそれぞれは、前記第１強磁性層と前記複数の第２強磁性層とのそれぞれの間に配置された請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
  10. 前記第２強磁性層は、複数設けられ、
    前記複数の第２強磁性層は、前記積層方向に対して垂直な面内方向に並び、
    前記第１非磁性層は、前記第１強磁性層と前記複数の第２強磁性層との間に配置された請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
  11. 前記第１強磁性層と電気的に接続された第１配線と、
    前記第２強磁性層と電気的に接続された第２配線と、
    をさらに備え、
    前記制御部は、前記第１配線及び前記第２配線を介して前記積層体と接続された請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
  12. 前記第１強磁性層と前記第１配線との間及び前記第２強磁性層と前記第２配線との間の少なくとも一方に設けられた選択トランジスタをさらに備えた請求項１１記載の不揮発性記憶装置。
JP2014058367A 2014-03-20 2014-03-20 不揮発性記憶装置 Active JP6018599B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014058367A JP6018599B2 (ja) 2014-03-20 2014-03-20 不揮発性記憶装置
PCT/JP2015/053156 WO2015141313A1 (ja) 2014-03-20 2015-02-04 不揮発性記憶装置
US15/248,596 US9722173B2 (en) 2014-03-20 2016-08-26 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058367A JP6018599B2 (ja) 2014-03-20 2014-03-20 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2015185581A true JP2015185581A (ja) 2015-10-22
JP6018599B2 JP6018599B2 (ja) 2016-11-02

Family

ID=54144293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058367A Active JP6018599B2 (ja) 2014-03-20 2014-03-20 不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9722173B2 (ja)
JP (1) JP6018599B2 (ja)
WO (1) WO2015141313A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159057A1 (ja) * 2017-03-01 2018-09-07 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
JP2021040163A (ja) * 2019-08-08 2021-03-11 Tdk株式会社 磁気抵抗効果素子及び強磁性層積層体
JPWO2019187674A1 (ja) * 2018-03-30 2021-05-13 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063887B2 (ja) * 2014-03-20 2017-01-18 株式会社東芝 不揮発性記憶装置
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
DE102017106084A1 (de) * 2017-03-21 2018-09-27 Eto Magnetic Gmbh Überstromschutzvorrichtung
JP2021015839A (ja) * 2019-07-10 2021-02-12 Tdk株式会社 磁気メモリ及び磁気メモリの制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305827A (ja) * 2007-06-05 2008-12-18 Fujitsu Ltd 磁気メモリ及び磁気メモリの書込み方法
JP2012064904A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012204680A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 磁気抵抗素子および磁気メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836553B2 (ja) 2005-11-17 2011-12-14 株式会社東芝 磁性発振素子、磁気センサおよび磁気再生装置
JP2007287863A (ja) * 2006-04-14 2007-11-01 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに磁気抵抗効果素子集合体、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
JP4874884B2 (ja) 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
JP5166322B2 (ja) 2009-03-03 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
JP5673951B2 (ja) 2011-08-23 2015-02-18 独立行政法人産業技術総合研究所 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子
US9123884B2 (en) * 2011-09-22 2015-09-01 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US8780618B2 (en) * 2011-12-09 2014-07-15 Agency For Science, Technology And Research Writing circuit for a magnetoresistive memory cell
US9087633B2 (en) * 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
JP6160903B2 (ja) * 2013-03-13 2017-07-12 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8724380B1 (en) * 2013-11-13 2014-05-13 Avalanche Technology, Inc. Method for reading and writing multi-level cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305827A (ja) * 2007-06-05 2008-12-18 Fujitsu Ltd 磁気メモリ及び磁気メモリの書込み方法
JP2012064904A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012204680A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 磁気抵抗素子および磁気メモリ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159057A1 (ja) * 2017-03-01 2018-09-07 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10964604B2 (en) 2017-03-01 2021-03-30 Sony Semiconductor Solutions Corporation Magnetic storage element, magnetic storage device, electronic device, and method of manufacturing magnetic storage element
JPWO2019187674A1 (ja) * 2018-03-30 2021-05-13 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
JP7169683B2 (ja) 2018-03-30 2022-11-11 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
JP2021040163A (ja) * 2019-08-08 2021-03-11 Tdk株式会社 磁気抵抗効果素子及び強磁性層積層体
JP7004053B2 (ja) 2019-08-08 2022-01-21 Tdk株式会社 磁気抵抗効果素子及び強磁性層積層体含有積層体

Also Published As

Publication number Publication date
US9722173B2 (en) 2017-08-01
WO2015141313A1 (ja) 2015-09-24
US20160365509A1 (en) 2016-12-15
JP6018599B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
JP6130886B2 (ja) 磁気素子及び記憶装置
JP6160903B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP6106118B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP5734800B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP6018599B2 (ja) 不揮発性記憶装置
US9941468B2 (en) Magnetoresistance effect element and magnetic memory device
JP5285104B2 (ja) 磁気記録素子及び不揮発性記憶装置
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
JP5383882B1 (ja) 不揮発性記憶装置
JP5711637B2 (ja) 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
JP2007305882A (ja) 記憶素子及びメモリ
US9299916B2 (en) Memory element and memory device
US9882122B2 (en) Memory device
JP2015103755A (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
JP6230643B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP6094194B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160930

R151 Written notification of patent or utility model registration

Ref document number: 6018599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350