JP2015179699A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2015179699A
JP2015179699A JP2014055614A JP2014055614A JP2015179699A JP 2015179699 A JP2015179699 A JP 2015179699A JP 2014055614 A JP2014055614 A JP 2014055614A JP 2014055614 A JP2014055614 A JP 2014055614A JP 2015179699 A JP2015179699 A JP 2015179699A
Authority
JP
Japan
Prior art keywords
conductor
substrate
electronic circuit
plates
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014055614A
Other languages
English (en)
Other versions
JP6336307B2 (ja
Inventor
優 田中
Masaru Tanaka
優 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014055614A priority Critical patent/JP6336307B2/ja
Priority to US14/636,056 priority patent/US9929455B2/en
Publication of JP2015179699A publication Critical patent/JP2015179699A/ja
Application granted granted Critical
Publication of JP6336307B2 publication Critical patent/JP6336307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 遮断周波数を調節可能な小型の電磁バンドギャップ構造を実現すること。【解決手段】 電子回路は、複数の導体板を含む第1の導体とグランド導体とを含んで形成された電磁バンドギャップ構造を有する基板であって、第1の面において複数の導体板が配置され、グランド導体の少なくとも一部が第2の面に配置された基板と、基板の第2の面から見て複数の導体板の後方に離して配置されると共にグランド導体に接続され、その複数の導体板の少なくとも一部と電磁的に結合する第2の導体と、を有する。【選択図】 図3

Description

本発明は電磁バンドギャップ構造を有する電子回路に関する。
近年、アンテナやマイクロ波回路等の電磁波の領域において、メタマテリアルを用いることが検討されている。メタマテリアルとは、広義では自然界に存在しない人工的な媒質を意味し、誘電率と透磁率が同時に負である左手系材料、いずれか一方だけが負である材料、同時に正である右手系材料に分類される。中でも、誘電率と透磁率のいずれか一方だけが負である材料は、電磁波の伝搬を禁止する電磁バンドギャップ(EBG:Electro Band Gap)と呼ばれる性質を持つことが知られている。
ここで、EBGを持つ材料は、単位素子の材質や形状、配列を操作することにより、自然界に存在する材料により実現できることが知られている。以下では、このような単位素子によってEBGを持つ周期構造をEBG構造と呼ぶ。このようなEBG構造は、電子回路内において、ある特定の周波数帯域、例えば、電子部品が実装された基板からの不要な輻射の原因となる電磁波ノイズを遮断する帯域阻止フィルタとして利用可能である。
特開2008−288770号公報 特開2011−035367号公報
一般的に、EBG構造は基板内や基板上に形成されるため、遮断周波数の変更は容易でない。また、単位素子の大きさと遮断周波数はトレードオフとなることが知られており、遮断周波数を低く設計する場合には、単位素子が大きくなる。
特許文献1には、EBG構造の小型化と遮断周波数の低周波数化を両立する技術が記載されている。特許文献1に記載の技術では、EBG構造が、複数のチップインダクタまたはチップコンデンサを用いて小型化される。しかしながら、このような構成では、パッチ構造の数だけ電子部品が必要となるため、製造コストが増加してしまう課題があった。また、電子部品が理想的な特性ではなく周波数特性を持つため、所望の遮断周波数を得ることが難しいという課題もあった。
本発明は上記課題に鑑みなされたものであり、遮断周波数を調節可能な小型の電磁バンドギャップ構造を実現することを目的とする。
上記目的を達成するため、本発明による電子回路は、複数の導体板を含む第1の導体とグランド導体とを含んで形成された電磁バンドギャップ構造を有する基板であって、1つの面において前記複数の導体板が配置された前記基板と、前記基板の前記1つの面の反対の面から見て前記複数の導体板の後方に離して配置されると共にグランド導体に接続され、当該複数の導体板の少なくとも一部と電磁的に結合する第2の導体と、を有する。
本発明によれば、遮断周波数を調節可能な小型の電磁バンドギャップ構造を実現することができる。
実施形態に係るEBG構造を有する基板の第1の構成例の断面図。 EBG構造を有する基板の第1の構成例の単位素子の等価回路図。 実施形態に係るEBG構造の等価回路図。 実施形態に係るEBG構造を有する基板の第2の構成例の断面図。 EBG構造を有する基板の変形された第2の構成例の断面図。 実施形態に係るEBG構造を有する基板の第3の構成例の断面図。 片面基板を用いたEBG構造を持つ基板の断面図 EBG構造を有する基板の正面図及び断面図。 EBG構造の単位素子の等価回路図。 EBG構造を有する基板の断面図及びその等価回路。 EBG構造を有する基板の断面図及びその等価回路。
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、各図では、各領域の塗りつぶしのパターンによってその材料の性質を区別している。また、繰り返し構造を持つものは図中番号を省略している場合があるが、その構造は繰り返される単位の、他の箇所の構造と同様であるものとする。
本実施形態に係る電磁バンドギャップ構造について説明するのに先立って、まず、一般的な電磁バンドギャップ構造について説明する。図8に一般的に知られている電磁バンドギャップ構造(EBG構造)を有する両面基板の正面図及び断面図を示す。この基板は例えば誘電体基板であり、図8は、その基板の1つの面(表面)に、複数の導体板(導体パッチ)101が、その反対の面(裏面)にはグランド導体102が配置されている様子を示している。なお、このEBG構造は、電子回路の一部として電子機器に組み込まれ、例えば、不要な電磁波の輻射を防ぐ機能を果たす。複数の導体板101は互いに一定の間隔を空けて配置され、誘電体103を貫通する層間ビア104によって、グランド導体102に各々接地している。
図9に、図8のEBG構造の等価回路を示す。図8のEBG構造は、図9のように、コンデンサとインダクタの直列回路と並列回路の組み合わせとして表現できる。このEBG構造が持つ遮断周波数帯域は、直列回路の共振周波数fseと、並列回路の共振周波数fshとの間となる。なお、これらの共振周波数は、それぞれ、
Figure 2015179699
のように表される。なお、図9に示すように、Cs及びLsは直列回路の、Cp及びLpは並列回路の、それぞれ容量とインダクタンスの大きさを示す。
本実施形態では、このようなEBG構造を有する基板に、さらなる導体を付加し、遮断周波数を変化させる。したがって、複数の導体板101の大きさを変化させずに遮断周波数を調節することができ、EBG構造の大きさを小さく抑えることができ、その結果、電子回路の大きさをも小型化することができる。以下、いくつかの構成例について説明する。
(構成例1)
図1に、本実施形態におけるEBG構造を有する基板の第1の構成例の断面図を示す。基板の第1の面に配置された導体107は、層間ビア104によってグランド導体102に接続している。また、付加導体106が基板の上方(グランド導体102が配置された面から複数の導体板101が配置された面に向かって、複数の導体板101の後方)に、複数の導体板101から離して配置される。そして、付加導体106の端部が直角に折れ曲がりスルーホール105を通ってグランド導体102へ接地されている。なお、付加導体106と、複数の導体板101の少なくとも一部は、電磁的に結合する。
この時、EBG構造を形成する単位素子は、複数の導体板101のうちの1つがグランド導体102及び付加導体106によって挟まれている図中の点線で囲った部分と考えることができる。このときの、この単位素子の等価回路を図2に示す。図2に示すように、本構成例における単位素子の等価回路は、図9で示した回路構成に、キャパシタ成分Cp2が接続された構成となる。なお、キャパシタ成分Cp2は、複数の導体板101のうちの1つと付加導体106との間の電磁的な結合により得られる。
p2の値は、付加導体106を配置した時の、複数の導体板101との間の距離や付加導体106の材質によって変化する。図3は、このような変化を考慮して単位素子の等価回路を一般化した場合の図である。図3から分かるように、Cvは並列成分となるため、Cvを変化させることにより並列回路の共振周波数fshを変更することができる。すなわち、並列回路のCvを大きくすることで、単位素子を構成する導体板101を大きくすることなく、EBG構造の遮断周波数を低くすることが可能となる。なお、付加導体106は、基板にあらかじめ実装されている必要はなく、両面基板に配置されたEBG構造の遮断周波数を変更したい場合に追加実装できるように、着脱可能に構成されてもよい。
(構成例2)
図4は、本実施形態におけるEBG構造を有する基板の第2の構成例の断面図を示す。基板の構成及び参照番号が同じ素子については構成例1と同様であるため、詳細な説明については省略する。
本構成例では、構成例1と異なり、付加導体401が基板に接続され、電子部品402が基板の第1の面上(導体107上)に実装されている。付加導体401は、構成例1の場合のような遮断周波数を変化させる機能に加えて、基板や電子部品402から生じる電磁波ノイズの放射を防止するシールドケースとしても機能する。このため、付加導体401は、例えば、洋白などの金属が用いられ、電子部品402が実装されている面上に、電子部品402を覆うように形成される。さらに、付加導体401は、導体端で直角に折れ曲がりスルーホール105を通ってグランド導体102へ接地される。なお、この時、付加導体401は大部分の電子部品を覆うシールドケースとして機能するため、なるべく基板端で接地することが望ましい。折り曲げられた付加導体401の接地できない部分は、例えば、基板上で再度直角に折れ曲がり、複数の導体板101を覆うように形成される。
この時、EBGを持つ単位素子は、複数の導体板101のうちの1つが、グランド導体102及び付加導体401によって挟まれている図中の点線で囲った部分と考えることができる。本構成例における単位素子の等価回路は、実施形態1と同じく図3となり、Cvは、複数の導体板101のうちの1つと付加導体401との電磁的な結合により形成されるキャパシタ成分となる。このため、付加導体401を折り曲げた部分の形状や高さ、材質を変えることで、容易に遮断周波数fshを変更できる。
なお、本構成例では、付加導体401と基板構成とが組み合わさってEBG構造を持つことから、電磁波は基板だけではなく付加導体401にも伝播できない。その結果、基板が基板自身や電子部品402から生じる電磁波ノイズの放射を防止するだけではなく、付加導体401が共振することでシールドケース自身が二次放射源となることを防ぐことができるようになる。
なお、図4では、EBG構造と電子部品402との中間に付加導体401が挟まるような構成について説明したが、本構成例は、このような構成に限られない。図5に、シールドケースとして機能する付加導体401を用いる場合の電子回路の別の構成例を示す。図5の例では、付加導体401の折り曲げ回数が増えるものの、このような構成により、付加導体401の接地面積を大きくとることができ、さらに、付加導体401が変形しにくくなる。
なお、本構成例では、付加導体401を折り曲げることでEBG構造を形成したが、基板に実装されたシールドケースに着脱可能な付加導体を接続することで、同様にEBG構造の遮断周波数を変更することができる。
なお、上述の構成例1及び2では、付加導体106又は401は、必ずしもスルーホール105を通る必要はなく、何らかの方法でグランド導体に設置されればよい。例えば、付加導体106又は401は、層間ビア104またはスルーホール105でグランド導体102に接続された基板表面の導体107に接地してもよい。
なお、付加導体106又は401は、例えば、複数の導体板101を覆うような並行平板形状の導体板として形成されることにより、複数の導体板101との電磁的な結合を安定的に得ることができる。なお、付加導体106又は401は、複数の導体板101の全てを覆う必要はなく、複数の導体板101の少なくとも一部を覆うように構成されてもよい。なお、付加導体106又は401が複数の導体板101を覆う面積又は導体板の個数を調整することにより、遮断周波数を調節することができる。
なお、付加導体106又は401を導体板として形成することにより、折り曲げによる接地面積を大きくすることができる。このため、このような形状とすることにより、安定したグランドを実現することができる。
ただし、付加導体106又は401の形状や材質は限定されず、例えば、絶縁シート付き金属フィルムでもよい。
(構成例3)
図6は、本実施形態におけるEBG構造を有する基板の第3の構成例の断面図を示す。基板の構成及び参照番号が同じ素子については構成例1及び2と同様であるため、詳細な説明については省略する。
構成例1及び2と異なり、基板が支持部材である導体601に、導体602によって固定されている。導体602は例えばネジであり、誘電体103にネジ穴603が、支持部材の導体601にネジ穴604が設けられている。なお、これらの部材(導体)は、基板を支持する目的で使用される部材であればその種類は限定されない。
通常、基板を支持部材にネジで取り付ける場合には、基板を固定することの他に、熱を支持部材側へ逃がす効果が期待される。この時、EBGを有する単位素子は、複数の導体板101のうちの1つが、グランド導体102及び支持部材の導体601によって挟まれている図中の点線で囲った部分と考えることができる。
本構成例における単位素子の等価回路は、構成例1及び2と同じく図3となり、Cvは、複数の導体板101のうちの1つと支持部材の導体601との間の電磁的な結合により形成されるキャパシタ成分である。このため、支持部材の導体601と複数の導体板101との距離(位置関係)を変えることにより、遮断周波数を変更できる。この結果、基板自身や電子部品(不図示)から生じる電磁波ノイズの放射を基板が防止するだけでなく、支持部材からの電磁波ノイズの放射を防止でき、更に基板によって発生する熱を支持部材に逃がすことができる。
なお、構成例1〜3では両面基板を用いた場合の例を説明したが、複数層を有する基板構成にも同様の構成を適用することができる。その場合には、層間を接続する複数のビアや、層上の線路、複数層に形成された導体と合わせてEBG構造が形成される。
また本実施形態に係るEBG構造は、図8で示した基板構成以外の基板構成に対して付加導体を付加することにより形成することができる。図8と異なる基板構成について、図10と図11にそれぞれの基板構成と等価回路を示す。図10においては、グランド導体102が配置される第2の面から見て、複数の導体板101が配置される第1の面の後方に、さらに導体1001が配置される第3の面を有する。そして、第2の面と第3の面との間に誘電体が充てんされている。図11は、層間ビア104がない代わりに、導体1101によって複数の導体板101同士が接続されている。図10に示した基板構成も図11に示した基板構成も、図8に示した基板構成とは異なるため、その等価回路は、図9に示した等価回路と異なるものの、EBG構造を持つことが知られている。このような形式のEBG構造を有する基板に対しても、付加導体(支持部材の導体)を用いて、この付加導体をEBG構造の導体板と電磁的に結合させることにより、遮断周波数を制御することが可能となる。
(構成例4)
図7は、本実施形態におけるEBG構造を有する基板の第4の構成例の断面図を示す。基板の構成及び参照番号が同じ素子については構成例1〜3と同様であるため、詳細な説明については省略する。構成例1〜3の基板とは異なり、本構成例の基板は片面基板であり、導体が形成される層と誘電体層とからなるため、グランド導体102、層間ビア104及びスルーホール105を有さない。
本構成例では、基板の第1の面(表面)には、複数の導体板101と導体107(グランド導体)及び導体1101が配置され、複数の導体板101は、互いに、導体1101により接続されており、基板構成は図11と同様である。また、付加導体106が片面基板の上方に配置され、導体端が直角に折れ曲がり導体107へ接地されている。
この時、EBGを持つ単位素子は、複数の導体板101のうちの1つと付加導体106によって挟まれている図中の点線で囲った部分となる。したがって、構成例1〜3と同様に、図3が本構成例の単位素子の等価回路となる。本構成例では、付加導体106を実装して初めてEBG構造が形成される点が他の構成例と異なるが、このような構成により、片面基板においてもEBG構造の遮断周波数を変更できる。
なお、構成例1〜4では両面基板及び片面基板を用いたが、プリント基板であればよく、材質は限定されない。なお複数の導体板101の形状は、図8では方形の場合を示したが、他の多角形や円形形状であってもよい。また、複数の導体板101は、必ずしも等間隔に並べる必要はなく、また複数の導体板101の大きさも一定でなくてもよい。例えば、用途に応じて遮断周波数における減衰量は決定されるため、その減衰量を達成するために、EBGを持つ単位素子の配列は適宜変更されてもよい。さらに、付加導体106又は401、導体601の形状は限定されず、複数の導体板101との間で電磁的に結合し、キャパシタ成分が形成される構成であればどのような形状であってもよい。

Claims (10)

  1. 複数の導体板を含む第1の導体とグランド導体とを含んで形成された電磁バンドギャップ構造を有する基板であって、第1の面において前記複数の導体板が配置され、前記グランド導体の少なくとも一部が第2の面に配置された前記基板と、
    前記基板の前記第2の面から見て前記複数の導体板の後方に離して配置されると共に前記グランド導体に接続され、当該複数の導体板の少なくとも一部と電磁的に結合する第2の導体と、
    を有することを特徴とする電子回路。
  2. 前記電磁バンドギャップ構造は、前記第2の面にグランド導体が形成され、前記複数の導体板が前記グランド導体と前記基板の前記第1の面と前記第2の面との間を貫通する導体により接続される形状を有する、
    ことを特徴とする請求項1に記載の電子回路。
  3. 前記電磁バンドギャップ構造は、前記複数の導体板が前記第1の面において互いに接続される形状を有する、
    ことを特徴とする請求項1に記載の電子回路。
  4. 前記第2の導体は、さらに、前記第1の面に配置される他の電子部品を覆うように形成され、当該他の電子部品のシールドケースとして機能する、
    ことを特徴とする請求項1から3のいずれか1項に記載の電子回路。
  5. 前記第2の導体は、前記第1の面に配置される他の電子部品を覆うシールドケースに接続される、
    ことを特徴とする請求項1から3のいずれか1項に記載の電子回路。
  6. 前記基板は誘電体基板である、
    ことを特徴とする請求項1から5のいずれか1項に記載の電子回路。
  7. 前記第2の導体と前記複数の導体板との位置関係を変更するように調節する構成をさらに有する、
    ことを特徴とする請求項1から6のいずれか1項に記載の電子回路。
  8. 前記第2の導体は前記基板に対して着脱可能に構成される、
    ことを特徴とする請求項1から7のいずれか1項に記載の電子回路。
  9. 前記第2の導体は、平板形状を有し、前記複数の導体板の少なくとも一部を覆うように配置される、
    ことを特徴とする請求項1から8のいずれか1項に記載の電子回路。
  10. 第1の面において第1の導体を含んで構成される基板と、
    前記第1の導体と離して配置され、当該第1の導体と電磁的に結合すると共に前記第1の面に形成されるグランド導体に接続され、前記基板と共に電磁バンドギャップ構造を形成する第2の導体と、
    を有することを特徴とする電子回路。
JP2014055614A 2014-03-18 2014-03-18 電子回路 Active JP6336307B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014055614A JP6336307B2 (ja) 2014-03-18 2014-03-18 電子回路
US14/636,056 US9929455B2 (en) 2014-03-18 2015-03-02 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055614A JP6336307B2 (ja) 2014-03-18 2014-03-18 電子回路

Publications (2)

Publication Number Publication Date
JP2015179699A true JP2015179699A (ja) 2015-10-08
JP6336307B2 JP6336307B2 (ja) 2018-06-06

Family

ID=54142954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055614A Active JP6336307B2 (ja) 2014-03-18 2014-03-18 電子回路

Country Status (2)

Country Link
US (1) US9929455B2 (ja)
JP (1) JP6336307B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11729901B2 (en) 2021-03-24 2023-08-15 Fujifilm Business Innovation Corp. Electronic circuit and circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6273182B2 (ja) * 2014-08-25 2018-01-31 株式会社東芝 電子機器
US11262966B2 (en) 2019-09-27 2022-03-01 Apple Inc. Electromagnetic band gap structures
EP4271568A1 (en) * 2020-12-31 2023-11-08 Nano-Dimension Technologies, Ltd. Electromagnetic band gap element structure and fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
JP2009021594A (ja) * 2007-07-12 2009-01-29 Samsung Electro-Mechanics Co Ltd 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP2009540691A (ja) * 2006-06-09 2009-11-19 インテル コーポレイション 電磁バンドギャップ構造を用いた多帯域アンテナアレイ
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
JP2012004256A (ja) * 2010-06-16 2012-01-05 Nec Access Technica Ltd プリント基板へのシールドケース取付け構造およびシールドケース

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818451A (en) 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
JP4906585B2 (ja) 2007-05-16 2012-03-28 三菱電機株式会社 Ebgマテリアル
KR101007288B1 (ko) 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
JP5670392B2 (ja) * 2012-07-27 2015-02-18 株式会社東芝 回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
JP2009540691A (ja) * 2006-06-09 2009-11-19 インテル コーポレイション 電磁バンドギャップ構造を用いた多帯域アンテナアレイ
JP2009021594A (ja) * 2007-07-12 2009-01-29 Samsung Electro-Mechanics Co Ltd 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
JP2012004256A (ja) * 2010-06-16 2012-01-05 Nec Access Technica Ltd プリント基板へのシールドケース取付け構造およびシールドケース

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11729901B2 (en) 2021-03-24 2023-08-15 Fujifilm Business Innovation Corp. Electronic circuit and circuit board

Also Published As

Publication number Publication date
US9929455B2 (en) 2018-03-27
JP6336307B2 (ja) 2018-06-06
US20150270592A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6814293B2 (ja) 空洞領域の垂直アンテナパッチ
EP2922143B1 (en) Antenna device
US9583818B2 (en) Metamaterial
JP5969816B2 (ja) 構造部材及び通信装置
JP6336307B2 (ja) 電子回路
DE102010056573A1 (de) Antennenmodul
EP2333898B1 (en) Antenna device
JP6262617B2 (ja) 表面電流抑制フィルタ及びアンテナ装置
JPWO2011111297A1 (ja) 構造体、配線基板および配線基板の製造方法
JP2013183082A (ja) 多層プリント配線板
US8253025B2 (en) Printed circuit board having electromagnetic bandgap structure
US9822159B2 (en) Electromagnetic band gap element, electronic circuit, and conductor structure
US20130306363A1 (en) Structure
US10153553B2 (en) Antenna device having patch antenna
JP2013058585A (ja) 多層プリント配線板
WO2014006796A1 (ja) 構造体及び配線基板
JP4926099B2 (ja) 電磁波反射面
JP7367211B2 (ja) マイクロストリップラインフィルタリング放射振動子、フィルタリング放射ユニット及びアンテナ
JP5136131B2 (ja) 構造、プリント基板
US8314341B2 (en) Printed circuit board having electromagnetic bandgap structure
US10111318B2 (en) Circuit substrate, and noise reduction method for circuit substrate
JP2012257084A (ja) Ebg構造及びプリント基板
JP6464124B2 (ja) アンテナ装置
WO2021009893A1 (ja) 周波数選択板
CN107425269B (zh) 多频共口径宽带辐射体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180502

R151 Written notification of patent or utility model registration

Ref document number: 6336307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151