JP2015171286A - 自励式インバータ装置及びプラズマ発生装置 - Google Patents
自励式インバータ装置及びプラズマ発生装置 Download PDFInfo
- Publication number
- JP2015171286A JP2015171286A JP2014046425A JP2014046425A JP2015171286A JP 2015171286 A JP2015171286 A JP 2015171286A JP 2014046425 A JP2014046425 A JP 2014046425A JP 2014046425 A JP2014046425 A JP 2014046425A JP 2015171286 A JP2015171286 A JP 2015171286A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- period
- self
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】出力電圧の波高値を応答性よく制御できるようにする。【解決手段】入力電圧Vinにより起動回路１４を通して供給される起動電圧Ｖstによってスイッチング素子１３が起動し、起動後は昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧によって自励発振してオン・オフ動作し、オンの期間に励磁巻線Ｎｐに励磁電流を流し、オフの期間に出力巻線Ｎｓから交流半波波形の出力電圧Ｖoutを出力する。その出力電圧Ｖoutと同期して対応し、波高値が桁違いに小さい波形の模擬出力電圧Ｖａを模擬出力電圧発生部１７が発生し、その模擬出力電圧Ｖａが発生している第１の期間と発生していない第２の期間とを第１の監視回路１８が監視し、その監視結果によってＡＮＤゲート１５のＯＮ／ＯＦＦを制御し、第２の期間内にスイッチング素子１３を帰還巻線Ｎｈに誘起される電圧によってオンにする期間を、その直前の第１の期間の長さに応じて制御する。【選択図】 図１
Description
この発明は、自励式インバータ装置及びそれを電源とするプラズマ発生装置に関する。
大型プラズマディスプレー用放電管、プラズマ発生装置など、種々の装置に高電圧を供給するためにスイッチングレギュレータやインバータ装置が用いられている。
一般には出力電力値が数Ｗ程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が数ｋＶで電力値が数十Ｗ以上の交流の出力を持つインバータ装置が使用される。
一般には出力電力値が数Ｗ程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が数ｋＶで電力値が数十Ｗ以上の交流の出力を持つインバータ装置が使用される。
一般のスイッチングレギュレータ（ＡＣ又はＤＣ−ＤＣコンバータ）は、電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電流を整流及び平滑して直流電圧を出力する。
その出力電圧を一定電圧に維持するために、例えば特許文献１に見られるように、出力電圧を検出してフィードバック電圧を生成する。それによって、スイッチング素子のオン時間とオフ時間の比率（デューティ比）を制御するパルス幅変調（ＰＷＭ）制御を行なっている。
その出力電圧を一定電圧に維持するために、例えば特許文献１に見られるように、出力電圧を検出してフィードバック電圧を生成する。それによって、スイッチング素子のオン時間とオフ時間の比率（デューティ比）を制御するパルス幅変調（ＰＷＭ）制御を行なっている。
これは、出力電圧が下がったときには、スイッチングパルスのＯＮ幅を広げて出力電力不足を補い、逆に出力電圧が上がった時には、ＯＮ幅を狭くして過剰な出力電力を制限することによって、出力電圧を一定に制御するものである。
また、インバータ装置は、上述と同様に電圧変換用トランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流高電圧をそのまま負荷へ出力する。
その場合、例えば特許文献２に見られるように、出力電圧の代わりに出力電流を検出して、それを電圧に置き換えてスイッチング素子に対するＰＷＭ制御を行うようにしたものもある。
また、インバータ装置は、上述と同様に電圧変換用トランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流高電圧をそのまま負荷へ出力する。
その場合、例えば特許文献２に見られるように、出力電圧の代わりに出力電流を検出して、それを電圧に置き換えてスイッチング素子に対するＰＷＭ制御を行うようにしたものもある。
また、本発明者は先に特許文献３に記載されている高電圧インバータ装置を提案した。
その高電圧インバータ装置３は、図９に示すように別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって昇圧トランス３０を構成している。
そして、図示していない制御回路によってオン・オフ制御されるスイッチング素子Ｑによって入力端子ａ，ｂ間に供給される入力電圧Ｖinをスイッチングして、各トランスＴ１，Ｔ２の並列に接続した励磁巻線Ｎｐ１，Ｎｐ２に同時に励磁電流を流して励磁する。
その各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２を互いに直列に接続して、その各出力巻線Ｎｓ１，Ｎｓ２に誘起される電圧波形が重畳された出力電圧Ｖoutを出力端子ｃ，ｄ間から負荷２に出力する。
その高電圧インバータ装置３は、図９に示すように別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって昇圧トランス３０を構成している。
そして、図示していない制御回路によってオン・オフ制御されるスイッチング素子Ｑによって入力端子ａ，ｂ間に供給される入力電圧Ｖinをスイッチングして、各トランスＴ１，Ｔ２の並列に接続した励磁巻線Ｎｐ１，Ｎｐ２に同時に励磁電流を流して励磁する。
その各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２を互いに直列に接続して、その各出力巻線Ｎｓ１，Ｎｓ２に誘起される電圧波形が重畳された出力電圧Ｖoutを出力端子ｃ，ｄ間から負荷２に出力する。
入力電圧Ｖinは、好ましくは直流電圧若しくは直流成分に脈流が重畳された安全特別低電圧（ＳＥＬＶ）以内の電圧とする。
負荷２は、例えばプラズマ発生装置の放電電極とカウンタ電極を有する放電部であり、パッシブ素子の静電容量である負荷容量Ｃｏを有する。
大気圧プラズマは、一般的に常圧で６ｋV以上の電圧が放電部に印加されると発生するといわれているフラズマ放電（誘電体バリヤ放電あるいは無声放電とも称される）によって生成される。
負荷２は、例えばプラズマ発生装置の放電電極とカウンタ電極を有する放電部であり、パッシブ素子の静電容量である負荷容量Ｃｏを有する。
大気圧プラズマは、一般的に常圧で６ｋV以上の電圧が放電部に印加されると発生するといわれているフラズマ放電（誘電体バリヤ放電あるいは無声放電とも称される）によって生成される。
図９におけるスイッチング素子Ｑが周期的にオン・オフ動作したときに発生する各部の電圧及び電流波形を、図１０のタイミングチャートに示す。
ここで、Ｖgs（Ｑ）はスイッチング素子Ｑのドライブ電圧（ゲート・ソース間電圧）であり、一定周期の矩形は電圧である。Ｉd（Ｑ）はスイッチング素子Ｑのドレイン電流、すなわちトランスＴ１，Ｔ２励磁巻線Ｎｐ１，Ｎｐ２に流れる励磁電流の合成電流である。Ｖoutは出力電圧であり、数ｋＶの高い波高値を有する交流半波形状の電圧波形であるが、図示の都合上小さく示している。Ｉｏは負荷２に流れる出力電流である。
ここで、Ｖgs（Ｑ）はスイッチング素子Ｑのドライブ電圧（ゲート・ソース間電圧）であり、一定周期の矩形は電圧である。Ｉd（Ｑ）はスイッチング素子Ｑのドレイン電流、すなわちトランスＴ１，Ｔ２励磁巻線Ｎｐ１，Ｎｐ２に流れる励磁電流の合成電流である。Ｖoutは出力電圧であり、数ｋＶの高い波高値を有する交流半波形状の電圧波形であるが、図示の都合上小さく示している。Ｉｏは負荷２に流れる出力電流である。
この高電圧インバータ装置は、トランスＴ１，Ｔ２の出力インダクタンスＬｓと、その出力巻線間に分布もしくは寄生する静電量Ｃｓと負荷容量Ｃｏとの合成容量とによる電圧共振回路を構成する。
その電圧共振回路の共振定数は上記Ｌｓ、Ｃｓ、Ｃｏである。しかし、電気経路上に強磁場がかかり、その共振定数が温度や線間長のずれなどから変化するため、高電圧で交番される出力電圧Ｖoutは完全に基本波のみとはならず、歪の入った出力波形となる。したがって、出力電圧をフーリエ展開すると、高次数に交番されて減衰していく電圧に分解される。
その電圧共振回路の共振定数は上記Ｌｓ、Ｃｓ、Ｃｏである。しかし、電気経路上に強磁場がかかり、その共振定数が温度や線間長のずれなどから変化するため、高電圧で交番される出力電圧Ｖoutは完全に基本波のみとはならず、歪の入った出力波形となる。したがって、出力電圧をフーリエ展開すると、高次数に交番されて減衰していく電圧に分解される。
ここで共振定数ＬｓとＣｓは、複数個のトランスＴ１，Ｔ２の合成特性である。トランスの数が２個の場合は、個々のトランスの出力インダクタンスはほぼＬｓ／２、静電量Ｃｓ（負荷容量Ｃｏは除く）はほぼ２・Ｃｓとなる。
出力電圧は、交番された電圧であり、その値は、数ｋＶないし数十ｋＶ、平均出力電力は、数Ｗ乃至数十ｋＷの範囲にある。
出力電圧の各時点の波高値が、Ｖout（ｔ）＝√２Ｖout・sin（ωt）でなる基本波の場合は、正弦波でなる関数上にある。ここでＶoutは出力電圧値の実効値とする。
交番された電圧の各時点の波高値を制御するには、その波高値を時間のずれなく制御するのが望ましい。
出力電圧は、交番された電圧であり、その値は、数ｋＶないし数十ｋＶ、平均出力電力は、数Ｗ乃至数十ｋＷの範囲にある。
出力電圧の各時点の波高値が、Ｖout（ｔ）＝√２Ｖout・sin（ωt）でなる基本波の場合は、正弦波でなる関数上にある。ここでＶoutは出力電圧値の実効値とする。
交番された電圧の各時点の波高値を制御するには、その波高値を時間のずれなく制御するのが望ましい。
しかし、現実的には、このような波高値が数十ｋＶとなる交番された高電圧は、高低の差が大きく、変化時間が速いため、波高値での検出は困難になる。そればかりか、仮に検出信号を取り出せたとしても、電力変換するスイッチング素子をドライブするまでには少なくても数msec程度の時間を要する。そのため、スイッチング周波数ごとに繰り返される波高値は、少なくとも数msecごとに抑制が起きる波打った出力電圧波形となってしまう。
出力電圧が直流のスイッチングレギュレータの場合には、特許文献１に記載されているように、その出力電圧を検出して、スイッチング素子をＯＮ／ＯＦＦ制御するスイッチングパルスをＰＷＭ制御することが可能である。
また、トランス出力側に平滑回路の電解コンデンサなどによる保持時間があるため、制御の応答性が問題になることもない。
しかし、インバータ装置の出力電圧の波高値が変動しないことは、使用する機器においては当然必要であるが、インバータ装置の高電圧出力は交流であるために、全波であろうが半波であろうが、その波高値（ピーク電圧値）を一定に制御することは困難であった。
また、トランス出力側に平滑回路の電解コンデンサなどによる保持時間があるため、制御の応答性が問題になることもない。
しかし、インバータ装置の出力電圧の波高値が変動しないことは、使用する機器においては当然必要であるが、インバータ装置の高電圧出力は交流であるために、全波であろうが半波であろうが、その波高値（ピーク電圧値）を一定に制御することは困難であった。
負荷が固定されていて、それに応じた回路内の時比率、スイッチング周波数、共振周波数、入力電圧など固定した状態である場合は、出力電圧の波高値の変化は、環境変化と構成部品の経年変化のみに依存することが想定される。負荷が温度などで変化したり、あるいは経過時間によって変化したりする場合でも、波高値がほぼ一定であることが望ましい。
さらに、ダイナミックに負荷が変化した場合でも、ほぼ安定した出力電圧が得られることはさらに望ましい。
さらに、ダイナミックに負荷が変化した場合でも、ほぼ安定した出力電圧が得られることはさらに望ましい。
ところが、波高値の時間が１点であること、高低差が大きい場合は接続する素子数が増大するため、寄生インダクダンスにより制御応答時間の遅延があり、出力電圧波形が繰り返される周波数が高くなればなるほどその遅延の影響が顕著になる。
そのため、波高値電圧が降下し過ぎたり上昇し過ぎたりすることになる。最悪の場合は共振周波数ずれが生じ、共振状態の電圧印加時に、次のスイッチング周期のＯＮ状態で電流が流れると残電圧分の行き場のないエネルギーが過剰な電流になって共振が崩れてしまうことがある。それによって、スイッチング素子の電力耐量をオーバーして故障したり、あるいはトランスが飽和したりする。
そのため、波高値電圧が降下し過ぎたり上昇し過ぎたりすることになる。最悪の場合は共振周波数ずれが生じ、共振状態の電圧印加時に、次のスイッチング周期のＯＮ状態で電流が流れると残電圧分の行き場のないエネルギーが過剰な電流になって共振が崩れてしまうことがある。それによって、スイッチング素子の電力耐量をオーバーして故障したり、あるいはトランスが飽和したりする。
このように、出力が交流であって、スイッチング周波数が数十ｋＨｚと高く、電圧の共振を利用した出力の波高値電圧も数ｋＶのように高いインバータ装置の場合は、上述した制御の応答性の問題に加えて、出力電圧検出手段や部品の耐圧の問題、共振が完了する時間などの問題が生じる。
そのため、このような高電圧インバータ装置では、人手によるつまみで入力供給電圧を設定し、設定した入力電圧で出力電圧を合わせ込むだけで、出力電圧値は常時監視していないのが一般であった。
そのため、このような高電圧インバータ装置では、人手によるつまみで入力供給電圧を設定し、設定した入力電圧で出力電圧を合わせ込むだけで、出力電圧値は常時監視していないのが一般であった。
また、前述した特許文献２に記載されているように、出力電圧値の代わりに出力電流値を検出して、それを負帰還してスイッチング素子に対するＰＷＭ制御を行うようにしたものもある。しかし、当然のことながら、出力電圧の波高値を監視してそれを制御することはできないので、波高値が常時変動することになる。
この発明は、上述したような現状に鑑みてなされたものであり、出力が交流の自励式インバータ装置に対して、その出力電圧の波高値（ピーク電圧値）を応答性よく制御できるようにすることを目的とする。
この発明は、上述したような現状に鑑みてなされたものであり、出力が交流の自励式インバータ装置に対して、その出力電圧の波高値（ピーク電圧値）を応答性よく制御できるようにすることを目的とする。
この発明は、励磁巻線及び出力巻線と帰還巻線とを有する昇圧トランスと、入力電圧の給電路に上記励磁巻線と直列に接続したスイッチング素子とを備え、そのスイッチング素子が、上記入力電圧によって起動回路を通して供給される起動電圧によって起動し、起動後は上記帰還巻線に誘起される電圧によって自励発振してオン・オフし、オンの期間に上記励磁巻線に励磁電流を流し、オフの期間に上記出力巻線から交流半波波形の出力電圧を出力する自励式インバータ装置を対象とする。
そして、上記の目的を達成するため、上記出力電圧と同期して対応し、波高値が該出力電圧より桁違いに小さい波形の模擬出力電圧を発生する模擬出力電圧発生部と、その模擬出力電圧発生部が上記模擬出力電圧を発生している第１の期間と発生していない第２の期間とを監視する第１の監視回路と、その第１の監視回路の監視結果によって、上記第２の期間内に上記スイッチング素子を上記帰還巻線に誘起される電圧によってオンにする期間を、その直前の上記第１の期間の長さに応じて制御する手段とを設けたことを特徴とする。
この発明による自励式インバータ装置は、その出力電圧の波高値（ピーク電圧値）を応答性よく制御することができる。
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔第１の実施形態〕
この発明による自励式インバータ装置の第１の実施形態について、図１〜図６によって説明する。これらの図において、図９と対応する部分には同一の符号を付している。
まず、その自励式インバータ装置の概要を図１に示すブロック回路図によって説明する。
この自励式インバータ装置１の昇圧トランス１０は、励磁巻線Ｎｐ及び出力巻線Ｎｓと帰還巻線Ｎｈとを有する。１１ａ，１１ｂは対の入力端子であり、直流電圧もしくは直流成分に脈流が重畳された入力電圧Ｖinが入力される。その入力電圧Ｖinは、例えば商用電源の交流を全波整流して、あるいはそれをさらに平滑して生成することができる。
〔第１の実施形態〕
この発明による自励式インバータ装置の第１の実施形態について、図１〜図６によって説明する。これらの図において、図９と対応する部分には同一の符号を付している。
まず、その自励式インバータ装置の概要を図１に示すブロック回路図によって説明する。
この自励式インバータ装置１の昇圧トランス１０は、励磁巻線Ｎｐ及び出力巻線Ｎｓと帰還巻線Ｎｈとを有する。１１ａ，１１ｂは対の入力端子であり、直流電圧もしくは直流成分に脈流が重畳された入力電圧Ｖinが入力される。その入力電圧Ｖinは、例えば商用電源の交流を全波整流して、あるいはそれをさらに平滑して生成することができる。
この入力端子１１ａ，１１ｂからの入力電圧Ｖinの給電路に、昇圧トランス１０の励磁巻線Ｎｐとスイッチング素子１３と保護抵抗Ｒ３とが直列に接続され、入力端子１１ａ側は低圧用のグランドＳＧＮＤに接続されている。
この実施形態では、スイッチング素子１３としてＮＰＮ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）Ｔｒを使用しており、そのコレクタ・エミッタ間を励磁巻線Ｎｐと直列に接続している。
この実施形態では、スイッチング素子１３としてＮＰＮ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）Ｔｒを使用しており、そのコレクタ・エミッタ間を励磁巻線Ｎｐと直列に接続している。
そのトランジスタＴｒのベースには、入力電圧Ｖinによって起動回路１４を通して供給される起動電圧Ｖstと、昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧ＶｈがＡＮＤゲート１６，１５を介して印加される。
帰還巻線Ｎｈには、励磁巻線Ｎｐに流れる励磁電流Ｉｃとは逆向きに電流が流れる（図1で上側の巻線端から電流が流出する）ように電圧Ｖｈが発生する。
帰還巻線Ｎｈには、励磁巻線Ｎｐに流れる励磁電流Ｉｃとは逆向きに電流が流れる（図1で上側の巻線端から電流が流出する）ように電圧Ｖｈが発生する。
昇圧トランス１０の出力巻線Ｎｓの両端は対の出力端子１２ａ，１２ｂにそれぞれ接続され、出力巻線Ｎｓに発生する出力電圧Ｖout を、負荷容量Ｃｏを有する負荷２に印加する。出力端子１２ａ側は高圧用のグランドＧＮＤに接続されている。高圧用のグランドＧＮＤは、低圧用のグランドＳＧＮＤと電気的に絶縁されているのが望ましい。
負荷２は、例えばプラズマ発生用の放電部であり、その具体例は後述する。
この自励式インバータ装置１は、スイッチング素子１３が、入力電圧Ｖinによって起動回路１４を通して供給される起動電圧Ｖstによって起動し、起動後は帰還巻線Ｎｈに誘起される電圧Ｖｈによって自励発振（自己発振）してオン・オフ動作する。そのオン（ＯＮ）の期間に励磁巻線Ｎｐに励磁電流を流し、オフ（ＯＦＦ）の期間に出力巻線Ｎｓから交流半波波形の出力電圧Ｖout を出力する。
ここでは、出力電圧Ｖoutの波高値は電気設備に関する技術基準を定める省令に定められる高圧または特別高圧にあたるような電圧である。
負荷２は、例えばプラズマ発生用の放電部であり、その具体例は後述する。
この自励式インバータ装置１は、スイッチング素子１３が、入力電圧Ｖinによって起動回路１４を通して供給される起動電圧Ｖstによって起動し、起動後は帰還巻線Ｎｈに誘起される電圧Ｖｈによって自励発振（自己発振）してオン・オフ動作する。そのオン（ＯＮ）の期間に励磁巻線Ｎｐに励磁電流を流し、オフ（ＯＦＦ）の期間に出力巻線Ｎｓから交流半波波形の出力電圧Ｖout を出力する。
ここでは、出力電圧Ｖoutの波高値は電気設備に関する技術基準を定める省令に定められる高圧または特別高圧にあたるような電圧である。
この自励式インバータ装置１はさらに、模擬出力電圧発生部１７と第１の監視回路１８及び第２の監視回路１９を設けている。
模擬出力電圧発生部１７は、出力電圧Ｖoutと同期して対応し、波高値が出力電圧Ｖｏｕｔより小さい波形の模擬出力電圧Ｖａを発生する。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいものがさらに好適である。模擬出力電圧は実際の出力電圧に対して問題にならない数Ｖ程度の信号レベルの電圧である。
模擬出力電圧発生部１７は、出力電圧Ｖoutと同期して対応し、波高値が出力電圧Ｖｏｕｔより小さい波形の模擬出力電圧Ｖａを発生する。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいものがさらに好適である。模擬出力電圧は実際の出力電圧に対して問題にならない数Ｖ程度の信号レベルの電圧である。
第１の監視回路１８は、模擬出力電圧発生部１７が模擬出力電圧Ｖａを発生している第１の期間と発生していない第２の期間とを監視する。模擬出力電圧Ｖａが発生している第１の期間は、昇圧トランス１０の二次側に共振による出力電圧Ｖout が発生している期間（時間）に相当する。模擬出力電圧Ｖａが発生していない第２の期間は、共振が完了していて、昇圧トランス１０にエネルギーを蓄えるための期間（時間）に相当する。
そして、この第１の監視回路１８は、模擬出力電圧Ｖａが発生していないと判断した第２の期間中に、第１の期間の長さに応じて出力信号ＳａをＡＮＤゲート１５を開く論理レベルにする。
そして、この第１の監視回路１８は、模擬出力電圧Ｖａが発生していないと判断した第２の期間中に、第１の期間の長さに応じて出力信号ＳａをＡＮＤゲート１５を開く論理レベルにする。
第２の監視回路１９は、模擬出力電圧発生部１７が発生する模擬出力電圧Ｖａの波高値が予め設定した設定値を超えた場合に、その超えている第３の期間を監視する。これは、何らかの原因で出力電圧Ｖout の波高値が異常に高くなった場合に、その期間（時間）を監視するためである。そして、この第２の監視回路１９は、模擬出力電圧Ｖａの波高値が設定値を超えていると判断した期間及びその期間後一定期間だけ、出力信号ＳｂをＡＮＤゲート１６を閉じる論理レベルにする。
この実施形態では、ＡＮＤゲート１５が、第１の監視回路１８の監視結果によって、第２の期間内にスイッチング素子１３を帰還巻線Ｎｈに誘起される電圧によってオンにする期間を、その直前の第１の期間の長さに応じて制御する手段の機能を果たす。
また、ＡＮＤゲート１６が、第２の監視回路１９の監視結果によって、第３の期間があった場合に、その第３の期間の長さに応じて、その直後の第２の期間内にスイッチング素子１３をオンにするタイミングを遅らせる手段の機能を果たす。
また、ＡＮＤゲート１６が、第２の監視回路１９の監視結果によって、第３の期間があった場合に、その第３の期間の長さに応じて、その直後の第２の期間内にスイッチング素子１３をオンにするタイミングを遅らせる手段の機能を果たす。
したがって、第１の監視回路１８によって模擬出力電圧Ｖａが発生していないと判断された第２の期間中に、第１の期間の長さに応じてＡＮＤゲート１５が開く。そのため、模擬出力電圧Ｖａの波高値が設定値を超える第３の期間が無い場合には、第２の期間中に、第１の期間の長さに応じた期間だけ、帰還巻線に誘起される電圧ＶｈがトランジスタＴｒのベースに印加され、ベース電流が流れる。
しかし、第２の監視回路１９によって模擬出力電圧Ｖａの波高値が設定値を超えていると判断された第３の期間及びその期間後一定期間だけは、ＡＮＤゲート１６が閉じているため、帰還巻線に誘起される電圧ＶｈがＡＮＤゲート１６を通過できない。
しかし、第２の監視回路１９によって模擬出力電圧Ｖａの波高値が設定値を超えていると判断された第３の期間及びその期間後一定期間だけは、ＡＮＤゲート１６が閉じているため、帰還巻線に誘起される電圧ＶｈがＡＮＤゲート１６を通過できない。
そのため、模擬出力電圧Ｖａの波高値が設定値を超える第３の期間があった場合は、その第３の期間の長さに応じて、次の第２の期間内に、帰還巻線に誘起される電圧ＶｈがトランジスタＴｒのベースに印加されるタイミングが遅れる。
トランジスタＴｒにベース電流が流れると、帰還巻線Ｎｈにも電流が流れ、スイッチング素子１３であるトランジスタＴｒがオンになり、昇圧トランス１０の励磁巻線Ｎｐに励磁電流が流れてエネルギーが蓄積される。
トランジスタＴｒにベース電流が流れると、帰還巻線Ｎｈにも電流が流れ、スイッチング素子１３であるトランジスタＴｒがオンになり、昇圧トランス１０の励磁巻線Ｎｐに励磁電流が流れてエネルギーが蓄積される。
その後、トランジスタＴｒがオフになり、昇圧トランス１０の励磁巻線Ｎｐに励磁電流が流れなくなると、出力巻線Ｎｓに共振による交流半波波形の出力電圧Ｖout が発生する。
したがって、昇圧トランス１０の帰還巻線Ｎｈに電流が流れるとスイッチング素子１３がオンになり、帰還巻線Ｎｈに電流が流れないとオフになる。その自例発振動作については、図２の説明において詳述する。
したがって、昇圧トランス１０の帰還巻線Ｎｈに電流が流れるとスイッチング素子１３がオンになり、帰還巻線Ｎｈに電流が流れないとオフになる。その自例発振動作については、図２の説明において詳述する。
そこで、模擬出力電圧Ｖａが発生している第１の期間が長くなると、出力電圧の波高値が高くなったはずなので、その後の励磁期間を短縮して、次の出力電圧を低下させるように制御する。逆に、模擬出電圧Ｖａが発生している第１の期間が短くなると、出力電圧の波高値が低くなったはずなので、その後の励磁期間を増加して、次の出力電圧を上昇させるように制御する。
模擬出力電圧Ｖａの波高値が設定値を超えている第３の期間があった場合は、その後の励磁期間をその第３の期間の長さに応じて短縮し、次の出力電圧をかなり低下させて、模擬出力電圧Ｖａの波高値が設定値を超えないように制御する。それによって、出力電圧Ｖoutの波高値が正常な範囲に戻るようにする。
模擬出力電圧Ｖａの波高値が設定値を超えている第３の期間があった場合は、その後の励磁期間をその第３の期間の長さに応じて短縮し、次の出力電圧をかなり低下させて、模擬出力電圧Ｖａの波高値が設定値を超えないように制御する。それによって、出力電圧Ｖoutの波高値が正常な範囲に戻るようにする。
したがって、出力電圧波形の波高値（ピーク電圧値）がほぼ一定になるように制御される。
この自励式インバータ装置１は、出力電圧として数十ｋＶの高電圧を発生するインバータ装置を想定しているが、数Ｖのような低い出力電圧を発生するインバータ装置にも適用することが可能である。
この自励式インバータ装置１は、出力電圧として数十ｋＶの高電圧を発生するインバータ装置を想定しているが、数Ｖのような低い出力電圧を発生するインバータ装置にも適用することが可能である。
〔第１の回路例〕
次に、上述したこの発明の第１の実施形態である自励式インバータ装置１の具体的な回路例とその動作を説明する。
図２は、その第１の回路例を示す回路図であり、図１と同じ部分には同一の符号を付している。図３はその自励式インバータ装置１の模擬出力電圧の波高値が設定値以内だった場合の各部の動作を示すタイミングチャート、図４は模擬出力電圧の波高値が設定値を超えた場合の各部の動作を示すタイミングチャートである。
次に、上述したこの発明の第１の実施形態である自励式インバータ装置１の具体的な回路例とその動作を説明する。
図２は、その第１の回路例を示す回路図であり、図１と同じ部分には同一の符号を付している。図３はその自励式インバータ装置１の模擬出力電圧の波高値が設定値以内だった場合の各部の動作を示すタイミングチャート、図４は模擬出力電圧の波高値が設定値を超えた場合の各部の動作を示すタイミングチャートである。
この図２に示す回路例では、起動回路１４を、入力端子１１ｂとスイッチング素子１３であるトランジスタＴｒのベースとの間に接続した抵抗Ｒｓで構成している。
ＡＮＤゲート１５，１６は、いずれもＰＮＰ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）である。そして、ＡＮＤゲート１５であるトランジスタＱ３は、そのコレクタをトランジスタＴｒのベースに接続し、エミッタをＡＮＤゲート１６であるトランジスタＱ３０のコレクタに接続し、ベースに第１の監視回路１８の出力信号Ｓａが印加される。ＡＮＤゲート１６であるトランジスタＱ３０は、そのエミッタを直接又はコンデンサＣＰを介して昇圧トランス１０の帰還巻線Ｎｈの正側巻端に接続し、ベースに第２の監視回路１９の出力信号Ｓｂが印加される。
ＡＮＤゲート１５，１６は、いずれもＰＮＰ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）である。そして、ＡＮＤゲート１５であるトランジスタＱ３は、そのコレクタをトランジスタＴｒのベースに接続し、エミッタをＡＮＤゲート１６であるトランジスタＱ３０のコレクタに接続し、ベースに第１の監視回路１８の出力信号Ｓａが印加される。ＡＮＤゲート１６であるトランジスタＱ３０は、そのエミッタを直接又はコンデンサＣＰを介して昇圧トランス１０の帰還巻線Ｎｈの正側巻端に接続し、ベースに第２の監視回路１９の出力信号Ｓｂが印加される。
なお、トランジスタＴｒのベースとグランドＧＮＤとの間に、アノードをグランド側にしたダイオードＤ３とコンデンサＣ３とが並列に接続されている。また、トランジスタＴｒのコレクタとグランドＳＧＮＤとの間に、ダイオードＤ２がアノードをグランド側にして接続されている。ダイオードＤ２，Ｄ３はトランジスタＴｒを保護するために、コンデンサＣ３はトランジスタＴｒの誤動作を防止するために接続されている。ダイオードＤ２は、トランジスタＴｒの基準電位を安定させる役目も果す。
この第１の回路例における昇圧トランス１０は、模擬出力電圧発生部１７となる第３次巻線（従属巻線とも称す）Ｎａを有している。
その第３次巻線Ｎａは、昇圧トランス１０の出力巻線Ｎｓと共通のコアに、出力巻線Ｎｓに比べて遥かに少ない巻数だけ巻かれている。そして、この第３次巻線Ｎａによって、出力巻線Ｎｓが発生する出力電圧Ｖout と同期して対応し、その波高値が出力電圧Ｖoutより桁違いに小さい波形の模擬出力電圧Ｖａが発生される。
図３及び図４では、図示の都合上出力電圧Ｖout と模擬出力電圧Ｖａの電圧波形をほぼ同等の大きさで示しているが、実際には模擬出力電圧Ｖａの波高値は、出力電圧Ｖoutの波高値より小さい。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいのがさらに好適である。但し、模擬出力電圧Ｖａの波高値は、出力電圧Ｖoutの波高値に比例して変動する。
その第３次巻線Ｎａは、昇圧トランス１０の出力巻線Ｎｓと共通のコアに、出力巻線Ｎｓに比べて遥かに少ない巻数だけ巻かれている。そして、この第３次巻線Ｎａによって、出力巻線Ｎｓが発生する出力電圧Ｖout と同期して対応し、その波高値が出力電圧Ｖoutより桁違いに小さい波形の模擬出力電圧Ｖａが発生される。
図３及び図４では、図示の都合上出力電圧Ｖout と模擬出力電圧Ｖａの電圧波形をほぼ同等の大きさで示しているが、実際には模擬出力電圧Ｖａの波高値は、出力電圧Ｖoutの波高値より小さい。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいのがさらに好適である。但し、模擬出力電圧Ｖａの波高値は、出力電圧Ｖoutの波高値に比例して変動する。
第１の監視回路１８は、模擬出力電圧発生部１７である第３次巻線Ｎａに発生する模擬出力電圧Ｖａを入力するダイオードＤ１、抵抗、及びフォトカプラＰＣ１の発光素子の直列回路と、そのフォトカプラＰＣ１の受光素子側の回路とによって構成されている。その受光素子側の回路は、ＮＰＮ型のトランジスタＱ２，Ｑ１と、オペアンプＯＰ及びコンデンサＣ２による積分回路、抵抗Ｒ１とコンデンサＣ１による時定数回路と、その他図示の各抵抗及びコンデンサによって構成されている。
その受光素子側の回路には、低圧用のグランドＳＧＮＤとの間に所定の電源電圧ＶAAが印加されており、その電源電圧ＶAAを、フォトカプラＰＣ１の受光素子を介挿した抵抗分圧回路で分圧した電圧をトランジスタＱ２のベースに印加する。そのトランジスタＱ２のコレクタには、電源電圧ＶAAが抵抗Ｒ２を介して印加される。そのトランジスタＱ２のコレクタ電圧が抵抗を介してオペアンプＯＰの一方の入力端子に印加される。オペアンプＯＰの他方の入力端子には、電源電圧ＶAAを抵抗Ｒ３とＲ４で分圧した設定電圧が印加される。オペアンプＯＰの出力電圧は抵抗を介してトランジスタＱ１のベースに印加される。
第２の監視回路１９は、第３次巻線Ｎａに発生する模擬出力電圧Ｖａを入力するダイオードＤ１１、抵抗、フォトカプラＰＣ２の発光素子、及びツェナーダイオードＺＤ１の直列回路と、そのフォトカプラＰＣ２の受光素子側の回路とによって構成されている。その受光素子側の回路は、ＮＰＮ型のトランジスタＱ１０，Ｑ１１と、オペアンプＯＰ２及びコンデンサＣ２０による積分回路、抵抗Ｒ１０とコンデンサＣ１０による時定数回路と、その他図示の各抵抗及びコンデンサによって構成されている。
その受光素子側の回路にも、低圧用のグランドＳＧＮＤとの間に所定の電源電圧ＶAAが印加されており、その電源電圧ＶAAを、フォトカプラＰＣ２の受光素子を介挿した抵抗分圧回路で分圧した電圧をトランジスタＱ１０のベースに印加する。そのトランジスタＱ１０のコレクタには、電源電圧ＶAAが抵抗Ｒ５を介して印加される。そのトランジスタＱ１０のコレクタ電圧が抵抗を介してオペアンプＯＰ２の一方の入力端子に印加される。オペアンプＯＰ２の他方の入力端子には、電源電圧ＶAAを抵抗Ｒ６とＲ７で分圧した設定電圧が印加される。オペアンプＯＰ２の出力電圧は抵抗を介してトランジスタＱ１１のベースに印加される。
第１の監視回路１８と第２の監視回路１９は、第２の監視回路１９の入力回路にツェナーダイオードＺＤ１が介挿されている以外は、同じ回路構成になっている。
第１の監視回路１８と第２の監視回路１９は、第２の監視回路１９の入力回路にツェナーダイオードＺＤ１が介挿されている以外は、同じ回路構成になっている。
ここで、この自励式インバータ装置１の起動時の動作について説明する。
入力端子１１ａ，１１ｂ間に入力電圧Ｖinが印加されると、起動回路１４の抵抗Ｒｓからスイッチング素子１３であるトランジスタＴｒのベースに起動電圧Ｖstが印加され、トランジスタＴｒに抵抗Ｒｓを通してベース電流が流れ始める。そして、トランジスタＴｒのベース・エミッタ間の電圧が、０．４〜０．７Ｖに達すると、トランジスタＴｒにベース電流に応じたコレクタ電流Ｉｃが流れ始めるが、昇圧トランス１０の励磁巻線Ｎｐのインダクタンスの影響で、そのコレクタ電流は徐々に増加する。このコレクタ電流Ｉｃが、昇圧トランス１０の励磁巻線Ｎｐに流れる励磁電流となる。
入力端子１１ａ，１１ｂ間に入力電圧Ｖinが印加されると、起動回路１４の抵抗Ｒｓからスイッチング素子１３であるトランジスタＴｒのベースに起動電圧Ｖstが印加され、トランジスタＴｒに抵抗Ｒｓを通してベース電流が流れ始める。そして、トランジスタＴｒのベース・エミッタ間の電圧が、０．４〜０．７Ｖに達すると、トランジスタＴｒにベース電流に応じたコレクタ電流Ｉｃが流れ始めるが、昇圧トランス１０の励磁巻線Ｎｐのインダクタンスの影響で、そのコレクタ電流は徐々に増加する。このコレクタ電流Ｉｃが、昇圧トランス１０の励磁巻線Ｎｐに流れる励磁電流となる。
このコレクタ電流Ｉｃの増加に伴って、昇圧トランス１０の帰還巻線Ｎｈには、トランジスタＴｒのベース電流を増加させる方向に電圧Ｖｈが誘起される。このとき昇圧トランス１０に励磁エネルギーが蓄積される。
この自励方式は、昇圧トランス１０がフライバック型で励磁エネルギーを蓄える方式であるため、励磁電流が徐々に増大する線形電流波形形状で、ＯＦＦ時を考えると直角三角形状になる。そして、励磁電流であるトランジスタＴｒのコレクタ電流Ｉｃがベース電流のｈfe倍に達すると、トランジスタＴｒはベース・エミッタ間の飽和電圧でＯＮ（オン）状態を維持できなくなり、急激にＯＦＦ（オフ）になる。ｈfeは電流増幅率である。
この自励方式は、昇圧トランス１０がフライバック型で励磁エネルギーを蓄える方式であるため、励磁電流が徐々に増大する線形電流波形形状で、ＯＦＦ時を考えると直角三角形状になる。そして、励磁電流であるトランジスタＴｒのコレクタ電流Ｉｃがベース電流のｈfe倍に達すると、トランジスタＴｒはベース・エミッタ間の飽和電圧でＯＮ（オン）状態を維持できなくなり、急激にＯＦＦ（オフ）になる。ｈfeは電流増幅率である。
トランジスタＴｒがＯＦＦになって、昇圧トランス１０に励磁電流が流れなくなると、出力巻線Ｎｓに逆起電圧による出力電圧Ｖout が発生し、昇圧トランス１０に蓄えられていたエネルギーが放出されて、負荷２へ電力を供給する。その出力電流Ｉｏが０になったときに、出力巻線Ｎｓにサージ電圧が発生し、それによって帰還巻線Ｎｈに電圧Ｖｈが誘起され、トランジスタＴｒに再びベース電流を流す。それによって、トランジスタＴｒが再びＯＮになってコレクタ電流Ｉｃすなわち励磁電流を流す。
この動作を繰り返して自励発振を行ない、トランジスタＴｒがオン・オフ動作を繰り返し、オンの期間に昇圧トランス１０の励磁巻線Ｎｐに励磁電流を流し、オフの期間に出力巻線Ｎｓから、図３又は図４の一番上に示すような交流半波波形の出力電圧Ｖout を出力し、それによって、負荷２を通して出力電流Ｉｏが出力巻線Ｎｓに流れる。
なお、トランジスタＴｒベース電流が流れなくなっても同様にオフになる。
自励発振が起動した後も、トランジスタＴｒのベースに起動電圧Ｖstが印加されているが、起動動回路１４の抵抗Rｓの抵抗値が大きいため、自励発振の周波数に対応してベース電流を流すことはできない。そのため、殆ど帰還巻線Ｎｈの誘起電圧によって、トランジスタＴｒをオン・オフ動作させ、起動電圧Ｖstの影響は殆どない。
なお、トランジスタＴｒベース電流が流れなくなっても同様にオフになる。
自励発振が起動した後も、トランジスタＴｒのベースに起動電圧Ｖstが印加されているが、起動動回路１４の抵抗Rｓの抵抗値が大きいため、自励発振の周波数に対応してベース電流を流すことはできない。そのため、殆ど帰還巻線Ｎｈの誘起電圧によって、トランジスタＴｒをオン・オフ動作させ、起動電圧Ｖstの影響は殆どない。
この起動が完了すると、前述した模擬出力電圧発生部１７、第１、第２の監視回路１８，１９、及びＡＮＤゲート１５，１６により、スイッチング素子１３のオン期間を制御して出力電圧を制御する動作を開始する。
その動作を図３及び図４のタイミングチャートを参照して説明する。図３は模擬出力電圧の波高値が設定値以内だった場合、図４は模擬出力電圧の波高値が設定値を超えた場合の動作を説明するためのタイミングチャートである。
その動作を図３及び図４のタイミングチャートを参照して説明する。図３は模擬出力電圧の波高値が設定値以内だった場合、図４は模擬出力電圧の波高値が設定値を超えた場合の動作を説明するためのタイミングチャートである。
図４には、図３の各波形に、Ｑ１０、ＯＰ２（ｏｕｔ）、Ｑ１１、及びＱＷ３０の各波形を追加して示している。
この両図において、Ｖout は出力電圧、Ｉｏは出力電流、Ｖａは模擬出力電圧、ＩｃはトランジスタＴｒのコレクタ電流すなわち昇圧トランス１０の励磁電流の各波形を示す。
ＯＰ（ｏｕｔ）は第１の監視回路１８のオペアンプＯＰの出力側のトランジスタＱ１のベースに印加される電圧の変化、ＯＰ２（ｏｕｔ）は第２の監視回路１９のオペアンプＯＰ２の出力側のトランジスタＱ１１のベースに印加される電圧の変化をそれぞれ示す波形である。
この両図において、Ｖout は出力電圧、Ｉｏは出力電流、Ｖａは模擬出力電圧、ＩｃはトランジスタＴｒのコレクタ電流すなわち昇圧トランス１０の励磁電流の各波形を示す。
ＯＰ（ｏｕｔ）は第１の監視回路１８のオペアンプＯＰの出力側のトランジスタＱ１のベースに印加される電圧の変化、ＯＰ２（ｏｕｔ）は第２の監視回路１９のオペアンプＯＰ２の出力側のトランジスタＱ１１のベースに印加される電圧の変化をそれぞれ示す波形である。
図３及び図４におけるＱ２、Ｑ１は、第１の監視回路１８のトランジスタＱ２、Ｑ１のＯＮ／ＯＦＦ、Ｑ３はＡＮＤゲート１５のトランジスタＱ３のＯＮ／ＯＦＦの各状態を示す。同様に、Ｑ１０、Ｑ１１は第２の監視回路１９のトランジスタＱ１０、Ｑ１１のＯＮ／ＯＦＦ、Ｑ３０はＡＮＤゲート１６のトランジスタＱ３０のＯＮ／ＯＦＦの各状態を示す。Ｔｒはスイッチング素子１３であるトランジスタＴｒのＯＮ／ＯＦＦの状態を示す。これらはいずれも、波形のハイレベル（Ｈ）がＯＮ状態を、ローレベル（Ｌ）がＯＦＦ状態を示す。
そこでまず、図２に示した自励式インバータ装置１において、模擬出力電圧Ｖａの波高値が設定値以内だった場合の動作を、図３を参照して説明する。
昇圧トランス１０の出力巻線Ｎｓに出力電圧Ｖout が発生すると、それと同期して同じ期間に、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧ＶＮａが発生し、それが第１の監視回路１８と第２の監視回路１９に入力する。その模擬出力電圧ＶＮａの波高値は数Ｖ程度なので、それを容易に監視することができる。
昇圧トランス１０の出力巻線Ｎｓに出力電圧Ｖout が発生すると、それと同期して同じ期間に、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧ＶＮａが発生し、それが第１の監視回路１８と第２の監視回路１９に入力する。その模擬出力電圧ＶＮａの波高値は数Ｖ程度なので、それを容易に監視することができる。
第１の監視回路１８は、模擬出力電圧ＶＮａをダイオードＤ１と抵抗及びフォトカプラＰＣ１の発光素子との直列回路に入力する。模擬出力電圧ＶＮａが発生すると、その正電圧によってダイオードＤ１が導通してフォトカプラＰＣ１の発光素子に電流が流れ、その発光素子が発光する。
それによって、フォトカプラＰＣ１の受光素子がＯＮになり、電源電圧ＶAAを抵抗で分圧した電圧がトランジスタＱ２のベースに印加される。それによってトランジスタＱ２がＯＮになり、そのコレクタ電圧がハイレベルからローレベルになる。したがって、オペアンプＯＰの入力がローレベルになり、その出力電圧ＯＰ（ｏｕｔ）も直ちにローレベルになるため、トランジスタＱ１がＯＦＦになる。
それによって、フォトカプラＰＣ１の受光素子がＯＮになり、電源電圧ＶAAを抵抗で分圧した電圧がトランジスタＱ２のベースに印加される。それによってトランジスタＱ２がＯＮになり、そのコレクタ電圧がハイレベルからローレベルになる。したがって、オペアンプＯＰの入力がローレベルになり、その出力電圧ＯＰ（ｏｕｔ）も直ちにローレベルになるため、トランジスタＱ１がＯＦＦになる。
トランジスタＱ１がＯＦＦになると、そのコレクタ電圧である第１の監視回路１８の出力信号Ｓａがローレベルではなくなる（フローティング状態になる）ので、ＡＮＤゲート１５のトランジスタＱ３は、ベース電流が流れなくなってＯＦＦになる。それによって、ＡＮＤゲート１６のトランジスタＱ３０がＯＮであっても、帰還巻線Ｎｆからスイッチング素子１３であるトランジスタＴｒにベース電流を流すことはできなくなり、飽和電圧でＯＦＦになったトランジスタＴｒはＯＦＦのままになる。
その後、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧ＶＮａが発生しなくなる直前には、第１の監視回路１８は、模擬出力電圧ＶａによってフォトカプラＰＣ１の発光素子に流れる電流が減少して、その発光に必要な値以下になった時点で発光しなくなる。
それによって、フォトカプラＰＣ１の受光素子がＯＦＦになり、トランジスタＱ２がＯＦＦになって、そのコレクタ電圧がローレベルからハイレベルになる。したがって、オペアンプＯＰの入力がハイレベルになり、その出力電圧ＯＰ（ｏｕｔ）が図３に示すようにその時点から直線的に上昇し、所定のレベルを超えるとトランジスタＱ１がＯＮになる。
それによって、フォトカプラＰＣ１の受光素子がＯＦＦになり、トランジスタＱ２がＯＦＦになって、そのコレクタ電圧がローレベルからハイレベルになる。したがって、オペアンプＯＰの入力がハイレベルになり、その出力電圧ＯＰ（ｏｕｔ）が図３に示すようにその時点から直線的に上昇し、所定のレベルを超えるとトランジスタＱ１がＯＮになる。
それにより、トランジスタＱ１のコレクタ電圧である第１の監視回路１８の出力信号Ｓａがローレベルになるため、ＡＮＤゲート１５のトランジスタＱ３がＯＮになる。このとき、後述するように、ＡＮＤゲート１６のトランジスタＱ３０もＯＮになっているので、帰還巻線Ｎｆの誘起電圧Ｖｈによってスイッチング素子１３であるトランジスタＴｒにベース電流を流し、それをＯＮにする。
したがって、図３に示すようにトランジスタＴｒのコレクタ電流Ｉｃ（昇圧トランス１０の励磁電流）が流れ始めて次第に増加する。
したがって、図３に示すようにトランジスタＴｒのコレクタ電流Ｉｃ（昇圧トランス１０の励磁電流）が流れ始めて次第に増加する。
その励磁電流に応じて昇圧トランス１０に磁気エネルギーが蓄積される。その励磁電流であるトランジスタＴｒのコレクタ電流Ｉｃがベース電流の電流増幅率（ｈfe）倍に達すると、トランジスタＴｒはベース・エミッタ間の飽和電圧でＯＮ状態を維持できなくなり、急激にＯＦＦになる。それによって、昇圧トランス１０の出力巻線Ｎｓに出力電圧Ｖout が発生し、第３次巻線Ｎａに模擬出力電圧Ｖａが発生する。
第１の監視回路１８及びＡＮＤゲート１５は、上述した動作を繰り返して、模擬出力電圧Ｖａが発生する期間である第１の期間が一定になるように、スイッチング素子１３であるトランジスタＴｒのＯＮ期間を制御する。それによって、出力電圧Ｖout が発生する期間及びその波高値が一定になるように間接的に制御することになる。
第１の監視回路１８及びＡＮＤゲート１５は、上述した動作を繰り返して、模擬出力電圧Ｖａが発生する期間である第１の期間が一定になるように、スイッチング素子１３であるトランジスタＴｒのＯＮ期間を制御する。それによって、出力電圧Ｖout が発生する期間及びその波高値が一定になるように間接的に制御することになる。
このように、第１の監視回路１８は、模擬出力電圧発生部１７が模擬出力電圧Ｖａを発生している第１の期間と、模擬出力電圧Ｖａを発生していない第２の期間を監視する。そして、トラジスタＱ２が第１の期間はＯＮになり、第２の期間はＯＦＦになる。
また、第１の監視回路１８の監視結果である出力信号Ｓａによって、ＡＮＤゲートのトランジスタＱ３のＯＮ／ＯＦＦを制御する。それによって、第２の期間内にスイッチング素子１３のトランジスタＴｒを、帰還巻線Ｎｈに２誘起される電圧Ｖｈによってオンにする期間をその直前の第１の期間に応じて制御している。
また、第１の監視回路１８の監視結果である出力信号Ｓａによって、ＡＮＤゲートのトランジスタＱ３のＯＮ／ＯＦＦを制御する。それによって、第２の期間内にスイッチング素子１３のトランジスタＴｒを、帰還巻線Ｎｈに２誘起される電圧Ｖｈによってオンにする期間をその直前の第１の期間に応じて制御している。
一方、第２の監視回路１９は、第３次巻線Ｎａに発生する模擬出力電圧Ｖａを、ダイオードＤ１１と抵抗及びフォトカプラＰＣ２の発光素子とツェナーダイオードＺＤ１との直列回路に入力する。しかし、模擬出力電圧Ｖａの電圧（波高値）がツェナーダイオードＺＤ１のツェナー電圧Ｖｚを超えなければ、ツェナーダイオードＺＤ１が導通しない。したがって、フォトカプラＰＣ２の発光素子に電流が流れないので、その発光素子が発光しない。
そのため、フォトカプラＰＣ２の受光素子がＯＦＦのままで、トランジスタＱ１０はベース電流が流れないためＯＦＦになっている。したがって、そのトランジスタＱ１０のコレクタ電圧が電源電圧ＶAAによってハイレベルになっており、オペアンプＯＰ２の入力電圧もハイレベルで、その出力電圧ＯＰ２（ｏｕｔ）も図４に示すようにハイレベルになっている。
したがって、トランジスタＱ１１がＯＮになっており、そのコレクタ電圧である第２の監視回路１９の出力信号Ｓｂがローレベルなので、ＡＮＤゲート１６のトランジスタＱ３０がＯＮになっている。
したがって、トランジスタＱ１１がＯＮになっており、そのコレクタ電圧である第２の監視回路１９の出力信号Ｓｂがローレベルなので、ＡＮＤゲート１６のトランジスタＱ３０がＯＮになっている。
このように、模擬出力電圧Ｖａが発生していない期間は勿論であるが、模擬出力電圧Ｖａが発生しても、その波高値がツェナーダイオードＺＤ１のツェナー電圧である設定値を超えなければ、第２の監視回路１９の出力信号Ｓｂはローレベルのままである。
そのため、ＡＮＤゲート１６のトランジスタＱ３０はＯＮ状態のままであり、ＡＮＤゲート１５のトランジスタＱ３がＯＮの期間には、帰還巻線ＮｈからトランジスタＴｒのベース電流を流せる状態になっている。
そのため、ＡＮＤゲート１６のトランジスタＱ３０はＯＮ状態のままであり、ＡＮＤゲート１５のトランジスタＱ３がＯＮの期間には、帰還巻線ＮｈからトランジスタＴｒのベース電流を流せる状態になっている。
模擬出力電圧Ｖａが発生し、且つその波高値が設定値であるツェナー電圧Ｖｚを超えた場合は、その超えている期間だけツェナーダイオードＺＤ１が導通し、フォトカプラＰＣ２の発光素子に電流が流れ、その発光素子が発光する。
それによって、フォトカプラＰＣ２の受光素子がＯＮになり、トランジスタＱ１０はベースに電源電圧ＶAAの分圧電圧が印加され、ベース電流が流れてＯＮになるので、そのコレクタ電圧すなわちオペアンプＯＰ２の入力電圧がローレベルになる。そのため、オペアンプＯＰ２の出力電圧ＯＰ２（ｏｕｔ）もローレベルになって、トランジスタＱ１１をＯＦＦにする。
それによって、フォトカプラＰＣ２の受光素子がＯＮになり、トランジスタＱ１０はベースに電源電圧ＶAAの分圧電圧が印加され、ベース電流が流れてＯＮになるので、そのコレクタ電圧すなわちオペアンプＯＰ２の入力電圧がローレベルになる。そのため、オペアンプＯＰ２の出力電圧ＯＰ２（ｏｕｔ）もローレベルになって、トランジスタＱ１１をＯＦＦにする。
そのため、トランジスタＱ１１のコレクタ電圧である第２の監視回路１９の出力信号Ｓｂがローレベルではなくなる（フローティング状態になる）ので、ＡＮＤゲート１６のトランジスタＱ３０は、ベース電流が流れなくなってＯＦＦになる。
その後、模擬出力電圧Ｖａの波高値が設定値であるツェナー電圧Ｖｚを超えなくなると、フォトカプラＰＣ２の発光素子に電流が流れなくなり、その発光素子が発光しなくなる。
それによって、フォトカプラＰＣ２の受光素子がＯＦＦになり、トランジスタＱ１０をＯＦＦにするので、そのコレクタ電圧すなわちオペアンプＯＰ２の入力電圧がハイレベルになる。それにより、オペアンプＯＰ２の出力電圧ＯＰ２（ｏｕｔ）が図４に示すようにその時点から直線的に上昇し、あるレベルを超えるとトランジスタＱ１１がＯＮになる。
そのため、トランジスタＱ１１のコレクタ電圧である第２の監視回路１９の出力信号Ｓｂがローレベルになり、ＡＮＤゲート１６のトランジスタＱ３０をＯＮにする。
それによって、フォトカプラＰＣ２の受光素子がＯＦＦになり、トランジスタＱ１０をＯＦＦにするので、そのコレクタ電圧すなわちオペアンプＯＰ２の入力電圧がハイレベルになる。それにより、オペアンプＯＰ２の出力電圧ＯＰ２（ｏｕｔ）が図４に示すようにその時点から直線的に上昇し、あるレベルを超えるとトランジスタＱ１１がＯＮになる。
そのため、トランジスタＱ１１のコレクタ電圧である第２の監視回路１９の出力信号Ｓｂがローレベルになり、ＡＮＤゲート１６のトランジスタＱ３０をＯＮにする。
この場合、このトランジスタＱ３０がＯＮになるタイミングが、トランジスタＱ３がＯＮになるタイミングより、模擬出力電圧Ｖａの波高値が設定値を超えていた期間である第３の期間に応じた期間（時間）だけ遅れるようにする。
それによって、昇圧トランス１０の励磁巻線Ｎｐに励磁電流を流す期間を短くし、昇圧トランス１０に蓄えるエネルギーを減らして、次に発生する出力電圧の波高値を下げるように制御する。
これによって、何らかの原因で出力電圧Ｖout の波高値が異常に高くなったような場合でも、速やかに正常な波高値の状態に戻すことができる。
それによって、昇圧トランス１０の励磁巻線Ｎｐに励磁電流を流す期間を短くし、昇圧トランス１０に蓄えるエネルギーを減らして、次に発生する出力電圧の波高値を下げるように制御する。
これによって、何らかの原因で出力電圧Ｖout の波高値が異常に高くなったような場合でも、速やかに正常な波高値の状態に戻すことができる。
このように、第２の監視回路１９は、模擬出力電圧Ｖａの波高値が設定値（ツェナー電圧Ｖｚ）を超えた場合にその超えている期間である第３の期間を監視する。そして、その第３の期間中だけトランジスタＱ１１がＯＮになる。
また、この第２の監視回路１９の監視結果である出力信号Ｓｂによって、ＡＮＤゲート１６のトランジスタＱ３０のＯＮ／ＯＦＦを制御する。それによって、上記第３の期間があった場合にその第３の期間の長さに応じて、その直後の模擬出力電圧Ｖａが発生していない第２の期間内に、スイッチング素子１３のトランジスタＴｒをオンにするタイミングを遅らせるように制御する。
また、この第２の監視回路１９の監視結果である出力信号Ｓｂによって、ＡＮＤゲート１６のトランジスタＱ３０のＯＮ／ＯＦＦを制御する。それによって、上記第３の期間があった場合にその第３の期間の長さに応じて、その直後の模擬出力電圧Ｖａが発生していない第２の期間内に、スイッチング素子１３のトランジスタＴｒをオンにするタイミングを遅らせるように制御する。
〔第２の回路例〕
次に、図１によって説明した自励式インバータ装置１の具体的な第２の回路例を図５に示す。
この第２の回路例は、模擬出力電圧発生部１７を昇圧トランス１０の出力巻線Ｎｓの一部とした点以外は、図２によって説明した第１の回路例と同じである。
この模擬出力電圧発生部１７は、昇圧トランス１０の出力巻線Ｎｓの数ターンの部分からタップを出し、出力巻線Ｎｓ全体によって発生する出力電圧Ｖout に同期して対応し、前述の実施形態と同様に波高値が出力電圧Ｖoutより小さい波形の模擬出力電圧Ｖａを発生する。
次に、図１によって説明した自励式インバータ装置１の具体的な第２の回路例を図５に示す。
この第２の回路例は、模擬出力電圧発生部１７を昇圧トランス１０の出力巻線Ｎｓの一部とした点以外は、図２によって説明した第１の回路例と同じである。
この模擬出力電圧発生部１７は、昇圧トランス１０の出力巻線Ｎｓの数ターンの部分からタップを出し、出力巻線Ｎｓ全体によって発生する出力電圧Ｖout に同期して対応し、前述の実施形態と同様に波高値が出力電圧Ｖoutより小さい波形の模擬出力電圧Ｖａを発生する。
その模擬出力電圧Ｖａを第１、第２の監視回路１８，１９によって監視して、ＡＮＤゲート１５，１６であるトランジスタＱ３，Ｑ３０を制御し、スイッチング素子１３であるトランジスタＴｒのオン期間を制御する。
その各回路の構成及び動作は、前述した第１の回路例と同じである。この第２の回路例によれば、昇圧トランス１０に図２に示した第１の回路例の第３次巻線Ｎａを設けなくて済む。
その各回路の構成及び動作は、前述した第１の回路例と同じである。この第２の回路例によれば、昇圧トランス１０に図２に示した第１の回路例の第３次巻線Ｎａを設けなくて済む。
〔第３の回路例〕
次に、図１によって説明した自励式インバータ装置１の具体的な第３の回路例を図６に示す。
この第３の回路例は、上記第２の回路例に、スイッチング素子１３であるトランジスタＴｒが、昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧によって自励発振してオン・オフ動作を開始した後、起動電圧の供給を遮断する回路を追加したものである。それ以外の各回路の構成及び動作は、前述した第２の回路例と同じである。
次に、図１によって説明した自励式インバータ装置１の具体的な第３の回路例を図６に示す。
この第３の回路例は、上記第２の回路例に、スイッチング素子１３であるトランジスタＴｒが、昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧によって自励発振してオン・オフ動作を開始した後、起動電圧の供給を遮断する回路を追加したものである。それ以外の各回路の構成及び動作は、前述した第２の回路例と同じである。
その起動電圧の供給を遮断する回路は、起動回路１４の抵抗ＲｓとトランジスタＴｒのべースとの間に直列にトライアックＴＲ１を介挿し、そのトライアックＴＲ１の両端子間に接続した抵抗Ｒ８とＲ９による分圧点からゲート電圧を印加する。
その抵抗Ｒ９と並列にフォトカプラの受光素子ＰＣ９ｂを接続し、そのフォトカプラの発光素子ＰＣ９ａを、ＡＮＤゲート１５のトランジスタＱ３とトランジスタＴｒのべースとの間に介挿している。抵抗Ｒ８，Ｒ９は電流を殆ど流さないような抵抗値が大きい抵抗である。
その抵抗Ｒ９と並列にフォトカプラの受光素子ＰＣ９ｂを接続し、そのフォトカプラの発光素子ＰＣ９ａを、ＡＮＤゲート１５のトランジスタＱ３とトランジスタＴｒのべースとの間に介挿している。抵抗Ｒ８，Ｒ９は電流を殆ど流さないような抵抗値が大きい抵抗である。
そして、トランジスタＴｒが、昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧によって自励発振してオン・オフ動作を開始するまでは、フォトカプラの発光素子ＰＣ９ａに電流が流れないので、発光素子ＰＣ９ａが発光しない。したがって、フォトカプラの受光素子ＰＣ９ｂはＯＦＦ状態であり、トライアックＴＲ１は抵抗Ｒ８とＲ９の分圧回路によってゲート電圧が印加されて導通状態になっている。
そのため、入力電圧Ｖinが供給されると、抵抗Ｒｓ及びトライアックＴＲ１を通して、トランジスタＴｒのベースに起動電圧Ｖstを印加してベース電流を流し、トランジスタＴｒをオン状態にして起動することができる。
そのため、入力電圧Ｖinが供給されると、抵抗Ｒｓ及びトライアックＴＲ１を通して、トランジスタＴｒのベースに起動電圧Ｖstを印加してベース電流を流し、トランジスタＴｒをオン状態にして起動することができる。
その後、トランジスタＴｒが、昇圧トランス１０の帰還巻線Ｎｈに誘起される電圧によって自励発振してオン・オフ動作を開始すると、帰還巻線ＮｈからトランジスタＱ３０，Ｑ３と発光素子ＰＣ９ａを通してトランジスタＴｒのベースに電流が流れる。その電流が発光素子ＰＣ９ａの発光レベル以上になるとそれが発光し、受光素子ＰＣ９ｂがＯＮ状態になり、抵抗Ｒ９を短絡する。
それによって、トライアックＴＲ１が非導通状態になり、起動回路１４からトランジスタＴｒへの起動電圧Ｖstの供給を遮断する。抵抗Ｒ８は抵抗値が大きいので、この抵抗Ｒ８を通してトランジスタＴｒのベース電流を流すことはできない。
なお、自励発振によりトランジスタＴｒがオン・オフ動作すると、そのベース電流は断続するが、自励発振の周波数が高いため、発光素子ＰＣ９ａはその発光状態を継続しているのとほぼ同様な状態になる。
それによって、トライアックＴＲ１が非導通状態になり、起動回路１４からトランジスタＴｒへの起動電圧Ｖstの供給を遮断する。抵抗Ｒ８は抵抗値が大きいので、この抵抗Ｒ８を通してトランジスタＴｒのベース電流を流すことはできない。
なお、自励発振によりトランジスタＴｒがオン・オフ動作すると、そのベース電流は断続するが、自励発振の周波数が高いため、発光素子ＰＣ９ａはその発光状態を継続しているのとほぼ同様な状態になる。
このように、スイッチング素子であるトランジスタＴｒが帰還巻線Ｎｈに誘起される電圧によって自己発振してオン・オフ動作を安定して行うようになったとき、起動回路１４による起動電圧の供給を遮断することにより、省エネルギー効果を高めることができる。
この実施形態では、帰還巻線ＮｈからトランジスタＴｒのベースに流れる電流をフォトカプラによって検出して、起動回路のトライアックＴＲ１をターンオフするようにしたが、これに限るものではない。入力電圧Ｖinが直流の場合は、トライアックに代えてサイリスタ（ＳＣＲ）を使用することができる。
この実施形態では、帰還巻線ＮｈからトランジスタＴｒのベースに流れる電流をフォトカプラによって検出して、起動回路のトライアックＴＲ１をターンオフするようにしたが、これに限るものではない。入力電圧Ｖinが直流の場合は、トライアックに代えてサイリスタ（ＳＣＲ）を使用することができる。
〔第２の実施形態〕
次に、この発明による自励式インバータ装置の第２の実施形態を図７によって説明する。図７はその概要を示す図１と同様なブロック回路図であり、図１と同じ部分には同一の符号を付し、それらの説明は省略する。
この第２の実施形態の自励式インバータ装置１′が第１の実施形態の自励式インバータ装置１と相違するのは、昇圧トランス１０′を、別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって構成した点である。
次に、この発明による自励式インバータ装置の第２の実施形態を図７によって説明する。図７はその概要を示す図１と同様なブロック回路図であり、図１と同じ部分には同一の符号を付し、それらの説明は省略する。
この第２の実施形態の自励式インバータ装置１′が第１の実施形態の自励式インバータ装置１と相違するのは、昇圧トランス１０′を、別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって構成した点である。
その各トランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２を並列に接続して、入力電圧Ｖinをスイッチング素子１３であるトランジスタＴｒのオン・オフによってスイッチングして、同時に励磁電流を流す。そして、トランジスタＴｒがオフの期間に、その各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２にそれぞれ誘起される電圧の波形の時間軸が同期するようにしている。その各出力巻線Ｎｓ１，Ｎｓ２を互いに直列に接続して、その各出力電圧を重畳した出力電圧Ｖoutを出力端子１２ａ，１２ｂ間から負荷２に出力する。
各トランスＴ１，Ｔ２は、それぞれ出力電圧が共振の鋭さに比例する共振トランスであるのが望ましい。
各トランスＴ１，Ｔ２は、それぞれ出力電圧が共振の鋭さに比例する共振トランスであるのが望ましい。
この実施形態によれば、昇圧トランスを大型にして励磁巻線と出力巻線の巻数比を非常に大きくしなくても、昇圧トランス１０′全体として出力巻線の巻数を多くすることができるので、昇圧比が高い高電圧を、安定にしかも安全に得ることができる。
昇圧トランス１０′を構成するトランスの数は３個以上でもよい。また、複数の各トランスの出力巻線を互いに並列に接続すれば、出力電圧は１個のトランスの場合と同等になるが、出力電流を倍増して、各出力巻線を直列に接続した場合と出力電力を同等にすることができる。
複数の各トランスの励磁巻線を直列に接続して、同時に励磁電流を流すようにしてもよい。
昇圧トランス１０′を構成するトランスの数は３個以上でもよい。また、複数の各トランスの出力巻線を互いに並列に接続すれば、出力電圧は１個のトランスの場合と同等になるが、出力電流を倍増して、各出力巻線を直列に接続した場合と出力電力を同等にすることができる。
複数の各トランスの励磁巻線を直列に接続して、同時に励磁電流を流すようにしてもよい。
なお、昇圧トランス１０′を構成する複数のトランスのいずれか１個に帰還巻線Ｎｈを設ける必要があり、図７に示す実施形態ではトランスＴ１のコアに帰還巻線Ｎｈを巻いている。また、昇圧トランス１０′を構成する複数のトランスのいずれか１個に、図２に示した回路例と同様に、模擬出力電圧発生部１７として第３次巻線を設ける必要もある。あるいは、図５及び図６に示した回路例と同様に、いずれか１個のトランスの出力巻線の一部によって擬似出力電圧Ｖａを発生させるようにしてもよい。その場合は、その出力巻線の僅かな巻数の箇所からタップを出す。
そのため、複数のトランスが完全に同じ特性を持つようにするのは難しいが、帰還巻線や第３次巻等の出力電力量は小さいので問題はない。
起動回路１４、第１の監視回路１８及び第２の監視回路１９等は、図２、図５又は図６に示した回路例と同様でよい。図６の回路例と同様に起動電圧の供給を遮断する回路を設けてもよい。
そのため、複数のトランスが完全に同じ特性を持つようにするのは難しいが、帰還巻線や第３次巻等の出力電力量は小さいので問題はない。
起動回路１４、第１の監視回路１８及び第２の監視回路１９等は、図２、図５又は図６に示した回路例と同様でよい。図６の回路例と同様に起動電圧の供給を遮断する回路を設けてもよい。
〔この発明の実施形態の機能と効果の詳細〕
この発明の対象とする自励式インバータ装置は、出力電圧が実効値で６ｋＶ以上のような高電圧であるため、それを直接検出しようとすると、その検出素子の許容耐圧を確保するために多数の検出素子を直列に接続して使用しなければならない。そのため、その検出素子の寄生インダクタンスにより、検出に遅延時間を要するので応答性が悪くなり、検出損失も増大する。
しかし、この発明の第１の実施形態路では、出力電圧Ｖout と同期して対応し、波高値がその出力電圧より小さい（例えば、１／１０００から１／１００程度）の模擬出力電圧Ｖａを発生させる模擬出力電圧発生部１７を設けている。
この発明の対象とする自励式インバータ装置は、出力電圧が実効値で６ｋＶ以上のような高電圧であるため、それを直接検出しようとすると、その検出素子の許容耐圧を確保するために多数の検出素子を直列に接続して使用しなければならない。そのため、その検出素子の寄生インダクタンスにより、検出に遅延時間を要するので応答性が悪くなり、検出損失も増大する。
しかし、この発明の第１の実施形態路では、出力電圧Ｖout と同期して対応し、波高値がその出力電圧より小さい（例えば、１／１０００から１／１００程度）の模擬出力電圧Ｖａを発生させる模擬出力電圧発生部１７を設けている。
その模擬出力電圧発生部１７は、例えば図２に示したように昇圧トランス１０の第３次巻線Ｎａから、あるいは図５及び図６に示したように昇圧トランス１０の出力巻線Ｎｓの一部の電圧端子から、模擬出力電圧Ｖａを得ることができる。それは磁気結合によるものであるから、時間の遅延は殆どない。また、模擬出力電圧Ｖａは信号レベルであるから検出が容易であり、微小電力損のため偏磁などの影響は無視できる。
そして、その模擬出力電圧Ｖａを、第１の監視回路１８及び第２の監視回路１９によってそれぞれ監視する。
第１の監視回路１８は、模擬出力電圧Ｖａが発生している第１の期間と発生していない第２の期間とを監視する。
模擬出力電圧Ｖａが発生している第１の期間は、昇圧トランス１０に蓄えられたエネルギーが放出され、出力回路に共振が発生して出力巻線Ｎｓに出力電圧Ｖout が発生している期間（時間）である。
第１の監視回路１８は、模擬出力電圧Ｖａが発生している第１の期間と発生していない第２の期間とを監視する。
模擬出力電圧Ｖａが発生している第１の期間は、昇圧トランス１０に蓄えられたエネルギーが放出され、出力回路に共振が発生して出力巻線Ｎｓに出力電圧Ｖout が発生している期間（時間）である。
模擬出力電圧Ｖａが発生していない第２の期間は、上記共振が完了して出力電圧Ｖoutは発生しておらず、昇圧トランス１０にエネルギーを蓄えるべき期間（時間）である。
スイッチング素子１３であるトランジスタＴｒのオン・オフによって、この第１の期間と第２の期間とが交互に繰り返し生じる。
そこで、この第１の監視回路１８の監視結果である出力信号Ｓａによって、第２の期間内に帰還巻線Ｎｈに誘起される電圧Ｖｈによってスイッチング素子１３をオンにする期間を、その直前の第１の期間の長さに応じて制御する。そのための手段としてＡＮＤゲート１５を設けている。
スイッチング素子１３であるトランジスタＴｒのオン・オフによって、この第１の期間と第２の期間とが交互に繰り返し生じる。
そこで、この第１の監視回路１８の監視結果である出力信号Ｓａによって、第２の期間内に帰還巻線Ｎｈに誘起される電圧Ｖｈによってスイッチング素子１３をオンにする期間を、その直前の第１の期間の長さに応じて制御する。そのための手段としてＡＮＤゲート１５を設けている。
第１の期間が基準とする所定期間より長かった場合は、昇圧トランス１０に蓄えられたエネルギーが多かったため、出力電圧Ｖout の発生期間が長くなったので、その波高値も高くなっていたものと推測される。そこで、このときは、次の第２の期間内に帰還巻線Ｎｈに誘起される電圧Ｖｈによってスイッチング素子１３をオンにする期間を短くするように、ＡＮＤゲート１５を開くタイミングを遅らせる。それによって、昇圧トランス１０に励磁電流が流れる時間を短縮して蓄えるエネルギーを減らし、次の第１の期間の長さが短くなって所定期間に近づくように、すなわち出力電圧Ｖout の波高値が低下して所定値に近づくように制御する。
第１の期間が基準とする所定期間より短かった場合は、昇圧トランス１０に蓄えられたエネルギーが少なかったため、出力電圧Ｖout の発生期間が短くなったので、その波高値も低くなっていたものと推測される。そこで、このときは、次の第２の期間内に帰還巻線Ｎｈに誘起される電圧Ｖｈによってスイッチング素子１３をオンにする期間を長くするように、ＡＮＤゲート１５を開くタイミングを早める。それによって、昇圧トランス１０に励磁電流が流れる時間を長くして蓄えるエネルギーを増加し、次の第１の期間の長さが長くなって所定期間に近づくように、すなわち出力電圧Ｖout の波高値が上昇して所定値に近づくように制御する。
第２の監視回路１９は、模擬出力電圧Ｖａの波高値が設定値を超えた場合にその超えている第３の期間を監視する。その設定値は、出力電圧Ｖout の波高値の上限値としたい値に対応する値（例えば上限値としたい値が１０ｋＶであればその１／１０００の１０Ｖ）とし、例えばツェナーダイオードのツェナー電圧で設定できる。
したがって、模擬出力電圧Ｖａの波高値が設定値を超えた場合は、出力電圧Ｖout の波高値が上限値としたい値を超えたと推定される。
したがって、模擬出力電圧Ｖａの波高値が設定値を超えた場合は、出力電圧Ｖout の波高値が上限値としたい値を超えたと推定される。
そこで、この第２の監視回路の監視結果である出力信号Ｓａによって、第３の期間があった場合に、その第３の期間の長さに応じて、その直後の上記第２の期間内にスイッチング素子１３をオンにするタイミングを遅らせる。そのための手段としてＡＮＤゲート１６を設けている。
模擬出力電圧Ｖａの波高値が設定値を超えた場合、その超えている期間である第３の期間が長いほど、出力電圧Ｖout の波高値が上限値としたい値を超えている時間も長いと推定される。そのため、第３の期間の長さに応じて、その直後の上記第２の期間内にＡＮＤゲート１６を開くタイミングを遅らせて、スイッチング素子１３をオンにするタイミングを遅らせる。
それによって、昇圧トランス１０に励磁電流が流れる時間をさらに短縮して、蓄えるエネルギーを大幅に減らし、次の第１の期間に発生する出力電圧Ｖout の波高値が上限値としたい値を超えなくなるように制御する。
それによって、昇圧トランス１０に励磁電流が流れる時間をさらに短縮して、蓄えるエネルギーを大幅に減らし、次の第１の期間に発生する出力電圧Ｖout の波高値が上限値としたい値を超えなくなるように制御する。
この自励式インバータ装置は、スイッチング素子のオン・オフを制御するための制御ＩＣが不要であり、零電圧スイッチングのため、ハードスイッチングのような切り替わるときの電流×電圧の変化による電力損がない。そのため、高電圧・高電流であっても不要輻射が少なく、出力電圧をそれと同期して対応する擬似出力電圧によって、時間遅れなく監視して、その波高値を制御することができる。
共振時間は、ほぼ昇圧トランスの出力巻線のインダクタンスＬs及び浮遊容量Ｃｓと負荷容量Ｃｏの合成容量Ｃで決定されるが、負荷の環境変化等により若干ずれる。
そのため、出力電圧が発生している期間（時間）である第１の期間を検出し、その期間に応じてスイッチング素子１３の次のオン期間、すなわち昇圧トランス１０に励磁電流を流す期間を制御する。それによって、負荷で必要な電力が変動しても出力電圧をほぼ一定に保つようにすることが可能になる。
より具体的には、例えば出力電圧の予定値が１０ＫＶの場合に、出力偏差０．５％以内にすることが可能である。
したがって、実効値が十数ｋＶの交番される出力電圧で、数十Ｗから数ｋＷまでの出力電力を、比較的変化の少ない安定した電圧で得ることができる。
そのため、出力電圧が発生している期間（時間）である第１の期間を検出し、その期間に応じてスイッチング素子１３の次のオン期間、すなわち昇圧トランス１０に励磁電流を流す期間を制御する。それによって、負荷で必要な電力が変動しても出力電圧をほぼ一定に保つようにすることが可能になる。
より具体的には、例えば出力電圧の予定値が１０ＫＶの場合に、出力偏差０．５％以内にすることが可能である。
したがって、実効値が十数ｋＶの交番される出力電圧で、数十Ｗから数ｋＷまでの出力電力を、比較的変化の少ない安定した電圧で得ることができる。
応答特性にも優れており、例えば、最大応答速度が６６μsecで制御応答周波数が最大１５ｋＨｚとなり、スイッチング周波数３０ｋＨｚの場合でも次のサイクルには制御が働きだして動作をする。従来は、最大応答速度が１msecで制御応答周波数が最大１ｋＨｚ程度であったのと比べて、格段に改善される。
さらに、第２の監視回路１９とＡＮＤゲート１６を設けることによって、何らかの原因で、出力に異常なピーク電圧が発生したときでも、速やかにそれを正常に戻すようにスイッチング素子を制御することができ、出力電圧を一層安定させることができる。
さらに、第２の監視回路１９とＡＮＤゲート１６を設けることによって、何らかの原因で、出力に異常なピーク電圧が発生したときでも、速やかにそれを正常に戻すようにスイッチング素子を制御することができ、出力電圧を一層安定させることができる。
〔実施形態の変更例〕
上述した各実施形態においては、スイッチング素子１３としてバイポーラトランジスタを用いて自励発振させるようにしたが、ＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、あるいは今後開発される新たなスイッチング素子なども使用できる。
また、より大きな出力電力が必要であったり、より高電圧が必要であったり、あるいは入力電圧が高く、その変動が大きい場合などの使用条件仕様により、トランジスタ等の複数のスイッチング素子を併設することもできる。その各スイッチング素子に個々に起動回路を設けることにより、並列の動作機能が可能になり、大きな電力を取り出せる。
上述した各実施形態においては、スイッチング素子１３としてバイポーラトランジスタを用いて自励発振させるようにしたが、ＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、あるいは今後開発される新たなスイッチング素子なども使用できる。
また、より大きな出力電力が必要であったり、より高電圧が必要であったり、あるいは入力電圧が高く、その変動が大きい場合などの使用条件仕様により、トランジスタ等の複数のスイッチング素子を併設することもできる。その各スイッチング素子に個々に起動回路を設けることにより、並列の動作機能が可能になり、大きな電力を取り出せる。
さらに別の手段として、昇圧トランスの励磁電流をスイッチングするスイッチング素子として、バイポーラトランジスタ等の電流駆動スイッチング素子と、ＭＯＳＦＥＴ又はＩＧＢＴ等の電圧駆動スイッチング素子とを設けてもよい。そして、起動時には電流駆動スイッチング素子を使用し、起動完了後には電圧駆動スイッチング素子を使用するように切り替えてドライブする。
例えば、前述した各実施形態におけるＡＮＤゲート１５からスイッチング素子に流れる電流を二つのフォトカプラなどで検出して、起動完了まで（安定して自励発振した状態になるまで）は電流駆動スイッチング素子のみをドライブする。起動完了後は、電圧駆動スイッチング素子をドライブし、電流駆動スイッチング素子はオフ状態のままにするように切り替える。このようにすることによって、高電圧で高電流の出力をより安定的に取り出すことが可能になる。
例えば、前述した各実施形態におけるＡＮＤゲート１５からスイッチング素子に流れる電流を二つのフォトカプラなどで検出して、起動完了まで（安定して自励発振した状態になるまで）は電流駆動スイッチング素子のみをドライブする。起動完了後は、電圧駆動スイッチング素子をドライブし、電流駆動スイッチング素子はオフ状態のままにするように切り替える。このようにすることによって、高電圧で高電流の出力をより安定的に取り出すことが可能になる。
スイッチング素子として、バイポーラトランジスタとＭＯＳＦＥTを併設した場合、例えば昇圧トランスの帰還巻線からの電流を検出し、その信号により、起動が完了するまではバイポーラトランジスタのベースに電流を流す。起動が完了したことを検出すると、ＭＯＳＦＥTのゲートに電圧（２０V以下）を印加して動作させ、バイポーラトランジスタはベース電流を遮断してオフ状態のままにする。
〔負荷がプラズマ発生用の放電部の例〕
上述した自励式インバータ装置１又は１′がプラズマ発生装置の電源部である場合、負荷２は、例えば図８に示すような放電電極２１とカウンタ電極２２を有するプラズマ発生用の放電部であり、負荷容量Ｃｏを有する。その放電電極２１とカウンタ電極２２の間に出力電圧Ｖoutを印加することによってプラズマ放電を発生する。
図８に示す放電部（負荷２）は、複数本（図示の例では１５本）の放電電極２１と、それに対向するカウンタ電極２２と、その放電電極２１とカウンタ電極２２との間に介在する誘電体２３とによって構成されている。
上述した自励式インバータ装置１又は１′がプラズマ発生装置の電源部である場合、負荷２は、例えば図８に示すような放電電極２１とカウンタ電極２２を有するプラズマ発生用の放電部であり、負荷容量Ｃｏを有する。その放電電極２１とカウンタ電極２２の間に出力電圧Ｖoutを印加することによってプラズマ放電を発生する。
図８に示す放電部（負荷２）は、複数本（図示の例では１５本）の放電電極２１と、それに対向するカウンタ電極２２と、その放電電極２１とカウンタ電極２２との間に介在する誘電体２３とによって構成されている。
放電電極２１は、この例では銅やアルミニウム等の導電性のよい金属線２１ａの周囲に、誘電体（絶縁体）２１ｂを被覆して丸棒状に形成されている。そして、複数本の放電電極２１が、平板状のカウンタ電極２２の対向面２２ａに平行な面内で、図８で左右方向に互いに隣接する電極同士の外周が接するように並んで、紙面に垂直な方向に延びて配列されている。各放電電極２１の直径（φ）は、例えば８ｍｍ程度である。各放電電極２１の金属線２１ａは互いに導通するように接続されている。
カウンタ電極２２は、銅やアルミニウム等の導電性のよい金属による平板状の電極であり、放熱板も兼ねている。そのカウンタ電極２２の放電電極２１との対向面２２ａに、シリコン系シート等の誘電体２３を被着している。図８においては、分り易くするためにカウンタ電極２２と誘電体２３との間に隙間を設けているが、実際には接着等によって密着している。
放電電極２１と誘電体２３との間も間隔を拡げて示しているが、実際には、表面改質を施す印刷用紙等のシート材が通過できる程度の隙間があればよい。
放電電極２１と誘電体２３との間も間隔を拡げて示しているが、実際には、表面改質を施す印刷用紙等のシート材が通過できる程度の隙間があればよい。
このように構成した負荷２である放電部の各放電電極２１とカウンタ電極２２との間に、自励式インバータ装置１又は１′の出力端子１２ａ，１２ｂから実効値が６ＫＶ以上の出力電圧Ｖoutが、給電線２４，２５によって印加される。
それによって、各放電電極２１とカウンタ電極２２との間の大気圧中で、大気圧プラズマ放電の一種である沿面放電もしくは無声放電、または沿面放電と無声放電の複合放電による誘電体バリヤ放電を発生させることができる。放電電極２１とカウンタ電極２２との間に印加する電圧は、正負逆転してもその作用効果に殆ど差異はない。
それによって、各放電電極２１とカウンタ電極２２との間の大気圧中で、大気圧プラズマ放電の一種である沿面放電もしくは無声放電、または沿面放電と無声放電の複合放電による誘電体バリヤ放電を発生させることができる。放電電極２１とカウンタ電極２２との間に印加する電圧は、正負逆転してもその作用効果に殆ど差異はない。
この放電部内を、シート材を一点鎖線の矢印Ｆで示すように誘電体２３に沿って搬送して通過させることによって、その表面が上述した誘電体バリヤ放電によって生成されるラジカルやイオンなどの活性種に触れて改質が進行する。
それは、プラズマにより、空気中の成分やシート材自体に含まれている成分によって形成される種々の親水性官能基等の基が、シート材の表面に形成されて表面エネルギーが高くなることによって進行する。
それは、プラズマにより、空気中の成分やシート材自体に含まれている成分によって形成される種々の親水性官能基等の基が、シート材の表面に形成されて表面エネルギーが高くなることによって進行する。
しかし、この発明によるプラズマ発生装置の放電部の構成は上述した構成に限るものではなく、種々の変更が可能である。また、コロナ放電によってプラズマを発生する装置や、多少ガスが入った低圧雰囲気でプラズマ放電を発生する装置にも適用可能である。
また、この発明による自励式インバータ装置は、プラズマ発生装置に限らず、半導体ウエハー接着装置、画像処理機器、塗装装置、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶ＴＶのバックライト、除菌装置など、種々の装置の高電圧電源装置に利用できる。
また、この発明による自励式インバータ装置は、プラズマ発生装置に限らず、半導体ウエハー接着装置、画像処理機器、塗装装置、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶ＴＶのバックライト、除菌装置など、種々の装置の高電圧電源装置に利用できる。
以上、この発明の各実施形態について説明してきたが、その実施形態の各部の具体的な構成や動作の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した各実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されるものではないことは言うまでもない。
さらに、以上説明してきた各実施形態の回路例、動作例及び変形例等は、適宜変更又は追加し、あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能であることは勿論である。
また、この発明は上述した各実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されるものではないことは言うまでもない。
さらに、以上説明してきた各実施形態の回路例、動作例及び変形例等は、適宜変更又は追加し、あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能であることは勿論である。
１，１′：自励式インバータ装置 ２：負荷（プラズマ発生用の放電部）
１０，１０′：昇圧トランス １１ａ，１１ｂ：入力端子
１２ａ，１２ｂ：出力端子 １３：スイッチング素子 １４：起動回路
１５，１６：ＡＮＤゲート １７：模擬出力電圧発生部
１８：第１の監視回路 １９：第２の監視回路
２１：放電電極 ２１ａ：金属線 ２１ｂ：誘電体（絶縁体）
２２：カウンタ電極 ２３：誘電体 ２４，２５：給電線
Ｔ１，Ｔ２：トランス Ｎｐ，Ｎｐ１，ＮＰ２：励磁巻線
Ｎｓ，Ｎｓ１，Ｎｓ２：出力巻線 Ｎｈ：帰還巻線 Ｎａ：第３次巻線
Ｔｒ：スイッチング素子としてのバイポーラトランジスタ（トランジスタ）
Ｑ１，Ｑ２，Ｑ３，Ｑ１０，Ｑ１１，Ｑ３０：バイポーラトランジスタ（トランジスタ）
Ｄ１，Ｄ２，Ｄ３，Ｄ１１：ダイオード ＰＣ１，ＰＣ２：フォトカプラ
ＯＰ，ＯＰ２：オペアンプ ＧＮＤ：グランド（アース）
Ｒｓ：起動回路の抵抗 Ｒ１〜Ｒ１０：抵抗 ＴＲ１：トライアック
Ｃ１〜Ｃ３，Ｃ１０，Ｃ２０，ＣＰ：コンデンサ
Ｖin：入力電圧 Ｖout：出力電圧 Ｖst：起動電圧 Ｖａ：模擬出力電圧
Ｖｈ：帰還巻線に誘起される電圧 Ｃｏ：負荷容量
１０，１０′：昇圧トランス １１ａ，１１ｂ：入力端子
１２ａ，１２ｂ：出力端子 １３：スイッチング素子 １４：起動回路
１５，１６：ＡＮＤゲート １７：模擬出力電圧発生部
１８：第１の監視回路 １９：第２の監視回路
２１：放電電極 ２１ａ：金属線 ２１ｂ：誘電体（絶縁体）
２２：カウンタ電極 ２３：誘電体 ２４，２５：給電線
Ｔ１，Ｔ２：トランス Ｎｐ，Ｎｐ１，ＮＰ２：励磁巻線
Ｎｓ，Ｎｓ１，Ｎｓ２：出力巻線 Ｎｈ：帰還巻線 Ｎａ：第３次巻線
Ｔｒ：スイッチング素子としてのバイポーラトランジスタ（トランジスタ）
Ｑ１，Ｑ２，Ｑ３，Ｑ１０，Ｑ１１，Ｑ３０：バイポーラトランジスタ（トランジスタ）
Ｄ１，Ｄ２，Ｄ３，Ｄ１１：ダイオード ＰＣ１，ＰＣ２：フォトカプラ
ＯＰ，ＯＰ２：オペアンプ ＧＮＤ：グランド（アース）
Ｒｓ：起動回路の抵抗 Ｒ１〜Ｒ１０：抵抗 ＴＲ１：トライアック
Ｃ１〜Ｃ３，Ｃ１０，Ｃ２０，ＣＰ：コンデンサ
Ｖin：入力電圧 Ｖout：出力電圧 Ｖst：起動電圧 Ｖａ：模擬出力電圧
Ｖｈ：帰還巻線に誘起される電圧 Ｃｏ：負荷容量
入力電圧Ｖinは、好ましくは直流電圧若しくは直流成分に脈流が重畳された安全特別低電圧（ＳＥＬＶ）以内の電圧とする。
負荷２は、例えばプラズマ発生装置の放電電極とカウンタ電極を有する放電部であり、パッシブ素子の静電容量である負荷容量Ｃｏを有する。
大気圧プラズマは、一般的に常圧で６ｋV以上の電圧が放電部に印加されると発生するといわれているプラズマ放電（誘電体バリヤ放電あるいは無声放電とも称される）によって生成される。
負荷２は、例えばプラズマ発生装置の放電電極とカウンタ電極を有する放電部であり、パッシブ素子の静電容量である負荷容量Ｃｏを有する。
大気圧プラズマは、一般的に常圧で６ｋV以上の電圧が放電部に印加されると発生するといわれているプラズマ放電（誘電体バリヤ放電あるいは無声放電とも称される）によって生成される。
図９におけるスイッチング素子Ｑが周期的にオン・オフ動作したときに発生する各部の電圧及び電流波形を、図１０のタイミングチャートに示す。
ここで、Ｖgs（Ｑ）はスイッチング素子Ｑのドライブ電圧（ゲート・ソース間電圧）であり、一定周期の矩形は電圧である。Ｉd（Ｑ）はスイッチング素子Ｑのドレイン電流、すなわちトランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２に流れる励磁電流の合成電流である。Ｖoutは出力電圧であり、数ｋＶの高い波高値を有する交流半波形状の電圧波形であるが、図示の都合上小さく示している。Ｉｏは負荷２に流れる出力電流である。
ここで、Ｖgs（Ｑ）はスイッチング素子Ｑのドライブ電圧（ゲート・ソース間電圧）であり、一定周期の矩形は電圧である。Ｉd（Ｑ）はスイッチング素子Ｑのドレイン電流、すなわちトランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２に流れる励磁電流の合成電流である。Ｖoutは出力電圧であり、数ｋＶの高い波高値を有する交流半波形状の電圧波形であるが、図示の都合上小さく示している。Ｉｏは負荷２に流れる出力電流である。
ところが、波高値の時間が１点であること、高低差が大きい場合は接続する素子数が増大するため、寄生インダクタンスにより制御応答時間の遅延があり、出力電圧波形が繰り返される周波数が高くなればなるほどその遅延の影響が顕著になる。
そのため、波高値電圧が降下し過ぎたり上昇し過ぎたりすることになる。最悪の場合は共振周波数ずれが生じ、共振状態の電圧印加時に、次のスイッチング周期のＯＮ状態で電流が流れると残電圧分の行き場のないエネルギーが過剰な電流になって共振が崩れてしまうことがある。それによって、スイッチング素子の電力耐量をオーバーして故障したり、あるいはトランスが飽和したりする。
そのため、波高値電圧が降下し過ぎたり上昇し過ぎたりすることになる。最悪の場合は共振周波数ずれが生じ、共振状態の電圧印加時に、次のスイッチング周期のＯＮ状態で電流が流れると残電圧分の行き場のないエネルギーが過剰な電流になって共振が崩れてしまうことがある。それによって、スイッチング素子の電力耐量をオーバーして故障したり、あるいはトランスが飽和したりする。
この発明は、励磁巻線及び出力巻線と帰還巻線とを有する昇圧トランスと、入力電圧の給電路に上記励磁巻線と直列に接続したスイッチング素子とを備え、そのスイッチング素子が、上記入力電圧によって起動回路を通して供給される起動電圧によって起動し、起動後は上記帰還巻線に誘起される電圧によって自励発振してオン・オフ動作し、オンの期間に上記励磁巻線に励磁電流を流し、オフの期間に上記出力巻線から交流半波波形の出力電圧を出力する自励式インバータ装置を対象とする。
そして、上記の目的を達成するため、上記出力電圧と同期して対応し、波高値が該出力電圧より小さい波形の模擬出力電圧を発生する模擬出力電圧発生部と、その模擬出力電圧発生部が上記模擬出力電圧を発生している第１の期間と発生していない第２の期間とを監視する第１の監視回路と、その第１の監視回路の監視結果によって、上記第２の期間内に上記スイッチング素子を上記帰還巻線に誘起される電圧によってオンにする期間を、その直前の上記第１の期間の長さに応じて制御する手段とを設けたことを特徴とする。
この入力端子１１ａ，１１ｂからの入力電圧Ｖinの給電路に、昇圧トランス１０の励磁巻線Ｎｐとスイッチング素子１３と保護抵抗Ｒ１とが直列に接続され、入力端子１１ａ側は低圧用のグランドＳＧＮＤに接続されている。
この実施形態では、スイッチング素子１３としてＮＰＮ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）Ｔｒを使用しており、そのコレクタ・エミッタ間を励磁巻線Ｎｐと直列に接続している。
この実施形態では、スイッチング素子１３としてＮＰＮ型のバイポーラトランジスタ（以下単に「トランジスタ」と称す）Ｔｒを使用しており、そのコレクタ・エミッタ間を励磁巻線Ｎｐと直列に接続している。
この自励式インバータ装置１はさらに、模擬出力電圧発生部１７と第１の監視回路１８及び第２の監視回路１９を設けている。
模擬出力電圧発生部１７は、出力電圧Ｖoutと同期して対応し、波高値が出力電圧Ｖoutり小さい波形の模擬出力電圧Ｖａを発生する。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいものがさらに好適である。模擬出力電圧は実際の出力電圧に対して問題にならない数Ｖ程度の信号レベルの電圧である。
模擬出力電圧発生部１７は、出力電圧Ｖoutと同期して対応し、波高値が出力電圧Ｖoutり小さい波形の模擬出力電圧Ｖａを発生する。出力電圧Ｖoutが高圧や特別高圧にあたるような高電圧の場合、この模擬出力電圧はその波高値が出力電圧Ｖoutの少なくとも１／１００以下であり、１／１０００程度よりも小さいものがさらに好適である。模擬出力電圧は実際の出力電圧に対して問題にならない数Ｖ程度の信号レベルの電圧である。
なお、トランジスタＴｒのベースとグランドＳＧＮＤとの間に、アノードをグランド側にしたダイオードＤ３とコンデンサＣ３とが並列に接続されている。また、トランジスタＴｒのコレクタとグランドＳＧＮＤとの間に、ダイオードＤ２がアノードをグランド側にして接続されている。ダイオードＤ２，Ｄ３はトランジスタＴｒを保護するために、コンデンサＣ３はトランジスタＴｒの誤動作を防止するために接続されている。ダイオードＤ２は、トランジスタＴｒの基準電位を安定させる役目も果す。
第１の監視回路１８は、模擬出力電圧発生部１７である第３次巻線Ｎａに発生する模擬出力電圧Ｖａを入力するダイオードＤ１、抵抗、及びフォトカプラＰＣ１の発光素子の直列回路と、そのフォトカプラＰＣ１の受光素子側の回路とによって構成されている。その受光素子側の回路は、ＮＰＮ型のトランジスタＱ２，Ｑ１と、オペアンプＯＰ及びコンデンサＣ２による積分回路、抵抗Ｒ１１とコンデンサＣ１による時定数回路と、その他図示の各抵抗及びコンデンサによって構成されている。
この動作を繰り返して自励発振を行ない、トランジスタＴｒがオン・オフ動作を繰り返し、オンの期間に昇圧トランス１０の励磁巻線Ｎｐに励磁電流を流し、オフの期間に出力巻線Ｎｓから、図３又は図４の一番上に示すような交流半波波形の出力電圧Ｖout を出力し、それによって、負荷２を通して出力電流Ｉｏが出力巻線Ｎｓに流れる。
なお、トランジスタＴｒにベース電流が流れなくなっても同様にオフになる。
自励発振が起動した後も、トランジスタＴｒのベースに起動電圧Ｖstが印加されているが、起動回路１４の抵抗Rｓの抵抗値が大きいため、自励発振の周波数に対応してベース電流を流すことはできない。そのため、殆ど帰還巻線Ｎｈの誘起電圧によって、トランジスタＴｒをオン・オフ動作させ、起動電圧Ｖstの影響は殆どない。
なお、トランジスタＴｒにベース電流が流れなくなっても同様にオフになる。
自励発振が起動した後も、トランジスタＴｒのベースに起動電圧Ｖstが印加されているが、起動回路１４の抵抗Rｓの抵抗値が大きいため、自励発振の周波数に対応してベース電流を流すことはできない。そのため、殆ど帰還巻線Ｎｈの誘起電圧によって、トランジスタＴｒをオン・オフ動作させ、起動電圧Ｖstの影響は殆どない。
図４には、図３の各波形に、Ｑ１０、ＯＰ２（ｏｕｔ）、Ｑ１１、及びＱ３０の各波形を追加して示している。
この両図において、Ｖout は出力電圧、Ｉｏは出力電流、Ｖａは模擬出力電圧、ＩｃはトランジスタＴｒのコレクタ電流すなわち昇圧トランス１０の励磁電流の各波形を示す。
ＯＰ（ｏｕｔ）は第１の監視回路１８のオペアンプＯＰの出力側のトランジスタＱ１のベースに印加される電圧の変化、ＯＰ２（ｏｕｔ）は第２の監視回路１９のオペアンプＯＰ２の出力側のトランジスタＱ１１のベースに印加される電圧の変化をそれぞれ示す波形である。
この両図において、Ｖout は出力電圧、Ｉｏは出力電流、Ｖａは模擬出力電圧、ＩｃはトランジスタＴｒのコレクタ電流すなわち昇圧トランス１０の励磁電流の各波形を示す。
ＯＰ（ｏｕｔ）は第１の監視回路１８のオペアンプＯＰの出力側のトランジスタＱ１のベースに印加される電圧の変化、ＯＰ２（ｏｕｔ）は第２の監視回路１９のオペアンプＯＰ２の出力側のトランジスタＱ１１のベースに印加される電圧の変化をそれぞれ示す波形である。
そこでまず、図２に示した自励式インバータ装置１において、模擬出力電圧Ｖａの波高値が設定値以内だった場合の動作を、図３を参照して説明する。
昇圧トランス１０の出力巻線Ｎｓに出力電圧Ｖout が発生すると、それと同期して同じ期間に、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧Ｖａが発生し、それが第１の監視回路１８と第２の監視回路１９に入力する。その模擬出力電圧Ｖａの波高値は数Ｖ程度なので、それを容易に監視することができる。
昇圧トランス１０の出力巻線Ｎｓに出力電圧Ｖout が発生すると、それと同期して同じ期間に、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧Ｖａが発生し、それが第１の監視回路１８と第２の監視回路１９に入力する。その模擬出力電圧Ｖａの波高値は数Ｖ程度なので、それを容易に監視することができる。
第１の監視回路１８は、模擬出力電圧ＶａをダイオードＤ１と抵抗及びフォトカプラＰＣ１の発光素子との直列回路に入力する。模擬出力電圧Ｖａが発生すると、その正電圧によってダイオードＤ１が導通してフォトカプラＰＣ１の発光素子に電流が流れ、その発光素子が発光する。
それによって、フォトカプラＰＣ１の受光素子がＯＮになり、電源電圧ＶAAを抵抗で分圧した電圧がトランジスタＱ２のベースに印加される。それによってトランジスタＱ２がＯＮになり、そのコレクタ電圧がハイレベルからローレベルになる。したがって、オペアンプＯＰの入力がローレベルになり、その出力電圧ＯＰ（ｏｕｔ）も直ちにローレベルになるため、トランジスタＱ１がＯＦＦになる。
それによって、フォトカプラＰＣ１の受光素子がＯＮになり、電源電圧ＶAAを抵抗で分圧した電圧がトランジスタＱ２のベースに印加される。それによってトランジスタＱ２がＯＮになり、そのコレクタ電圧がハイレベルからローレベルになる。したがって、オペアンプＯＰの入力がローレベルになり、その出力電圧ＯＰ（ｏｕｔ）も直ちにローレベルになるため、トランジスタＱ１がＯＦＦになる。
トランジスタＱ１がＯＦＦになると、そのコレクタ電圧である第１の監視回路１８の出力信号Ｓａがローレベルではなくなる（フローティング状態になる）ので、ＡＮＤゲート１５のトランジスタＱ３は、ベース電流が流れなくなってＯＦＦになる。それによって、ＡＮＤゲート１６のトランジスタＱ３０がＯＮであっても、帰還巻線Ｎｈからスイッチング素子１３であるトランジスタＴｒにベース電流を流すことはできなくなり、飽和電圧でＯＦＦになったトランジスタＴｒはＯＦＦのままになる。
その後、模擬出力電圧発生部１７である第３次巻線Ｎａに模擬出力電圧Ｖａが発生しなくなる直前には、第１の監視回路１８は、模擬出力電圧ＶａによってフォトカプラＰＣ１の発光素子に流れる電流が減少して、その発光に必要な値以下になった時点で発光しなくなる。
それによって、フォトカプラＰＣ１の受光素子がＯＦＦになり、トランジスタＱ２がＯＦＦになって、そのコレクタ電圧がローレベルからハイレベルになる。したがって、オペアンプＯＰの入力がハイレベルになり、その出力電圧ＯＰ（ｏｕｔ）が図３に示すようにその時点から直線的に上昇し、所定のレベルを超えるとトランジスタＱ１がＯＮになる。
それによって、フォトカプラＰＣ１の受光素子がＯＦＦになり、トランジスタＱ２がＯＦＦになって、そのコレクタ電圧がローレベルからハイレベルになる。したがって、オペアンプＯＰの入力がハイレベルになり、その出力電圧ＯＰ（ｏｕｔ）が図３に示すようにその時点から直線的に上昇し、所定のレベルを超えるとトランジスタＱ１がＯＮになる。
それにより、トランジスタＱ１のコレクタ電圧である第１の監視回路１８の出力信号Ｓａがローレベルになるため、ＡＮＤゲート１５のトランジスタＱ３がＯＮになる。このとき、後述するように、ＡＮＤゲート１６のトランジスタＱ３０もＯＮになっているので、帰還巻線Ｎｈの誘起電圧Ｖｈによってスイッチング素子１３であるトランジスタＴｒにベース電流を流し、それをＯＮにする。
したがって、図３に示すようにトランジスタＴｒのコレクタ電流Ｉｃ（昇圧トランス１０の励磁電流）が流れ始めて次第に増加する。
したがって、図３に示すようにトランジスタＴｒのコレクタ電流Ｉｃ（昇圧トランス１０の励磁電流）が流れ始めて次第に増加する。
このように、第１の監視回路１８は、模擬出力電圧発生部１７が模擬出力電圧Ｖａを発生している第１の期間と、模擬出力電圧Ｖａを発生していない第２の期間を監視する。そして、トランジスタＱ２が第１の期間はＯＮになり、第２の期間はＯＦＦになる。
また、第１の監視回路１８の監視結果である出力信号Ｓａによって、ＡＮＤゲート１５のトランジスタＱ３のＯＮ／ＯＦＦを制御する。それによって、第２の期間内にスイッチング素子１３のトランジスタＴｒを、帰還巻線Ｎｈに誘起される電圧Ｖｈによってオンにする期間をその直前の第１の期間に応じて制御している。
また、第１の監視回路１８の監視結果である出力信号Ｓａによって、ＡＮＤゲート１５のトランジスタＱ３のＯＮ／ＯＦＦを制御する。それによって、第２の期間内にスイッチング素子１３のトランジスタＴｒを、帰還巻線Ｎｈに誘起される電圧Ｖｈによってオンにする期間をその直前の第１の期間に応じて制御している。
なお、昇圧トランス１０′を構成する複数のトランスのいずれか１個に帰還巻線Ｎｈを設ける必要があり、図７に示す実施形態ではトランスＴ１のコアに帰還巻線Ｎｈを巻いている。また、昇圧トランス１０′を構成する複数のトランスのいずれか１個に、図２に示した回路例と同様に、模擬出力電圧発生部１７として第３次巻線を設ける必要もある。あるいは、図５及び図６に示した回路例と同様に、いずれか１個のトランスの出力巻線の一部によって模擬出力電圧Ｖａを発生させるようにしてもよい。その場合は、その出力巻線の僅かな巻数の箇所からタップを出す。
そのため、複数のトランスが完全に同じ特性を持つようにするのは難しいが、帰還巻線や第３次巻線の出力電力量は小さいので問題はない。
起動回路１４、第１の監視回路１８及び第２の監視回路１９等は、図２、図５又は図６に示した回路例と同様でよい。図６の回路例と同様に起動電圧の供給を遮断する回路を設けてもよい。
そのため、複数のトランスが完全に同じ特性を持つようにするのは難しいが、帰還巻線や第３次巻線の出力電力量は小さいので問題はない。
起動回路１４、第１の監視回路１８及び第２の監視回路１９等は、図２、図５又は図６に示した回路例と同様でよい。図６の回路例と同様に起動電圧の供給を遮断する回路を設けてもよい。
〔この発明の実施形態の機能と効果の詳細〕
この発明の対象とする自励式インバータ装置は、出力電圧が実効値で６ｋＶ以上のような高電圧であるため、それを直接検出しようとすると、その検出素子の許容耐圧を確保するために多数の検出素子を直列に接続して使用しなければならない。そのため、その検出素子の寄生インダクタンスにより、検出に遅延時間を要するので応答性が悪くなり、検出損失も増大する。
しかし、この発明の第１の実施形態では、出力電圧Ｖout と同期して対応し、波高値がその出力電圧より小さい（例えば、１／１０００から１／１００程度）の模擬出力電圧Ｖａを発生させる模擬出力電圧発生部１７を設けている。
この発明の対象とする自励式インバータ装置は、出力電圧が実効値で６ｋＶ以上のような高電圧であるため、それを直接検出しようとすると、その検出素子の許容耐圧を確保するために多数の検出素子を直列に接続して使用しなければならない。そのため、その検出素子の寄生インダクタンスにより、検出に遅延時間を要するので応答性が悪くなり、検出損失も増大する。
しかし、この発明の第１の実施形態では、出力電圧Ｖout と同期して対応し、波高値がその出力電圧より小さい（例えば、１／１０００から１／１００程度）の模擬出力電圧Ｖａを発生させる模擬出力電圧発生部１７を設けている。
そこで、この第２の監視回路１９の監視結果である出力信号Ｓｂによって、第３の期間があった場合に、その第３の期間の長さに応じて、その直後の上記第２の期間内にスイッチング素子１３をオンにするタイミングを遅らせる。そのための手段としてＡＮＤゲート１６を設けている。
この自励式インバータ装置は、スイッチング素子のオン・オフを制御するための制御ＩＣが不要であり、零電圧スイッチングのため、ハードスイッチングのような切り替わるときの電流×電圧の変化による電力損がない。そのため、高電圧・高電流であっても不要輻射が少なく、出力電圧をそれと同期して対応する模擬出力電圧Ｖａによって、時間遅れなく監視して、その波高値を制御することができる。
スイッチング素子として、バイポーラトランジスタとＭＯＳＦＥTを併設した場合、例えば昇圧トランスの帰還巻線からの電流を検出し、その信号により、起動が完了するまではバイポーラトランジスタのベースに電流を流す。起動が完了したことを検出すると、ＭＯＳＦＥＴに電圧（２０V以下）を印加して動作させ、バイポーラトランジスタはベース電流を遮断してオフ状態のままにする。
１，１′：自励式インバータ装置 ２：負荷（プラズマ発生用の放電部）
１０，１０′：昇圧トランス １１ａ，１１ｂ：入力端子
１２ａ，１２ｂ：出力端子 １３：スイッチング素子 １４：起動回路
１５，１６：ＡＮＤゲート １７：模擬出力電圧発生部
１８：第１の監視回路 １９：第２の監視回路
２１：放電電極 ２１ａ：金属線 ２１ｂ：誘電体（絶縁体）
２２：カウンタ電極 ２３：誘電体 ２４，２５：給電線
Ｔ１，Ｔ２：トランス Ｎｐ，Ｎｐ１，ＮＰ２：励磁巻線
Ｎｓ，Ｎｓ１，Ｎｓ２：出力巻線 Ｎｈ：帰還巻線 Ｎａ：第３次巻線
Ｔｒ：スイッチング素子としてのバイポーラトランジスタ（トランジスタ）
Ｑ１，Ｑ２，Ｑ３，Ｑ１０，Ｑ１１，Ｑ３０：バイポーラトランジスタ（トランジスタ）
Ｄ１，Ｄ２，Ｄ３，Ｄ１１：ダイオード ＰＣ１，ＰＣ２：フォトカプラ
ＯＰ，ＯＰ２：オペアンプ ＧＮＤ：高圧用のグランド（アース）
ＲＳＧＮＤ：低圧用のグランド Ｒｓ：起動回路の抵抗 Ｒ１：保護抵抗
Ｒ２〜Ｒ１１：抵抗 ＴＲ１：トライアック
Ｃ１〜Ｃ３，Ｃ１０，Ｃ２０，ＣＰ：コンデンサ
Ｖin：入力電圧 Ｖout：出力電圧 Ｖst：起動電圧 Ｖａ：模擬出力電圧
Ｖｈ：帰還巻線に誘起される電圧 Ｃｏ：負荷容量
１０，１０′：昇圧トランス １１ａ，１１ｂ：入力端子
１２ａ，１２ｂ：出力端子 １３：スイッチング素子 １４：起動回路
１５，１６：ＡＮＤゲート １７：模擬出力電圧発生部
１８：第１の監視回路 １９：第２の監視回路
２１：放電電極 ２１ａ：金属線 ２１ｂ：誘電体（絶縁体）
２２：カウンタ電極 ２３：誘電体 ２４，２５：給電線
Ｔ１，Ｔ２：トランス Ｎｐ，Ｎｐ１，ＮＰ２：励磁巻線
Ｎｓ，Ｎｓ１，Ｎｓ２：出力巻線 Ｎｈ：帰還巻線 Ｎａ：第３次巻線
Ｔｒ：スイッチング素子としてのバイポーラトランジスタ（トランジスタ）
Ｑ１，Ｑ２，Ｑ３，Ｑ１０，Ｑ１１，Ｑ３０：バイポーラトランジスタ（トランジスタ）
Ｄ１，Ｄ２，Ｄ３，Ｄ１１：ダイオード ＰＣ１，ＰＣ２：フォトカプラ
ＯＰ，ＯＰ２：オペアンプ ＧＮＤ：高圧用のグランド（アース）
ＲＳＧＮＤ：低圧用のグランド Ｒｓ：起動回路の抵抗 Ｒ１：保護抵抗
Ｒ２〜Ｒ１１：抵抗 ＴＲ１：トライアック
Ｃ１〜Ｃ３，Ｃ１０，Ｃ２０，ＣＰ：コンデンサ
Ｖin：入力電圧 Ｖout：出力電圧 Ｖst：起動電圧 Ｖａ：模擬出力電圧
Ｖｈ：帰還巻線に誘起される電圧 Ｃｏ：負荷容量
Claims (9)
- 励磁巻線及び出力巻線と帰還巻線とを有する昇圧トランスと、入力電圧の給電路に前記励磁巻線と直列に接続したスイッチング素子とを備え、該スイッチング素子が、前記入力電圧によって起動回路を通して供給される起動電圧によって起動し、起動後は前記帰還巻線に誘起される電圧によって自励発振してオン・オフ動作し、オンの期間に前記励磁巻線に励磁電流を流し、オフの期間に前記出力巻線から交流半波波形の出力電圧を出力する自励式インバータ装置において、
前記出力電圧と同期して対応し、波高値が該出力電圧より小さい波形の模擬出力電圧を発生する模擬出力電圧発生部と、
該模擬出力電圧発生部が前記模擬出力電圧を発生している第１の期間と発生していない第２の期間とを監視する第１の監視回路と、
該第１の監視回路の監視結果によって、前記第２の期間内に前記スイッチング素子を前記帰還巻線に誘起される電圧によってオンにする期間を、その直前の前記第１の期間の長さに応じて制御する手段とを設けたことを特徴とする自励式インバータ装置。 - 請求項１に記載の自励式インバータ装置において、
前記模擬出力電圧の波高値が設定値を超えた場合にその超えている第３の期間を監視する第２の監視回路と、
該第２の監視回路の監視結果によって、前記第３の期間があった場合に、該第３の期間の長さに応じて、その直後の前記第２の期間内に前記スイッチング素子をオンにするタイミングを遅らせる手段とを設けたことを特徴とする自励式インバータ装置。 - 前記模擬出力電圧発生部は、前記昇圧トランスに設けた第３次巻線によって前記模擬出力電圧を発生することを特徴とする請求項１又は２に記載の自励式インバータ装置。
- 前記模擬出力電圧発生部は、前記昇圧トランスの前記出力巻線の一部によって前記模擬出力電圧を発生することを特徴とする請求項１又は２に記載の自励式インバータ装置。
- 前記スイッチング素子が、コレクタ・エミッタ間を前記励磁巻線と直列に接続したバイポーラトランジスタであり、前記起動電圧又は前記帰還巻線に誘起される電圧によってベース電流が流れるとオンになり、該ベース電流が流れないとオフになることを特徴とする請求項１から４のいずれか一項に記載の自励式インバータ装置。
- 請求項１から５のいずれか一項に記載の自励式インバータ装置において、
前記スイッチング素子が前記帰還巻線に誘起される電圧によって自励発振してオン・オフ動作を開始した後、前記起動電圧の供給を遮断する回路を設けたことを特徴とする自励式インバータ装置。 - 前記スイッチング素子として、バイポーラトランジスタ等の電流駆動スイッチング素子とＭＯＳＦＥＴ又は絶縁ゲートバイポーラトランジスタ等の電圧駆動スイッチング素子とを設け、起動時には前記電流駆動スイッチング素子を使用し、起動完了後には前記電圧駆動スイッチング素子を使用するように切り替えることを特徴とする請求項１から６のいずれか一項に記載の自励式インバータ装置。
- 前記昇圧トランスを、別個のコアを持つ同じ特性の複数のトランスによって構成し、該複数の各トランスの励磁巻線を互いに並列又は直列に接続して同時に前記励磁電流を流し、前記各トランスの出力巻線を互いに直列又は並列に接続して、前記出力電圧を出力させるようにしたことを特徴とする請求項１から７のいずれか一項に記載の自励式インバータ装置。
- 請求項１から８のいずれか一項に記載の自励式インバータ装置と、該自励式インバータ装置の負荷として前記出力電圧が印加される放電電極とカウンタ電極を有する放電部を備え、前記放電電極とカウンタ電極との間でプラズマ放電を発生することを特徴とするプラズマ発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014046425A JP6273918B2 (ja) | 2014-03-10 | 2014-03-10 | 自励式インバータ装置及びプラズマ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014046425A JP6273918B2 (ja) | 2014-03-10 | 2014-03-10 | 自励式インバータ装置及びプラズマ発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015171286A true JP2015171286A (ja) | 2015-09-28 |
| JP6273918B2 JP6273918B2 (ja) | 2018-02-07 |
Family
ID=54203566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014046425A Expired - Fee Related JP6273918B2 (ja) | 2014-03-10 | 2014-03-10 | 自励式インバータ装置及びプラズマ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6273918B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018078734A (ja) * | 2016-11-10 | 2018-05-17 | ダイハツ工業株式会社 | プラズマリアクタ用電源装置 |
| CN113760035A (zh) * | 2021-09-08 | 2021-12-07 | 南通三信塑胶装备科技股份有限公司 | 一种电晕机有效功率动态平衡系统及控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336191U (ja) * | 1986-08-25 | 1988-03-08 | ||
| JP2000069767A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Works Ltd | 自励式共振型インバータ回路 |
-
2014
- 2014-03-10 JP JP2014046425A patent/JP6273918B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336191U (ja) * | 1986-08-25 | 1988-03-08 | ||
| JP2000069767A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Works Ltd | 自励式共振型インバータ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018078734A (ja) * | 2016-11-10 | 2018-05-17 | ダイハツ工業株式会社 | プラズマリアクタ用電源装置 |
| CN113760035A (zh) * | 2021-09-08 | 2021-12-07 | 南通三信塑胶装备科技股份有限公司 | 一种电晕机有效功率动态平衡系统及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6273918B2 (ja) | 2018-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101129388B1 (ko) | 다중 출력을 갖는 전원공급장치 | |
| EP2515611B1 (en) | Lighting device and illumination apparatus | |
| JP6330402B2 (ja) | インバータ装置及びプラズマ発生装置 | |
| CN101689807B (zh) | 多输出开关电源装置 | |
| TW201434349A (zh) | 發光二極體驅動器 | |
| US9819280B2 (en) | Inverter device | |
| KR101937755B1 (ko) | 이오나이저 | |
| JP2011087370A (ja) | 自励式スイッチング電源回路 | |
| US9453860B2 (en) | Inverter device | |
| JP6273918B2 (ja) | 自励式インバータ装置及びプラズマ発生装置 | |
| JP5834596B2 (ja) | 高電圧インバータ装置 | |
| JP6424533B2 (ja) | 電圧共振型インバータ装置及びその制御方法と表面改質装置 | |
| JP6459599B2 (ja) | スイッチング電源装置 | |
| JP2015136196A (ja) | インバータ装置及びプラズマ発生装置 | |
| JP4762759B2 (ja) | インパルス状電圧発生回路、イオン発生装置、及び電気機器 | |
| JP2017005888A (ja) | スイッチング電源装置 | |
| JP3928769B2 (ja) | 簡易電気泳動装置用電源 | |
| JP2017085793A (ja) | 電源装置およびプラズマ処理装置 | |
| JP2011142719A (ja) | スイッチング電源装置 | |
| JP2008193803A (ja) | スイッチング電源装置 | |
| JP6428179B2 (ja) | インバータ装置 | |
| JP2007330081A (ja) | スイッチング電源装置 | |
| JP2736059B2 (ja) | インバータ装置 | |
| JPH09215331A (ja) | スイッチング電源装置 | |
| JP5162982B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6273918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |