JP2000069767A - 自励式共振型インバータ回路 - Google Patents

Abstract

(57)【要約】 【課題】 高出力時でも抵抗での損失に対する放熱対策
を不要にし、出力安定化制御や必要に応じた可変出力制
御を実現容易にする。 【解決手段】 ＦＥＴＱ１２、１次巻線Ｌ１２および共
振用キャパシタＣ１２を有し、直流電源Ｅからの直流電
力を高周波の交流電力に変換する直流交流変換回路１２
と、１次巻線Ｌ１２と磁気結合する帰還巻線Ｌ１３から
得られる起電力を利用してＦＥＴＱ１２をオンにするオ
ン制御回路１３と、２個のダイオードＤ１４１，Ｄ１４
２、２個の抵抗Ｒ１４１，Ｒ１４２、１次巻線Ｌ１２と
磁気結合する帰還巻線Ｌ１４の一端側に接続されるオフ
制御用キャパシタＣ１４１、ダイオードＤ１４３、およ
びトランジスタＱ１４を有し、オフ制御用キャパシタＣ
１４１の充電時間に応じてＦＥＴＱ１２のオン期間の制
御を行うとともに、このオン期間の経過時にトランジス
タＱ１４がＦＥＴＱ１２をオフにするオフ制御回路１４
とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インダクタおよび
共振用キャパシタの共振回路とスイッチング素子とを有
し、インダクタと磁気結合する帰還インダクタから得ら
れる起電力を利用してスイッチング素子のオン／オフ制
御を行って、直流電源からの直流電力を高周波の交流電
力に変換する自励式共振型インバータ回路に関するもの
である。

【０００２】

【従来の技術】近年、スイッチング素子への電圧（電
流）を正弦波状にしてスイッチング損失を低減するよう
にした共振型インバータ技術が、従来のハードスイッチ
ング方式よりも高効率で低ノイズであることから急速に
実用化されてきている。

【０００３】この種の共振型インバータ技術を採用する
方式では、スイッチング素子への正弦波状電圧がゼロに
近づいた時点でスイッチング素子をオンにするいわゆる
ゼロ電圧スイッチングを実現する必要があるとともに、
スイッチング素子のオン期間を制御可能にして出力を安
定化する必要がある。一般に、これらを実現するため
に、スイッチング素子への電圧の監視を行い、この監視
結果に応じてスイッチング素子をオンにし、次いでタイ
マなどの計時による所定時間の経過後にスイッチング素
子をオフにする一方、回路中の安定化すべき部位の信号
の検出を行い、この検出結果に応じてスイッチング素子
のオン期間を制御する方法が採られる。

【０００４】しかしながら、上記方式では、スイッチン
グ素子への電圧の監視を行い、この監視結果に応じてス
イッチング素子をオンにする回路、スイッチング素子の
オン期間を管理する回路およびオン期間を制御する別の
制御回路が必要となるので、部品点数が増大して回路が
複雑になるとともにコストアップとなる。

【０００５】このような問題を解決するための方式とし
て、バイアス回路および帰還インダクタを用いた簡単な
回路でゼロ電圧スイッチングを実現する自励発振の回路
方式がある。

【０００６】図９はこのような自励発振の回路方式の一
例を示す従来の自励式共振型インバータ回路の概略構成
図で、この自励式共振型インバータ回路は、電界効果ト
ランジスタ（ＦＥＴ）Ｑ１２の起動用の起動回路１１
と、ＦＥＴＱ１２、トランスＴ１の１次巻線Ｌ１２およ
び共振用キャパシタＣ１２などにより構成され直流電源
Ｅからの直流電力を高周波の交流電力に変換する直流交
流変換回路１２と、トランスＴ１に設けられた（図９で
は１次側に設けられている。）帰還巻線Ｌ１３から得ら
れる起電力を利用してＦＥＴＱ１２をオンにするオン制
御回路１３と、ＦＥＴＱ１２のオン期間における１次巻
線Ｌ１２上の電流の増大を電圧の上昇で検出する抵抗Ｒ
１４paおよびこの抵抗Ｒ１４paの電圧がターンオンしき
い値に達するとオンになってＦＥＴＱ１２をオフにする
トランジスタＱ１４などにより構成されるオフ制御回路
１４paとを備えている。

【０００７】なお、この種の回路構成は、例えば特開平
９−３２２４１６号公報に開示されている。

【０００８】また、図１０に示すように、上記トランジ
スタＱ１４のような補助スイッチング素子を使用する別
の方式が特開平５−３０４７７３号公報に記載されてい
る。補助スイッチング素子としてトランジスタＱ２paを
使用するこの回路では、帰還巻線Ｌ１paに誘導される起
電力によって抵抗Ｒ１paを介してキャパシタＣ１paに正
電圧が印加されると、キャパシタＣ１paの電圧が上昇
し、この電圧がトランジスタＱ２paのターンオンしきい
値に達すると、トランジスタＱ２paがオンになってメイ
ンのトランジスタＱ１paがオフになる構成になってい
る。

【０００９】

【発明が解決しようとする課題】しかしながら、図９の
自励式共振型インバータ回路は、低出力で使用される場
合には非常にシンプルで信頼性の高い回路方式になるも
のの、高出力で使用される場合には電流増大検出用の抵
抗Ｒ１４paでの損失が増大するので放熱対策が必要にな
ってくる。

【００１０】一方、図１０に示す回路では、上記放熱対
策は不要となるが別の問題が生じてくる。すなわち、帰
還巻線Ｌ１paに誘導される起電力によって抵抗Ｒ１paを
介してキャパシタＣ１paに負電圧が印加されると、キャ
パシタＣ１paの電荷がダイオードＤ１paを介して瞬時に
放電し、キャパシタＣ１paの電圧が帰還巻線Ｌ１paの負
電圧にほぼ等しくなる。このため、トランジスタＱ２pa
のベース電圧が負に大きく降圧され、トランジスタＱ２
paが破壊に至る可能性がある。また、この回路方式は、
充電期間が帰還巻線Ｌ１paの電圧の大きさに反比例して
おり、負帰還作用により自動的に主巻線の電圧出力を安
定化させる構成になっており、厳密に安定化させる場
合、他の部分例えば出力電流などを安定化させる場合、
あるいは２次電池への充電などのように最初は大電流で
後に小電流となるような時間的に出力を変化させる場合
に対応可能になっていない。

【００１１】本発明は、上記事情に鑑みてなされたもの
であり、高出力時でも抵抗での損失に対する放熱対策が
不要で、出力安定化制御や必要に応じた可変出力制御が
実現容易となる自励式共振型インバータ回路を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
の本発明の自励式共振型インバータ回路は、直流電源の
両出力端間のオン／オフを行う主スイッチング素子、こ
の主スイッチング素子がオン／オフを行う経路上に介在
するインダクタ、およびこのインダクタとともに共振回
路を構成する共振用キャパシタを有し、前記直流電源か
らの直流電力を高周波の交流電力に変換する直流交流変
換回路と、前記インダクタと磁気結合する帰還インダク
タから得られる起電力を利用して前記主スイッチング素
子をオンにするオン制御回路と、逆並列接続される２個
のダイオード、これら２個のダイオードとそれぞれ直列
回路を構成する２個の抵抗、前記インダクタと磁気結合
する帰還インダクタの一端側に前記２組の直列回路を介
して一端が接続されるオフ制御用キャパシタ、このオフ
制御用キャパシタの一端側にアノードが接続されるダイ
オード、およびこのダイオードのカソード側に接続され
る補助スイッチング素子を有し、前記オフ制御用キャパ
シタの充電時間に応じて前記主スイッチング素子のオン
時点からオフ時点までのオン期間の制御を行うととも
に、このオン期間の経過時に前記補助スイッチング素子
が前記主スイッチング素子をオフにするオフ制御回路と
を備えるものである。

【００１３】この構成では、主スイッチング素子がオン
／オフを行う経路上に抵抗が例えば単独で存在しないこ
とから高出力時でも抵抗での損失に対する放熱対策が不
要になる。また、オフ制御用キャパシタに電圧を別途印
可すると主スイッチング素子のオン期間が短くなるの
で、出力安定化制御や必要に応じた可変出力制御が実現
容易となる。

【００１４】なお、前記オン制御回路は、前記主スイッ
チング素子のオン用に利用される起電力を得るための前
記帰還インダクタとして第１帰還インダクタを有し、前
記オフ制御回路は、前記２組の直列回路を介して前記オ
フ制御用キャパシタに接続される前記帰還インダクタと
して第２帰還インダクタを有する構成でもよい。この構
成でも、高出力時でも抵抗での損失に対する放熱対策が
不要になるとともに出力安定化制御や必要に応じた可変
出力制御が実現容易となる。

【００１５】また、前記オン制御回路およびオフ制御回
路の双方は、前記インダクタと磁気結合する帰還インダ
クタを同一の帰還インダクタで共有する構成でもよい。
この構成によれば、高出力時でも抵抗での損失に対する
放熱対策が不要になるとともに出力安定化制御や必要に
応じた可変出力制御が実現容易となる。また、同一の帰
還インダクタが共有されることから小型化が可能にな
る。

【００１６】また、前記オフ制御用キャパシタの一端お
よび他端にそれぞれカソードおよびアノードが接続され
る放電電圧クランプ用のダイオードを備える構成でもよ
い。この構成によれば、補助スイッチング素子の電圧が
負方向に大きく降圧されるのが抑制される。

【００１７】また、前記磁気結合によって生じる起電力
の正極性の電圧を一定にして前記２組の直列回路を介し
て前記オフ制御用キャパシタに印加する定電圧回路を備
える構成でもよい。この構成によれば、主スイッチング
素子のオフ制御が安定するようになる。

【００１８】また、前記オフ制御用キャパシタへの電力
供給用の電源を備える構成でもよい。この構成では、電
源からのバイアス電圧をオフ制御用キャパシタに適宜印
加することにより主スイッチング素子のオン期間が調整
される。

【００１９】また、前記電源は、前記主スイッチング素
子のオン期間調整制御用の信号検出を行う検出回路と、
この検出回路の検出結果に応じて前記オフ制御用キャパ
シタに電力を供給する制御回路とを備える構成でもよ
い。この構成では、主スイッチング素子のオン期間が自
動的に調整されるようになる。

【００２０】また、前記主スイッチング素子は１石であ
り、前記共振用キャパシタは前記インダクタに並列接続
される構成でもよい。この構成によれば、高出力時でも
抵抗での損失に対する放熱対策が不要になるとともに出
力安定化制御や必要に応じた可変出力制御が実現容易と
なる。

【００２１】また、前記直流交流変換回路、オン制御回
路およびオフ制御回路を２組有し、前記２組の一方にお
ける前記直流交流変換回路のインダクタ、前記オン制御
回路で利用される帰還インダクタ、および前記オフ制御
回路で利用される帰還インダクタは、それぞれ前記２組
の他方における前記直流交流変換回路のインダクタ前記
オン制御回路で利用される帰還インダクタ、および前記
オフ制御回路で利用される帰還インダクタに対して極性
が逆であり、前記２組の各共振用キャパシタは同一組内
のインダクタに並列接続される構成でもよい。この構成
によれば、高出力時でも抵抗での損失に対する放熱対策
が不要になるとともに出力安定化制御や必要に応じた可
変出力制御が実現容易となる。また、プッシュプル回路
方式の構成が可能になる。

【００２２】さらに、前記オン制御回路およびオフ制御
回路を各２個有し、前記直流交流変換回路は、前記主ス
イッチング素子、前記直流電源と直列接続される別の直
流電源の両出力端間のオン／オフを行う別の主スイッチ
ング素子、これら２石の主スイッチング素子の各々に並
列接続される共振用キャパシタ、および前記２石の主ス
イッチング素子の一方がオン／オフを行う経路上に介在
するとともに前記２石の主スイッチング素子の他方がオ
ン／オフを行う経路上に介在するインダクタを有し、前
記２個のオン制御回路は、それぞれ前記２石の主スイッ
チング素子を前記帰還インダクタから得られる起電力を
利用してオンにし、前記２個のオフ制御回路は、それぞ
れ、前記２石の主スイッチング素子のオン期間の制御を
行うとともに、前記２石の主スイッチング素子を前記オ
ン期間の経過時にオフにし、前記２個のオン制御回路の
一方で利用される帰還インダクタは、前記２個のオン制
御回路の他方で利用される帰還インダクタに対して極性
が逆であり、前記２個のオフ制御回路の一方で利用され
る帰還インダクタは、前記２個のオフ制御回路の他方で
利用される帰還インダクタに対して極性が逆である構成
でもよい。この構成によれば、放熱対策が不要になると
ともに出力安定化制御や必要に応じた可変出力制御が実
現容易となる。また、ハーフブリッジ回路方式の構成が
可能になる。

【００２３】

【発明の実施の形態】図１は本発明の第１実施形態に係
る自励式共振型インバータ回路を示す概略構成図で、以
下この図１を用いて第１実施形態について説明すると、
本自励式共振型インバータ回路は、起動回路１１、直流
交流変換回路１２およびオン制御回路１３を図９と同様
に備えているとともに、図９のオフ制御回路１４paとは
回路構成が異なるオフ制御回路１４を備えている。な
お、直流電源Ｅは、交流電源からの電力に対して整流お
よび平滑などを行って直流電力を得る電源回路でもよ
く、あるいはバッテリやポリアセン２次電池などでもよ
い。

【００２４】起動回路１１は、直流電源Ｅの高電位側出
力端に一端が接続される抵抗Ｒ１１およびこの抵抗Ｒ１
１の他端と直流電源Ｅの低電位側出力端との間に接続さ
れるキャパシタＣ１１により構成され、起動時にキャパ
シタＣ１１に発生する電圧でＦＥＴＱ１２をオンさせる
ものである。ただし、キャパシタＣ１１の電圧は、後述
する帰還巻線Ｌ１３および抵抗Ｒ１３を介して、ＦＥＴ
Ｑ１２のゲートに印加される構成になっている。

【００２５】直流交流変換回路１２は、直流電源Ｅの両
出力端間のオン／オフを行うＦＥＴ（主スイッチング素
子）Ｑ１２、このＦＥＴＱ１２がオン／オフを行う経路
上の高電位側に介在するトランスＴ１の１次巻線（イン
ダクタ）Ｌ１２、この１次巻線Ｌ１２に並列接続され１
次巻線Ｌ１２とともに共振（電圧共振）回路を構成する
共振用キャパシタＣ１２、上記経路上に介在しアノード
およびカソードがそれぞれ１次巻線Ｌ１２およびＦＥＴ
Ｑ１２のドレインに接続されるダイオードＤ１２、この
ダイオードＤ１２に並列接続される抵抗Ｒ１２、および
トランスＴ１の２次巻線Ｌ１５により構成され、直流電
源Ｅからの直流電力を高周波の交流電力に変換して２次
巻線Ｌ１５の両端に出力するものである。

【００２６】オン制御回路１３は、トランスＴ１（図１
では１次側）に設けられ抵抗Ｒ１１とキャパシタＣ１１
との間に一端が接続される帰還巻線（第１帰還インダク
タ）Ｌ１３、およびこの帰還巻線Ｌ１３の他端とＦＥＴ
Ｑ１２のゲートとの間に接続される抵抗Ｒ１３により構
成され、帰還巻線Ｌ１３から得られる起電力を利用して
ＦＥＴＱ１２をオンにするものである。

【００２７】オフ制御回路１４は、逆（順方向が互いに
逆になるように）並列接続される２個のダイオードＤ１
４１，Ｄ１４２、これら２個のダイオードＤ１４１，Ｄ
１４２とそれぞれ直列回路を構成する２個の抵抗Ｒ１４
１，Ｒ１４２、トランスＴ１に設けられ上記２組の直列
回路の一端およびグランドにそれぞれ一端および他端が
接続される帰還巻線（第２帰還インダクタ）Ｌ１４、こ
の帰還巻線Ｌ１４の一端側に上記２組の直列回路を介し
て一端が接続される他端接地のオフ制御用キャパシタＣ
１４１、このオフ制御用キャパシタＣ１４１の一端側に
アノードが接続されるダイオードＤ１４３、オフ制御用
キャパシタＣ１４１の一端および他端にそれぞれカソー
ドおよびアノードが接続される放電電圧クランプ用のダ
イオードＤ１４４、ＦＥＴＱ１２のゲートにアノードが
接続されるダイオードＤ１４５、ダイオードＤ１４３，
Ｄ１４５のカソードにそれぞれベースおよびコレクタが
接続されるエミッタ接地のトランジスタ（補助スイッチ
ング素子）Ｑ１４、およびこのトランジスタＱ１４のベ
ース・エミッタ間に接続されるキャパシタＣ１４２によ
り構成され、オフ制御用キャパシタＣ１４１の充電時間
に応じてＦＥＴＱ１２のオン時点からオフ時点までのオ
ン期間の制御を行うとともに、このオン期間の経過時に
トランジスタＱ１４をオンにしてＦＥＴＱ１２をオフに
するものである。ただし、ダイオードＤ１４４は、オフ
制御用キャパシタＣ１４１の負電位を当該ダイオードＤ
１４４の順方向電圧分のマイナス０．７Ｖ程度にクラン
プし、トランジスタＱ１４のベース電圧が負方向に大き
く降圧されるのを抑制するためのものである。

【００２８】また、図１に示すように、１次巻線Ｌ１２
の両端のうち、直流電源Ｅの高電位側出力端に接続され
る一端の極性を正とすると、帰還巻線Ｌ１３は、他端
（図１では下端）の極性が正となるようにトランスＴ１
に巻かれ、１次巻線Ｌ１２と磁気結合している一方、帰
還巻線Ｌ１４は、一端（図１では上端）の極性が正とな
るようにトランスＴ１に巻かれ、１次巻線Ｌ１２と磁気
結合している。

【００２９】図２は本自励式共振型インバータ回路の動
作時における１次巻線Ｌ１２のＦＥＴＱ１２側の電圧Ｖ
ｄ、ＦＥＴＱ１２を流れるドレイン電流Ｉｄ、ＦＥＴＱ
１２のゲート電圧Ｖｇ、トランジスタＱ１４のベース電
圧Ｖｂおよびオフ制御用キャパシタＣ１４１の電圧Ｖｃ
を示す波形図で、以下この図２を用いて本自励式共振型
インバータ回路の動作について説明する。

【００３０】まず、電源投入時点から時点ｔ０の動作に
ついて説明する。電源が投入されると、直流電源Ｅの出
力電圧が起動回路１１に印加し、キャパシタＣ１１の電
圧が上昇してＦＥＴＱ１２のゲート電圧が上昇する。こ
の後、ＦＥＴＱ１２のゲート電圧がそのターンオンしき
い値に達するとＦＥＴＱ１２がオンになる。

【００３１】ＦＥＴＱ１２がオンになると、直流電源
Ｅ、１次巻線Ｌ１２、ダイオードＤ１２、ＦＥＴＱ１２
および直流電源Ｅの経路上にこの順番に電流が増大しな
がら流れる。この電流によって１次巻線Ｌ１２が正に励
磁されて帰還巻線Ｌ１４に正の起電力が誘導される。こ
れにより、帰還巻線Ｌ１４から一方（図１では上方）の
直列回路を介してオフ制御用キャパシタＣ１４１に正電
圧が印可され、オフ制御用キャパシタＣ１４１の電圧が
上昇してトランジスタＱ１４のベース電圧が上昇する。
この後、トランジスタＱ１４のベース電圧がそのターン
オンしきい値に達すると、トランジスタＱ１４がオンに
なってＦＥＴＱ１２がオフになる（時点ｔ０）。

【００３２】次に、時点ｔ０から時点ｔ１の動作につい
て説明する。ＦＥＴＱ１２がオフになると（時点ｔ
０）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシ
タＣ１２への移動を開始して共振が始まり、共振回路に
共振電圧が発生する。すなわち、１次巻線Ｌ１２の励磁
エネルギが共振用キャパシタＣ１２に移動するにつれて
電圧Ｖｄが正弦波状に上昇し、励磁エネルギの移動完了
時点で最大となる。このような電圧変動が生じると、１
次巻線Ｌ１２が逆に励磁されて帰還巻線Ｌ１３，１４に
逆の起電力が誘導される。これにより、帰還巻線Ｌ１３
から逆の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖ
ｇが正弦波状に下降する。一方、帰還巻線Ｌ１４にも逆
の電圧が発生し、オフ制御用キャパシタＣ１４１が下方
の直列回路を介して放電を始めてトランジスタＱ１４の
ベース電圧Ｖｂが下降する。

【００３３】この後、トランジスタＱ１４のベース電圧
Ｖｂがそのターンオンしきい値よりも低くなるとトラン
ジスタＱ１４がオフになる一方、ＦＥＴＱ１２のゲート
電圧Ｖｇもターンオンしきい値よりも低くなるからＦＥ
ＴＱ１２のオフ状態が維持される。

【００３４】この後、共振用キャパシタＣ１２への１次
巻線Ｌ１２の励磁エネルギの移動が完了すると、移動し
たエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて
電圧Ｖｄが正弦波状に下降する。このような電圧変動が
生じると、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ
１３，１４に正の起電力が誘導される。これにより、帰
還巻線Ｌ１３から正の電圧が印加されてＦＥＴＱ１２の
ゲート電圧Ｖｇが正弦波状に上昇する。一方、帰還巻線
Ｌ１４からオフ制御用キャパシタＣ１４１側に正電圧が
印可されるが、その誘導起電力ではオフ制御用キャパシ
タＣ１４１の電圧が上昇するには至らない。

【００３５】この後、ＦＥＴＱ１２のゲート電圧Ｖｇが
ターンオンしきい値に達すると（時点ｔ１）、ＦＥＴＱ
１２がオンになる。このとき、ＦＥＴＱ１２への正弦波
状電圧Ｖｄがゼロに近づいた時点ｔ１でＦＥＴＱ１２が
オンになるので、ゼロ電圧スイッチングが実現されるこ
とになる。

【００３６】次に、既に明らかではあるが時点ｔ１から
時点ｔ２の動作について概説する。ＦＥＴＱ１２がオン
になると（時点ｔ１）、ドレイン電流Ｉｄが流れ、１次
巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１４に正の起電
力が誘導され、これにより、帰還巻線Ｌ１４からオフ制
御用キャパシタＣ１４１に正電圧が印可され、オフ制御
用キャパシタＣ１４１の電圧Ｖｃが上昇してトランジス
タＱ１４のベース電圧Ｖｂが上昇する。この後、トラン
ジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい
値に達すると（時点ｔ２）、トランジスタＱ１４がオン
になってＦＥＴＱ１２がオフになる。

【００３７】最後に、時点ｔ２から時点ｔ４の動作につ
いて概説する。ＦＥＴＱ１２がオフになると（時点ｔ
２）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシ
タＣ１２に移動を始め、１次巻線Ｌ１２が逆に励磁され
て帰還巻線Ｌ１３，１４に逆の起電力が誘導される。こ
れにより、帰還巻線Ｌ１３から逆の電圧が印加されてＦ
ＥＴＱ１２のゲート電圧Ｖｇが正弦波状に下降する。一
方、帰還巻線Ｌ１４に逆の電圧が発生し、オフ制御用キ
ャパシタＣ１４１が放電を始めてトランジスタＱ１４の
ベース電圧Ｖｂが下降する。

【００３８】この後、トランジスタＱ１４のベース電圧
Ｖｂがそのターンオンしきい値よりも低くなるとトラン
ジスタＱ１４がオフになる一方、ＦＥＴＱ１２のオフ状
態が維持される。この後、オフ制御用キャパシタＣ１４
１の放電が完了する（時点ｔ３）。

【００３９】この後、共振用キャパシタＣ１２への１次
巻線Ｌ１２の励磁エネルギの移動が完了すると、移動し
たエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて
電圧Ｖｄが正弦波状に下降し、１次巻線Ｌ１２が正に励
磁されて帰還巻線Ｌ１３に正の起電力が誘導される。こ
れにより、帰還巻線Ｌ１３から正の電圧が印加されてＦ
ＥＴＱ１２のゲート電圧Ｖｇが正弦波状に上昇し、ター
ンオンしきい値に達すると、ＦＥＴＱ１２がオンになる
（時点ｔ４）。このようにしてインバータ動作が持続す
る。

【００４０】以上、第１実施形態によれば、ＦＥＴＱ１
２のオン時にドレイン電流が直に流れる抵抗が存在しな
いことから高出力時でも抵抗での損失に対する放熱対策
を不要にすることが可能になる。また、オフ制御用キャ
パシタに電圧を別途印可すると主スイッチング素子のオ
ン期間が短くなるので、後述するように、出力安定化制
御や必要に応じた可変出力制御が実現容易となる。さら
に、少ない部品でゼロ電圧スイッチングが可能になる。

【００４１】なお、第１実施形態では、トランスＴ１が
使用される構成になっているが、これに限らず、特開平
９−３２２４１６号公報記載の非接触式充電装置のよう
に、１次巻線Ｌ１２および２次巻線Ｌ１５をそれぞれ非
接触で磁気結合する２個のコイルに代え、そして帰還巻
線Ｌ１３，Ｌ１４をそれぞれ１次巻線Ｌ１２に代わるコ
イルに磁気結合する２個のコイルに代えた構成でもよ
い。

【００４２】図３は本発明の第２実施形態に係る自励式
共振型インバータ回路を示す概略構成図で、以下この図
３を用いて第２実施形態について説明すると、本自励式
共振型インバータ回路は、起動回路１１、直流交流変換
回路１２およびオン制御回路１３を第１実施形態と同様
に備えているとともに、第１実施形態のオフ制御回路１
４とは回路構成が異なるオフ制御回路２４を備えてい
る。

【００４３】このオフ制御回路２４は、オフ制御回路１
４と同様に、ダイオードＤ１４１，Ｄ１４２、抵抗Ｒ１
４１，Ｒ１４２、オフ制御用キャパシタＣ１４１、ダイ
オードＤ１４３〜Ｄ１４５、トランジスタＱ１４および
キャパシタＣ１４２を備えている他、オフ制御回路１４
と異なる回路素子として、２組の直列回路の一端および
グランドにそれぞれカソードおよびアノードが接続され
た低電圧ダイオードＺＤ２４１、およびこの低電圧ダイ
オードＺＤ２４１のカソードと抵抗Ｒ１３側の帰還巻線
Ｌ１３との間に接続された抵抗Ｒ２４１を備えている。

【００４４】これら低電圧ダイオードＺＤ２４１および
抵抗Ｒ２４１は、帰還巻線Ｌ１３からの起電力の正極性
の電圧を一定にして、上記２組の直列回路（詳しくは上
方の直列回路）を介してオフ制御用キャパシタＣ１４１
に印加する定電圧回路を構成する。

【００４５】この定電圧回路の作用について説明する
と、帰還巻線Ｌ１４に代わる帰還巻線Ｌ１３にドレイン
電流に応じた正の起電力が誘導されると、上記定電圧回
路により、帰還巻線Ｌ１３からオフ制御用キャパシタＣ
１４１側に一定の正の電圧が印加されることになって、
オフ制御回路２４によるＦＥＴＱ１２のオフ制御が安定
することとなる。

【００４６】また、オフ制御回路２４に対する帰還巻線
Ｌ１３の動作は第１実施形態の帰還巻線Ｌ１４と同様で
あるので、本自励式共振型インバータ回路の動作は第１
実施形態の自励式共振型インバータ回路の動作と同様と
なる。

【００４７】以上、第２実施形態によれば、第１実施形
態と同様の効果を奏することが可能になる他、帰還巻線
Ｌ１４が不要になることから小型化が可能になるととも
に、定電圧回路により安定したＦＥＴＱ１２のオフ制御
が可能になる。

【００４８】図４は本発明の第３実施形態に係る自励式
共振型インバータ回路を示す概略構成図で、以下この図
４を用いて第３実施形態について説明すると、本自励式
共振型インバータ回路は、起動回路１１、直流交流変換
回路１２、オン制御回路１３およびオフ制御回路１４を
第１実施形態と同様に備えているとともに、ダイオード
Ｄ３５、抵抗Ｒ３５、およびこれらダイオードＤ３５お
よび抵抗Ｒ３５を介してオフ制御用キャパシタＣ１４１
にバイアス電圧（電力）を適宜印加（供給）する電圧源
（電源）３５を備えている。

【００４９】次に、電圧源３５の動作について説明す
る。電圧源３５がバイアス電圧をオフ制御用キャパシタ
Ｃ１４１側に印加すると、トランジスタＱ１４のベース
電圧がターンオンしきい値に達するまでの時間が短くな
り、これにより、ＦＥＴＱ１２のオン期間が短くなる。

【００５０】以上、第３実施形態によれば、第１実施形
態と同様に動作することから同様の効果を奏することが
可能になるとともに、電圧源３５からのバイアス電圧を
オフ制御用キャパシタＣ１４１に適宜印加することによ
りＦＥＴＱ１２のオン期間の調整制御が可能になる。

【００５１】図５は本発明の第４実施形態に係る自励式
共振型インバータ回路を示す概略構成図で、以下この図
５を用いて第４実施形態について説明すると、本自励式
共振型インバータ回路は、起動回路１１、直流交流変換
回路１２、オン制御回路１３およびオフ制御回路１４を
第１実施形態と同様に備えているとともに、ダイオード
Ｄ４５、およびこのダイオードＤ４５を介してオフ制御
用キャパシタＣ１４１にバイアス電圧を印加する電圧源
（電源）４５を備えている。

【００５２】この電圧源４５は、ＦＥＴＱ１２のオン期
間調整制御用の信号として、例えば直流交流変換回路１
２の出力部から出力情報を検出する出力情報検出回路
（検出回路）４５１、およびこの出力情報検出回路４５
１の検出結果に応じてＦＥＴＱ１２のオン期間調整用の
電圧を生成してダイオードＤ４５を介してオフ制御用キ
ャパシタＣ１４１に印加する制御回路４５２により構成
されている。

【００５３】次に、電圧源４５の動作について説明する
と、直流交流変換回路１２の出力情報に応じて得られた
電圧がダイオードＤ４５を介してオフ制御用キャパシタ
Ｃ１４１に印加される。これにより、オフ制御用キャパ
シタＣ１４１の電圧がトランジスタＱ１４のターンオン
しきい値に達するまでの時間が短くなってＦＥＴＱ１２
のオン期間が短くなるから、直流交流変換回路１２の出
力情報に応じたＦＥＴＱ１２のオン期間の自動調整制御
が可能になる。

【００５４】以上、第４実施形態によれば、第１実施形
態と同様に動作することから同様の効果を奏することが
可能になるとともに、ＦＥＴＱ１２のオン期間の自動調
整制御が可能になる。

【００５５】なお、第４実施形態では、ＦＥＴＱ１２の
オン期間調整制御用の信号として、直流交流変換回路１
２の出力部から出力情報が検出される構成になっている
が、その検出する部分は任意的である。例えばＦＥＴＱ
１２のオン期間調整制御用の信号として、ＦＥＴＱ１２
のドレイン電流の検出を行って、この検出結果に応じて
ＦＥＴＱ１２のオン期間を調整制御する構成でもよい。

【００５６】図６は本発明の第５実施形態に係る自励式
共振型インバータ回路を示す概略構成図で、以下この図
６を用いて第５実施形態について説明すると、本自励式
共振型インバータ回路は、２個の起動回路１１、実質的
に２個分の直流交流変換回路１２に相当する直流交流変
換回路５２、２個のオン制御回路１３および２個のオフ
制御回路１４を有している。

【００５７】直流交流変換回路５２は、２石のＦＥＴ
（主スイッチング素子）Ｑ５２、２個の共振用キャパシ
タＣ５２、センタタップで分離される２部分が２個分の
１次巻線Ｌ１２に相当する１次巻線Ｌ５２、およびセン
タタップで分離される２部分が２個分の２次巻線Ｌ１５
に相当する２次巻線Ｌ５５により構成されている。

【００５８】そして、上記各回路により構成される２組
の一方（図６では上方の組み）における１次巻線Ｌ５２
の一方の部分（インダクタ）、帰還巻線Ｌ１３および帰
還巻線Ｌ１４は、それぞれ２組の他方（図６では下方の
組み）における１次巻線Ｌ５２の他方の部分（インダク
タ）、帰還巻線Ｌ１３および帰還巻線Ｌ１４に対して極
性が逆であり、２組の各共振用キャパシタＣ５２は同一
組内の１次巻線Ｌ５２の一部分に並列接続されている。
なお、本自励式共振型インバータ回路の出力には、２個
のダイオードＤ５１，５２、およびキャパシタＣ５１を
介して負荷Ｚが接続されている。

【００５９】このように構成することにより、実質的に
２個分の第１実施形態の自励式共振型インバータ回路に
相当する本自励式共振型インバータ回路がプッシュプル
動作を行うようになり、プッシュプル回路方式の構成が
可能になる。

【００６０】以上、第５実施形態によれば、本自励式共
振型インバータ回路が実質的に２個分の第１実施形態の
自励式共振型インバータ回路によって構成されるので、
第１実施形態と同様の効果を奏することが可能になると
ともに、プッシュプル回路方式の構成が可能になる。

【００６１】図７は本発明の第６実施形態に係る自励式
共振型インバータ回路を示す概略構成図で、以下この図
７を用いて第６実施形態について説明すると、本自励式
共振型インバータ回路は、２個のコンデンサＣ１，Ｃ
２、２個のダイオードＤ６１、および直流交流変換回路
６２に加えて、起動回路１１、オン制御回路１３および
オフ制御回路１４を各２個有している。なお、本自励式
共振型インバータ回路の出力には、第６実施形態と同様
に、２個のダイオードＤ５１，５２およびキャパシタＣ
５１を介して負荷Ｚが接続されている。

【００６２】コンデンサＣ１，Ｃ２は直流電源Ｅの両出
力端の間に直列接続され、それぞれに直流電源Ｅの半分
の電圧が発生するように設定されている。

【００６３】各ダイオードＤ６１は、抵抗Ｒ１１とコン
デンサＣ１１の間にアノードが接続され、後述のＦＥＴ
Ｑ６２のドレインにカソードが接続されており、ＦＥＴ
Ｑ６２のオン時間が長くなりすぎないようにするための
ものである。すなわち、コンデンサＣ１１の電圧がＦＥ
ＴＱ６２のターンオン電圧を維持すると、コンデンサＣ
１１、帰還巻線Ｌ１３、抵抗Ｒ１３、ダイオードＤ１４
５、トランジスタＱ１４およびコンデンサＣ１１の経路
でターンオフされるターンオフ時間が長くなる。一度、
共振が始まると、帰還巻線Ｌ１３の起電力でＦＥＴＱ６
２を十分オンにできるので、ダイオードＤ６１を用い
て、ＦＥＴＱ６２のオン時にコンデンサＣ１１、ダイオ
ードＤ６１、ＦＥＴＱ６２およびコンデンサＣ１１の経
路でコンデンサＣ１１の電荷を放電させ、コンデンサＣ
１１の両端電圧がほぼ０Ｖになるようにしている。

【００６４】直流交流変換回路６２は、コンデンサ（直
流電源）Ｃ１の両端間のオン／オフを行うＦＥＴ（主ス
イッチング素子）Ｑ６２、コンデンサ（別の直流電源）
Ｃ２の両端間のオン／オフを行う別のＦＥＴＱ６２、こ
れら２石のＦＥＴＱ６２の各々に並列接続される共振用
キャパシタＣ６２、一方のＦＥＴＱ６２がオン／オフを
行う経路上に介在するとともに他方のＦＥＴＱ６２がオ
ン／オフを行う経路上に介在する１次巻線（インダク
タ）Ｌ６２、およびこの１次巻線Ｌ６２に磁気結合する
センタタップ付の２次巻線Ｌ６５を有している。

【００６５】また、２個のオン制御回路１３は、それぞ
れ２石のＦＥＴＱ６２を帰還巻線Ｌ１３から得られる起
電力を利用してオンにし、また２個のオフ制御回路１４
は、それぞれ、オフ制御用キャパシタＣ１４１の充電時
間に応じて２石のＦＥＴＱ６２のオン期間の制御を行う
とともに、２石のＦＥＴＱ６２をそのオン期間の経過時
にオフにするように接続されている。

【００６６】さらに、一方の帰還巻線Ｌ１３は他方の帰
還巻線Ｌ１３に対して極性が逆で、また一方の帰還巻線
Ｌ１４は他方の帰還巻線Ｌ１４に対して極性が逆であ
る。

【００６７】このように構成することにより、２石のＦ
ＥＴＱ６２が交互にオン／オフを行うハーフブリッジ回
路が得られる。また、このハーフブリッジ回路では、共
振は各ＦＥＴＱ６２の内部ダイオードによっていわゆる
部分共振となる。すなわち、上記他の実施形態と同様
に、ＦＥＴＱ６２がオンした後にオフになると共振が始
まるが、オフになった一方のＦＥＴＱ６２のドレイン・
ソース間に加わる電圧がその共振によって電源電圧以上
になると、他方のＦＥＴＱ６２の内部ダイオードによっ
てクランプされ、これにより、ドレイン・ソース間の電
圧が電源電圧以上の場合には共振が行われなくなる。

【００６８】図８は本自励式共振型インバータ回路の動
作時における各部の波形図で、以下この図８を用いて本
自励式共振型インバータ回路の動作について説明する。

【００６９】まず、電源が投入されると、Ａ側の起動回
路１１には１次巻線Ｌ６２が介在することから、Ｂ側の
起動回路１１のキャパシタＣ１１の電圧が先にＦＥＴＱ
６２のターンオンしきい値に達して、Ｂ側のＦＥＴＱ６
２が先にオンになる。

【００７０】Ｂ側において、ＦＥＴＱ６２がオンになる
と、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２お
よびキャパシタＣ２の経路上にこの順番に電流が増大し
ながら流れる。この電流によって１次巻線Ｌ６２が逆に
励磁されて帰還巻線Ｌ１４に逆の起電力が誘導される。
これにより、帰還巻線Ｌ１４から一方（図では上方）の
直列回路を介してオフ制御用キャパシタＣ１４１に正電
圧が印可され、オフ制御用キャパシタＣ１４１の電圧が
上昇してトランジスタＱ１４のベース電圧が上昇する。
この後、トランジスタＱ１４のベース電圧がそのターン
オンしきい値に達すると（時点ｔ１０）、トランジスタ
Ｑ１４がオンになってＦＥＴＱ６２がオフになる。

【００７１】一方、Ａ側において、起動回路１１のキャ
パシタＣ１１の電圧がＢ側の起動回路１１に遅れて上昇
してトランジスタＱ１４のベース電圧がそのターンオン
しきい値に達しても、上記１次巻線Ｌ６２の逆の励磁に
よって帰還巻線Ｌ１３に逆の起電力が誘導され、ＦＥＴ
Ｑ６２のゲート電圧が下がるので、ＦＥＴＱ６２はオン
にならずにオフのままとなる。

【００７２】Ｂ側において、ＦＥＴＱ６２がオフになる
と、１次巻線Ｌ６２の励磁エネルギが共振用キャパシタ
Ｃ６２に移動してドレイン電圧が上昇する。この後、こ
のドレイン電圧がコンデンサＣ２の電圧以上になると、
Ａ側のＦＥＴＱ６２の内部ダイオードによってクランプ
される（時点ｔ１１）。このような電圧変動が生じる
と、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，
１４に正の起電力が誘導される。これにより、帰還巻線
Ｌ１４に正の電圧が発生し、オフ制御用キャパシタＣ１
４１が下方の直列回路を介して放電を始めてトランジス
タＱ１４のベース電圧が下降する（「Ｂ側のＣ１４１の
電圧」参照）。この後、トランジスタＱ１４のベース電
圧がそのターンオンしきい値よりも低くなるとトランジ
スタＱ１４がオフになる一方、ＦＥＴＱ６２のゲート電
圧もターンオンしきい値よりも低くなるからＦＥＴＱ６
２はオフを維持する。

【００７３】一方、Ａ側において、Ｂ側のＦＥＴＱ６２
がオフになると、帰還巻線Ｌ１３に逆の起電力が誘導さ
れなくなって正の起電力が誘導されるので、ＦＥＴＱ６
２のゲート電圧が上昇してそのターンオンしきい値に達
し、ＦＥＴＱ６２がオンになる（時点ｔ１２）。この
後、キャパシタＣ１、ＦＥＴＱ６２、１次巻線Ｌ６２お
よびキャパシタＣ１の経路上にこの順番に電流が増大し
ながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線
Ｌ１３，Ｌ１４に正の起電力が誘導される。これによ
り、帰還巻線Ｌ１４から上方の直列回路を介してオフ制
御用キャパシタＣ１４１に正電圧が印可され、オフ制御
用キャパシタＣ１４１の電圧が上昇してトランジスタＱ
１４のベース電圧が上昇する（「Ａ側のＣ１４１の電
圧」参照）。この後、トランジスタＱ１４のベース電圧
がそのターンオンしきい値に達すると、トランジスタＱ
１４がオンになってＦＥＴＱ６２がオフになる（時点ｔ
１３）。この後、共振が始まり、ドレイン電圧が上昇し
てクランプされ（時点ｔ１４）、１次巻線Ｌ６２が逆に
励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導さ
れる。これにより、オフ制御用キャパシタＣ１４１が放
電を始めてトランジスタＱ１４のベース電圧が下降する
（「Ａ側のＣ１４１の電圧」参照）。この後、トランジ
スタＱ１４のベース電圧がそのターンオンしきい値より
も低くなるとトランジスタＱ１４がオフになる一方、Ｆ
ＥＴＱ６２のゲート電圧もターンオンしきい値よりも低
くなるからＦＥＴＱ６２はオフを維持する。

【００７４】一方、Ｂ側において、Ａ側のＦＥＴＱ６２
がオフになると（時点ｔ１３）、帰還巻線Ｌ１３に正の
起電力が誘導されなくなって逆の起電力が誘導されるの
で、ＦＥＴＱ６２のゲート電圧が上昇してそのターンオ
ンしきい値に達し、ＦＥＴＱ６２がオンになる。この
後、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２お
よびキャパシタＣ２の経路上にこの順番に電流が増大し
ながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線
Ｌ１３，Ｌ１４に正の起電力が誘導される。これによ
り、オフ制御用キャパシタＣ１４１の電圧が上昇してト
ランジスタＱ１４のベース電圧が上昇する。この後、ト
ランジスタＱ１４のベース電圧がそのターンオンしきい
値に達すると、トランジスタＱ１４がオンになってＦＥ
ＴＱ６２がオフになる（時点ｔ１５）。

【００７５】以後、同様にして一対のＦＥＴＱ６２は同
時にオンとならないようにデットタイムを有しながら交
互にオン／オフを繰り返す。これにより、インバータ動
作が持続する。

【００７６】以上、第６実施形態によれば、第１実施形
態と同様の効果を奏することが可能になるとともに、ハ
ーフブリッジ回路方式の構成が可能になる。

【００７７】

【発明の効果】以上のことから明らかなように、請求項
１、２および８記載の発明によれば、高出力時でも抵抗
での損失に対する放熱対策を不要にすることが可能にな
るとともに、出力安定化制御や必要に応じた可変出力制
御を容易に実現することが可能となる。

【００７８】請求項３記載の発明によれば、小型化が可
能になる。

【００７９】請求項４記載の発明によれば、補助スイッ
チング素子の電圧が負方向に大きく降圧されるのを抑制
することが可能になる。

【００８０】請求項５記載の発明によれば、主スイッチ
ング素子の安定なオフ制御が可能になる。

【００８１】請求項６記載の発明によれば、主スイッチ
ング素子のオン期間の調整制御が可能になる。

【００８２】請求項７記載の発明によれば、主スイッチ
ング素子のオン期間の自動調整制御が可能になる。

【００８３】請求項９記載の発明によれば、プッシュプ
ル回路方式の構成が可能になる。

【００８４】請求項１０記載の発明によれば、ハーフブ
リッジ回路方式の構成が可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図２】本自励式共振型インバータ回路の動作時におけ
る１次巻線のＦＥＴ側の電圧、ＦＥＴを流れるドレイン
電流、ＦＥＴのゲート電圧、トランジスタのベース電圧
およびオフ制御用キャパシタの電圧を示す波形図であ
る。

【図３】本発明の第２実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図４】本発明の第３実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図５】本発明の第４実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図６】本発明の第５実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図７】本発明の第６実施形態に係る自励式共振型イン
バータ回路を示す概略構成図である。

【図８】本自励式共振型インバータ回路の動作時におけ
る各部の波形図である。

【図９】自励発振の回路方式の一例を示す従来の自励式
共振型インバータ回路の概略構成図である。

【図１０】補助スイッチング素子を使用する別の方式を
示す図である。

【符号の説明】

１１ 起動回路 １２ 直流交流変換回路 １３ オン制御回路 １４ オフ制御回路 Ｑ１２ ＦＥＴ Ｑ１４ トランジスタ Ｌ１２ １次巻線 Ｌ１３，Ｌ１４ 帰還巻線 Ｃ１２ 共振用キャパシタ Ｃ１４１ オフ制御用キャパシタ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 直流電源の両出力端間のオン／オフを行
   う主スイッチング素子、この主スイッチング素子がオン
   ／オフを行う経路上に介在するインダクタ、およびこの
   インダクタとともに共振回路を構成する共振用キャパシ
   タを有し、前記直流電源からの直流電力を高周波の交流
   電力に変換する直流交流変換回路と、 前記インダクタと磁気結合する帰還インダクタから得ら
   れる起電力を利用して前記主スイッチング素子をオンに
   するオン制御回路と、 逆並列接続される２個のダイオード、これら２個のダイ
   オードとそれぞれ直列回路を構成する２個の抵抗、前記
   インダクタと磁気結合する帰還インダクタの一端側に前
   記２組の直列回路を介して一端が接続されるオフ制御用
   キャパシタ、このオフ制御用キャパシタの一端側にアノ
   ードが接続されるダイオード、およびこのダイオードの
   カソード側に接続される補助スイッチング素子を有し、
   前記オフ制御用キャパシタの充電時間に応じて前記主ス
   イッチング素子のオン時点からオフ時点までのオン期間
   の制御を行うとともに、このオン期間の経過時に前記補
   助スイッチング素子が前記主スイッチング素子をオフに
   するオフ制御回路とを備える自励式共振型インバータ回
   路。
2. 【請求項２】 前記オン制御回路は、前記主スイッチン
   グ素子のオン用に利用される起電力を得るための前記帰
   還インダクタとして第１帰還インダクタを有し、 前記オフ制御回路は、前記２組の直列回路を介して前記
   オフ制御用キャパシタに接続される前記帰還インダクタ
   として第２帰還インダクタを有する請求項１記載の自励
   式共振型インバータ回路。
3. 【請求項３】 前記オン制御回路およびオフ制御回路の
   双方は、前記インダクタと磁気結合する帰還インダクタ
   を同一の帰還インダクタで共有する請求項１記載の自励
   式共振型インバータ回路。
4. 【請求項４】 前記オフ制御用キャパシタの一端および
   他端にそれぞれカソードおよびアノードが接続される放
   電電圧クランプ用のダイオードを備える請求項１〜３の
   いずれかに記載の自励式共振型インバータ回路。
5. 【請求項５】 前記磁気結合によって生じる起電力の正
   極性の電圧を一定にして前記２組の直列回路を介して前
   記オフ制御用キャパシタに印加する定電圧回路を備える
   請求項１〜４のいずれかに記載の自励式共振型インバー
   タ回路。
6. 【請求項６】 前記オフ制御用キャパシタへの電力供給
   用の電源を備える請求項１〜５のいずれかに記載の自励
   式共振型インバータ回路。
7. 【請求項７】 前記電源は、前記主スイッチング素子の
   オン期間調整制御用の信号検出を行う検出回路と、この
   検出回路の検出結果に応じて前記オフ制御用キャパシタ
   に電力を供給する制御回路とを備える請求項６記載の自
   励式共振型インバータ回路。
8. 【請求項８】 前記主スイッチング素子は１石であり、
   前記共振用キャパシタは前記インダクタに並列接続され
   る請求項１〜７のいずれかに記載の自励式共振型インバ
   ータ回路。
9. 【請求項９】 前記直流交流変換回路、オン制御回路お
   よびオフ制御回路を２組有し、 前記２組の一方における前記直流交流変換回路のインダ
   クタ、前記オン制御回路で利用される帰還インダクタ、
   および前記オフ制御回路で利用される帰還インダクタ
   は、それぞれ前記２組の他方における前記直流交流変換
   回路のインダクタ前記オン制御回路で利用される帰還イ
   ンダクタ、および前記オフ制御回路で利用される帰還イ
   ンダクタに対して極性が逆であり、 前記２組の各共振用キャパシタは同一組内のインダクタ
   に並列接続される請求項１〜７のいずれかに記載の自励
   式共振型インバータ回路。
10. 【請求項１０】 前記オン制御回路およびオフ制御回路
    を各２個有し、 前記直流交流変換回路は、前記主スイッチング素子、前
    記直流電源と直列接続される別の直流電源の両出力端間
    のオン／オフを行う別の主スイッチング素子、これら２
    石の主スイッチング素子の各々に並列接続される共振用
    キャパシタ、および前記２石の主スイッチング素子の一
    方がオン／オフを行う経路上に介在するとともに前記２
    石の主スイッチング素子の他方がオン／オフを行う経路
    上に介在するインダクタを有し、 前記２個のオン制御回路は、それぞれ前記２石の主スイ
    ッチング素子を前記帰還インダクタから得られる起電力
    を利用してオンにし、 前記２個のオフ制御回路は、それぞれ、前記２石の主ス
    イッチング素子のオン期間の制御を行うとともに、前記
    ２石の主スイッチング素子を前記オン期間の経過時にオ
    フにし、 前記２個のオン制御回路の一方で利用される帰還インダ
    クタは、前記２個のオン制御回路の他方で利用される帰
    還インダクタに対して極性が逆であり、 前記２個のオフ制御回路の一方で利用される帰還インダ
    クタは、前記２個のオフ制御回路の他方で利用される帰
    還インダクタに対して極性が逆である請求項１〜７のい
    ずれかに記載の自励式共振型インバータ回路。