JP2015154482A - 車両用イーサネットのための制御器及びその制御方法 - Google Patents

Abstract

【課題】車両に搭載されるイーサネット（登録商標）ネットワークでより効率的に動作できる制御器及びその制御方法を提供する。【解決手段】車両用イーサネット（登録商標）ネットワークで動作する制御器は、中央処理装置と、第１のインターフェース、第２のインターフェース、及び第１のピンを介して中央処理装置に連結する物理階層（ＰＨＹ）デバイスと、を含み、物理階層デバイスが、圧縮映像データを非圧縮映像データにデコーディングするデコーダーを含み、中央処理装置の管理体制のブーティング可否とは関係なく、初期化のために予め決定された設定値によって設定され、デコーダーが、ピンの設定に応じて物理階層デバイスの初期化が完了した後、イーサネット（登録商標）ネットワークを介して外部から受信される圧縮映像データを非圧縮映像データにデコーディングして外部に伝達することを特徴とする。【選択図】図４

Description

本発明は、車両での通信に関し、より詳細には、車両用イーサネット（登録商標）環境で動作する制御器及びその制御方法に関する。

一般に、車両で高速のデータ伝送が要求されるマルチメディア関連ネットワークには、ＭＯＳＴ（Ｍｅｄｉａ Ｏｒｉｅｎｔｅｄ Ｓｙｓｔｅｍ Ｔｒａｎｓｐｏｒｔ）やＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）などの方式が使用された。

ところが、このような方式に取って代わる方式として、車両制御器間の通信に商用イーサネット（登録商標）を導入することを考慮することができる。商用のイーサネット（登録商標）を使用することによって通信速度を増加させると共に、商用の低価の構成部品を使用することによって、システムの構成費用も低下させることができ、ＥＣＵローカルネットワークを一つの主システムバスに連結することによって配線及び連結構造を簡潔に維持することができる。

イーサネット（登録商標）方式を用いる場合、制御器は、中央処理装置（ＣＰＵ）と、これを外部と連結するための物理階層（ＰＨＹ）処理デバイス（例えば、ＰＨＹチップ）とを含む。ＰＨＹという用語からも分かるように、このデバイスは、基本的には物理階層を担当し、すなわち、制御器を構成するシステム外部との連結部分を担当する。より詳細には、ＰＨＹデバイスは、外部の信号を受け取り、これを中央処理装置で使用可能な信号に変更した後、暗号化又は変調されたデータを再び復号／復調して本来のパケット形態に製造し、このパケット形態を中央処理装置に伝える機能（すなわち、トランシーバーを含む概念）を行うと言える。

このようなＰＨＹデバイスは、ＣＰＵのブーティングが完了した後、ＣＰＵからシリアル通信を介して動作に必要な設定値を受け取り、動作可能な状態になる。したがって、ＣＰＵを通じたブーティングが行われる間は、ＰＨＹデバイスの正常な動作を保障できなくなる。ところが、車両に含まれる複数の電子制御ユニット（ＥＣＵ）は、多様な仕様のＣＰＵで構成され、それらごとに適用される管理体制（ＯＳ）も異なり得るので、制御器別にＣＰＵのブーティング時間が異なり得る。

このような理由により、一つの機能を実行するために二つ以上の互いに異なるＥＣＵがそれぞれのＰＨＹデバイスを通じて通信を行わなければならない場合（例えば、リアビューカメラの制御器及びヘッドユニットディスプレイの制御器）、いずれか一つのＣＰＵブーティングが遅延すると、ＰＨＹデバイスも正常に動作できないので、機能全体の実行が遅延するという問題がある。さらに、ＣＰＵのブーティングが完了する前にはＭＡＣ住所（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ Ａｄｒｅｓｓ）もＰＨＹデバイスに割り当てられないので、イーサネット（登録商標）上での動作が不可能であるという問題がある。

特許第４７９００８８号公報

本発明は、車両に搭載されるイーサネット（登録商標）ネットワークで、より効率的に動作する制御器及びその制御方法を提供するためのものである。
特に、本発明は、中央処理装置のブーティング前であっても、設定を完了し、通信を開始することができる物理階層デバイスを含む制御器、及びその制御方法を提供するためのものである。

また、本発明は、中央処理装置のブーティング前であっても、ＭＡＣ住所を有して動作できる物理階層デバイスを含む制御器、及びその制御方法を提供するためのものである。
併せて、本発明は、車両のカメラから伝達された映像を最大限迅速に表示できる制御器、及びその制御方法を提供するためのものである。

本発明で達成しようとする技術的課題は、上記で言及した技術的課題に制限されず、言及していない他の技術的課題についても、下記の記載から本発明の属する技術分野で通常の知識を有する者に明確に理解されるであろう。

前記のような技術的課題を解決するために、本発明の一実施例に係る車両用イーサネット（登録商標）ネットワークで動作する制御器は、中央処理装置（ＣＰＵ）と、第１のインターフェース、第２のインターフェース、及び第１のピンを介して前記中央処理装置に連結する物理階層（ＰＨＹ）デバイスと、を含み、前記物理階層デバイスは、圧縮映像データを非圧縮映像データにデコーディングするデコーダーを含み、前記中央処理装置の管理体制のブーティング可否とは関係なく、初期化のための既に決定された設定値によって設定され、前記デコーダーは、前記ピンの設定によって前記物理階層デバイスの初期化が完了した後、前記イーサネット（登録商標）ネットワークを介して外部から受信される前記圧縮映像データを、前記非圧縮映像データにデコーディングして外部に伝達することができる。

また、前記のような技術的課題を解決するために、本発明の一実施例に係る車両用イーサネット（登録商標）ネットワークで動作するマルチメディアシステムの制御方法は、中央処理装置（ＣＰＵ）と、第１のインターフェース、第２のインターフェース、及び第１のピンを介して前記中央処理装置と連結される物理階層（ＰＨＹ）デバイスと、を含むヘッドユニットの制御器のブーティングが開始されるステップと、前記中央処理装置の管理体制のブーティング可否とは関係なく、前以て設定された設定値によって前記物理階層デバイスが初期化されるステップと、圧縮映像データが前記物理階層デバイスに受信されるステップと、前記物理階層デバイスに含まれたデコーダーで前記圧縮映像データが非圧縮映像データにデコーディングされるステップと、前記のデコーディングされた非圧縮映像データがディスプレイに伝達されるステップと、を含むことができる。

本発明は、前記のように構成される本発明の少なくとも一つの実施例に関連した物理階層デバイスを通じて、制御器をより効率的に制御器を動作させることができる。
特に、予め定められた値や設定ピンのセッティングによって物理階層デバイスの動作が設定されるので、中央処理装置のブーティング時間にかかわらず、迅速な通信を開始することができる。

また、物理階層デバイスにデコーダーが備えられるので、イーサネット（登録商標）速度を満足しながらも、ＣＰＵの助けなしで動画圧縮データの迅速な再生が可能である。
併せて、物理階層デバイスに備えられたデコーダーにＣＰＵと同一の擬似ＭＡＣ住所が割り当てられるので、ＣＰＵのブーティング可否とは関係なく、イーサネット（登録商標）通信を開始することができる。

本発明で得られる効果は、以上で言及した効果に制限されず、言及していない他の効果は、以下の記載から本発明の属する技術分野で通常の知識を有する者に明確に理解されるであろう。

ＣＰＵ及びＰＨＹチップを含む車両用制御器構造の一例を示すブロック図である。 図１のような構成の制御器でＣＰＵとＰＨＹチップが動作する過程の一例を示すフローチャートである。 一般的な車両カメラシステム構造の一例を示す図である。 本発明の一実施例に係るＥＣＵ構造の一例を示す図である。 本発明の一実施例に係る制御器が適用された車両カメラシステム構造の一例を示す図である。 本発明の一実施例に係るデコーダーが擬似ＭＡＣ住所をＣＰＵから獲得する過程の一例を示す図である。 本発明の一実施例に係る制御器が適用された車両用カメラシステム動作過程の一例を示す図である。 本発明の一実施例に係る車両用カメラシステムでヘッドユニットＥＣＵの動作過程を通信プロトコルスタックの観点で示した図である。

以下、本発明と関連した車両用制御器について、図面を参照してより詳細に説明する。
なお、以下の説明で使用される構成要素に対する接尾辞「モジュール」及び「部」は、明細書作成の容易さのみを考慮して付与し、又は混用されるものであって、それ自体で互いに区別される意味又は役割を有するものではない。

本発明では、車両用ネットワークにイーサネット（登録商標）を適用する。イーサネット（登録商標）を用いて車両用ネットワークを開発する場合、既存の車両用ネットワークより遥かに速い通信速度を具現することができ、既に開発された商用装備（イーサネット（登録商標）通信チップ、ケーブル、ハブなど）を用いて少ない費用と少ない時間とをかけて研究及び開発を進めることができる。以下、本明細書では、ＰＨＹデバイスがチップ形態に具現される場合を想定し、ＰＨＹデバイスを「ＰＨＹチップ」と称することにする。もちろん、これは、便宜上の命名に過ぎなく、ＰＨＹデバイスは、チップ以外の多様な形態の電子デバイスに具現可能であることは当然である。

まず、図１を参照して一般的な車両用制御器の構造を説明する。
図１は、ＣＰＵ及びＰＨＹチップを含む車両用制御器構造の一例を示すブロック図である。
図１に示すように、車両用制御器は、中央処理装置（ＣＰＵ）１１０及びＰＨＹチップ１２０を含むことができる。ＣＰＵ１１０及びＰＨＹチップ１２０は、媒体独立インターフェース（ＭＩＩ：Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）１３０及びシリアル通信１４０を介して連結することができる。

ここで、ＭＩＩとは、ＩＥＥＥ ８０２．３で定義された商用イーサネット（登録商標）標準であって、媒体接続制御（ＭＡＣ）階層と物理（ＰＨＹ）階層との間のデータインターフェース及び管理インターフェースで構成される。

データインターフェースは、送信機と受信機のチャンネルを別途に備えており、各チャンネルそれぞれは、独自のクロック、データ、及び制御シグナルを有する。管理インターフェースは、管理のためのデータクロックシグナル、及びそのデータのインターフェースシグナルで構成することができる。上記したように、シリアル通信１４０を介してＣＰＵ１１０のブーティングが完了することによって、ＣＰＵ１１０は、ＰＨＹチップ１２０の駆動に必要な各設定値を伝達することができる。その他に、車両用制御器は、ＰＨＹチップに電源を供給するための電源部１５０、及び他の制御器とイーサネット（登録商標）を介して連結するためのインターフェース１６０を含むことができる。

次に、図１のような構成の制御器が動作する過程を図２を参照して説明する。
図２は、図１のような構成の制御器でＣＰＵとＰＨＹチップが動作する過程の一例を示すフローチャートである。
図２に示すように、制御器に電源が印加されることによって（Ｓ２１０）、ＣＰＵとＰＨＹそれぞれの動作が開始される。具体的には、ＰＨＹチップでは、初期状態でＣＰＵから設定値が伝達されるのを待機し（Ｓ２２０Ａ）、ＣＰＵでは、ＯＳのブーティング（又はカーネルロード）が行われる（Ｓ２２０Ｂ）。

ＣＰＵのブーティングが完了すると、ＣＰＵは、ＰＨＹチップの動作に要求される設定値をシリアル通信を介してＰＨＹチップに伝送する（Ｓ２３０）。ＰＨＹチップは、ＣＰＵからの設定値の受信に成功した場合（Ｓ２４０）、受信された値によって設定され、通信遂行が可能な状態になる（Ｓ２５０）。
その後、ＣＰＵは、イーサネット（登録商標）のリンクエラーの可否をモニタリングし（Ｓ２６０）、それによって、リンク失敗の可否を判断することができる（Ｓ２７０）。

図３に、上記した構造及び動作過程による制御器が車両のマルチメディアヘッドユニットに適用される場合のカメラシステムの構造を示す。
図３は、一般的な車両カメラシステム構造の一例を示す図である。

図３に示すように、車両に応じて一つの後方カメラ３１１のみを備えることもでき、前後左右の４方向の撮影映像のそれぞれを使用者に提供できるように複数のカメラ３１１〜３１４を備えることもできる。これらカメラは、イーサネット（登録商標）の帯域幅を満足させるために圧縮された映像データの形態で撮影された映像を映像合成装置３２０に伝送する。

このような映像合成装置の例としては、運転手補助システム（ＡＤＡＳ：Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）を挙げることができる。映像合成装置の出力は、再びマルチメディアヘッドユニット１００のＥＣＵに伝達される。もちろん、場合に応じて、カメラが映像合成装置３２０を経ずに直ぐマルチメディアヘッドユニット１００に直結されることもある。

一方、図３では、圧縮映像のフォーマットとしてＭＪＰＥＧ方式を示したが、これは例示的なものであって、本発明がこれに限定されることはなく、如何なる映像フォーマットも圧縮映像のフォーマットとして適用可能であることは当然である。これは、後述する図５にも同一に適用することができる。

北米の自動車関連法規によると、使用者が車両に搭乗した後、始動をかけて、変速器を後進状態に操作するのにかかる時間は４秒以内であることが要求される。ところが、このような構成を有するネットワークでのマルチメディアヘッドユニットのＥＣＵにおいては、ＣＰＵ１１０を通じて管理体制をブーティングさせるのにそれより多くの時間がかかる。これは、ＫＲＥ（Ｋｅｙｌｅｓｓ Ｒｅｍｏｔｅ Ｅｎｔｒｙ）が適用され、車両のドアが開放されると同時に、ヘッドユニットＥＣＵのブーティングが開始されるとしても、結果が大きく変わりにくい状況である。

すなわち、ＰＨＹチップは、ＣＰＵを通じたＯＳのブーティングが完了する前は、ＰＨＹチップが設定値を受け取ることができないので動作準備が不可能であり、ＰＨＹチップを通じて圧縮映像データが伝達されたとしても、デコーディングが不可能であるので、上記した４秒の時間を満足しにくくなる。

ただし、ＰＨＹチップは、ＣＰＵを通じたＯＳのブーティング完了の可否とは関係なく設定することができ、圧縮映像データが非圧縮映像データとしてＣＰＵに供給された場合、ＯＳのブーティングが完了する前でも、ＣＰＵがディスプレイにアルゴリズムによる動作なしで非圧縮映像データをフォワーディングすることは可能である。

したがって、本発明の一実施例では、１）ＰＨＹチップが、ＣＰＵを通じたＯＳのブーティング完了後、設定値を受け取る代わりに、ピンによって既に決定された設定値で設定され、２）ＰＨＹチップに圧縮映像データをデコーディングするためのデコーダーを追加することを提案する。併せて、３）ＣＰＵを通じてＭＡＣ住所が割り当てられる前に、イーサネット（登録商標）通信を行うために追加されたデコーダーがＣＰＵの擬似ＭＡＣ住所を使用することを提案する。

以下では、各提案についてより詳細に説明する。
まず、本発明に係るＰＨＹチップの設定について説明する。

図２を参照して説明した動作過程は、ＣＰＵがＰＨＹチップに設定値を伝達するので、柔軟性のあるＰＨＹチップの設定が可能であるという長所を有する。しかし、一般的な商用イーサネット（登録商標）とは異なって、車両ではネットワークは、構成要素が追加又は除去されることがほとんどないので、柔軟性を有する必要性が低い。また、車両用イーサネット（登録商標）では、リンクの動作よりアプリケーション領域のネットワーク管理を用いるので、ＣＰＵでのリンク失敗に対する判断が不必要である場合がほとんどである。

このような車両用イーサネット（登録商標）の特殊性を考慮すると、ＰＨＹチップの動作に必要な各設定値は、特定の値から変更されないこともある。結局、車両用イーサネット（登録商標）では、ＰＨＹチップのための多くの設定値のうち、最初に車両に設置されるときの他の制御器との相対的な配置関係や要求速度に応じてモード設定が行われることで十分であり得る。モードに応じて変更可能な値は、スレーブ／マスターの可否、動作速度などを挙げることができるが、これは例示的なものであって、必ずしもこれに限定される必要はない。

したがって、本発明の一実施例では、ＣＰＵから設定値を受け取る代わりに、ＰＨＹチップの内部に、動作に要求される各設定値を予め保存しておき、ＰＨＹチップを保存された値によって常に設定したり、動作モードをセッティングするためのピンの状態に応じてＰＨＹチップの動作準備を完了したりすることができる。これを通じて、ＣＰＵがブーティングされる間、ＰＨＹチップの設定が完了し、ＣＰＵのブーティング完了の可否とは関係なく、迅速なＰＨＹチップの駆動が可能になる。

次に、デコーダーと擬似ＭＡＣ住所について説明する。
デコーダーは、上記したピンを通じて駆動準備が完了した状態でカメラ（又は映像合成装置）から伝達される圧縮映像データを非圧縮映像データにデコーディングする役割をする。これを通じて、ＣＰＵは、ＯＳブーティングが完了していない状態でもヘッドユニットのディスプレイに非圧縮映像データをフォワーディングし、カメラを通じて撮影された映像をディスプレイに表示することができる。もちろん、ネットワーク構成に応じて、デコーダーがデコーディングした非圧縮映像データは、ＣＰＵを経ずに直ぐヘッドユニットのディスプレイに伝達されたり、ヘッドユニットのディスプレイに非圧縮映像データをフォワーディングできる他の連結された装置に伝達されたりすることもある。

一方、一般にデコーダーはＭＡＣ住所を有さない。ところが、イーサネット（登録商標）のデータの受信先になるためにはＭＡＣ住所が必要である。したがって、ＣＰＵのＭＡＣ住所をそのまま受け取って予め保存しておき、ＣＰＵを通じたＯＳのブーティングが完了し、デコーダー機能が非活性化されるまで受け取ってきたＣＰＵのＭＡＣ住所を擬似ＭＡＣ住所として使用することができる。このようなＣＰＵのＭＡＣ住所情報を保存する過程は、図７を参照してより詳細に説明することにする。ここで、ＭＡＣ住所の使用及びイーサネット（登録商標）パケットのデコーディングのために、デコーダーにＭＡＣプロセッシングのためのモジュールがさらに備えられることもある。

上記した各特徴が適用されたＥＣＵ構造を図４を参照して説明する。
図４は、本発明の一実施例に係るＥＣＵ構造の一例を示す図である。
図４に示すように、制御器は、ＣＰＵ４１０及びＰＨＹチップ４２０を含み、ＣＰＵとＰＨＹチップとは、ＭＩＩ４３０及びシリアル通信４４０を介して連結される。また、制御器は、イーサネット（登録商標）インターフェース４６０を介してネットワークに連結することができる。ここで、ＰＨＹチップ４２０は、マスター／スレーブの可否及び速度を設定するための設定ピン４７０を備えることができる。

設定ピン４７０は、ハードウェアスイッチの概念であって、物理的連結状態に応じてＰＨＹチップがマスターとして動作するか、それともスレーブとして動作するかを設定すると共に、動作速度を設定するように構成することができる。これは、商用イーサネット（登録商標）では、ＰＨＹチップ４２０がＣＰＵの設定に応じてマスターやスレーブとして動作し得るが、車両では、工場出庫時に制御器が配置される位置に応じてその役割の変更なしで固定されたモードで動作するようになることに起因する。

マスター／スレーブの基準を説明すると、該当の制御器がイーサネット（登録商標）ネットワークでスイッチポジションに装着される場合はマスターとして動作し、エンドポイント（ｅｎｄ−ｐｏｉｎｔ）に装着される場合はスレーブとして動作する。このような設定ピンの具現例として、ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ Ｏｕｔｐｕｔ）を挙げることができる。もちろん、ＰＨＹチップが一つの既に決定された値で設定される場合は、このような設定ピン４７０が省略されることもある。

一方、ＰＨＹチップの設定のための各設定値は、別途にＣＰＵからの設定が必要でないように、ピン別に車両用ＰＨＹチップに必要な機能のみを正確に定義することができる。このために、本実施例の一様態によると、ＰＨＹチップを駆動するための各設定値は、プルアップ／プルダウン（Ｐｕｌｌ―ｕｐ／ｄｏｗｎ）設定（一般に、デジタル装置でシグナルのない状況で入力状態を定義）を保存するためのレジスタ（プルアップレジスタ又はプルダウンレジスタ）に保存することができる。もちろん、各設定値の保存には、プルアップ／プルダウンレジスタでない別途のメモリ領域（図示せず）も利用可能であることは当然である。

また、ＰＨＹチップにはデコーダー４８０を含むことができ、ＰＨＹチップとＣＰＵとの間にＰＨＹ動作を制御するための制御インターフェース４５０を備えることができる。ＣＰＵを通じたＯＳのブーティングが完了した場合、該当のインターフェース４５０を介して、ＣＰＵは、デコーダー４８０を非活性化させ、一般的なイーサネット（登録商標）ＰＨＹチップとしてのみ動作することをＰＨＹチップにシグナリングすることができる。

その後、圧縮映像データは、ＣＰＵを通じてデコーディングしてディスプレイすることができ、ＰＨＹチップは、ＭＩＩを介してＣＰＵの制御に従って動作することができる。
その一方、このようなシグナリングがない場合、ＰＨＹチップは、外部から入力される全てのデータを圧縮映像データとして見なし、デコーダー４８０を通じたデコーディングを行うことができる。

このようなインターフェース４５０は、ピンの形態で具現することができる。一方、デコーダー４８０とＣＰＵとは、映像伝達インターフェース４９０を介して連結することができ、非圧縮映像データがＣＰＵを通じてディスプレイにフォワーディングされるように、デコーダーは、ＣＰＵに該当のインターフェースを介して非圧縮映像を伝達することができる。上記したように、ネットワーク構成に応じて、デコーダーがデコーディングした非圧縮映像データは、ＣＰＵを経ずに直ぐヘッドユニットのディスプレイに伝達されたり、ヘッドユニットのディスプレイに非圧縮映像データをフォワーディングできる他の連結された装置に伝達されたりすることもある。この場合、映像伝達インターフェース４９０は、ＣＰＵでないヘッドユニットディスプレイや他の適した装置に連結することができる。

図４は、上記した構造及び動作過程による制御器が車両のマルチメディアヘッドユニットに適用される場合のカメラシステムの構造を示している。
図５は、本発明の一実施例に係る制御器が適用された車両カメラシステム構造の一例を示す図面である。

図５を参照すると、ヘッドユニットＥＣＵ４００のＰＨＹチップ４２０にデコーダー４８０が含まれることによって、カメラを通じて撮影された圧縮映像が映像合成装置を経て伝達されるとき、ＣＰＵ４１０を通じたＯＳのブーティングが完了していない場合にも圧縮映像に対するデコーディングが行われ、圧縮映像を直ぐにディスプレイを通じて表示することができる。

以下では、上記した本発明の一実施例に係る制御器の動作をより詳細に説明する前に、図６を参照してデコーダーに擬似ＭＡＣ住所情報が獲得される過程を説明する。
図６は、本発明の一実施例に係るデコーダーが擬似ＭＡＣ住所をＣＰＵから獲得する過程の一例を示す図面である。

一般に、工場で車両が組み立てられるとき、バッテリーが連結されると、各ＥＣＵが最初に初期化され得るが、本発明の一実施例によると、このような最初の初期化時に擬似ＭＡＣ住所をＣＰＵからデコーダーに伝達することができる。

より詳細に、ｔ０でバッテリー装着によってＣＰＵに電源が印加され、ＣＰＵのブーティングを開始することができる。ｔ１でＣＰＵのブーティングが完了すると、シリアルインターフェース（ＭＤＩＯ）を介してＣＰＵのＭＡＣ住所をＰＨＹチップに伝達することができる。それによって、ｔ１〜ｔ２で、デコーダーは、ＣＰＵのＭＡＣ住所を擬似ＭＡＣ住所として指定して保存することができる。ｔ３後、ネットワークはスリープモードに進入することができる。

以下では、図７を参照して本発明の一実施例に係る制御器の動作過程をより詳細に説明する。
図７は、本発明の一実施例に係る制御器が適用された車両用カメラシステム動作過程の一例を示す図である。

図７を参照すると、まず、ウェイクアップイベントが発生することによって（Ｓ７１０）、ヘッドユニット及びカメラＥＣＵのブーティングを開始することができる（Ｓ７２０）。ウェイクアップイベントの例としては、ＫＲＥシステムでドアの開放を感知した場合や、キーバックスがアクセサリ（ＡＣＣ）電源状態やＩＧＮ１電源状態になった場合などを含むことができるが、これは例示的なものであって、カメラシステムの作動開始の基準と関連がある限り、如何なるイベントも使用可能である。

ヘッドユニットＥＣＵのＣＰＵブーティングには、一般に５秒〜１５秒かかるので、約２０ｍｓｅｃ消耗されるＰＨＹチップの動作準備（すなわち、設定値を適用した初期化）を先に完了することができる。このとき、ＰＨＹチップの設定値としては、設定ピン４７０の設定に応じて予め保存された値を適用することができ、デコーダーは、擬似ＭＡＣ住所を用いてカメラを通じて撮影された映像に対応する圧縮映像データをデコーディングしてＣＰＵに伝達することができる。それによって、ヘッドユニットのディスプレイによってカメラを通じて撮影された映像を出力することができる（Ｓ７３０）。

もちろん、本過程（Ｓ７３０）の映像出力自体は、カメラ活性化シグナルが受信された後（例えば、ギアボックスが後進状態に置かれた場合）で行うことができる。
一方、ＣＰＵを通じたＯＳのブーティングが完了し（Ｓ７４０）、追加イベントが発生する場合（Ｓ７５０）、ＣＰＵは、制御インターフェース４５０を介したシグナリングでＰＨＹデバイスのデコーダーを非活性化させ、ＭＩＩインターフェースを介したイーサネット（登録商標）通信を行うことができる（Ｓ７６０）。

ここで、追加イベントの例としては、使用者がヘッドユニットでカメラでない他の機能を選択した場合（画面転換操作）や、ギアボックスが後進状態でない状態に遷移する場合などを挙げることができるが、これも例示的なものであって、追加イベントが必ずしもこれに限定されることはない。

図８は、本発明の一実施例に係る車両用カメラシステムでヘッドユニットＥＣＵの動作過程を通信プロトコルスタックの観点で示した図である。
図８に示すように、物理階層４２０´が上記したＰＨＹチップに対応し、アプリケーション、ＭＡＣ、ＩＰなどの各上位階層４１０´がＣＰＵに対応する。また、映像デコーダースタック４８０´がデコーダーに対応する。ここで、ＣＰＵのブーティング前には、ＰＨＹチップが独立的に行う映像処理過程が右側矢印８１０に対応し、ＣＰＵのブーティングが完了した後、デコーダーを非活性化させる追加イベントが発生すると、左側矢印８２０に沿って映像処理を行うことができる。

以上のように説明した車両用制御器及びその制御方法は、上記した各実施例の構成と方法が限定的に適用されるものではなく、前記各実施例の多様な変形が可能になるように各実施例の全部又は一部を選択的に組み合わせて構成することもできる。

１１０ ＣＰＵ
１２０ ＰＨＹチップ
１３０ 媒体独立インターフェース
１４０ シリアル通信
１５０ 電源部
１６０ インターフェース

Claims (16)

1. 車両用イーサネット（登録商標）ネットワークで動作する制御器において、
   中央処理装置（ＣＰＵ）と、
   第１のインターフェース、第２のインターフェース、及び第１のピンを介して前記中央処理装置に連結する物理階層（ＰＨＹ）デバイスと、を含み、
   前記物理階層デバイスは、
   圧縮映像データを非圧縮映像データにデコーディングするデコーダーを含み、前記中央処理装置の管理体制のブーティング可否とは関係なく、初期化のために予め設定された設定値によって設定され、
   前記デコーダーは、
   前記ピンの設定に応じて前記物理階層デバイスの初期化が完了した後、前記イーサネット（登録商標）ネットワークを介して外部から受信される前記圧縮映像データを前記非圧縮映像データにデコーディングして外部に伝達することを特徴とする制御器。
2. 前記デコーダーは、
   前記中央処理装置のＭＡＣ住所を予め獲得して、前記イーサネット（登録商標）ネットワークにおいて擬似ＭＡＣ住所として使用することを特徴とする請求項１に記載の制御器。
3. 前記デコーダーは、
   前記第２のインターフェースを介して前記中央処理装置のＭＡＣ住所を獲得することを特徴とする請求項２に記載の制御器。
4. 前記デコーダーは、前記中央処理装置と第３のインターフェースとを介して連結され、
   前記中央処理装置は、
   前記第３のインターフェースを介して伝達された前記非圧縮映像データをディスプレイに伝達することを特徴とする請求項１に記載の制御器。
5. 前記中央処理装置は、
   前記管理体制のブーティングが完了すると、前記第１のピンを介して前記デコーダーを非活性化させ、前記第１のインターフェースを介したイーサネット（登録商標）物理階層の動作を前記物理階層デバイスにシグナリングすることを特徴とする請求項１に記載の制御器。
6. 前記シグナリングは、前記管理体制のブーティングが完了した後、特定のイベント発生によって行われることを特徴とする請求項５に記載の制御器。
7. 前記第１のインターフェースは、媒体独立インターフェース（ＭＩＩ：Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）であり、
   前記第２のインターフェースはシリアルインターフェースであることを特徴とする請求項１に記載の制御器。
8. 前記物理階層デバイスは、第２のピンをさらに含み、前記第２のピンの設定状態に応じて前記中央処理装置の管理体制のブーティング可否とは関係なく、既に決定された設定値によって初期化されることを特徴とする請求項１に記載の制御器。
9. 車両用イーサネット（登録商標）ネットワークで動作するマルチメディアシステムの制御方法において、
   中央処理装置（ＣＰＵ）と、第１のインターフェース、第２のインターフェース、及び第１のピンを介して前記中央処理装置と連結される物理階層（ＰＨＹ）デバイスと、を含むヘッドユニットの制御器のブーティングが開始されるステップと、
   前記中央処理装置の管理体制のブーティングの可否とは関係なく、予め設定された設定値によって前記物理階層デバイスが初期化されるステップと、
   圧縮映像データが前記物理階層デバイスに受信されるステップと、
   前記物理階層デバイスに含まれたデコーダーで前記圧縮映像データが非圧縮映像データにデコーディングされるステップと、
   デコーディングされた非圧縮映像データがディスプレイに伝達されるステップと、
   を含むことを特徴とするマルチメディアシステムの制御方法。
10. 前記デコーダーは、
    前記中央処理装置のＭＡＣ住所を予め獲得し、前記イーサネット（登録商標）ネットワークで擬似ＭＡＣ住所として使用することを特徴とする請求項９に記載のマルチメディアシステムの制御方法。
11. 前記デコーダーは、
    前記第２のインターフェースを介して前記中央処理装置のＭＡＣ住所を獲得することを特徴とする請求項１０に記載のマルチメディアシステムの制御方法。
12. 前記デコーダーは、前記中央処理装置と、第３のインターフェースを介して連結され、
    前記非圧縮映像データは、前記第３のインターフェースを介して前記中央処理装置を経て前記ディスプレイに伝達されることを特徴とする請求項９に記載のマルチメディアシステムの制御方法。
13. 前記中央処理装置で前記管理体制のブーティングが完了すると、前記第１のピンを介して前記デコーダーを非活性化させ、前記第１のインターフェースを介したイーサネット（登録商標）物理階層の動作を前記物理階層デバイスにシグナリングするステップをさらに含むことを特徴とする請求項９に記載のマルチメディアシステムの制御方法。
14. 前記シグナリングは、前記管理体制のブーティングが完了した後、特定のイベント発生によって行われることを特徴とする請求項１３に記載のマルチメディアシステムの制御方法。
15. 前記第１のインターフェースは、媒体独立インターフェース（ＭＩＩ：Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）であって、
    前記第２のインターフェースはシリアルインターフェースであることを特徴とする請求項９に記載のマルチメディアシステムの制御方法。
16. 前記物理階層デバイスは、第２のピンをさらに含み、前記第２のピンの設定状態に応じて前記中央処理装置の管理体制のブーティング可否とは関係なく、予め設定された設定値によって初期化されることを特徴とする請求項９に記載のマルチメディアシステムの制御方法。

Images