JP4284569B2 - 情報処理装置及び方法、並びに記録媒体 - Google Patents
情報処理装置及び方法、並びに記録媒体 Download PDFInfo
- Publication number
- JP4284569B2 JP4284569B2 JP07725699A JP7725699A JP4284569B2 JP 4284569 B2 JP4284569 B2 JP 4284569B2 JP 07725699 A JP07725699 A JP 07725699A JP 7725699 A JP7725699 A JP 7725699A JP 4284569 B2 JP4284569 B2 JP 4284569B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- output
- signals
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置及び方法、並びに記録媒体に関し、特に、画像データの送信時に、画像データとは異なる信号を送信する情報処理装置及び方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
最近のデータ転送技術として、LVDS(Low Voltage Differential Signaling)が、一般的に普及しつつある。LVDSは、低電圧差動方式の信号送信方式であり、高速で大容量（約530Mbps乃至1365Mbps）のデータ転送が可能である。LVDS方式は、低電圧差動方式であるため、EMI(Electro-Magnetic Interference)による影響が小さくできるので、特に、EMIの影響を受けやすいディスプレイへの画像情報の転送などに最適である。
【０００３】
【発明が解決しようとする課題】
ところで、転送する画像情報には、同期信号が含まれており、その伝送方式には、２つの方式がある。伝送方式の１つは、１ビットのイネーブル信号に、水平同期信号と垂直同期信号を多重化して伝送する方式であり、もう１つの伝送方式は、水平同期信号と垂直同期信号を各々分けて２ビットで伝送する方式である。
【０００４】
この同期信号の伝送方式は、システムによって静的に決まるものであるが、LVDSには、水平同期信号、垂直同期信号、およびイネーブル信号のそれぞれについて１ビットずつ確保され、どちらの同期信号の伝送方式にも対応できるようになされている。
【０００５】
このため、例えば、パーソナルコンピュータの本体からLVDS方式で画像情報をディスプレイに転送し、画像を表示させるようにした場合、水平同期信号と垂直同期信号を多重化して１ビットのイネーブル信号で同期信号を伝送する方式を用いると、水平同期信号と垂直同期信号の２ビットの送信されていない余剰ビットが発生し、水平同期信号と垂直同期信号の各々を２ビットで伝送する同期信号の伝送方式を用いると、イネーブル信号の１ビットの送信されていない余剰ビットが発生するという課題があった。
【０００６】
また、例えば、ディスプレイの近傍に、ディスプレイ以外に、パーソナルコンピュータによって駆動させる駆動装置があった場合、上述のような余剰ビットがあるにも拘わらず、その駆動装置専用の信号線およびインターフェースを設けなければならないという課題があった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、LVDS方式により画像データを転送する際に、画像データと合わせて、画像データと異なる信号を送信させることにより、効率的に、かつ、省スペースで、データを転送することができるようにするものである。
【０００８】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置であって、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換手段と、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力する出力手段とを含むことを特徴とする。
【０００９】
請求項２に記載の情報処理方法は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置の情報処理方法であって、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力する出力ステップとを含むことを特徴とする。
【００１０】
請求項３に記載の記録媒体は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置に、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力するように出力を制御する出力制御ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを記録していることを特徴とする。
【００１１】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体においては、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号が直列の駆動信号に変換され、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号が出力され、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号が出力される。
【００１２】
【発明の実施の形態】
以下、本発明の情報処理装置の一実施の形態を図面を参照して説明する。
【００１３】
図１乃至図６は、本発明を適用した携帯型パーソナルコンピュータの構成例を表している。このパーソナルコンピュータ１は、ミニノート型のパーソナルコンピュータとされ、基本的に、本体２と、本体２に対して開閉自在とされている表示部３により構成されている。図１は、表示部３を本体２に対して開いた状態を示す外観斜視図、図２は、図１の平面図、図３は、表示部３を本体２に対して閉塞した状態を示す左側側面図、図４は、表示部３を本体２に対して１８０度開いた状態を示す右側側面図、図５は、図３の正面図、図６は、図４の底面図である。 本体２には、各種の文字や記号などを入力するとき操作されるキーボード４、マウスカーソルを移動するさせるときなどに操作されるトラックポイント（商標）５が、その上面に設けられている。また、本体２の上面には、音を出力するスピーカ８と、表示部３に設けられているCCDビデオカメラ２３で撮像するとき操作されるシャッタボタン１０がさらに設けられている。
【００１４】
表示部３の上端部には、ツメ１３が設けられており、図３に示すように、表示部３を本体２に対して閉塞した状態において、ツメ１３に対向する位置における本体２には、ツメ１３が嵌合する孔部６が設けられている。本体２の前面には、スライドレバー７が前面に平行に移動可能に設けられており、スライドレバー７は孔部６に嵌合したツメ１３と係合してロックし、またロック解除することができるようになっている。ロックを解除することにより、表示部３を本体２に対して回動することができる。ツメ１３の隣には、マイクロホン２４が取り付けられている。このマイクロホン２４は、図６にも示すように、背面からの音も収音できるようになされている。
【００１５】
本体２の正面にはまた、プログラマブルパワーキー（PPK）９が設けられている。本体２の右側面には、図４に示すように、排気孔１１が設けられており、本体２の前面下部には、図５に示すように、吸気孔１４が設けられている。さらに、排気孔１１の右側には、PCMCIA（Personal Comuputer Memory Card International Association）カード（PCカード）を挿入するためのスロット１２が設けられている。
【００１６】
表示部３の正面には、画像を表示するLCD（Liquid Crystal Display）２１が設けられており、その上端部には、撮像部２２が、表示部３に対して回動自在に設けられている。すなわち、この撮像部２２は、LCD２１と同一の方向と、その逆の方向（背面の方向）との間の１８０度の範囲の任意の位置に回動することができるようになされている。撮像部２２には、CCDビデオカメラ２３が取り付けられている。
【００１７】
表示部３の下側の本体側には、電源ランプPL、電池ランプBL、メッセージランプML、その他のLEDよりなるランプが設けられている。尚、図３に示す符号３１は、本体２の左側面に設けられた電源スイッチであり、図５に示す符号２５は、CCDビデオカメラ２３のフォーカスを調整する調整リングである。さらに、図６に示す符号２６は、本体２内に増設メモリを取り付けるための開口部を被覆する蓋であり、符号４１は、蓋２６のロックツメを外すためのピンを挿入する小孔である。 図７は、パーソナルコンピュータ１の内部の構成を表している。内部(PCI(Peripheral Componet Interconnect))バス５１には、CPU（Central Processing Unit）５２、必要に応じて挿入されるPCカード５３、RAM（Random Access Memory）５４、およびグラフィックチップ８１が接続されている。この内部バス５１は、外部(ISA(Industrial Standard Architecture))バス５５に接続されており、外部バス５５には、ハードディスクドライブ（HDD）５６、I/O（入出力）コントローラ５７、キーボードコントローラ５８、トラックポイントコントローラ５９、サウンドチップ６０、LCDコントローラ８３、モデム５０などが接続されている。
【００１８】
CPU５２は、各機能を統括するコントローラであり、PCカード５３は、オプションの機能を付加するとき適宜装着される。
【００１９】
RAM５４の中には、起動が完了した時点において、電子メールプログラム（アプリケーションプログラム）５４Ａ、オートパイロットプログラム（アプリケーションプログラム）５４Ｂ、そしてOS（基本プログラム）５４ＣがHDD５６から転送され、記憶される。
【００２０】
電子メールプログラム５４Ａは、電話回線のような通信回線などからネットワーク経由で通信文を授受するプログラムである。電子メールプログラム５４Ａは、特定機能としての着信メール取得機能を有している。この着信メール取得機能は、メールサーバ９３に対して、そのメールボックス９３Ａ内に自分（利用者）宛のメールが着信しているかどうかを確認して、自分宛のメールがあれば取得する処理を実行する。
【００２１】
オートパイロットプログラム５４Ｂは、予め設定された複数の処理（またはプログラム）などを、予め設定された順序で順次起動して、処理するプログラムである。
【００２２】
OS（基本プログラムソフトウェア）５４Ｃは、Windows95あるいはWindows98（商標）に代表される、コンピュータの基本的な動作を制御するものである。
【００２３】
一方、外部バス５５側のハードディスクドライブ（HDD）５６には、電子メールプログラム５６Ａ、オートパイロットプログラム５６Ｂ、OS（基本プログラムソフトウェア）５６Ｃが記憶されている。ハードディスクドライブ５６内のOS５６Ｃ、オートパイロットプログラム５６Ｂ、および電子メールプログラム５６Ａは、起動（ブートアップ）処理の過程で、RAM５４内に順次転送され、格納される。
【００２４】
I/Oコントローラ５７は、マイクロコントローラ６１を有し、このマイクロコントローラ６１には、I/Oインタフェース６２が設けられている。このマイクロコントローラ６１内では、I/Oインタフェース６２、CPU６３、RAM６４、ROM６９が相互に接続されて構成されている。このRAM６４は、キー入力ステイタスレジスタ６５、LED（発光ダイオード）制御レジスタ６６、設定時刻レジスタ６７、レジスタ６８を有している。設定時刻レジスタ６７は、ユーザが予め設定した時刻（起動条件）になると起動シーケンス制御部７６の動作を開始させる際に利用される。レジスタ６８は、予め設定された操作キーの組み合わせ（起動条件）と、起動すべきアプリケーションプログラムの対応を記憶するもので、その記憶された操作キーの組み合わせがユーザにより入力されると、その記憶されたアプリケーションプログラム（例えば電子メール）が起動されることになる。
【００２５】
キー入力ステイタスレジスタ６５は、ワンタッチ操作用のプログラマブルパワーキー（PPK）９が押されると、操作キーフラグが格納されるようになっている。LED制御レジスタ６６は、レジスタ６８に記憶されたアプリケーションプログラム（電子メール）の立上げ状態を表示するメッセージランプMLの点灯を制御するものである。設定時刻レジスタ６７は、所定の時刻を任意に設定することができるものである。
【００２６】
なお、このマイクロコントローラ６１には、バックアップ用のバッテリ７４が接続されており、各レジスタ６５，６６，６７の値は、本体２の電源がオフとされている状態においても保持されるようになっている。
【００２７】
マイクロコントローラ６１内のROM６９の中には、ウェイクアッププログラム７０、キー入力監視プログラム７１、LED制御プログラム７２が予め格納されている。このROM６９は、例えばEEPROM（electrically erasable and programmable read only memory）で構成されている。このEEPROMはフラッシュメモリとも呼ばれている。さらにマイクロコントローラ６１には、常時現在時刻をカウントするRTC（Real-Time Clock）７５が接続されている。
【００２８】
ROM６９の中のウェイクアッププログラム７０は、RTC７５から供給される現在時刻データに基づいて、設定時刻レジスタ６７に予め設定された時刻になったかどうかをチェックして、設定された時刻になると、所定の処理（またはプログラム）などの起動をするプログラムである。キー入力監視プログラム７１は、PPK９が利用者により押されたかどうかを常時監視するプログラムである。LED制御プログラム７２は、メッセージランプMLの点灯を制御するプログラムである。
【００２９】
ROM６９には、さらにBIOS（Basic Input/Output System）７３が書き込まれている。このBIOSとは、基本入出力システムのことをいい、OSやアプリケーションソフトウェアと周辺機器（ディスプレイ、キーボード、ハードディスクドライブなど）の間でのデータの受け渡し（入出力）を制御するソフトウェアプログラムである。
【００３０】
外部バス５５に接続されているキーボードコントローラ５８は、キーボード４からの入力をコントロールする。トラックポイントコントローラ５９は、トラックポイント５の入力を制御する。
【００３１】
サウンドチップ６０は、マイクロホン２４からの入力を取り込み、あるいは内蔵スピーカ８に対して音声信号を供給する。
【００３２】
モデム５０は、公衆電話回線９０、インターネットサービスプロバイダ９１を介して、インターネットなどの通信ネットワーク９２やメールサーバ９３などに接続することができる。
【００３３】
内部バス５１に接続されているグラフィックチップ８１には、CCDビデオカメラ２３で取り込んだ画像データが、処理部８２で処理された後、入力されるようになされている。グラフィックチップ８１は、処理部８２を介してCCDビデオカメラ２３より入力されたビデオデータを、内蔵するVRAM８１Ａに記憶し、適宜、これを読み出して、LCDコントローラ８３に出力する。LCDコントローラ８３は、グラフィックチップ８１より供給された画像データ（TTL(Transistor-Transistor Logic)信号）をLVDSドライバ８５に出力する。
【００３４】
並列直列変換器８４は、表示部３に内蔵される駆動装置８８ａ乃至８８ｃを駆動させる信号として並列に入力される信号を直列信号に変換し、LVDSドライバ８５に出力する。LCDコントローラ８３からの画像データと並列直列変換器８４からの直列信号をTTL信号で受信したLVDSドライバ８５は、受信したTTL信号を後述するLVDS信号に変換し、表示部３に出力する。
【００３５】
LVDSドライバ８５から送信されたLVDS信号は、表示部３のLVDSレシーバ８６によって再びTTL信号に変換され、変換された画像データは、LCD２１に出力され、表示される。LVDSレシーバ８６から出力された直列信号は、直列並列変換器８７によって並列信号に変換された後、駆動装置８８ａ乃至８８ｃに出力され、それぞれの駆動装置８８ａ乃至８８ｃが、駆動するようになされている。
【００３６】
電源スイッチ３１は、電源をオンまたはオフするとき操作される。半押しスイッチ３２は、シャッタボタン１０が半押し状態にされたときオンされ、全押しスイッチ３３は、シャッタボタン１０が全押し状態にされたときオンされる。反転スイッチ３４は、撮像部２２が１８０度回転されたとき（CCDビデオカメラ２３がLCD２１の反対側を撮像する方向に回転されたとき）、オンされるようになされている。
【００３７】
図８は、本体２のLVDSドライバ８５から表示部３のLVDSレシーバ８６に画像データを伝送する部分の詳細な構成例を示している。グラフィックチップ８１は、画像データ（TTL信号）を発生し、LCDコントローラ８３に出力する。画像データには、赤色信号、緑色信号、青色信号、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号が含まれている。
【００３８】
LCDコントローラ８３は、赤色信号、緑色信号、および青色信号について、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３から各々６ビットのデータTxIN０乃至TxIN５，TxIN６乃至TxIN１１，TxIN１２乃至TxIN１７を出力し、並列に（従って、合計１８ビットのデータとして）LVDSドライバ８５に送信する。
【００３９】
また、LCDコントローラ８３は、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号を、各々水平同期信号発信部１０４、垂直同期信号発信部１０５、イネーブル信号発信部１０６およびクロック信号発信部１０７から１ビットのデータTxIN１８，TxIN１９，TxIN２０として出力し、LVDSドライバ８５に送信する。
【００４０】
LVDSドライバ８５は、信号切替装置１１１、信号変換装置１１２、PLL(Phase Locked Loop)回路１１３、および差動信号発信回路１１４乃至１１７を有している。
【００４１】
信号切替装置１１１は、同期信号の伝送方式によって動作が異なる。同期信号の伝送方式は、水平同期信号と垂直同期信号を多重化し、イネーブル信号１ビットのみで同期信号を伝送する方式か、あるいは水平同期信号と垂直同期信号の各々を２ビットで同期信号を伝送する方式のいずれかである。
【００４２】
同期信号の伝送方式が、上述の前者であった場合（イネーブル信号１ビットのみの場合）、信号切替装置１１１は、イネーブル信号発信部１０６からのイネーブル信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されない水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号線（計２ビット）に、並列直列変換器８４から送信されてくる直列信号に直列信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４３】
また、同期信号の伝送方式が、上述の後者であった場合（水平同期信号と垂直同期信号の２ビットの場合）、信号切替装置１１１は、水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されていないイネーブル信号発信部１０６からの信号線（１ビット）に並列直列変換器８４から送信されてくる直列信号に直列信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４４】
尚、信号切替装置１１１は、水平同期信号発信部１０４、垂直同期信号発信部１０５およびイネーブル信号発信部１０６からの電源投入後最初に入力される信号の有無によって同期信号の伝送方式を判定し、以降はその判定された上記いずれかの同期信号の伝送方式に対応した処理が実行される。
【００４５】
信号変換装置１１２は、赤色信号発信部１０１、緑色信号発信部１０２、青色信号発信部１０３、および信号切替装置１１１から並列に送られてくる合計２１ビットの信号を受信し、３つの信号に変換し、差動信号発信回路１１４乃至１１６に出力する。
【００４６】
PLL回路１１３は、クロック信号発信部１０７から送られてくるクロック信号（TxCLKIN）に対して内部の発振回路の出力位相を同期させ、内部クロックとの間に生じる時間差を回路的に制御して調整し、高速なクロックアクセス時間や高速の動作周波数を実現する。このPLL回路１１３によって、発生されたクロック信号は、差動信号発信回路１１７に供給され、差動信号発信回路１１７は、差動信号としてのクロック信号（R1CLKIN+およびR1CLKIN-）を表示部３に出力する。
【００４７】
差動信号発信回路１１４乃至１１７は、受信した信号を差動信号に変換して出力する。この差動信号は、絶対値が同じで逆極性の２つの信号とされている。例えば、入力値が１Ｖであった場合、差動信号発信回路１１４乃至１１７は、１Ｖの信号と−１Ｖの信号の２つの信号を発生し、受信する場合、後述する差動信号受信回路１２４乃至１２７は、１Ｖの信号と−１Ｖの信号の差をとり、２で除する演算（（１−（−１））／２＝１）を行う。
【００４８】
上述の様に転送することによって、ノイズに対して強い信号の送信が可能となる。すなわち、例えば１Ｖの信号を送信した場合に生じたノイズが、αＶであった場合、受信側は、（１＋α）Ｖと（−１＋α）Ｖの信号を受信することになる。このときに上述のように差をとって２で除する（（（１＋α）−（−１＋α））／２＝１）ことによってノイズは、打ち消されるので、ノイズに対して強い信号の送受信が可能となる。
【００４９】
この様にLVDSドライバ８５は、TxIN０乃至２０とTxCLKINの合計２２ビットの並列信号を４つの信号として表示部３に出力する。
【００５０】
図９は、信号変換装置１１２が、受信した信号を３つの信号に変換し、差動信号発信回路１１４乃至１１６から出力させる際の送信信号（LVDS信号）に対する入力信号（TTL信号）の配置の例を示している。図９の例では、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３が出力する赤色信号TxIN０乃至TxIN５、緑色信号TxIN６乃至TxIN１１、および青色信号TxIN１２乃至TxIN１７が、それぞれ、１クロックの周期内にシリアルに配置されている。
【００５１】
水平同期信号と垂直同期信号がそれぞれ１ビットずつを用いて送られる場合、TxIN１８，TxIN１９が用いられ、最後の１ビットTxIN２０は、余剰ビットとなる。水平同期信号と垂直同期信号が、多重化され、１ビットのイネーブル信号として送られる場合、TxIN２０が用いられ、TxIN１８，TxIN１９の２ビットは余剰ビットとなる。この余剰ビットを用いて、駆動装置８８ａ乃至８８ｃを駆動させる信号が送られる。
【００５２】
図１０は、並列直列変換器８４が、入力された並列信号を直列信号に変換する例を示している。図１０において、表示部３に内蔵される駆動装置８８ａ乃至８８ｃを駆動させる信号をそれぞれ信号ａ乃至ｃで表現している。並列直列変換器８４は、並列に入力される信号ａ乃至ｃの信号を、クロック信号発信部１０７から入力されるクロック信号に同期して、直列の信号に変換し、出力する。このとき、信号の種類毎に所定のビット（図１０の例においては、４ビット）毎に、同期信号を入れて、信号の区別ができるようにする。この例では、水平同期信号発信部１０４から発信される画像データの水平同期信号を同期信号として、使用している。
【００５３】
尚、同期信号として垂直同期信号発信部１０５から発信される垂直同期信号または、イネーブル信号発信部１０６から発信されるイネーブル信号を用いるようにしてもよい。
【００５４】
一方、直列並列変換器８７は、並列直列変換器８４が発信する直列信号を受信した後、内蔵するメモリに一旦記憶し、信号切替装置１２１から出力される水平同期信号とPLL回路１２３から出力されるクロック信号に基づいて、内蔵するメモリに記憶された直列信号を分別することによって、並列信号に変換し、それぞれの信号を駆動装置８８ａ乃至８８ｃに出力する。
【００５５】
LVDSドライバ８５から送信されてくる４つの信号（実際には８本の信号線からの信号）は、差動信号受信回路１２４乃至１２７によって受信される。受信された信号は、各々の差動信号受信回路で上述のように、対となる信号と差がとられ、２で除された後、信号変換装置１２２およびPLL回路１２３に出力される。
【００５６】
信号変換装置１２２は、受信された３つの信号（LVDS信号）を、TTL信号に変換する。変換された出力信号は、LVDSドライバ８５の信号変換装置１１２に入力された信号TxIN０乃至TxIN２０に対応する信号RxOUT０乃至RxOUT２０として出力される。赤色信号として出力された信号RxOUT０乃至RxOUT５は、LCD２１の赤色信号受信部１３１に、緑色信号として出力された信号RxOUT６乃至RxOUT１１は、緑色信号受信部１３２に、青色信号として出力された信号RxOUT１２乃至RxOUT１７は、青色信号受信部１３３に、それぞれ出力される。水平同期信号、垂直同期信号、イネーブル信号、および直列信号として出力される信号RxOUT１８乃至RxOUT２０は、信号切替装置１２１に出力される。
【００５７】
信号切替装置１２１は、受信した信号RxOUT１８乃至２０の中から直列信号のフラグのついた直列信号のみを抽出し、直列並列変換器８７に出力する。それ以外の信号は、垂直同期信号、水平同期信号、またはイネーブル信号とみなして、それぞれを、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力する。
【００５８】
直列並列変換器８７に入力された直列信号は、同時に受信されるクロック信号および水平同期信号に基づいて、直列並列変換器８７によって、並列信号に変換され、駆動装置８８ａ乃至８８ｃに出力される。
【００５９】
PLL回路１２３に入力された信号は、LVDSドライバ８５のPLL回路１１３に入力されたクロック信号TxCLKINに対応するクロック信号RxCLKOUTに復調され、前述の直列並列変換器８７およびクロック信号受信部１３７に出力される。
【００６０】
LCD２１は、上述のように赤色信号受信部１３１、緑色信号受信部１３２、青色信号受信部１３３、水平同期信号受信部１３４、垂直同期信号受信部１３５、イネーブル信号受信部１３６、およびクロック信号受信部１３７のそれぞれで受信されたTTL信号に基づいて、画像データを表示する。
【００６１】
次に、図１１のフローチャートを参照して、本体２のCPU５２（または、CPU６３）が、画像信号と共に駆動装置８８ａ乃至８８ｃを駆動させる信号を表示部３に送信するときの動作について説明する。
【００６２】
CPU５２は、ステップＳ１１において、外部バス５５を介して駆動装置８８ａ乃至８８ｃの駆動用の信号ａ乃至ｃを並列に並列直列変換器８４に出力する。並列直列変換器８４は、LCDコントローラ８３のクロック信号発信部１０７からクロック信号を受信し、水平同期信号発信部１０４から同期信号として水平同期信号を受信すると共に、CPU５２から受信した信号ａ乃至ｃを、図１０に示すように並列信号から直列信号に変換する。
【００６３】
並列直列変換器８４は、ステップＳ１２において、変換した直列信号をLVDSドライバ８５の信号切替装置１１１に出力する。
【００６４】
信号切替装置１１１は、ステップＳ１３において、直列信号を受信し、ステップＳ１４において、使用されていない信号線に、並列直列変換器８４から送られてきた直列信号に直列信号のフラグを付けて供給し、信号変換装置１１２に送信する。上述の同期信号の伝送方式によって、使用されていない信号線は、水平同期信号および垂直同期信号の２ビットの信号線か、または、イネーブル信号の１ビットの信号線である。
【００６５】
ステップＳ１５において、信号変換装置１１２は、受信した全てのTTL信号をLVDS信号に変換し、差動信号発信装置１１４乃至１１６を介して表示部３に送信し、本体２の処理は終了する。
【００６６】
次に、図１２を参照して、表示部３の動作について説明する。LVDSドライバ８５からのLVDS信号を受信すると処理が開始され、ステップＳ２１において、信号変換装置１２２は、受信した全てのLVDS信号を、TTL信号に変換し、出力する。ステップＳ２２において、信号切替装置１２１は、信号変換装置１２２から出力されたTTL信号を受信する。
【００６７】
ステップＳ２３において、信号切替装置１２１は、受信したTTL信号の中から、直列信号のフラグを持つ、直列信号を抽出する。そして、信号切替装置１２１は、ステップＳ２４において、この抽出した直列信号だけを直列並列変換器８７に転送する。尚、直列信号のフラグを持たない信号は、水平同期信号、垂直同期信号、またはイネーブル信号とみなされ、それぞれ、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力される。
【００６８】
ステップＳ２５において、直列並列変換器８７は、転送されてきた直列信号を内蔵するメモリに記憶する。ステップＳ２６において、直列並列変換器８７は、水平同期信号を受信するまで待機し、水平同期信号を受信したと判定された場合、直列並列変換器８７は、ステップＳ２７において、受信した水平同期信号を基準として、内部のメモリに記憶されている直列信号を、並列信号に変換し、並列信号を駆動装置８８ａ乃至８８ｃのうち所定のものに出力し、その駆動装置を駆動させて、表示部３の処理が終了する。
【００６９】
尚、この例においては画像情報とは異なる信号として、表示部３に、LCD２１以外に、クロック信号の必要な３つの駆動装置を駆動させる信号を送信したが、４つ以上の駆動装置を駆動させる信号を送信するようにしても良い。
【００７０】
以上の様にして、画像データと共に画像データと異なる信号を送るようにしたので、特別に、画像データと異なる複数の駆動装置の信号用のケーブルやインターフェースを必要とせず、表示部３に内蔵される複数の駆動装置を駆動させる信号の高速な送信が可能となる。
【００７１】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００７２】
【発明の効果】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体によれば、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換し、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力するようにしたので余剰なビットを無駄なく使用できると共に、所定の信号とは異なる信号用にケーブルやインターフェースを増設することなく、高速な送信をすることができるようになる。
【図面の簡単な説明】
【図１】本発明を適用した携帯型パーソナルコンピュータの表示部を本体に対して開いた状態を示す外観斜視図である。
【図２】図１の携帯型パーソナルコンピュータの平面の構成を示す平面図である。
【図３】図１の携帯型パーソナルコンピュータの表示部を本体に対して閉塞した状態を示す左側面図である。
【図４】図１の携帯型パーソナルコンピュータの表示部を本体に対して１８０度開いた状態を示す右側面図である。
【図５】図３の携帯型パーソナルコンピュータの正面の構成を示す正面図である。
【図６】図４の携帯型パーソナルコンピュータの底面の構成を示す底面図である。
【図７】図１の携帯型パーソナルコンピュータの内部の電気的構成例を示すブロック図である。
【図８】本体のLVDSドライバから表示部のLVDSレシーバに画像データを伝送する部分の詳細な構成を示す図である。
【図９】 LVDS信号の送信におけるTTL信号の配置を説明する図である。
【図１０】並列直列変換器が並列信号を直列信号にする変換を説明する図である。
【図１１】本体が表示部に内蔵される３つの駆動装置を駆動させる信号を画像信号と共に送信するときの動作を説明するフローチャートである。
【図１２】画像信号と共に表示部に内蔵される３つの駆動装置を駆動させる信号を受信するときの表示部３の動作を説明するフローチャートである。
【符号の説明】
１ パーソナルコンピュータ， ２ 本体， ３ 表示部， ６１ マイクロコントローラ， ８１ グラフィックチップ， ８１Ａ VRAM， ８２ 処理部， ８３ LCDコントローラ， ８４ 並列直列変換器， ８５ LVDSドライバ， ８６ LVDSレシーバ， ８７ 直列並列変換器， ８８ａ乃至ｃ 駆動装置， １０１ 赤色信号発信部， １０２ 緑色信号発信部， １０３ 青色信号発信部， １０４ 水平同期信号発信部， １０５ 垂直同期信号発信部， １０６ イネーブル信号発信部， １０７ クロック信号発信部， １１１ 信号切替装置， １１２ 信号変換装置， １１３ PLL回路， １１４乃至１１７差動信号発信回路， １２１ 信号切替装置， １２２ 信号変換装置， １２３ PLL回路， １２４乃至１２７ 差動信号受信回路， １３１ 赤色信号受信部， １３２ 緑色信号受信部， １３３ 青色信号受信部， １３４ 水平同期信号受信部， １３５ 垂直同期信号受信部， １３６ イネーブル信号受信部， １３７ クロック信号受信部
【発明の属する技術分野】
本発明は、情報処理装置及び方法、並びに記録媒体に関し、特に、画像データの送信時に、画像データとは異なる信号を送信する情報処理装置及び方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
最近のデータ転送技術として、LVDS(Low Voltage Differential Signaling)が、一般的に普及しつつある。LVDSは、低電圧差動方式の信号送信方式であり、高速で大容量（約530Mbps乃至1365Mbps）のデータ転送が可能である。LVDS方式は、低電圧差動方式であるため、EMI(Electro-Magnetic Interference)による影響が小さくできるので、特に、EMIの影響を受けやすいディスプレイへの画像情報の転送などに最適である。
【０００３】
【発明が解決しようとする課題】
ところで、転送する画像情報には、同期信号が含まれており、その伝送方式には、２つの方式がある。伝送方式の１つは、１ビットのイネーブル信号に、水平同期信号と垂直同期信号を多重化して伝送する方式であり、もう１つの伝送方式は、水平同期信号と垂直同期信号を各々分けて２ビットで伝送する方式である。
【０００４】
この同期信号の伝送方式は、システムによって静的に決まるものであるが、LVDSには、水平同期信号、垂直同期信号、およびイネーブル信号のそれぞれについて１ビットずつ確保され、どちらの同期信号の伝送方式にも対応できるようになされている。
【０００５】
このため、例えば、パーソナルコンピュータの本体からLVDS方式で画像情報をディスプレイに転送し、画像を表示させるようにした場合、水平同期信号と垂直同期信号を多重化して１ビットのイネーブル信号で同期信号を伝送する方式を用いると、水平同期信号と垂直同期信号の２ビットの送信されていない余剰ビットが発生し、水平同期信号と垂直同期信号の各々を２ビットで伝送する同期信号の伝送方式を用いると、イネーブル信号の１ビットの送信されていない余剰ビットが発生するという課題があった。
【０００６】
また、例えば、ディスプレイの近傍に、ディスプレイ以外に、パーソナルコンピュータによって駆動させる駆動装置があった場合、上述のような余剰ビットがあるにも拘わらず、その駆動装置専用の信号線およびインターフェースを設けなければならないという課題があった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、LVDS方式により画像データを転送する際に、画像データと合わせて、画像データと異なる信号を送信させることにより、効率的に、かつ、省スペースで、データを転送することができるようにするものである。
【０００８】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置であって、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換手段と、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力する出力手段とを含むことを特徴とする。
【０００９】
請求項２に記載の情報処理方法は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置の情報処理方法であって、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力する出力ステップとを含むことを特徴とする。
【００１０】
請求項３に記載の記録媒体は、互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの同期信号の他方を含む、複数ビットの画像データの信号を伝送する情報処理装置に、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力するように出力を制御する出力制御ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを記録していることを特徴とする。
【００１１】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体においては、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号が直列の駆動信号に変換され、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号が出力され、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号が出力される。
【００１２】
【発明の実施の形態】
以下、本発明の情報処理装置の一実施の形態を図面を参照して説明する。
【００１３】
図１乃至図６は、本発明を適用した携帯型パーソナルコンピュータの構成例を表している。このパーソナルコンピュータ１は、ミニノート型のパーソナルコンピュータとされ、基本的に、本体２と、本体２に対して開閉自在とされている表示部３により構成されている。図１は、表示部３を本体２に対して開いた状態を示す外観斜視図、図２は、図１の平面図、図３は、表示部３を本体２に対して閉塞した状態を示す左側側面図、図４は、表示部３を本体２に対して１８０度開いた状態を示す右側側面図、図５は、図３の正面図、図６は、図４の底面図である。 本体２には、各種の文字や記号などを入力するとき操作されるキーボード４、マウスカーソルを移動するさせるときなどに操作されるトラックポイント（商標）５が、その上面に設けられている。また、本体２の上面には、音を出力するスピーカ８と、表示部３に設けられているCCDビデオカメラ２３で撮像するとき操作されるシャッタボタン１０がさらに設けられている。
【００１４】
表示部３の上端部には、ツメ１３が設けられており、図３に示すように、表示部３を本体２に対して閉塞した状態において、ツメ１３に対向する位置における本体２には、ツメ１３が嵌合する孔部６が設けられている。本体２の前面には、スライドレバー７が前面に平行に移動可能に設けられており、スライドレバー７は孔部６に嵌合したツメ１３と係合してロックし、またロック解除することができるようになっている。ロックを解除することにより、表示部３を本体２に対して回動することができる。ツメ１３の隣には、マイクロホン２４が取り付けられている。このマイクロホン２４は、図６にも示すように、背面からの音も収音できるようになされている。
【００１５】
本体２の正面にはまた、プログラマブルパワーキー（PPK）９が設けられている。本体２の右側面には、図４に示すように、排気孔１１が設けられており、本体２の前面下部には、図５に示すように、吸気孔１４が設けられている。さらに、排気孔１１の右側には、PCMCIA（Personal Comuputer Memory Card International Association）カード（PCカード）を挿入するためのスロット１２が設けられている。
【００１６】
表示部３の正面には、画像を表示するLCD（Liquid Crystal Display）２１が設けられており、その上端部には、撮像部２２が、表示部３に対して回動自在に設けられている。すなわち、この撮像部２２は、LCD２１と同一の方向と、その逆の方向（背面の方向）との間の１８０度の範囲の任意の位置に回動することができるようになされている。撮像部２２には、CCDビデオカメラ２３が取り付けられている。
【００１７】
表示部３の下側の本体側には、電源ランプPL、電池ランプBL、メッセージランプML、その他のLEDよりなるランプが設けられている。尚、図３に示す符号３１は、本体２の左側面に設けられた電源スイッチであり、図５に示す符号２５は、CCDビデオカメラ２３のフォーカスを調整する調整リングである。さらに、図６に示す符号２６は、本体２内に増設メモリを取り付けるための開口部を被覆する蓋であり、符号４１は、蓋２６のロックツメを外すためのピンを挿入する小孔である。 図７は、パーソナルコンピュータ１の内部の構成を表している。内部(PCI(Peripheral Componet Interconnect))バス５１には、CPU（Central Processing Unit）５２、必要に応じて挿入されるPCカード５３、RAM（Random Access Memory）５４、およびグラフィックチップ８１が接続されている。この内部バス５１は、外部(ISA(Industrial Standard Architecture))バス５５に接続されており、外部バス５５には、ハードディスクドライブ（HDD）５６、I/O（入出力）コントローラ５７、キーボードコントローラ５８、トラックポイントコントローラ５９、サウンドチップ６０、LCDコントローラ８３、モデム５０などが接続されている。
【００１８】
CPU５２は、各機能を統括するコントローラであり、PCカード５３は、オプションの機能を付加するとき適宜装着される。
【００１９】
RAM５４の中には、起動が完了した時点において、電子メールプログラム（アプリケーションプログラム）５４Ａ、オートパイロットプログラム（アプリケーションプログラム）５４Ｂ、そしてOS（基本プログラム）５４ＣがHDD５６から転送され、記憶される。
【００２０】
電子メールプログラム５４Ａは、電話回線のような通信回線などからネットワーク経由で通信文を授受するプログラムである。電子メールプログラム５４Ａは、特定機能としての着信メール取得機能を有している。この着信メール取得機能は、メールサーバ９３に対して、そのメールボックス９３Ａ内に自分（利用者）宛のメールが着信しているかどうかを確認して、自分宛のメールがあれば取得する処理を実行する。
【００２１】
オートパイロットプログラム５４Ｂは、予め設定された複数の処理（またはプログラム）などを、予め設定された順序で順次起動して、処理するプログラムである。
【００２２】
OS（基本プログラムソフトウェア）５４Ｃは、Windows95あるいはWindows98（商標）に代表される、コンピュータの基本的な動作を制御するものである。
【００２３】
一方、外部バス５５側のハードディスクドライブ（HDD）５６には、電子メールプログラム５６Ａ、オートパイロットプログラム５６Ｂ、OS（基本プログラムソフトウェア）５６Ｃが記憶されている。ハードディスクドライブ５６内のOS５６Ｃ、オートパイロットプログラム５６Ｂ、および電子メールプログラム５６Ａは、起動（ブートアップ）処理の過程で、RAM５４内に順次転送され、格納される。
【００２４】
I/Oコントローラ５７は、マイクロコントローラ６１を有し、このマイクロコントローラ６１には、I/Oインタフェース６２が設けられている。このマイクロコントローラ６１内では、I/Oインタフェース６２、CPU６３、RAM６４、ROM６９が相互に接続されて構成されている。このRAM６４は、キー入力ステイタスレジスタ６５、LED（発光ダイオード）制御レジスタ６６、設定時刻レジスタ６７、レジスタ６８を有している。設定時刻レジスタ６７は、ユーザが予め設定した時刻（起動条件）になると起動シーケンス制御部７６の動作を開始させる際に利用される。レジスタ６８は、予め設定された操作キーの組み合わせ（起動条件）と、起動すべきアプリケーションプログラムの対応を記憶するもので、その記憶された操作キーの組み合わせがユーザにより入力されると、その記憶されたアプリケーションプログラム（例えば電子メール）が起動されることになる。
【００２５】
キー入力ステイタスレジスタ６５は、ワンタッチ操作用のプログラマブルパワーキー（PPK）９が押されると、操作キーフラグが格納されるようになっている。LED制御レジスタ６６は、レジスタ６８に記憶されたアプリケーションプログラム（電子メール）の立上げ状態を表示するメッセージランプMLの点灯を制御するものである。設定時刻レジスタ６７は、所定の時刻を任意に設定することができるものである。
【００２６】
なお、このマイクロコントローラ６１には、バックアップ用のバッテリ７４が接続されており、各レジスタ６５，６６，６７の値は、本体２の電源がオフとされている状態においても保持されるようになっている。
【００２７】
マイクロコントローラ６１内のROM６９の中には、ウェイクアッププログラム７０、キー入力監視プログラム７１、LED制御プログラム７２が予め格納されている。このROM６９は、例えばEEPROM（electrically erasable and programmable read only memory）で構成されている。このEEPROMはフラッシュメモリとも呼ばれている。さらにマイクロコントローラ６１には、常時現在時刻をカウントするRTC（Real-Time Clock）７５が接続されている。
【００２８】
ROM６９の中のウェイクアッププログラム７０は、RTC７５から供給される現在時刻データに基づいて、設定時刻レジスタ６７に予め設定された時刻になったかどうかをチェックして、設定された時刻になると、所定の処理（またはプログラム）などの起動をするプログラムである。キー入力監視プログラム７１は、PPK９が利用者により押されたかどうかを常時監視するプログラムである。LED制御プログラム７２は、メッセージランプMLの点灯を制御するプログラムである。
【００２９】
ROM６９には、さらにBIOS（Basic Input/Output System）７３が書き込まれている。このBIOSとは、基本入出力システムのことをいい、OSやアプリケーションソフトウェアと周辺機器（ディスプレイ、キーボード、ハードディスクドライブなど）の間でのデータの受け渡し（入出力）を制御するソフトウェアプログラムである。
【００３０】
外部バス５５に接続されているキーボードコントローラ５８は、キーボード４からの入力をコントロールする。トラックポイントコントローラ５９は、トラックポイント５の入力を制御する。
【００３１】
サウンドチップ６０は、マイクロホン２４からの入力を取り込み、あるいは内蔵スピーカ８に対して音声信号を供給する。
【００３２】
モデム５０は、公衆電話回線９０、インターネットサービスプロバイダ９１を介して、インターネットなどの通信ネットワーク９２やメールサーバ９３などに接続することができる。
【００３３】
内部バス５１に接続されているグラフィックチップ８１には、CCDビデオカメラ２３で取り込んだ画像データが、処理部８２で処理された後、入力されるようになされている。グラフィックチップ８１は、処理部８２を介してCCDビデオカメラ２３より入力されたビデオデータを、内蔵するVRAM８１Ａに記憶し、適宜、これを読み出して、LCDコントローラ８３に出力する。LCDコントローラ８３は、グラフィックチップ８１より供給された画像データ（TTL(Transistor-Transistor Logic)信号）をLVDSドライバ８５に出力する。
【００３４】
並列直列変換器８４は、表示部３に内蔵される駆動装置８８ａ乃至８８ｃを駆動させる信号として並列に入力される信号を直列信号に変換し、LVDSドライバ８５に出力する。LCDコントローラ８３からの画像データと並列直列変換器８４からの直列信号をTTL信号で受信したLVDSドライバ８５は、受信したTTL信号を後述するLVDS信号に変換し、表示部３に出力する。
【００３５】
LVDSドライバ８５から送信されたLVDS信号は、表示部３のLVDSレシーバ８６によって再びTTL信号に変換され、変換された画像データは、LCD２１に出力され、表示される。LVDSレシーバ８６から出力された直列信号は、直列並列変換器８７によって並列信号に変換された後、駆動装置８８ａ乃至８８ｃに出力され、それぞれの駆動装置８８ａ乃至８８ｃが、駆動するようになされている。
【００３６】
電源スイッチ３１は、電源をオンまたはオフするとき操作される。半押しスイッチ３２は、シャッタボタン１０が半押し状態にされたときオンされ、全押しスイッチ３３は、シャッタボタン１０が全押し状態にされたときオンされる。反転スイッチ３４は、撮像部２２が１８０度回転されたとき（CCDビデオカメラ２３がLCD２１の反対側を撮像する方向に回転されたとき）、オンされるようになされている。
【００３７】
図８は、本体２のLVDSドライバ８５から表示部３のLVDSレシーバ８６に画像データを伝送する部分の詳細な構成例を示している。グラフィックチップ８１は、画像データ（TTL信号）を発生し、LCDコントローラ８３に出力する。画像データには、赤色信号、緑色信号、青色信号、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号が含まれている。
【００３８】
LCDコントローラ８３は、赤色信号、緑色信号、および青色信号について、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３から各々６ビットのデータTxIN０乃至TxIN５，TxIN６乃至TxIN１１，TxIN１２乃至TxIN１７を出力し、並列に（従って、合計１８ビットのデータとして）LVDSドライバ８５に送信する。
【００３９】
また、LCDコントローラ８３は、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号を、各々水平同期信号発信部１０４、垂直同期信号発信部１０５、イネーブル信号発信部１０６およびクロック信号発信部１０７から１ビットのデータTxIN１８，TxIN１９，TxIN２０として出力し、LVDSドライバ８５に送信する。
【００４０】
LVDSドライバ８５は、信号切替装置１１１、信号変換装置１１２、PLL(Phase Locked Loop)回路１１３、および差動信号発信回路１１４乃至１１７を有している。
【００４１】
信号切替装置１１１は、同期信号の伝送方式によって動作が異なる。同期信号の伝送方式は、水平同期信号と垂直同期信号を多重化し、イネーブル信号１ビットのみで同期信号を伝送する方式か、あるいは水平同期信号と垂直同期信号の各々を２ビットで同期信号を伝送する方式のいずれかである。
【００４２】
同期信号の伝送方式が、上述の前者であった場合（イネーブル信号１ビットのみの場合）、信号切替装置１１１は、イネーブル信号発信部１０６からのイネーブル信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されない水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号線（計２ビット）に、並列直列変換器８４から送信されてくる直列信号に直列信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４３】
また、同期信号の伝送方式が、上述の後者であった場合（水平同期信号と垂直同期信号の２ビットの場合）、信号切替装置１１１は、水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されていないイネーブル信号発信部１０６からの信号線（１ビット）に並列直列変換器８４から送信されてくる直列信号に直列信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４４】
尚、信号切替装置１１１は、水平同期信号発信部１０４、垂直同期信号発信部１０５およびイネーブル信号発信部１０６からの電源投入後最初に入力される信号の有無によって同期信号の伝送方式を判定し、以降はその判定された上記いずれかの同期信号の伝送方式に対応した処理が実行される。
【００４５】
信号変換装置１１２は、赤色信号発信部１０１、緑色信号発信部１０２、青色信号発信部１０３、および信号切替装置１１１から並列に送られてくる合計２１ビットの信号を受信し、３つの信号に変換し、差動信号発信回路１１４乃至１１６に出力する。
【００４６】
PLL回路１１３は、クロック信号発信部１０７から送られてくるクロック信号（TxCLKIN）に対して内部の発振回路の出力位相を同期させ、内部クロックとの間に生じる時間差を回路的に制御して調整し、高速なクロックアクセス時間や高速の動作周波数を実現する。このPLL回路１１３によって、発生されたクロック信号は、差動信号発信回路１１７に供給され、差動信号発信回路１１７は、差動信号としてのクロック信号（R1CLKIN+およびR1CLKIN-）を表示部３に出力する。
【００４７】
差動信号発信回路１１４乃至１１７は、受信した信号を差動信号に変換して出力する。この差動信号は、絶対値が同じで逆極性の２つの信号とされている。例えば、入力値が１Ｖであった場合、差動信号発信回路１１４乃至１１７は、１Ｖの信号と−１Ｖの信号の２つの信号を発生し、受信する場合、後述する差動信号受信回路１２４乃至１２７は、１Ｖの信号と−１Ｖの信号の差をとり、２で除する演算（（１−（−１））／２＝１）を行う。
【００４８】
上述の様に転送することによって、ノイズに対して強い信号の送信が可能となる。すなわち、例えば１Ｖの信号を送信した場合に生じたノイズが、αＶであった場合、受信側は、（１＋α）Ｖと（−１＋α）Ｖの信号を受信することになる。このときに上述のように差をとって２で除する（（（１＋α）−（−１＋α））／２＝１）ことによってノイズは、打ち消されるので、ノイズに対して強い信号の送受信が可能となる。
【００４９】
この様にLVDSドライバ８５は、TxIN０乃至２０とTxCLKINの合計２２ビットの並列信号を４つの信号として表示部３に出力する。
【００５０】
図９は、信号変換装置１１２が、受信した信号を３つの信号に変換し、差動信号発信回路１１４乃至１１６から出力させる際の送信信号（LVDS信号）に対する入力信号（TTL信号）の配置の例を示している。図９の例では、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３が出力する赤色信号TxIN０乃至TxIN５、緑色信号TxIN６乃至TxIN１１、および青色信号TxIN１２乃至TxIN１７が、それぞれ、１クロックの周期内にシリアルに配置されている。
【００５１】
水平同期信号と垂直同期信号がそれぞれ１ビットずつを用いて送られる場合、TxIN１８，TxIN１９が用いられ、最後の１ビットTxIN２０は、余剰ビットとなる。水平同期信号と垂直同期信号が、多重化され、１ビットのイネーブル信号として送られる場合、TxIN２０が用いられ、TxIN１８，TxIN１９の２ビットは余剰ビットとなる。この余剰ビットを用いて、駆動装置８８ａ乃至８８ｃを駆動させる信号が送られる。
【００５２】
図１０は、並列直列変換器８４が、入力された並列信号を直列信号に変換する例を示している。図１０において、表示部３に内蔵される駆動装置８８ａ乃至８８ｃを駆動させる信号をそれぞれ信号ａ乃至ｃで表現している。並列直列変換器８４は、並列に入力される信号ａ乃至ｃの信号を、クロック信号発信部１０７から入力されるクロック信号に同期して、直列の信号に変換し、出力する。このとき、信号の種類毎に所定のビット（図１０の例においては、４ビット）毎に、同期信号を入れて、信号の区別ができるようにする。この例では、水平同期信号発信部１０４から発信される画像データの水平同期信号を同期信号として、使用している。
【００５３】
尚、同期信号として垂直同期信号発信部１０５から発信される垂直同期信号または、イネーブル信号発信部１０６から発信されるイネーブル信号を用いるようにしてもよい。
【００５４】
一方、直列並列変換器８７は、並列直列変換器８４が発信する直列信号を受信した後、内蔵するメモリに一旦記憶し、信号切替装置１２１から出力される水平同期信号とPLL回路１２３から出力されるクロック信号に基づいて、内蔵するメモリに記憶された直列信号を分別することによって、並列信号に変換し、それぞれの信号を駆動装置８８ａ乃至８８ｃに出力する。
【００５５】
LVDSドライバ８５から送信されてくる４つの信号（実際には８本の信号線からの信号）は、差動信号受信回路１２４乃至１２７によって受信される。受信された信号は、各々の差動信号受信回路で上述のように、対となる信号と差がとられ、２で除された後、信号変換装置１２２およびPLL回路１２３に出力される。
【００５６】
信号変換装置１２２は、受信された３つの信号（LVDS信号）を、TTL信号に変換する。変換された出力信号は、LVDSドライバ８５の信号変換装置１１２に入力された信号TxIN０乃至TxIN２０に対応する信号RxOUT０乃至RxOUT２０として出力される。赤色信号として出力された信号RxOUT０乃至RxOUT５は、LCD２１の赤色信号受信部１３１に、緑色信号として出力された信号RxOUT６乃至RxOUT１１は、緑色信号受信部１３２に、青色信号として出力された信号RxOUT１２乃至RxOUT１７は、青色信号受信部１３３に、それぞれ出力される。水平同期信号、垂直同期信号、イネーブル信号、および直列信号として出力される信号RxOUT１８乃至RxOUT２０は、信号切替装置１２１に出力される。
【００５７】
信号切替装置１２１は、受信した信号RxOUT１８乃至２０の中から直列信号のフラグのついた直列信号のみを抽出し、直列並列変換器８７に出力する。それ以外の信号は、垂直同期信号、水平同期信号、またはイネーブル信号とみなして、それぞれを、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力する。
【００５８】
直列並列変換器８７に入力された直列信号は、同時に受信されるクロック信号および水平同期信号に基づいて、直列並列変換器８７によって、並列信号に変換され、駆動装置８８ａ乃至８８ｃに出力される。
【００５９】
PLL回路１２３に入力された信号は、LVDSドライバ８５のPLL回路１１３に入力されたクロック信号TxCLKINに対応するクロック信号RxCLKOUTに復調され、前述の直列並列変換器８７およびクロック信号受信部１３７に出力される。
【００６０】
LCD２１は、上述のように赤色信号受信部１３１、緑色信号受信部１３２、青色信号受信部１３３、水平同期信号受信部１３４、垂直同期信号受信部１３５、イネーブル信号受信部１３６、およびクロック信号受信部１３７のそれぞれで受信されたTTL信号に基づいて、画像データを表示する。
【００６１】
次に、図１１のフローチャートを参照して、本体２のCPU５２（または、CPU６３）が、画像信号と共に駆動装置８８ａ乃至８８ｃを駆動させる信号を表示部３に送信するときの動作について説明する。
【００６２】
CPU５２は、ステップＳ１１において、外部バス５５を介して駆動装置８８ａ乃至８８ｃの駆動用の信号ａ乃至ｃを並列に並列直列変換器８４に出力する。並列直列変換器８４は、LCDコントローラ８３のクロック信号発信部１０７からクロック信号を受信し、水平同期信号発信部１０４から同期信号として水平同期信号を受信すると共に、CPU５２から受信した信号ａ乃至ｃを、図１０に示すように並列信号から直列信号に変換する。
【００６３】
並列直列変換器８４は、ステップＳ１２において、変換した直列信号をLVDSドライバ８５の信号切替装置１１１に出力する。
【００６４】
信号切替装置１１１は、ステップＳ１３において、直列信号を受信し、ステップＳ１４において、使用されていない信号線に、並列直列変換器８４から送られてきた直列信号に直列信号のフラグを付けて供給し、信号変換装置１１２に送信する。上述の同期信号の伝送方式によって、使用されていない信号線は、水平同期信号および垂直同期信号の２ビットの信号線か、または、イネーブル信号の１ビットの信号線である。
【００６５】
ステップＳ１５において、信号変換装置１１２は、受信した全てのTTL信号をLVDS信号に変換し、差動信号発信装置１１４乃至１１６を介して表示部３に送信し、本体２の処理は終了する。
【００６６】
次に、図１２を参照して、表示部３の動作について説明する。LVDSドライバ８５からのLVDS信号を受信すると処理が開始され、ステップＳ２１において、信号変換装置１２２は、受信した全てのLVDS信号を、TTL信号に変換し、出力する。ステップＳ２２において、信号切替装置１２１は、信号変換装置１２２から出力されたTTL信号を受信する。
【００６７】
ステップＳ２３において、信号切替装置１２１は、受信したTTL信号の中から、直列信号のフラグを持つ、直列信号を抽出する。そして、信号切替装置１２１は、ステップＳ２４において、この抽出した直列信号だけを直列並列変換器８７に転送する。尚、直列信号のフラグを持たない信号は、水平同期信号、垂直同期信号、またはイネーブル信号とみなされ、それぞれ、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力される。
【００６８】
ステップＳ２５において、直列並列変換器８７は、転送されてきた直列信号を内蔵するメモリに記憶する。ステップＳ２６において、直列並列変換器８７は、水平同期信号を受信するまで待機し、水平同期信号を受信したと判定された場合、直列並列変換器８７は、ステップＳ２７において、受信した水平同期信号を基準として、内部のメモリに記憶されている直列信号を、並列信号に変換し、並列信号を駆動装置８８ａ乃至８８ｃのうち所定のものに出力し、その駆動装置を駆動させて、表示部３の処理が終了する。
【００６９】
尚、この例においては画像情報とは異なる信号として、表示部３に、LCD２１以外に、クロック信号の必要な３つの駆動装置を駆動させる信号を送信したが、４つ以上の駆動装置を駆動させる信号を送信するようにしても良い。
【００７０】
以上の様にして、画像データと共に画像データと異なる信号を送るようにしたので、特別に、画像データと異なる複数の駆動装置の信号用のケーブルやインターフェースを必要とせず、表示部３に内蔵される複数の駆動装置を駆動させる信号の高速な送信が可能となる。
【００７１】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００７２】
【発明の効果】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体によれば、画像データの信号に使用するクロック信号と、画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換し、第１のビットの同期信号の一方が出力される場合、第２のビットの直列の駆動信号を出力し、第２のビットの同期信号の他方が出力される場合、第１のビットの直列の駆動信号を出力するようにしたので余剰なビットを無駄なく使用できると共に、所定の信号とは異なる信号用にケーブルやインターフェースを増設することなく、高速な送信をすることができるようになる。
【図面の簡単な説明】
【図１】本発明を適用した携帯型パーソナルコンピュータの表示部を本体に対して開いた状態を示す外観斜視図である。
【図２】図１の携帯型パーソナルコンピュータの平面の構成を示す平面図である。
【図３】図１の携帯型パーソナルコンピュータの表示部を本体に対して閉塞した状態を示す左側面図である。
【図４】図１の携帯型パーソナルコンピュータの表示部を本体に対して１８０度開いた状態を示す右側面図である。
【図５】図３の携帯型パーソナルコンピュータの正面の構成を示す正面図である。
【図６】図４の携帯型パーソナルコンピュータの底面の構成を示す底面図である。
【図７】図１の携帯型パーソナルコンピュータの内部の電気的構成例を示すブロック図である。
【図８】本体のLVDSドライバから表示部のLVDSレシーバに画像データを伝送する部分の詳細な構成を示す図である。
【図９】 LVDS信号の送信におけるTTL信号の配置を説明する図である。
【図１０】並列直列変換器が並列信号を直列信号にする変換を説明する図である。
【図１１】本体が表示部に内蔵される３つの駆動装置を駆動させる信号を画像信号と共に送信するときの動作を説明するフローチャートである。
【図１２】画像信号と共に表示部に内蔵される３つの駆動装置を駆動させる信号を受信するときの表示部３の動作を説明するフローチャートである。
【符号の説明】
１ パーソナルコンピュータ， ２ 本体， ３ 表示部， ６１ マイクロコントローラ， ８１ グラフィックチップ， ８１Ａ VRAM， ８２ 処理部， ８３ LCDコントローラ， ８４ 並列直列変換器， ８５ LVDSドライバ， ８６ LVDSレシーバ， ８７ 直列並列変換器， ８８ａ乃至ｃ 駆動装置， １０１ 赤色信号発信部， １０２ 緑色信号発信部， １０３ 青色信号発信部， １０４ 水平同期信号発信部， １０５ 垂直同期信号発信部， １０６ イネーブル信号発信部， １０７ クロック信号発信部， １１１ 信号切替装置， １１２ 信号変換装置， １１３ PLL回路， １１４乃至１１７差動信号発信回路， １２１ 信号切替装置， １２２ 信号変換装置， １２３ PLL回路， １２４乃至１２７ 差動信号受信回路， １３１ 赤色信号受信部， １３２ 緑色信号受信部， １３３ 青色信号受信部， １３４ 水平同期信号受信部， １３５ 垂直同期信号受信部， １３６ イネーブル信号受信部， １３７ クロック信号受信部
Claims (3)
- 互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの前記同期信号の他方を含む、複数ビットの前記画像データの信号を伝送する情報処理装置において、
前記画像データの信号に使用するクロック信号と、前記画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換手段と、
前記第１のビットの前記同期信号の一方が出力される場合、前記第２のビットの前記直列の駆動信号を出力し、前記第２のビットの前記同期信号の他方が出力される場合、前記第１のビットの前記直列の駆動信号を出力する出力手段と
を含むことを特徴とする情報処理装置。 - 互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの前記同期信号の他方を含む、複数ビットの前記画像データの信号を伝送する情報処理装置の情報処理方法において、
前記画像データの信号に使用するクロック信号と、前記画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、
前記第１のビットの前記同期信号の一方が出力される場合、前記第２のビットの前記直列の駆動信号を出力し、前記第２のビットの前記同期信号の他方が出力される場合、前記第１のビットの前記直列の駆動信号を出力する出力ステップと
を含むことを特徴とする情報処理方法。 - 互いに異なる複数の伝送方式の第１のビットの同期信号の一方を含む、複数ビットの画像データの信号を伝送するか、または第２のビットの前記同期信号の他方を含む、複数ビットの前記画像データの信号を伝送する情報処理装置に、
前記画像データの信号に使用するクロック信号と、前記画像データの信号に使用する同期信号とに基づいて、駆動装置を駆動する並列の駆動信号を直列の駆動信号に変換する変換ステップと、
前記第１のビットの前記同期信号の一方が出力される場合、前記第２のビットの前記直列の駆動信号を出力し、前記第２のビットの前記同期信号の他方が出力される場合、前記第１のビットの前記直列の駆動信号を出力するように出力を制御する出力制御ステップと
を含む処理を実行させるコンピュータが読み取り可能なプログラムを記録していることを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07725699A JP4284569B2 (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び方法、並びに記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07725699A JP4284569B2 (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び方法、並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278652A JP2000278652A (ja) | 2000-10-06 |
| JP4284569B2 true JP4284569B2 (ja) | 2009-06-24 |
Family
ID=13628786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07725699A Expired - Fee Related JP4284569B2 (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び方法、並びに記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4284569B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253985A (ja) * | 2005-03-10 | 2006-09-21 | Ricoh Co Ltd | 画像データ伝送装置、画像読取装置、画像処理装置及び画像形成装置 |
| KR100782305B1 (ko) | 2006-01-09 | 2007-12-06 | 삼성전자주식회사 | 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법 |
-
1999
- 1999-03-23 JP JP07725699A patent/JP4284569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000278652A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3126994B1 (en) | Methods to send extra information in-band on inter-integrated circuit (i2c) bus | |
| CN101248665B (zh) | 在多媒体系统中控制功率状态的方法 | |
| JP6429551B2 (ja) | 車両用イーサネットのための制御器及びその制御方法 | |
| KR101408457B1 (ko) | 직류 밸런스 제어를 갖는 클럭 에지 변조 직렬 링크를 이용하는 신호 수신기 | |
| JP3827332B2 (ja) | 高度統合イーサネット・ネットワーク要素 | |
| TWI417703B (zh) | 相容於通用序列匯流排協定之時脈同步方法 | |
| US9219598B2 (en) | Circuit arrangement and method for transmitting signals | |
| JP2004213661A (ja) | 外部システムとデータ交換するパーソナル携帯用情報端末機及びデータ交換方法 | |
| US9489335B2 (en) | Circuit arrangement and method for transmitting signals | |
| US20130227187A1 (en) | Operation of Video Source and Sink With Hot Plug Detection Not Asserted | |
| CN101662453A (zh) | 一种针对协同标准的数据转换方法及设备 | |
| JP4192327B2 (ja) | 情報処理装置及び方法、並びに提供媒体 | |
| US9231755B2 (en) | Circuit arrangement and method for transmitting signals | |
| JP4284569B2 (ja) | 情報処理装置及び方法、並びに記録媒体 | |
| US9455751B2 (en) | Circuit arrangement and method for transmitting signals | |
| US20050220232A1 (en) | Circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (PAM-3) channel | |
| JP4292618B2 (ja) | 情報処理装置及び方法、並びに記録媒体 | |
| JP2004072344A (ja) | 多重化ｌｖｄｓインタフェースを備えたデータ伝送システム | |
| KR101109904B1 (ko) | 모바일 디스플레이 디지털 인터페이스를 위한 패킷 구조 | |
| JP2015126445A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| US9231756B2 (en) | Circuit arrangement and method for transmitting signals | |
| US9197361B2 (en) | Sending arrangement and method for transmitting signals | |
| KR100646331B1 (ko) | 모바일 장치의 데이터 전송 장치 및 방법 | |
| JP4326124B2 (ja) | 多重化装置 | |
| JPH1188442A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |