JP2015154304A - 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム - Google Patents

増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム Download PDF

Info

Publication number
JP2015154304A
JP2015154304A JP2014027194A JP2014027194A JP2015154304A JP 2015154304 A JP2015154304 A JP 2015154304A JP 2014027194 A JP2014027194 A JP 2014027194A JP 2014027194 A JP2014027194 A JP 2014027194A JP 2015154304 A JP2015154304 A JP 2015154304A
Authority
JP
Japan
Prior art keywords
amplifier circuit
differential amplifier
circuit
inverting input
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014027194A
Other languages
English (en)
Inventor
茂夫 今井
Shigeo Imai
茂夫 今井
心治 中塚
Shinji Nakatsuka
心治 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014027194A priority Critical patent/JP2015154304A/ja
Priority to US14/471,194 priority patent/US9350306B2/en
Publication of JP2015154304A publication Critical patent/JP2015154304A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45171—Indexing scheme relating to differential amplifiers the input signal being switched to the one or more input terminals of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】入力信号の仕様に対応しつつ、回路面積を削減することが可能な増幅回路を提供する。【解決手段】増幅回路は、第１の出力端子に出力が接続された第１の差動増幅回路を備える。増幅回路は、前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗を備える。増幅回路は、第２の出力端子に出力が接続された第２の差動増幅回路を備える。増幅回路は、前記第２の差動増幅回路の出力と前記第２の差動増幅回路の反転入力との間に接続された第２の帰還抵抗を備える。増幅回路は、第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路を備える。【選択図】図１

Description

本発明の実施形態は、増幅回路、増幅装置、ＡＦＥ（Analog Front End）回路、および、信号処理システムに関する。
従来、例えば、センシングした物理情報をプロセッサで処理・活用する場合、センサーの出力（アナログ値）をデジタル値に変換するためには、A/D変換前にセンサーの出力を計測用ＡＤＣの入力信号仕様に調整する増幅回路が必要になる。
そして、このセンサーの出力形式は、大別すると、電圧、電流に分類される。したがって、各種のセンサー出力（電圧、電流）に応じた増幅回路およびそれを用いたAFE回路を用意する必要があり、増幅回路およびそれを用いたAFE回路のチップ占有面積が大きくなる。
特開２００３−２４３９５４
入力信号の仕様に対応しつつ、回路面積を削減することが可能な増幅回路を提供する。
実施例に従った増幅回路は、第１の出力端子に出力が接続された第１の差動増幅回路を備える。増幅回路は、前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗を備える。増幅回路は、第２の出力端子に出力が接続された第２の差動増幅回路を備える。増幅回路は、第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路を備える。
前記切換回路は、前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の反転入力と前記第２の差動増幅回路の反転入力との間が抵抗を介して接続された第１の切換状態と、前記第１の入力端子と前記第１の差動増幅回路の反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の非反転入力と前記第２の差動増幅回路の非反転入力とが固定電位に接続された第２の切換状態と、を切り換える。
図１は、実施例１に係る増幅回路１００の構成の一例を示す図である。 図２は、図１に示す増幅回路１００が適用される信号処理システムの構成の一例を示す図である。 図３は、図１に示す増幅回路１００が適用される信号処理システムの構成の他の例を示す図である。
以下、各実施例について図面に基づいて説明する。
図１は、実施例１に係る増幅回路１００の構成の一例を示す図である。
図１に示すように、増幅回路１００は、第１の入力端子ＩＮＰと、第２の入力端子ＩＮＮと、第１の出力端子ＯＵＴＰと、第２の出力端子ＯＵＴＮと、第１の差動増幅回路Ａ１と、第２の差動増幅回路Ａ２と、第１の帰還抵抗Ｒｆ１と、第２の帰還抵抗Ｒｆ２と、切換回路ＳＣと、制御回路ＣＯＮと、を備える。
第１の入力端子ＩＮＰは、電圧ＶＩＮＰ（又は電流ＩＩＮＰ）が入力されるようになっている。
第２の入力端子ＩＮＮは、電圧ＶＩＮＮ（又は電流ＩＩＮＮ）が入力されるようになっている。
第１の出力端子ＯＵＴＰは、電圧ＶＯＵＴＰが出力されるようになっている。
第２の出力端子ＯＵＴＮは、電圧ＶＯＵＴＮが出力されるようになっている。
第１の差動増幅回路Ａ１は、第１の出力端子ＯＵＴＰに出力が接続されている。
第１の帰還抵抗Ｒｆ１は、第１の差動増幅回路Ａ１の出力と第１の差動増幅回路Ａ１の反転入力との間に接続されている。
第２の差動増幅回路Ａ２は、第２の出力端子ＯＵＴＮに出力が接続されている。
第２の帰還抵抗Ｒｆ２は、第２の差動増幅回路Ａ２の出力と第２の差動増幅回路Ａ２の反転入力との間に接続されている。
なお、第１の帰還抵抗Ｒｆ１および第２の帰還抵抗Ｒｆ２は、例えば、可変抵抗である。
そして、第１の帰還抵抗Ｒｆ１の抵抗値は、第２の帰還抵抗Ｒｆ２の抵抗値と等しくなるように設定されている。
また、切換回路ＳＣは、第１の入力端子ＩＮＰおよび第２の入力端子ＩＮＮに入力された信号を、それぞれ切り換えて、第１の差動増幅回路Ａ１の非反転入力および第２の差動増幅回路Ａ２の非反転入力に、または、第１の差動増幅回路Ａ１の反転入力および第２の差動増幅回路Ａ２の反転入力に供給する。
この切換回路ＳＣは、例えば、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の反転入力と第２の差動増幅回路Ａ２の反転入力との間が中間抵抗Ｒｇを介して接続された第１の切換状態（図１に示す状態）になる。なお、この中間抵抗Ｒｇは、可変抵抗であってもよい。
この第１の切換状態では、増幅回路１００は、電圧入力型ＡＭＰとして動作する。
また、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の非反転入力と第２の差動増幅回路Ａ２の非反転入力とが固定電位ＶＣＭに接続された第２の切換状態になる。
この第２の切換状態では、増幅回路１００は、電流入力型ＡＭＰとして動作する。
このように、切換回路ＳＣが上記第１の切換状態と第２の切換状態とを切り換えることにより、増幅回路１００は、入力信号の仕様が異なる電圧入力型ＡＭＰまたは電流入力型ＡＭＰとして動作することができる。
この切換回路ＳＣは、例えば、図１に示すように、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、第５のスイッチ素子ＳＷ５と、第６のスイッチ素子ＳＷ６と、第７のスイッチ素子ＳＷ７と、第８のスイッチ素子ＳＷ８と、中間抵抗Ｒｇと、を有する。なお、第１ないし第８のスイッチ素子ＳＷ１〜ＳＷ８は、例えば、ＭＯＳトランジスタである。
第１のスイッチ素子ＳＷ１は、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間に接続されている。
第２のスイッチ素子ＳＷ２は、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間に接続されている。
第３のスイッチ素子ＳＷ３は、一端が第１の差動増幅回路Ａ１の反転入力に接続されている。
第４のスイッチ素子ＳＷ４は、一端が第２の差動増幅回路Ａ２の反転入力に接続されている。
中間抵抗Ｒｇは、第３のスイッチ素子ＳＷ３の他端と第４のスイッチ素子ＳＷ４の他端との間に接続されている。
第５のスイッチ素子ＳＷ５は、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間に接続されている。
第６のスイッチ素子ＳＷ６は、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間に接続されている。
第７のスイッチ素子ＳＷ７は、第１の差動増幅回路Ａ１の非反転入力と固定電位ＶＣＭとの間に接続されている。
第８のスイッチ素子ＳＷ８は、第２の差動増幅回路Ａ２の非反転入力と固定電位ＶＣＭとの間に接続されている。
なお、固定電位ＶＣＭは、例えば、接地電位である。また、固定電位ＶＣＭは、電源電圧の1／2であってもよい。
また、制御回路ＣＯＮは、外部信号に応じて、第１ないし第８のスイッチ素子ＳＷ１〜ＳＷ８を制御する。
ここで、以上のような構成を有する増幅回路１００の動作の一例について説明する。
例えば、切換回路ＳＣは、第１、２、３、４のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をオンし且つ第５、６、７、８のスイッチ素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８をオフする。
これにより、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の反転入力と第２の差動増幅回路Ａ２の反転入力との間が中間抵抗Ｒｇを介して接続された第１の切換状態になる。
この第１の切換状態では、増幅回路１００の出力信号（電圧ＶＯＵＴＰ−電圧ＶＯＵＴＮ）と入力信号（電圧ＶＩＮＰ−電圧ＶＩＮＮ）とは、以下の式（１）に示す関係になる。なお、式（１）において、第１、第２の帰還抵抗Ｒｆ１、Ｒｆ２の抵抗値をＲｆとし、中間抵抗Ｒｇの抵抗値をＲｇとしている。
Figure 2015154304
 この式（１）に示すように、増幅回路１００は、電圧入力型ＡＭＰとして動作する。
一方、切換回路ＳＣは、第１、２、３、４のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をオフし且つ第５、６、７、８のスイッチ素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８をオンする。
これにより、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の非反転入力と第２の差動増幅回路Ａ２の非反転入力とが固定電位ＶＣＭに接続された第２の切換状態になる。
この第２の切換状態では、増幅回路１００の出力信号（電圧ＶＯＵＴＰ−電圧ＶＯＵＴＮ）と入力信号（電流ＩＩＮＰ−電流ＩＩＮＮ）とは、以下の式（２）示す関係になる。なお、式（２）において、第１、第２の帰還抵抗Ｒｆ１、Ｒｆ２の抵抗値をＲｆとし、中間抵抗Ｒｇの抵抗値をＲｇとしている。
Figure 2015154304
 この式（２）に示すように、増幅回路１００は、電流入力型ＡＭＰとして動作する。
このように、切換回路ＳＣが上記第１の切換状態と第２の切換状態とを切り換えることにより、増幅回路１００は、入力信号の仕様が異なる電圧入力型ＡＭＰまたは電流入力型ＡＭＰとして動作することができる。
すなわち、増幅回路１００は、入力信号の仕様が異なっても差動増幅回路を併用できるため、回路面積を削減することができる。
以上のように、本実施例１に係る増幅回路１００によれば、入力信号の仕様に対応しつつ、回路面積を削減することができる。
次に、以上のような構成を有する増幅回路１００が適用される信号処理システムの構成の例について説明する。
図２は、図１に示す増幅回路１００が適用される信号処理システムの構成の一例を示す図である。
図２に示すように、信号処理システム１０００は、ＡＦＥ回路２００と、このＡＦＥ回路２００が出力したデジタル信号を処理するデジタル信号処理回路３００と、を備える。
ＡＦＥ回路２００は、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力された信号を増幅して、第１の出力端子ＯＵＴＰと第２の出力端子ＯＵＴＮに出力する増幅回路１００と、この増幅回路１００が出力した信号をアナログ／デジタル変換するＡＤＣ回路１０１と、を備える。
すなわち、このＡＦＥ回路２００は、図１に示す増幅回路１００の後段に、AMP出力をデジタル信号に変換するＡＤＣ回路１０１を具備し、電圧入力と電流入力にConfigurableに対応できる。
また、デジタル信号処理回路３００は、ハイパスフィルタ３０１と、ロウパスフィルタ３０２と、増幅部３０３と、を備える。
ハイパスフィルタ３０１は、ＡＦＥ回路２００が出力した信号が入力され、フィルタリングした信号を出力する。
ロウパスフィルタ３０２は、ハイパスフィルタ３０１が出力した信号が入力され、フィルタリングした信号を出力する。
増幅部３０３は、ロウパスフィルタ３０２が出力した信号を増幅して出力する。
このように、信号処理システム１０００は、ＡＦＥ回路２００の後段に、変換デジタル信号からDC成分や不要成分を除去するフィルタ機能や、信号を増幅する増幅機能をデジタル信号で実現するデジタル信号処理回路３００を具備し、電圧入力と電流入力にConfigurableに対応し、デジタル信号処理による高性能なフィルタおよび増幅機能を有する。
また、図３は、図１に示す増幅回路１００が適用される信号処理システムの構成の他の例を示す図である。
図３に示すように、信号処理システム２０００は、増幅装置２００Ａと、この増幅装置２００Ａが出力した信号をアナログ／デジタル変換するＡＤＣ回路１０１Ａと、を備える。
増幅装置２００Ａは、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力された信号を増幅して、第１の出力端子ＯＵＴＰと第２の出力端子ＯＵＴＮに出力する増幅回路１００と、この増幅回路１００が出力した信号を処理するアナログ信号処理回路３００Ａと、を備える。
すなわち、この増幅装置２００Ａは、図１に示す増幅回路１００の後段に、ＤＣ成分や不要成分を除去するフィルタ機能や、信号を増幅する増幅機能をアナログ信号で実現するアナログ信号処理回路３００Ａを具備し、電圧入力と電流入力にConfigurableに対応し、アナログ信号処理によるフィルタおよび増幅機能を有する。
アナログ信号処理回路３００Ａは、ハイパスフィルタ３０１Ａと、ロウパスフィルタ３０２Ａと、増幅部３０３Ａと、を備える。
ハイパスフィルタ３０１Ａは、増幅回路１００が出力した信号が入力され、フィルタリングした信号を出力する。
ロウパスフィルタ３０２Ａは、ハイパスフィルタ３０１Ａが出力した信号が入力され、フィルタリングした信号を出力する。
増幅部３０３Ａは、ロウパスフィルタ３０２Ａが出力した信号を増幅して出力する。
このように、信号処理システム２０００は、増幅装置２００Ａの後段に、AMP出力をデジタル信号に変換するＡＤＣ回路１０１Ａを具備し、電圧入力と電流入力にConfigurableに対応し、アナログ信号処理によるフィルタおよび増幅機能を有する。これにより、低分解能なＡＤＣ回路１０１Ａでも信号処理性能を向上することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００ 増幅回路
１０００、２０００ 信号処理システム
Ａ１ 第１の差動増幅回路
Ａ２ 第２の差動増幅回路
Ｒｆ１ 第１の帰還抵抗
Ｒｆ２ 第２の帰還抵抗
ＳＣ 切換回路
ＣＯＮ 制御回路

Claims (12)

  1. 第１の出力端子に出力が接続された第１の差動増幅回路と、
    前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗と、
    第２の出力端子に出力が接続された第２の差動増幅回路と、
    前記第２の差動増幅回路の出力と前記第２の差動増幅回路の反転入力との間に接続された第２の帰還抵抗と、
    第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路と、を備え、
    前記切換回路は、
    前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の反転入力と前記第２の差動増幅回路の反転入力との間が抵抗を介して接続された第１の切換状態と、
    前記第１の入力端子と前記第１の差動増幅回路の反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の非反転入力と前記第２の差動増幅回路の非反転入力とが固定電位に接続された第２の切換状態と、を切り換える
    増幅回路。
  2. 前記切換回路は、
    前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間に接続された第１のスイッチ素子と、
    前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間に接続された第２のスイッチ素子と、
    一端が前記第１の差動増幅回路の反転入力に接続された第３のスイッチ素子と、
    一端が前記第２の差動増幅回路の反転入力に接続された第４のスイッチ素子と、
    前記第３のスイッチ素子の他端と前記第４のスイッチ素子の他端との間に接続された前記抵抗と、
    前記第１の入力端子と前記第１の差動増幅回路の反転入力との間に接続された第５のスイッチ素子と、
    前記第２の入力端子と前記第２の差動増幅回路の反転入力との間に接続された第６のスイッチ素子と、
    前記第１の差動増幅回路の非反転入力と前記固定電位との間に接続された第７のスイッチ素子と、
    前記第２の差動増幅回路の非反転入力と前記固定電位との間に接続された第８のスイッチ素子と、を備える
    請求項１に記載の増幅回路。
  3. 前記切換回路は、
    前記第１の切換状態において、前記第１、２、３、４のスイッチ素子をオンし且つ前記第５、６、７、８のスイッチ素子をオフし、
    前記第２の切換状態において、前記第１、２、３、４のスイッチ素子をオフし且つ前記第５、６、７、８のスイッチ素子をオンする
    請求項２に記載の増幅回路。
  4. 外部信号に応じて、前記第１から第８のスイッチ素子を制御する制御回路をさらに備える請求項２または３に記載の増幅回路。
  5. 前記第１の帰還抵抗および前記第２の帰還抵抗は、可変抵抗である請求項１に記載の増幅回路。
  6. 前記第１の帰還抵抗の抵抗値は、前記第２の帰還抵抗の抵抗値と等しくなるように設定されている請求項１に記載の増幅回路。
  7. 前記第１の入力端子および前記第２の入力端子に入力された信号を増幅して、前記第１の出力端子および前記第２の出力端子に出力する請求項１から６のいずれか一項に記載の増幅回路と、
    前記増幅回路が出力した信号をアナログ／デジタル変換するＡＤＣ回路と、を備えるＡＦＥ回路。
  8. 請求項７に記載のＡＦＥ回路と、
    前記ＡＦＥ回路が出力したデジタル信号を処理するデジタル信号処理回路と、を備える信号処理システム。
  9. 前記デジタル信号処理回路は、
    ハイパスフィルタ、ロウパスフィルタ、および、増幅部を備え、
    前記ＡＦＥ回路が出力した信号を、前記ハイパスフィルタおよびロウパスフィルタによりフィルタリグするとともに、前記増幅部により増幅する、請求項８に記載の信号処理システム。
  10. 第１の入力端子と第２の入力端子に入力された信号を増幅して、第１の出力端子と前記第２の出力端子に出力する請求項１から６のいずれか一項に記載の増幅回路と、
    前記増幅回路が出力した信号を処理するアナログ信号処理回路と、を備える増幅装置。
  11. 請求項１０に記載の増幅装置と、
    前記増幅装置が出力した信号をアナログ／デジタル変換するＡＤＣ回路と、を備える信号処理システム。
  12. 前記アナログ信号処理回路は、
    ハイパスフィルタ、ロウパスフィルタ、および、増幅部を備え、
    前記増幅回路が出力した信号を、前記ハイパスフィルタおよびロウパスフィルタによりフィルタリグするとともに、前記増幅部により増幅する、請求項１１に記載の信号処理システム。
JP2014027194A 2014-02-17 2014-02-17 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム Pending JP2015154304A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014027194A JP2015154304A (ja) 2014-02-17 2014-02-17 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム
US14/471,194 US9350306B2 (en) 2014-02-17 2014-08-28 Amplification circuit, amplification device, AFE circuit, and signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027194A JP2015154304A (ja) 2014-02-17 2014-02-17 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム

Publications (1)

Publication Number Publication Date
JP2015154304A true JP2015154304A (ja) 2015-08-24

Family

ID=53799025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027194A Pending JP2015154304A (ja) 2014-02-17 2014-02-17 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム

Country Status (2)

Country Link
US (1) US9350306B2 (ja)
JP (1) JP2015154304A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023141924A (ja) * 2022-03-24 2023-10-05 株式会社東芝 半導体装置及びモータ駆動システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52133134U (ja) * 1976-04-05 1977-10-08
JPH1032439A (ja) * 1996-07-17 1998-02-03 Nippon Columbia Co Ltd 平衡増幅回路
JP2008032424A (ja) * 2006-07-26 2008-02-14 Rohm Co Ltd センサ回路、半導体装置、電子機器
JP2009135812A (ja) * 2007-11-30 2009-06-18 Panasonic Corp カメラシステム
JP2011135198A (ja) * 2009-12-22 2011-07-07 Kyodo Denshi Engineering Co Ltd 電流電圧変換合成出力装置
JP2012114571A (ja) * 2010-11-22 2012-06-14 Seiko Epson Corp 電流電圧変換回路、物理量測定装置
JP2013033160A (ja) * 2011-08-02 2013-02-14 Canon Inc 像ぶれ補正装置およびその制御方法、並びに光学機器または撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107618A (en) * 1977-08-04 1978-08-15 Ormond Alfred N Amplifier system having signal gain independent of a reference voltage
JPH0685570A (ja) 1992-08-31 1994-03-25 Toshiba Corp 演算増幅回路装置
US5990737A (en) * 1997-04-28 1999-11-23 Kabushiki Kaisha Toshiba Balanced amplifier using single-ended output operational amplifiers
JP2003243594A (ja) 2001-01-31 2003-08-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003243954A (ja) 2002-02-19 2003-08-29 Hitachi Ltd 利得可変増幅器
JP2013031089A (ja) 2011-07-29 2013-02-07 Toshiba Corp 増幅装置、増幅システムおよび電流電圧変換装置
JP6034699B2 (ja) 2013-01-07 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置及びそのコマンド制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52133134U (ja) * 1976-04-05 1977-10-08
JPH1032439A (ja) * 1996-07-17 1998-02-03 Nippon Columbia Co Ltd 平衡増幅回路
JP2008032424A (ja) * 2006-07-26 2008-02-14 Rohm Co Ltd センサ回路、半導体装置、電子機器
JP2009135812A (ja) * 2007-11-30 2009-06-18 Panasonic Corp カメラシステム
JP2011135198A (ja) * 2009-12-22 2011-07-07 Kyodo Denshi Engineering Co Ltd 電流電圧変換合成出力装置
JP2012114571A (ja) * 2010-11-22 2012-06-14 Seiko Epson Corp 電流電圧変換回路、物理量測定装置
JP2013033160A (ja) * 2011-08-02 2013-02-14 Canon Inc 像ぶれ補正装置およびその制御方法、並びに光学機器または撮像装置

Also Published As

Publication number Publication date
US9350306B2 (en) 2016-05-24
US20150236661A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
US9667194B2 (en) Differential switched capacitor circuits having voltage amplifiers, and associated methods
US8676148B2 (en) Differential amplifier circuit and wireless receiving apparatus
EP2905974A1 (en) Devices and methods for headphone speaker impedance detection
US9595931B2 (en) Two differential amplifier configuration
US9564859B2 (en) Chopped operational-amplifier (OP-AMP) system
EP2937996B1 (en) Low pass filter with common-mode noise reduction
CN108694962B (zh) 放大器及使用其的半导体装置
US10116262B2 (en) Front-end amplifier circuits for biomedical electronics
US8711024B2 (en) Switched capacitor amplifier
JP2017510206A (ja) オーディオフロンエンドのための多段式スイッチドキャパシタｄｃブロッキング回路
US10141898B2 (en) High current low-cost DC coupled DAC follower low pass filter headphone amplifier
JP2006314059A (ja) 半導体装置
CN108011594B (zh) 差分电流至电压转换器
JP2015154304A (ja) 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム
EP3228012B1 (en) Load current compensation for analog input buffers
US20170241807A1 (en) Readout circuit
US20160181997A1 (en) Signal amplifying circuit
JP2008079100A (ja) 選択回路
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
US10566984B2 (en) Signal processing circuit
JP2019161622A (ja) Ｄａ変換装置およびｄａ変換方法
JP2007214658A (ja) 映像信号出力回路
JP2007074340A (ja) 演算増幅器
JP4729658B2 (ja) フィルタ回路
JP6581885B2 (ja) 高精度増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171017