JPH1032439A - 平衡増幅回路 - Google Patents
平衡増幅回路Info
- Publication number
- JPH1032439A JPH1032439A JP20663296A JP20663296A JPH1032439A JP H1032439 A JPH1032439 A JP H1032439A JP 20663296 A JP20663296 A JP 20663296A JP 20663296 A JP20663296 A JP 20663296A JP H1032439 A JPH1032439 A JP H1032439A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier circuit
- differential amplifier
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】平衡入力平衡出力増幅回路では、出力に同相雑
音成分が現れ、精度のよい平衡な出力を得ることができ
なかった。第１及び第２の差動増幅回路に複数の入力信
号を入力することが可能な回路構成が複雑であった。 【解決手段】反転入力と非反転入力の入力間の信号を増
幅する第１及び第２の増幅回路と、第１及び第２の増幅
回路の出力信号を反転入力に入力し第１及び第２の増幅
回路の非反転入力に出力信号を直接入力する第３の差動
増幅回路とを具備する。
音成分が現れ、精度のよい平衡な出力を得ることができ
なかった。第１及び第２の差動増幅回路に複数の入力信
号を入力することが可能な回路構成が複雑であった。 【解決手段】反転入力と非反転入力の入力間の信号を増
幅する第１及び第２の増幅回路と、第１及び第２の増幅
回路の出力信号を反転入力に入力し第１及び第２の増幅
回路の非反転入力に出力信号を直接入力する第３の差動
増幅回路とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、音声信号を電圧増
幅し、平衡出力する平衡入力平衡出力増幅回路に関す
る。
幅し、平衡出力する平衡入力平衡出力増幅回路に関す
る。
【０００２】
【従来の技術】図３は、従来の平衡増幅回路の回路構成
を示す模式図である。（ａ）は、第１の回路構成を示
し、（ｂ）は、第２の回路構成を示す。平衡信号を電圧
増幅し、平衡出力する回路としては、図３（ａ）に示す
ような回路構成がある。第１の回路において、出力ＥOU
T1及びＥOUT2は、それぞれ次式のようになる。ここで、
ＥNは雑音入力成分である。 ＥOUT1＝｛（Ｒ２＋Ｒ１）／Ｒ１｝ＥI＋ＥN （１） ＥOUT2＝−（Ｒ２／Ｒ１）ＥI＋ＥN （２）
を示す模式図である。（ａ）は、第１の回路構成を示
し、（ｂ）は、第２の回路構成を示す。平衡信号を電圧
増幅し、平衡出力する回路としては、図３（ａ）に示す
ような回路構成がある。第１の回路において、出力ＥOU
T1及びＥOUT2は、それぞれ次式のようになる。ここで、
ＥNは雑音入力成分である。 ＥOUT1＝｛（Ｒ２＋Ｒ１）／Ｒ１｝ＥI＋ＥN （１） ＥOUT2＝−（Ｒ２／Ｒ１）ＥI＋ＥN （２）
【０００３】第１の回路においては、出力に同相雑音成
分が現れる。その同相雑音成分を低減すめためには、図
３（ｂ）に示す第２の回路がある。第２の回路におい
て、入力信号ＥIがＲ２／Ｒ１倍された出力信号ＥOUT1
及び入力信号ＥIが−Ｒ２／Ｒ１倍された出力信号ＥOUT
2が出力される。
分が現れる。その同相雑音成分を低減すめためには、図
３（ｂ）に示す第２の回路がある。第２の回路におい
て、入力信号ＥIがＲ２／Ｒ１倍された出力信号ＥOUT1
及び入力信号ＥIが−Ｒ２／Ｒ１倍された出力信号ＥOUT
2が出力される。
【０００４】
【発明が解決しようとする課題】しかし、第２の回路構
成においては、出力に同相雑音成分ＥNが現れない理想
的な回路構成であるが、使用する抵抗が８個もあり、精
度のよい平衡な出力を得ようとする場合、各抵抗の抵抗
値を正確に揃えなければならず困難である。
成においては、出力に同相雑音成分ＥNが現れない理想
的な回路構成であるが、使用する抵抗が８個もあり、精
度のよい平衡な出力を得ようとする場合、各抵抗の抵抗
値を正確に揃えなければならず困難である。
【０００５】また、第１及び第２の差動増幅回路に複数
の入力信号を入力する場合、回路構成が複雑になり、ま
た、第１及び第２の差動増幅回路の増幅度の求め方も複
雑になる。例えば、平衡増幅回路自体の直流成分が出力
信号に加わった場合、第１及び第２の差動増幅回路に前
記直流成分に対して逆極性の直流成分を加え、出力信号
の直流成分を低減する方法があるが、図１及び図２に示
す第１及び第２の回路は、差動増幅回路の非反転入力に
入力信号が入力されるため、回路構成が複雑になる。
の入力信号を入力する場合、回路構成が複雑になり、ま
た、第１及び第２の差動増幅回路の増幅度の求め方も複
雑になる。例えば、平衡増幅回路自体の直流成分が出力
信号に加わった場合、第１及び第２の差動増幅回路に前
記直流成分に対して逆極性の直流成分を加え、出力信号
の直流成分を低減する方法があるが、図１及び図２に示
す第１及び第２の回路は、差動増幅回路の非反転入力に
入力信号が入力されるため、回路構成が複雑になる。
【０００６】したがって、本発明の目的は、出力に同相
雑音成分が現れない精度のよい平衡な出力を得ることが
でき、また、簡単な構成で第１及び第２の差動増幅回路
に複数の入力信号を入力することが可能な平衡増幅回路
を提供することにある。
雑音成分が現れない精度のよい平衡な出力を得ることが
でき、また、簡単な構成で第１及び第２の差動増幅回路
に複数の入力信号を入力することが可能な平衡増幅回路
を提供することにある。
【０００７】
【課題を解決するための手段】そのため請求項１記載の
本発明は、反転入力と非反転入力の入力間の信号を増幅
する第１及び第２の増幅回路と、第１及び第２の増幅回
路の出力信号を反転入力に入力し、第１及び第２の増幅
回路の非反転入力に出力信号を直接入力する第３の差動
増幅回路とを具備することを特徴としている。
本発明は、反転入力と非反転入力の入力間の信号を増幅
する第１及び第２の増幅回路と、第１及び第２の増幅回
路の出力信号を反転入力に入力し、第１及び第２の増幅
回路の非反転入力に出力信号を直接入力する第３の差動
増幅回路とを具備することを特徴としている。
【０００８】また、請求項２記載の本発明は、入力信号
がそれぞれの反転入力に抵抗を介して入力される第１及
び第２の差動増幅回路と、第１及び第２の差動増幅回路
の出力信号をそれぞれの反転入力に帰還する抵抗と、第
１及び第２の差動増幅回路の出力信号をそれぞれ抵抗を
介して反転入力に入力すると共に基準電位を非反転入力
に入力し、第１及び第２の差動増幅回路のそれぞれの非
反転入力に出力信号を直接入力する第３の差動増幅回路
とを具備することを特徴としている。
がそれぞれの反転入力に抵抗を介して入力される第１及
び第２の差動増幅回路と、第１及び第２の差動増幅回路
の出力信号をそれぞれの反転入力に帰還する抵抗と、第
１及び第２の差動増幅回路の出力信号をそれぞれ抵抗を
介して反転入力に入力すると共に基準電位を非反転入力
に入力し、第１及び第２の差動増幅回路のそれぞれの非
反転入力に出力信号を直接入力する第３の差動増幅回路
とを具備することを特徴としている。
【０００９】本発明によれば、第１の差動増幅回路の出
力と第２の差動増幅回路の出力とを、抵抗を介して第３
の差動増幅回路の反転入力に入力し、第３の差動増幅回
路の非反転入力に基準電位を入力し、第３の差動増幅回
路の出力を第１の差動増幅回路及び第２の差動増幅回路
の非反転入力にそれぞれ直接入力するため、同相雑音成
分のない、第３の差動増幅回路により平衡入力信号の差
成分のみが増幅された平衡信号出力を得ることができ
る。
力と第２の差動増幅回路の出力とを、抵抗を介して第３
の差動増幅回路の反転入力に入力し、第３の差動増幅回
路の非反転入力に基準電位を入力し、第３の差動増幅回
路の出力を第１の差動増幅回路及び第２の差動増幅回路
の非反転入力にそれぞれ直接入力するため、同相雑音成
分のない、第３の差動増幅回路により平衡入力信号の差
成分のみが増幅された平衡信号出力を得ることができ
る。
【００１０】
【発明の実施の形態】図１は、本発明の平衡増幅回路の
回路構成を示す模式図である。図１において、入力端１
及び入力端２から入力信号ＥIが入力される。これを接
地電位から見て、入力端１及び入力端２に信号ＥIN1及
びＥIN2が入力されたこととする。信号ＥIN1は、入力端
１から第１の差動増幅回路３の反転入力に抵抗Ｒ1aを介
して入力される。一方、信号ＥIN2は、入力端２から第
２の差動増幅回路４の反転入力に抵抗Ｒ1bを介して入力
される。第１の差動増幅回路３の出力ＥOUT1及び第２の
差動増幅回路４の出力ＥOUT2は、それぞれ抵抗Ｒ2a及び
抵抗Ｒ2bを介して、第１の差動増幅回路３及び第２の差
動増幅回路４の反転入力に帰還される。抵抗Ｒ1a及び抵
抗Ｒ1bと、抵抗Ｒ2a及び抵抗Ｒ2bにより、第１の差動増
幅回路３及び第２の差動増幅回路４の増幅度が決定す
る。
回路構成を示す模式図である。図１において、入力端１
及び入力端２から入力信号ＥIが入力される。これを接
地電位から見て、入力端１及び入力端２に信号ＥIN1及
びＥIN2が入力されたこととする。信号ＥIN1は、入力端
１から第１の差動増幅回路３の反転入力に抵抗Ｒ1aを介
して入力される。一方、信号ＥIN2は、入力端２から第
２の差動増幅回路４の反転入力に抵抗Ｒ1bを介して入力
される。第１の差動増幅回路３の出力ＥOUT1及び第２の
差動増幅回路４の出力ＥOUT2は、それぞれ抵抗Ｒ2a及び
抵抗Ｒ2bを介して、第１の差動増幅回路３及び第２の差
動増幅回路４の反転入力に帰還される。抵抗Ｒ1a及び抵
抗Ｒ1bと、抵抗Ｒ2a及び抵抗Ｒ2bにより、第１の差動増
幅回路３及び第２の差動増幅回路４の増幅度が決定す
る。
【００１１】また、第１の差動増幅回路３の出力ＥOUT1
及び第２の差動増幅回路４の出力ＥOUT2は、それぞれ出
力端５及び出力端６へ出力信号として出力される。ま
た、出力ＥOUT1及び出力ＥOUT2は、抵抗Ｒ3a及び抵抗Ｒ
3bを介して、第３の差動増幅回路７の反転入力に入力さ
れる。
及び第２の差動増幅回路４の出力ＥOUT2は、それぞれ出
力端５及び出力端６へ出力信号として出力される。ま
た、出力ＥOUT1及び出力ＥOUT2は、抵抗Ｒ3a及び抵抗Ｒ
3bを介して、第３の差動増幅回路７の反転入力に入力さ
れる。
【００１２】本発明の平衡増幅回路の動作について説明
する。図２は、本発明の平衡増幅回路の動作を説明する
ための回路構成を示す模式図である。説明を簡単にする
ために、第３の差動増幅回路７の出力と反転入力間に抵
抗Ｒ4を接続する。出力ＥOUT1及びＥOUT2は、Ｒ1a＝Ｒ1
b＝Ｒ1、Ｒ2a＝Ｒ2b＝Ｒ2、Ｒ3a＝Ｒ3b＝Ｒ3とすれば、 ＥOUT1＝−｛（Ｒ2／Ｒ1）・（ＥI＋ＥN）｝−〔｛（Ｒ1＋Ｒ2）／Ｒ1｝ ・｛（Ｒ4／Ｒ3）（ＥOUT1＋ＥOUT2）｝〕 (１) ＥOUT2＝−｛（Ｒ2／Ｒ1）ＥN｝−〔｛Ｒ1＋Ｒ2）／Ｒ1｝・｛（Ｒ4／Ｒ3） ・（ＥOUT1＋ＥOUT2）｝〕 (２) となる。
する。図２は、本発明の平衡増幅回路の動作を説明する
ための回路構成を示す模式図である。説明を簡単にする
ために、第３の差動増幅回路７の出力と反転入力間に抵
抗Ｒ4を接続する。出力ＥOUT1及びＥOUT2は、Ｒ1a＝Ｒ1
b＝Ｒ1、Ｒ2a＝Ｒ2b＝Ｒ2、Ｒ3a＝Ｒ3b＝Ｒ3とすれば、 ＥOUT1＝−｛（Ｒ2／Ｒ1）・（ＥI＋ＥN）｝−〔｛（Ｒ1＋Ｒ2）／Ｒ1｝ ・｛（Ｒ4／Ｒ3）（ＥOUT1＋ＥOUT2）｝〕 (１) ＥOUT2＝−｛（Ｒ2／Ｒ1）ＥN｝−〔｛Ｒ1＋Ｒ2）／Ｒ1｝・｛（Ｒ4／Ｒ3） ・（ＥOUT1＋ＥOUT2）｝〕 (２) となる。
【００１３】（１）式よりＥOUT1について解くと、 ＥOUT1〔１＋｛（Ｒ1Ｒ2＋Ｒ2Ｒ4）／Ｒ1Ｒ3〕｝ ＝−〔｛Ｒ2Ｒ3（ＥI＋ＥN）｝／Ｒ1Ｒ3〕 −｛（Ｒ1Ｒ4＋Ｒ2Ｒ4）／Ｒ1Ｒ3｝ＥOUT2 (３) ＥOUT1＝−〔｛（Ｒ2Ｒ3）・（ＥI＋ＥN）｝／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）〕 −〔（Ｒ1Ｒ4＋Ｒ2Ｒ4）／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）〕ＥOUT2 (４) となる。
【００１４】（２）式よりＥOUT2について解くと、 ＥOUT2〔１＋｛（Ｒ1＋Ｒ2）／Ｒ1｝・（Ｒ4／Ｒ3）〕 ＝−｛（Ｒ2／Ｒ1）・ＥN｝ −〔｛（Ｒ1＋Ｒ2）／Ｒ1｝・（Ｒ4／Ｒ3）・ＥOUT1〕 (５) ＥOUT2＝−〔｛Ｒ2Ｒ3ＥN＋（Ｒ1Ｒ4＋Ｒ2Ｒ4）ＥOUT1｝ ／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）〕 (６) となる。
【００１５】（６）式を（４）式に代入すると、 ＥOUT1＝−〔｛Ｒ2Ｒ3（ＥI＋ＥN）／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝ ＋〔｛Ｒ2Ｒ3（Ｒ1Ｒ4＋Ｒ2Ｒ4）ＥN＋（Ｒ1Ｒ4＋Ｒ2Ｒ4）2ＥOUT1｝ ／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）2〕 (７) となる。
【００１６】（７）式をＥOUT1について解けば、 ＥOUT1〔１−｛（Ｒ1Ｒ4＋Ｒ2Ｒ4）2／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）2｝〕 ＝−〔｛Ｒ2Ｒ3（ＥI＋ＥN）／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝〕 ＋〔｛Ｒ2Ｒ3（Ｒ1Ｒ4＋Ｒ2Ｒ4）ＥN｝／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）2〕 (８) ＥOUT1＝−〔｛Ｒ2（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝ ／｛Ｒ1（Ｒ1Ｒ3＋２Ｒ1Ｒ4＋２Ｒ2Ｒ4）｝〕ＥI −〔Ｒ1Ｒ2Ｒ3／｛Ｒ1（Ｒ1Ｒ3＋２Ｒ1Ｒ4＋２Ｒ2Ｒ4）｝〕ＥN (９) となる。
【００１７】更に、（９）式を（６）式に代入すると、 ＥOUT2＝−｛Ｒ2Ｒ3／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝ＥN ＋｛（Ｒ1Ｒ4＋Ｒ2Ｒ4）／（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝ ・〔｛Ｒ2（Ｒ1Ｒ3＋Ｒ1Ｒ4＋Ｒ2Ｒ4）｝ ／｛Ｒ1（Ｒ1Ｒ3＋２Ｒ1Ｒ4＋２Ｒ2Ｒ4）｝ＥI ＋｛Ｒ2Ｒ3／（Ｒ1Ｒ3＋２Ｒ1Ｒ4＋２Ｒ2Ｒ4）｝ＥN〕 (１０) となる。
【００１８】図２に示す回路構成において、実際、抵抗
Ｒ4は開放（無限大）であるので、（９）式及び（１
０）式は、 ＥOUT1＝（−Ｒ2／２Ｒ1）ＥI (１１) ＥOUT2＝（Ｒ2／２Ｒ1）ＥI (１２) となる。
Ｒ4は開放（無限大）であるので、（９）式及び（１
０）式は、 ＥOUT1＝（−Ｒ2／２Ｒ1）ＥI (１１) ＥOUT2＝（Ｒ2／２Ｒ1）ＥI (１２) となる。
【００１９】したがって、図１に示す回路構成では、抵
抗Ｒ1及びＲ2の抵抗値の比によって決まる増幅度を有す
る平衡増幅回路となる。そして、第３の差動増幅回路に
より、平衡入力信号の差成分のみが増幅された平衡信号
出力が得られ、また、使用する抵抗の数を減らすことが
できる。
抗Ｒ1及びＲ2の抵抗値の比によって決まる増幅度を有す
る平衡増幅回路となる。そして、第３の差動増幅回路に
より、平衡入力信号の差成分のみが増幅された平衡信号
出力が得られ、また、使用する抵抗の数を減らすことが
できる。
【００２０】また、本発明の平衡増幅回路では、入力信
号が第１の差動増幅回路３及び第２の差動増幅回路４の
それぞれの反転入力に、抵抗Ｒ1a及び抵抗Ｒ1bを介して
入力されている。異なる出力インピーダンスの複数の入
力信号源に対応する場合であっても、第１の差動増幅回
路３及び第２の差動増幅回路の反転入力に接続されてい
る抵抗の数を増やし、抵抗を選択することにより、適切
にインピーダンスを整合させることができる。第１の差
動増幅回路３及び第２の差動増幅回路４の増幅度は、第
１の差動増幅回路３及び第２の差動増幅回路４のフィー
ドバック抵抗Ｒ2と抵抗Ｒ1とにより決定することができ
るので、前述したように、入力を加算入力とする場合で
あっても、回路構成が簡単である。
号が第１の差動増幅回路３及び第２の差動増幅回路４の
それぞれの反転入力に、抵抗Ｒ1a及び抵抗Ｒ1bを介して
入力されている。異なる出力インピーダンスの複数の入
力信号源に対応する場合であっても、第１の差動増幅回
路３及び第２の差動増幅回路の反転入力に接続されてい
る抵抗の数を増やし、抵抗を選択することにより、適切
にインピーダンスを整合させることができる。第１の差
動増幅回路３及び第２の差動増幅回路４の増幅度は、第
１の差動増幅回路３及び第２の差動増幅回路４のフィー
ドバック抵抗Ｒ2と抵抗Ｒ1とにより決定することができ
るので、前述したように、入力を加算入力とする場合で
あっても、回路構成が簡単である。
【００２１】
【発明の効果】本発明によれば、出力に同相雑音成分が
現れない精度のよい平衡信号出力を得ることができる。
また、簡単な構成で第１及び第２の差動増幅回路に複数
の入力信号を入力することができる。
現れない精度のよい平衡信号出力を得ることができる。
また、簡単な構成で第１及び第２の差動増幅回路に複数
の入力信号を入力することができる。
【図１】本発明の平衡増幅回路の回路構成を示す模式図
である。
である。
【図２】本発明の平衡増幅回路の動作を説明するための
回路構成を示す模式図である。
回路構成を示す模式図である。
【図３】従来の平衡増幅回路の回路構成を示す模式図で
ある。（ａ）は、第１の回路構成を示し、（ｂ）は、第
２の回路構成を示す。
ある。（ａ）は、第１の回路構成を示し、（ｂ）は、第
２の回路構成を示す。
１、２ ・・・入力端 ３ ・・・第１の差動増幅回路 ４ ・・・第２の差動増幅回路 ５、６ ・・・出力端 ７ ・・・第３の差動増幅回路
Claims (2)
- 【請求項１】反転入力と非反転入力の入力間の信号を増
幅する第１及び第２の増幅回路と、前記第１及び第２の
増幅回路の出力信号を反転入力に入力し前記第１及び第
２の増幅回路の非反転入力に出力信号を直接入力する第
３の差動増幅回路とを具備することを特徴とする平衡増
幅回路。 - 【請求項２】入力信号がそれぞれの反転入力に抵抗を介
して入力される第１及び第２の差動増幅回路と、該第１
及び第２の差動増幅回路の出力信号をそれぞれの反転入
力に帰還する抵抗と、前記第１及び第２の差動増幅回路
の出力信号をそれぞれ抵抗を介して反転入力に入力する
と共に基準電位を非反転入力に入力し、前記第１及び第
２の差動増幅回路のそれぞれの非反転入力に出力信号を
直接入力する第３の差動増幅回路とを具備することを特
徴とする平衡増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20663296A JPH1032439A (ja) | 1996-07-17 | 1996-07-17 | 平衡増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20663296A JPH1032439A (ja) | 1996-07-17 | 1996-07-17 | 平衡増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032439A true JPH1032439A (ja) | 1998-02-03 |
Family
ID=16526587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20663296A Withdrawn JPH1032439A (ja) | 1996-07-17 | 1996-07-17 | 平衡増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032439A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117466A (ja) * | 1997-04-28 | 1999-01-22 | Toshiba Corp | 平衡型増幅器 |
| WO2000044090A1 (fr) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Circuit integre a semiconducteur |
| KR20030037012A (ko) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | 밸런스 앰프 회로 |
| JP2004304426A (ja) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路 |
| JP2005176229A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | 増幅回路 |
| WO2006049154A1 (ja) * | 2004-11-02 | 2006-05-11 | Pioneer Corporation | デジタルアンプ装置 |
| JP2009225086A (ja) * | 2008-03-17 | 2009-10-01 | Onkyo Corp | 電圧−電流コンバータ及びこれを備えたオーディオアンプ |
| JP2015154304A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム |
-
1996
- 1996-07-17 JP JP20663296A patent/JPH1032439A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117466A (ja) * | 1997-04-28 | 1999-01-22 | Toshiba Corp | 平衡型増幅器 |
| WO2000044090A1 (fr) * | 1999-01-19 | 2000-07-27 | Hitachi, Ltd. | Circuit integre a semiconducteur |
| US6476676B1 (en) | 1999-01-19 | 2002-11-05 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6664854B2 (en) | 1999-01-19 | 2003-12-16 | Hitachi, Ltd. | Base band filter including a semiconductor integrated circuit |
| KR20030037012A (ko) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | 밸런스 앰프 회로 |
| JP2004304426A (ja) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路 |
| JP2005176229A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | 増幅回路 |
| WO2006049154A1 (ja) * | 2004-11-02 | 2006-05-11 | Pioneer Corporation | デジタルアンプ装置 |
| US7508263B2 (en) | 2004-11-02 | 2009-03-24 | Pioneer Corporation | Digital amplifying apparatus with noise reduction |
| JP2009225086A (ja) * | 2008-03-17 | 2009-10-01 | Onkyo Corp | 電圧−電流コンバータ及びこれを備えたオーディオアンプ |
| JP2015154304A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 増幅回路、増幅装置、ａｆｅ回路、および、信号処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253680B2 (en) | Amplifier system with current-mode servo feedback | |
| CN104106269B (zh) | 用于便携式设备的扬声器的电路 | |
| JP2006174122A (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
| JPH1032439A (ja) | 平衡増幅回路 | |
| US20130158921A1 (en) | Load impedance detection | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US8963641B1 (en) | Source-series terminated differential line driver circuit | |
| JP2006217626A (ja) | 差動終端及び減衰回路網 | |
| US6816009B2 (en) | Circuit and method for a transimpedance audio amplifier providing variable gain while maintaining load impedance | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| US6222416B1 (en) | Signal amplifier circuit with symmetrical inputs and outputs | |
| JPH02277304A (ja) | 差動増幅器における同相電圧排除方法及びそのための差動増幅器 | |
| US6680642B2 (en) | Analog bipolar current source | |
| Juszkiewicz | Rarely Asked Questions—Issue 161 A New Spin on a Classic Architecture: Achieving a Fully Differential Output Using Single-Ended Instrumentation Amplifiers | |
| JPH08148950A (ja) | 平衡増幅回路 | |
| US10729353B2 (en) | Electrode array for electroencephalograms | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JP3460932B2 (ja) | 絶対値回路 | |
| JPS60247119A (ja) | 電磁流量計変換器の校正装置 | |
| US4853644A (en) | Differential amplifier circuit | |
| JPH09162698A (ja) | インピーダンス変換回路 | |
| JPS62132411A (ja) | 利得・オフセツト制御回路 | |
| US7852141B2 (en) | Circuit arrangement for selective generation of an analog current output value or an analog voltage output value | |
| Gibson | Impedance-Balancing Rule for Op-Amps | |
| JPH08250943A (ja) | 平衡増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |