JP2017510206A - オーディオフロンエンドのための多段式スイッチドキャパシタdcブロッキング回路 - Google Patents
オーディオフロンエンドのための多段式スイッチドキャパシタdcブロッキング回路 Download PDFInfo
- Publication number
- JP2017510206A JP2017510206A JP2016559608A JP2016559608A JP2017510206A JP 2017510206 A JP2017510206 A JP 2017510206A JP 2016559608 A JP2016559608 A JP 2016559608A JP 2016559608 A JP2016559608 A JP 2016559608A JP 2017510206 A JP2017510206 A JP 2017510206A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- circuit
- pmos transistor
- switched capacitor
- blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 94
- 230000000903 blocking effect Effects 0.000 title claims abstract description 39
- 238000005070 sampling Methods 0.000 claims description 65
- 230000005236 sound signal Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000001914 filtration Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45016—Indexing scheme relating to differential amplifiers the addition of two signals being made by paralleling two triode biased transistors for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
Abstract
集積DCブロッキング増幅器回路(100)は、差動増幅器において構成された演算増幅器(110)と、少なくとも第1及び第2の二段式スイッチドキャパシタ回路と含み、各二段式スイッチドキャパシタ回路は、一段目の回路(140,144)と二段目の回路(142,146)とを含み、ここにおいて、第1の二段式スイッチドキャパシタ回路は、演算増幅器の正のフィードバック経路に接続され、第2の二段式スイッチドキャパシタ回路は、演算増幅器の負のフィードバック経路に接続され、一段目の回路は、比較的低い切替え周波数で切り替えられ、二段目の回路は、比較的高い切替え周波数で切り替えられる。【選択図】 図1
Description
[0001]本願は、全内容が参照により本明細書に組み込まれる、2014年3月31日に出願された米国仮出願14/230,909号の利益を主張する。
[0002]本発明は、DCブロッキング増幅器に関し、より具体的には、多段式スイッチドキャパシタDCブロッキング増幅器に関する。
[0003]様々なユーザデバイスから高品質のオーディオ及びビデオを提供することへの需要が高まっている。例えば、ハンドヘルドデバイスは、現在、高画質のビデオをレンダリングすること及び高品質のマルチチャネルオーディオを出力することが可能である。このようなデバイスは典型的に、高品質の信号増幅を提供するように設計されたオーディオ増幅器を必要とする。
[0004]典型的なデバイス実装形態では、ハイパスフィルタリングを有する集積増幅器が、オーディオアプリケーションに提供される。例えば、ハイパスフィルタリングは、増幅の前にマイクロフォン入力信号からDC成分を取り除く。ハイパスフィルタリングは、システムのコスト及び回路基板面積を低減するためにDCブロッキングキャパシタを利用し得る。
[0005]一実施形態では、集積DCブロッキング増幅器回路が開示される。集積DCブロッキング増幅器回路は、差動増幅器モードにおいて構成された演算増幅器と、少なくとも第1及び第2の二段式スイッチドキャパシタ回路と含み、各二段式スイッチドキャパシタ回路は、一段目の回路と二段目の回路とを含み、ここにおいて、第1の二段式スイッチドキャパシタ回路は、演算増幅器の正のフィードバック経路に接続され、第2の二段式スイッチドキャパシタ回路は、演算増幅器の負のフィードバック経路に接続され、一段目の回路は、比較的低い切替え周波数で切り替えられ、二段目の回路は、比較的高い切替え周波数で切り替えられる。
[0006]別の実施形態では、DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するための方法が開示される。方法は、二段式スイッチドキャパシタ回路の一段目の第1のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数であると決定することと、二段式スイッチドキャパシタ回路の二段目の第2のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数であると決定することと、一段目及び二段目をそれぞれ第1のサンプリング周波数及び第2のサンプリング周波数で駆動することとを含む。
[0007]更に別の実施形態では、DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するための装置が開示される。装置は、二段式スイッチドキャパシタ回路の一段目の第1のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数であると決定するための手段と、二段式スイッチドキャパシタ回路の二段目の第2のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数であると決定するための手段と、一段目及び二段目をそれぞれ第1のサンプリング周波数及び第2のサンプリング周波数で駆動するための手段とを含む。
[0008]更に別の実施形態では、DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するための装置が開示される。装置は一般に、二段式スイッチドキャパシタ回路の一段目の第1のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数であると決定するための手段と、二段式スイッチドキャパシタ回路の二段目の第2のサンプリング周波数が、オーディオ信号の最小サンプリングレートだが比較的高い周波数であると決定するための手段と、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数において一段目を駆動するための手段と、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数において二段目を駆動するための手段とを含む。
[0009]本発明の他の特徴及び利点は、例として、本発明の態様を例示する本説明から明らかになるはずである。
[0010]本発明の詳細は、その構造と動作の両方について、一部は、添付された更なる図面の検討によって認識されるべきであり、そこでは、同様の参照番号が同様の部分を指す。
[0018]上述したように、典型的なデバイス実装形態では、増幅の前にマイクロフォン入力信号からDC成分を取り除くために、ハイパスフィルタリングを有する集積増幅器がオーディオアプリケーションに提供される。ハイパスフィルタリングは、単段式DCブロッキングスイッチドキャパシタ回路と、受動アンチエイリアシングフィルタとを利用し得る。しかしながら、単段式スイッチドキャパシタ回路は、低い周波数において、不十分なエイリアス除去(poor alias rejection)及び線形性を有する。更に、受動アンチエイリアシングフィルタは、大きく、コストがかかり、ノイズを引き起こし得る。
[0019]本明細書で説明される特定の実施形態は、(1)段ごとに異なる切替えクロック周波数を有する多段式スイッチドキャパシタ回路、及び(2)小さな寄生キャパシタンスで大きな抵抗を生成するための複数の能動エイリアシングフィルタ、を含むDCブロッキング増幅器を提供する。本説明を読んだ後、様々な実装形態及びアプリケーションにおいて本発明をどのようにして実装するかは明らかになるだろう。本発明の様々な実装形態が本明細書では説明されるが、これらの実装形態が限定ではなく例としてのみ提示されることは理解される。このように、様々な実装形態からなるこの詳細な説明は、本発明の範囲又は広さを限定すると解釈されるべきではない。
[0020]図1は、本発明の一実施形態に係る、DCブロッキング増幅器回路100を例示する機能ブロック図である。DCブロッキング増幅器回路100は、演算増幅器110及びDCブロッキングキャパシタCIN1、CIN2を含み得る集積回路102を備える。DCブロッキングキャパシタは、回路のコスト及び基板面積を低減するために、集積回路102の中に配設され得る。
[0021]集積回路102は、段ごとに異なる切替えクロック周波数を有する2つの二段式スイッチドキャパシタ回路140、142及び144、146を備える差動増幅器として構成され得る。図1の例示される実施形態では、二段式スイッチドキャパシタ回路140、142及び144、146は、演算増幅器110のフィードバック経路へと接続され得る。集積回路102はまた、オプションのアンチエイリアシングフィルタ120、130、132を含み得る。一実施形態では、アンチエイリアシングフィルタ130、132は、小さな寄生キャパシタンスで大きなオンチップ抵抗を生成するための能動フィルタとして構成され得る。演算増幅器110は、図1では差動増幅器として示されているが、回路が、シングルエンド増幅器との使用のために構成され得ることに留意されたい。
[0022]図1の例示される実施形態では、二段式スイッチドキャパシタ回路140、142は、演算増幅器110の正のフィードバック経路に接続され得る。一実施形態では、一段目のスイッチドキャパシタ回路140の例が図2に示される。二段目のスイッチドキャパシタ回路142は、図2に示される一段目の回路140に実質的に類似して構成され得る。しかしながら、一段目のスイッチドキャパシタ回路140のスイッチは、ノイズを制限するために比較的低い周波数(例えば、48KHz)で切り替えられ得、二段目のスイッチドキャパシタ回路142のスイッチは、エイリアシングを制限するために比較的高い周波数(例えば、192KHz)で切り替えられ得る。
[0023]信号をサンプリングするとき、エイリアシングなしの信号の再構築は、サンプリング周波数が、サンプリングされた信号の最大周波数の2倍よりも大きい場合、可能であり得る。より低いサンプリングレートが使用される場合、元の信号の情報は、サンプリングされた信号から完全には復元されない可能性がある。人間の聴力の全範囲が20Hzから20kHzであるため、全帯域幅に対するサンプリング要件を満たす最小サンプリングレートは40kHzであり得る。デジタルオーディオでは、最も一般的なサンプリングレートは、44.1kHz、48kHz、88.2kHz、96kHz、及び192kHzである。
[0024]上述したように、一段目のサンプリング周波数(例えば、48kHz)は、少なくとも、全オーディオ帯域幅の2倍に対して最低限のサンプリング要件(即ち、40kHz)を満たすように選択され得る。更に、一実施形態では、二段目のスイッチドキャパシタ回路142のスイッチは、エイリアシングを制限するために比較的高い周波数(例えば、192KHz)で切り替えられ得る。動作中、スイッチドキャパシタ回路140の入力は、スイッチS1及びS2によって仮想接地(cm)に選択的に接続され得、よって、信号振幅(signal swing)に加えあらゆるエイリアシング及び歪みを実質的に低減する。
[0025]図1に戻って、スイッチドキャパシタ回路140の出力は、依然として信号振幅の影響下に有り得、これは、キャパシタ(CFILT)を加えることで低減され得る。キャパシタCFILTの一方の端子は、回路140の出力に接続され得、もう一方の端子は、共通モード又は信号接地に接続され得る。キャパシタCf1、Cf2は、ハイパスフィルタのコーナー周波数を制御するために、それぞれ演算増幅器110の正及び負のフィードバック経路に加えられ得る。
[0026]二段目のスイッチドキャパシタ回路142は、入力を仮想接地(cm)に選択的に接続することで、一段目のスイッチドキャパシタ回路140(図2参照)と同様の方式で動作して、スイッチドキャパシタ回路142の入力において信号振幅に加えあらゆるエイリアシング及び歪みを実質的に低減し得る。スイッチドキャパシタ回路142の出力は、演算増幅器110の出力において、依然として信号振幅の影響下にあり得るが、これが入力から離れているため、エイリアシングについての懸念(aliasing concern)は、オプションのアンチエイリアシングフィルタ120を加えることで対処され得る。更に、2つの異なる切替え周波数を有する二段式スイッチドキャパシタ構成をもつことで、アンチエイリアシングフィルタ120の面積は、実質的に低減され得る。
[0027]図1の例示される実施形態では、別の二段式スイッチドキャパシタ回路144、146は、演算増幅器110の負のフィードバック経路に接続され得る。一実施形態では、スイッチドキャパシタ回路144、146は、図2に例示されるスイッチドキャパシタ回路140に実質的に類似して構成され得る。この場合も同様に、一段目のスイッチドキャパシタ回路144のスイッチは、ノイズを制限するために比較的低い周波数(例えば、48KHz)で切り替えられ得、二段目のスイッチドキャパシタ回路146のスイッチは、エイリアシングを制限するために比較的高い周波数(例えば、192KHz)で切り替えられ得る。上述したように、一段目の切替え周波数(例えば、48kHz)は、少なくとも、全オーディオ帯域幅の2倍に対して最低限のサンプリング要件(即ち、40kHz)を満たすように選択され得る。更に、二段目のスイッチドキャパシタ回路146のスイッチは、エイリアシングを制限するために比較的高い周波数(例えば、192KHz)で切り替えられ得る。
[0028]演算増幅器110が理想的であり、無限の利得及び帯域幅を有する場合、全ての周波数においてゼロ振幅であるため、その入力において信号のエイリアシングによる悪影響はないだろう。実際には、演算増幅器110は、有限の利得帯域幅積を有し得るため、高周波数の場合、ループ利得は低下する。従って、かなりの高周波数成分が入力信号に存在する場合、これらの高周波数成分は、仮想接地にわたって、幾らかの量の信号振幅を引き起こし得る。高周波数成分の周波数が、サンプリング周波数の倍数と実質的に近い場合、スイッチドキャパシタ回路140、142、144、146は、これらを対象の周波数帯域へとエイリアシングし得る。特定の態様によれば、演算増幅器110の入力においてサンプリングされる高周波数信号のエイリアシングを低減するために、一実施形態では、オプションのアンチエイリアシングフィルタ130、132はが、それぞれスイッチドキャパシタ回路140、142、144、146の前に、入力に配置され得る。
[0029]図3は、本発明の一実施形態に係る、小さな寄生キャパシタンスで大きな抵抗を生成するための、能動素子で構成された入力エイリアシングフィルタ130の概略図である。上述したように、アンチエイリアシングフィルタ130は、演算増幅器110の入力においてサンプリングされる高周波数信号のエイリアシングを低減し得る。更に、能動素子を有するアンチエイリアシングフィルタ130の構成は、出力アンチエイリアシングフィルタ120の面積がより一層低減されること(即ち、2つの異なる切替え周波数を有する二段式スイッチドキャパシタ回路の構成による減少までチップ面積の更なる低減)を可能にし得る。
[0030]図3の例示される実施形態では、アンチエイリアシングフィルタ130は、ゲート端子がバイアス電圧(Vbias)に接続されており、ボディ端子がnウェルに接続されている3つのP型金属酸化膜半導体電界効果トランジスタ(例えば、P−MOSFET又はPMOSトランジスタ)300、310、320を含み得る。更に、PMOSトランジスタ300のソース端子は、演算増幅器110の仮想接地に接続され得、PMOSトランジスタ300のドレイン端子は、PMOSトランジスタ310のソース端子に接続され得、PMOSトランジスタ310のドレイン端子は、PMOSトランジスタ320のソース端子に接続され得、PMOSトランジスタ320のドレイン端子は、スイッチドキャパシタ140の入力に接続され得る。特定の態様によれば、PMOSトランジスタ300、310、320の発生信号振幅(out signal swing)を低減するために、キャパシタが、ドレイン端子において加えられ得、キャパシタはまた、仮想接地に接続され得る。アンチエイリアシングフィルタ130は、3つのPMOSトランジスタで構成され得るが、フィルタ130は、類似したアンチエイリアシング機能を提供するために適切に接続された任意の数のp型又はn型MOSFETで構成され得る。
[0031]図4は、本発明の一実施形態に係る、小さな寄生キャパシタンスで大きな抵抗を生成するための、能動素子で構成され得る入力エイリアシングフィルタ132の概略図である。上述したように、アンチエイリアシングフィルタ132は、演算増幅器110の入力においてサンプリングされる高周波数信号のエイリアシングを低減し得る。更に、能動素子としてのアンチエイリアシングフィルタ132の構成は、出力アンチエイリアシングフィルタ120の面積がより一層低減されること(即ち、2つの異なる切替え周波数を有する二段式スイッチドキャパシタ回路の構成による減少までチップ面積の更なる低減)を可能にし得る。
[0032]図4の例示される実施形態では、アンチエイリアシングフィルタ132は、ゲート端子がバイアス電圧(Vbias)に接続されており、ボディ端子がnウェルに接続されている3つのPMOSトランジスタ400、410、420を含み得る。更に、特定の態様によれば、PMOSトランジスタ400のソース端子は、演算増幅器110の仮想接地に接続され得、PMOSトランジスタ400のドレイン端子は、PMOSトランジスタ410のソース端子に接続され得、PMOSトランジスタ410のドレイン端子は、PMOSトランジスタ420のソース端子に接続され得、PMOSトランジスタ420のドレイン端子は、スイッチドキャパシタ146の入力に接続され得る。PMOSトランジスタ400、410、420の発生信号振幅を低減するために、キャパシタは、ドレイン端子において加えられ得、キャパシタはまた、仮想接地に接続され得る。アンチエイリアシングフィルタ132は、3つのPMOSトランジスタで構成され得るが、フィルタ132は、類似したアンチエイリアシング機能を提供するために適切に接続された任意の数のp型又はn型MOSFETで構成され得る。
[0033]図5は、本発明の一実施形態に係る、演算増幅器110内に存在し得るPMOS回路500の概略図である。別の実施形態では、図5に示されるPMOS回路500は、一部がアンチエイリアシングフィルタ130に、一部がアンチエイリアシングフィルタ132に存在し得る。故に、アンチエイリアシングフィルタ130、132のための素子は、集積回路102の共通エリアに配置され得る。
[0034]図5の例示される実施形態では、2つのPMOSトランジスタ510a、510bは、一段目の差動増幅器を構成(constitute)し得、演算増幅器110内に存在し得る(図1参照)。PMOSトランジスタ510aのゲート端子は、演算増幅器110のIn−(負の)端子であり得、PMOSトランジスタ510bのゲート端子は、演算増幅器110のIn+(正の)端子であり得る。PMOSトランジスタ510a、510bのソース端子は電流源530に接続され得、これは、電源電圧(Vdd)にも接続し得る。PMOSトランジスタ510a、510bのドレイン端子は、それぞれ負荷抵抗器R1及びR2に接続され得る。追加的に又は代替的に、負荷抵抗器は、トランジスタで構成され得る。PMOSトランジスタ510a、510bのソース端子もまた、ドレイン端子が別の電流源532に接続され得るPMOSトランジスタ520のソース端子に接続され得る。PMOSトランジスタ520のドレイン端子はまた、PMOSトランジスタ520のゲート端子に接続し得、それらは両方、nウェルに接続され得る。電流源532は、電流I2を生成し得る。一実施形態では、PMOSトランジスタ520のサイズは、PMOSトランジスタ510a、510bの各々よりもMと言う係数だけ小さくなるように設定され得る。電流源530は、に、電流源532によって生成された電流I2の(2×M+1)倍である電流I1を生成し得る。故に、一実施形態では、Mが6に設定され、I2が2.5μAであるとき、電流源530によって生成される電流I1は、32.5μAである。
[0035]特定の態様によれば、エイリアス除去は、高調波歪み(harmonic distortion)を増加させ得る。アンチエイリアシングプロセス中のこの高調波歪みを制御するために、可変電流源534を有する別のPMOSトランジスタ540が加えられ得る。PMOSトランジスタ520のゲート端子は、バイアス電流(Ibias)を生成し得る可変電流源534にゲート端子及びドレイン端子が接続しているPMOSトランジスタ540のソース端子に接続され得る。このバイアス電流は、高調波歪みとエイリアス除去との間のトレードオフを制御し得る。オプションのキャパシタCは、PMOSトランジスタ540のソース端子とドレイン端子との間に接続され得る。別の実施形態では、回路500は、図6に示されるように、N型MOSFETで構成され得る。
[0036]図6は、本開示の別の実施形態に係る、演算増幅器110内に存在し得るNMOS回路600の概略図である。PMOS回路500と同様に、代替的な実施形態では、図6に示されるNMOS回路600は、一部がアンチエイリアシングフィルタ130に、一部がアンチエイリアシングフィルタ132に存在し得る。
[0037]図6の例示される実施形態では、2つのNMOSトランジスタ610a、610bは、演算増幅器110(図1参照)内に存在する一段目の差動増幅器を構成し得る。NMOSトランジスタ610aのゲート端子は、演算増幅器110のIn−(負の)端子であり得、NMOSトランジスタ610bのゲート端子は、演算増幅器110のIn+(正の)端子であり得る。NMOSトランジスタ610a、610bのドレイン端子は、電源電圧(Vdd)に接続され得、NMOSトランジスタ610a、610bのソース端子は、接地電圧にも接続し得る電流源630に接続され得る。NMOSトランジスタ610a、610bのドレイン端子は、それぞれ負荷抵抗器R1及びR2に接続され得る。代替的に、負荷抵抗器は、トランジスタで構成され得る。NMOSトランジスタ610a、610bのソース端子もまた、ドレイン端子が別の電流源632に接続され得るNMOSトランジスタ620のソース端子に接続され得る。NMOSトランジスタ620のドレイン端子はまた、NMOSトランジスタ620のゲート端子に接続し得、それらは両方、nウェルに接続される。電流源632は、電流I2を生成し得る。一実施形態では、NMOSトランジスタ620のサイズは、NMOSトランジスタ610a、610bの各々よりもMと言う係数だけ小さくなるように設定され得る。電流源630は、電流源632によって生成された電流I4の(2×M+1)倍である電流I3を生成し得る。故に、一実施形態では、Mが6に設定され、I4が2.5μAであるとき、電流源630によって生成される電流I3は、32.5μAである。
[0038]特定の態様によれば、アンチエイリアシングプロセス中の高調波歪みを制御するために、可変電流源634を有するPMOSトランジスタ640が加えられ得る。NMOSトランジスタ620のゲート端子は、バイアス電流(Ibias)を生成する電流源634にゲート端子及びドレイン端子が接続し得るPMOSトランジスタ640のソース端子に接続され得る。このバイアス電流は、高調波歪みとエイリアス除去との間のトレードオフを制御し得る。前述同様に、オプションのキャパシタCは、PMOSトランジスタ640のソース端子とドレイン端子との間に接続され得る。
[0039]図7は、本発明の一実施形態に係る、DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するためのフロー図700である。最初に、二段式スイッチドキャパシタ回路の各段のサンプリング周波数が決定され得る。一段目のサンプリング周波数を決定する際、エイリアシングなしの信号(サンプリングされていない)の再構築が考慮され得る。例えば、オーディオ信号をサンプリングする際、帯域幅が略20KHzであるため、全帯域幅に対するサンプリング要件を満たし得る最小サンプリングレートは40kHzである。従って、ステップ710において、一段目のサンプリング周波数は、ノイズを制限するために、最小サンプリングレートよりも上だが比較的低い周波数(例えば、40KHzである最小サンプリングレートの10%〜30%上、即ち、44〜52KHz)であると決定される。一実施形態では、一段目のサンプリング周波数は、48KHz、又は最小サンプリングレートの20%上であると決定され得る。更に、ステップ720において、二段目のサンプリング周波数は、エイリアシングを低減又は制限するために、比較的高い周波数で、最小サンプリングレートよりも著しく上(例えば、一段目のサンプリングレートの4倍)であると決定され得る。一実施形態では、二段目のサンプリング周波数は、192KHz、又は一段目のサンプリング周波数の4倍であると決定され得る。故に、スイッチドキャパシタ回路の1つの追加の段は、入力切替え周波数及び出力切替え周波数の分離を可能にし得る。更に、追加の段が出力アンチエイリアシングフィルタ(例えば、図1のフィルタ120)のコーナー周波数を約10倍増加させ得るため、アンチエイリアシングフィルタの面積は、約3.2分の1に低減され得る(=1/√10)。従って、ステップ730において、スイッチドキャパシタ回路の一段目は、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数である、決定されたサンプリング周波数で駆動され得る。ステップ740において、スイッチドキャパシタ回路の二段目は、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数である、決定されたサンプリング周波数で駆動され得る。
[0040]本発明の幾つかの実施形態が上述されているが、本発明の多くの変形例が可能である。例えば、例示される実施形態は、二段式スイッチドキャパシタ回路を使用するが、このスイッチドキャパシタ回路は、任意の数の段へと構成され得る。更に、様々な実施形態の特徴は、上述されたものとは異なる組み合わせに組み合せられ得る。更に、明確かつ簡潔な説明のために、システム及び方法の多くの説明が簡略化され得る。多くの説明は、特定の規格の用語及び構造を使用する。しかしながら、開示されたシステム及び方法は、より広く適用可能であり得る。
[0041]当業者は、本明細書で開示された実施形態に関連して説明された実例となる様々なブロック及びモジュールが様々な形式で実装され得ることを認識するだろう。幾つかのブロック及びモジュールは、概ねそれらの機能性の観点から上述されている。そのような機能性がどのように実装されるかは、システム全体に課せられた設計制約に依存する。当業者は、特定の用途ごとに様々な方法で、説明された機能性を実装し得るが、このような実装の決定は、本発明の範囲からの逸脱の原因になるとして解釈されるべきではない。加えて、モジュール、ブロック、又はステップ内の機能のグループ化は、説明を容易にするためのものである。特定の機能又はステップは、本発明から逸脱することなく、1つのモジュール又はブロックから動かされ得る。
[0042]本明細書で開示された実施形態に関連して説明された実例となる様々な論理ブロック、ユニット、ステップ、構成要素、モジュールは、汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタ論理、ディスクリートハードウェア構成要素、或いは本明細書で説明された機能を実行するよう設計されたそれらの任意の組み合わせのようなプロセッサで実装又は実行され得る。汎用プロセッサは、マイクロプロセッサで有り得るが、代替的に、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであることができる。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、DSPと、1つのマイクロプロセッサ、複数のマイクロプロセッサ、DSPコアに連結した1つ又は複数のマイクロプロセッサ、或いは任意の他のそのような構成との組み合わせとして実装されることができる。更に、本明細書で説明された実施形態及び機能ブロック及びモジュールを実装する回路は、様々なトランジスタタイプ、論理ファミリ、及び設計方法を使用して実現され得る。
[0043]開示された実施形態についての上の説明は、当業者が本発明を製造又は使用できるように提供されている。これらの実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は適用範囲から逸脱することなく、他の実施形態に適用されることができる。故に、本明細書で提示された説明及び図面が、本発明の、現時点で好まれる実施形態を表し、従って、本発明によって広く想定される主題を代表することは理解されることとなる。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること、及び、従って本発明の範囲が、添付の請求項以外のものによって制限されないことは更に理解される。
Claims (18)
- 集積DCブロッキング増幅器回路であって、
差動増幅器モードにおいて構成され、少なくとも正の入力及び負の入力を有する演算増幅器と、
少なくとも第1の二段式スイッチドキャパシタ回路及び第2の二段式スイッチドキャパシタ回路と、ここで、各二段式スイッチドキャパシタ回路は、一段目の回路及び二段目の回路を含む、
を備え、
前記第1の二段式スイッチドキャパシタ回路は、前記演算増幅器の正のフィードバック経路に接続され、前記第2の二段式スイッチドキャパシタ回路は、前記演算増幅器の負のフィードバック経路に接続され、
前記少なくとも第1の二段式スイッチドキャパシタ回路及び第2の二段式スイッチドキャパシタ回路の前記一段目の回路は、比較的低い切替え周波数で切り替えられ、前記少なくとも第1の二段式スイッチドキャパシタ回路及び第2の二段式スイッチドキャパシタ回路の前記二段目の回路は、比較的高い切替え周波数で切り替えられる、
集積DCブロッキング増幅器回路。 - 能動素子で構成された少なくとも第1のアンチエイリアシングフィルタ及び第2のアンチエイリアシングフィルタ
を更に備え、
前記第1のアンチエイリアシングフィルタは、前記第1の二段式スイッチドキャパシタ回路の前記一段目の回路の入力に結合され、
前記第2のアンチエイリアシングフィルタは、前記第2の二段式スイッチドキャパシタ回路の前記一段目の回路の前記入力に結合される、
請求項1に記載の集積DCブロッキング増幅器回路。 - 前記少なくとも第1のアンチエイリアシングフィルタ及び第2のアンチエイリアシングフィルタの各アンチエイリアシングフィルタは、複数のp型金属酸化膜半導体電界効果(PMOS)トランジスタを備える、請求項2に記載の集積DCブロッキング増幅器回路。
- 前記複数のPMOSトランジスタのゲート端子は、バイアス電圧に結合され、
前記複数のPMOSトランジスタのボディ端子は、nウェルに接続され、
第1のPMOSトランジスタのソース端子は、前記演算増幅器の仮想接地に接続され、
前記第1のPMOSトランジスタのドレイン端子は、第2のPMOSトランジスタのソース端子に接続され、
前記第2のPMOSトランジスタのドレイン端子は、第3のPMOSトランジスタのソース端子に接続され、
前記第3のPMOSトランジスタのドレイン端子は、前記一段目の回路の入力に接続される、
請求項3に記載の集積DCブロッキング増幅器回路。 - 複数のキャパシタを更に備え、各キャパシタは、前記第1のPMOSトランジスタ、前記第2のPMOSトランジスタ、及び前記第3のPMOSトランジスタの前記ドレイン端子に結合される、請求項4に記載の集積DCブロッキング増幅器回路。
- 前記少なくとも第1のアンチエイリアシングフィルタ及び第2のアンチエイリアシングフィルタは、差動増幅器として構成された少なくとも第1のPMOSトランジスタ及び第2のPMOSトランジスタを備え、
前記第1のPMOSトランジスタのゲート端子は、前記演算増幅器の前記正の入力に結合され、
前記第2のPMOSトランジスタのゲート端子は、前記演算増幅器の前記負の入力に結合され、
前記少なくとも第1のPMOSトランジスタ及び第2のPMOSトランジスタのソース端子は、第2の端が電源電圧に接続されている第1の電流源の第1の端に接続される、
請求項2に記載の集積DCブロッキング増幅器回路。 - 前記少なくとも第1のアンチエイリアシングフィルタ及び第2のアンチエイリアシングフィルタは、前記少なくとも第1のPMOSトランジスタ及び第2のPMOSトランジスタよりもサイズが小さくなるように構成された第3のPMOSトランジスタを更に備え、
前記少なくとも第1のPMOSトランジスタ及び第2のPMOSトランジスタの前記ソース端子は、前記第3のPMOSトランジスタのソース端子に接続され、
前記第3のPMOSトランジスタのドレイン端子及びゲート端子は、互いに、かつ、nウェルに接続され、
前記ドレイン端子は、第2の端が接地に接続されている第2の電流源の第1の端に接続される、
請求項6に記載の集積DCブロッキング増幅器回路。 - 前記第3のPMOSトランジスタの前記サイズは、前記少なくとも第1のPMOSトランジスタ及び第2のPMOSトランジスタの前記サイズよりも所定の数だけ小さく、前記所定の数は、前記第2の電流源によって生成される第2の電流に乗算される前記所定の数の2倍+1となるように前記第1の電流源によって生成される第1の電流を定義する、
請求項7に記載の集積DCブロッキング増幅器回路。 - 前記少なくとも第1のアンチエイリアシングフィルタ及び第2のアンチエイリアシングフィルタは、バイアス電流を生成するために互いに、かつ、可変電流源に接続されたゲート端子及びドレイン端子を含む第4のPMOSトランジスタを更に備え、
前記第4のPMOSトランジスタのソース端子は、前記第3のPMOSトランジスタの前記ゲート端子に接続される、
請求項7に記載の集積DCブロッキング増幅器回路。 - 前記一段目の回路の前記比較的低い切替え周波数は、オーディオ信号の最小サンプリングレートの略10−30%上になるように選択される、
請求項1に記載の集積DCブロッキング増幅器回路。 - 前記二段目の回路の前記比較的高い切替え周波数は、前記一段目の回路の前記比較的低い切替え周波数の所定の倍数となるように選択される、
請求項10に記載の集積DCブロッキング増幅器回路。 - 前記集積DCブロッキング増幅器回路への入力に配設された少なくとも第1のDCブロッキングキャパシタ及び第2のDCブロッキングキャパシタ
を更に備え、前記第1のDCブロッキングキャパシタは、前記演算増幅器の前記正の入力に結合され、前記第2のDCブロッキングキャパシタは、前記演算増幅器の前記負の入力に結合される、
請求項1に記載の集積DCブロッキング増幅器回路。 - DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するための方法であって、前記方法は、
前記二段式スイッチドキャパシタ回路の一段目の第1のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数であると決定することと、
前記二段式スイッチドキャパシタ回路の二段目の第2のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数であると決定することと、
オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数において、前記一段目を駆動することと、
オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数において、前記二段目を駆動することと
を備える方法。 - オーディオ信号の最小サンプリングレートの略10〜30%上になるように、前記一段目の前記比較的低い切替え周波数を選択すること
を更に備える、請求項13に記載の方法。 - 前記一段目の比較的低い切替え周波数の所定の倍数となるように、前記二段目の前記比較的高い切替え周波数を選択すること
を更に備える、請求項14に記載の方法。 - DCブロッキング増幅器の集積回路内の二段式スイッチドキャパシタ回路を駆動するための装置であって、前記装置は、
前記二段式スイッチドキャパシタ回路の一段目の第1のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数であると決定するための手段と、
前記二段式スイッチドキャパシタ回路の二段目の第2のサンプリング周波数が、オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数であると決定するための手段と、
オーディオ信号の最小サンプリングレートよりも上だが比較的低い周波数において、前記一段目を駆動するための手段と、
オーディオ信号の最小サンプリングレートよりも上だが比較的高い周波数において、前記二段目を駆動するための手段と
を備える装置。 - 第1のサンプリング周波数を決定するための前記手段は、
オーディオ信号の最小サンプリングレートの略10〜30%上になるように、前記一段目の前記比較的低い切替え周波数を選択するための手段
を備える、請求項16に記載の装置。 - 第2のサンプリング周波数を決定するための前記手段は、
前記一段目の前記比較的低い切替え周波数の所定の倍数となるように、前記二段目の前記比較的高い切替え周波数を選択するための手段
を備える、請求項17に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/230,909 | 2014-03-31 | ||
US14/230,909 US9391569B2 (en) | 2014-03-31 | 2014-03-31 | Multi-stage switched-capacitor DC blocking circuit for audio frontend |
PCT/US2015/017697 WO2015153025A1 (en) | 2014-03-31 | 2015-02-26 | Multi-stage switched-capacitor dc blocking circuit for audio frontend |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017510206A true JP2017510206A (ja) | 2017-04-06 |
Family
ID=52630522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016559608A Pending JP2017510206A (ja) | 2014-03-31 | 2015-02-26 | オーディオフロンエンドのための多段式スイッチドキャパシタdcブロッキング回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9391569B2 (ja) |
EP (1) | EP3127236A1 (ja) |
JP (1) | JP2017510206A (ja) |
CN (1) | CN106464217A (ja) |
WO (1) | WO2015153025A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728829B1 (en) * | 2015-10-09 | 2017-08-08 | Inphi Corporation | DC blocking circuit with bias control and independent cut-off frequency for AC-coupled circuits |
US10199995B2 (en) | 2016-03-30 | 2019-02-05 | Mediatek Inc. | Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier |
TWI638529B (zh) * | 2017-10-25 | 2018-10-11 | 瑞昱半導體股份有限公司 | 可彈性切換候選電容的運算放大器 |
EP4398483A2 (en) * | 2019-01-10 | 2024-07-10 | Telefonaktiebolaget LM Ericsson (publ) | Bias circuit and power amplifier circuit |
US11758308B2 (en) * | 2019-10-11 | 2023-09-12 | Schneider Electric USA, Inc. | Systems and methods for improving frequency response of a high-speed data acquisition device |
US11888451B2 (en) * | 2020-04-30 | 2024-01-30 | The Regents Of The University Of Michigan | Amplifier with sample and average common mode feedback resistor |
US20220416740A1 (en) * | 2021-06-29 | 2022-12-29 | Stmicroelectronics S.R.L. | Current sensing circuit using temperature self-compensated trans-resistance amplifier |
TWI799200B (zh) * | 2022-03-22 | 2023-04-11 | 瑞昱半導體股份有限公司 | 以比較器為核心的切換電容式電路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4633425A (en) | 1981-10-13 | 1986-12-30 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit |
US4496858A (en) * | 1981-12-24 | 1985-01-29 | Motorola, Inc. | Frequency to voltage converter |
GB2308684B (en) | 1995-12-22 | 2000-03-29 | Motorola Inc | Switched-capacitor reference circuit |
US6035049A (en) | 1997-09-05 | 2000-03-07 | Information Storage Devices, Inc. | AC coupling and signal amplification using switched capacitors |
US6124814A (en) | 1998-06-02 | 2000-09-26 | Cirrus Logic, Inc. | Digital to analog converter having improved noise and linearity performance |
US6778009B1 (en) * | 2002-10-31 | 2004-08-17 | National Semiconductor Corporation | High gain and wide bandwidth switched capacitor amplifier having a dynamically loaded amplifier output |
US8482338B1 (en) | 2005-10-13 | 2013-07-09 | Marvell International Ltd. | Shock detector with DC offset suppression using internal components |
DE102006034581A1 (de) * | 2006-07-26 | 2008-01-31 | Infineon Technologies Ag | Filtervorrichtung |
US8441384B2 (en) | 2011-02-18 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Switched-capacitor circuit with low signal degradation |
US8638165B2 (en) | 2011-06-06 | 2014-01-28 | Qualcomm Incorporated | Switched-capacitor DC blocking amplifier |
-
2014
- 2014-03-31 US US14/230,909 patent/US9391569B2/en not_active Expired - Fee Related
-
2015
- 2015-02-26 WO PCT/US2015/017697 patent/WO2015153025A1/en active Application Filing
- 2015-02-26 CN CN201580017808.3A patent/CN106464217A/zh active Pending
- 2015-02-26 EP EP15708667.9A patent/EP3127236A1/en not_active Withdrawn
- 2015-02-26 JP JP2016559608A patent/JP2017510206A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20150280660A1 (en) | 2015-10-01 |
US9391569B2 (en) | 2016-07-12 |
WO2015153025A1 (en) | 2015-10-08 |
EP3127236A1 (en) | 2017-02-08 |
CN106464217A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391569B2 (en) | Multi-stage switched-capacitor DC blocking circuit for audio frontend | |
KR101408529B1 (ko) | 용량성 신호 소스 증폭기를 위한 시스템 및 방법 | |
US9590571B2 (en) | Single stage buffer with filter | |
JP5986221B2 (ja) | 差動マイクロフォンおよび差動マイクロフォンの駆動方法 | |
US8649532B2 (en) | Electronic volume circuit | |
JP5722270B2 (ja) | 増幅装置及び信号の増幅方法 | |
US20160190998A1 (en) | Amplifier circuit | |
US7719349B2 (en) | Filter circuit for wireless applications and noise reduction method | |
JP2011109642A (ja) | 初段増幅回路およびそれを用いた電子機器 | |
US10938408B2 (en) | Semiconductor device for reading and outputting signal from a sensor | |
EP3235127A1 (en) | Active rc filters | |
GB2560588A (en) | MEMS transducer amplifiers | |
Singh et al. | Switched-capacitor filter design for ECG application using 180nm CMOS technology | |
US7868688B2 (en) | Leakage independent very low bandwith current filter | |
CN106411269B (zh) | 一种低功耗低噪声电流反馈型仪表放大器 | |
US8279011B2 (en) | Amplifier circuit and method of signal amplification | |
Banerjee et al. | OTRA based realization of second order inverse lowpass filter and inverse bandpass filter | |
JP2006229891A (ja) | 信号増幅回路およびそれを用いた電子機器 | |
JP6115784B2 (ja) | 電子装置 | |
AbuShawish et al. | Digitally programmable gain and tunable band-width DPOTA based bio-medical amplifier | |
JP2015211355A (ja) | マイク用のバイアス回路、オーディオインタフェース回路、電子機器 | |
CN104053094B (zh) | 一种有源带阻滤波电路 | |
JP2012244276A (ja) | ソースフォロア回路 | |
JP2002076788A (ja) | 電気信号を増幅する装置および方法 | |
Sharan et al. | Low-voltage CCII+ Cells-based Tunable, Variable Gain Instrumentation Amplifier for Sub-Audio Frequency Signal Processing |